CN115939060A - 包含直接接触热路径的设备及其制造方法 - Google Patents

包含直接接触热路径的设备及其制造方法 Download PDF

Info

Publication number
CN115939060A
CN115939060A CN202210858443.9A CN202210858443A CN115939060A CN 115939060 A CN115939060 A CN 115939060A CN 202210858443 A CN202210858443 A CN 202210858443A CN 115939060 A CN115939060 A CN 115939060A
Authority
CN
China
Prior art keywords
semiconductor device
substrate
layer
signaling layer
signaling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210858443.9A
Other languages
English (en)
Inventor
陈奕武
黄宏远
倪胜锦
张振辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115939060A publication Critical patent/CN115939060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请案是针对包含直接接触热路径的设备及其制造方法。本文中公开包含导热结构的半导体装置。热传递结构可热耦合到半导体装置并直接附接到衬底的信令层。所述热传递结构可经配置以从所述半导体装置移除热能，并将所述移除的热能的至少一部分直接传递到所述信令层中以在所述衬底内消散，以通过所述衬底传递并从对应设备传递出，或其组合。

Description

包含直接接触热路径的设备及其制造方法
技术领域
本技术是针对设备，例如包含存储器及处理器的半导体装置，且若干实施例是针对 包含连接焊盘的半导体装置。
背景技术
半导体制造的当前趋势是为计算机、手机、寻呼机、个人数字助理及许多其它产品制造组件密度更高的更小且更快的装置。然而，电路大小的减小通常导致电路产生及保 留的热量。例如，发热电路之间的间隔减小可增加保温及/或消除与减小的间隔相对应的 热消散。
发明内容
在一个方面中，本申请案是针对一种设备，其包括：衬底，其具有顶面，所述衬底包含在所述顶面上或通过所述顶面至少部分地曝露的信令层，其中所述信令层经配置以沿着横向方向路由一或多个电信号；半导体装置，其附接在所述顶面上方，其中所述半 导体装置电耦合到所述信令层；及热传递结构，其热耦合到所述半导体装置并直接附接 到所述信令层，所述热传递结构经配置以从所述半导体装置移除热能并将所述移除的热 能的至少一部分传递到所述信令层。
在另一方面中，本申请案是针对一种半导体封装，其包括：印刷电路板(PCB)，其具有顶面，所述PCB包含内部电连接，所述内部电连接具有在所述顶面上或通过所述顶 面至少部分地曝露的顶部信令平面，其中所述顶部信令平面经配置以沿着横向方向路由 一或多个电信号；半导体裸片，其附接在所述PCB的所述顶面上方；热传递结构，其热 耦合到所述半导体装置并直接附接到所述顶部信号平面，所述热传递结构经配置以从所 述半导体装置移除热并将所述移除的热的至少一部分传递到所述内部电连接中。
在另一方面中，本申请案是针对一种制造设备的方法，所述方法包括：提供半导体装置；提供具有顶面的衬底，所述衬底包含在所述顶面上或通过所述顶面至少部分地曝 露的信令层，其中所述信令层经配置以沿着横向方向路由一或多个电信号；将所述半导 体装置安装在所述衬底上方；及将热传递结构直接附接到所述信令层并热耦合到所述半 导体装置，其中所述热传递结构经配置以从所述半导体装置移除热能并将所述移除的热 能的至少一部分传递到所述信令层。
附图说明
图1A到图1B说明设备。
图2说明另一设备的局部横截面图。
图3A到图3C说明根据本技术的实施例的第一实例设备。
图4说明根据本技术的实施例的第二实例设备。
图5说明根据本技术的实施例的第三实例设备。
图6说明根据本技术的实施例的第四实例设备。
图7说明根据本技术的实施例的第五实例设备。
图8说明根据本技术的实施例的第六实例设备。
图9到图13说明根据本技术的实施例的制造工艺的实例阶段。
图14是说明根据本技术的实施例的制造设备的实例方法的流程图。
图15是包含根据本技术的实施例配置的设备的系统的示意图。
具体实施方式
在以下描述中，论述许多具体细节，以便对本技术的实施例进行全面且有利的描述。 然而，所属领域的技术人员将认识到，在没有具体细节中的一或多个的情况下，可实践本公开。在其它情况下，通常与半导体装置相关联的已知结构或操作未展示，或未详细 描述，以避免模糊技术的其它方面。一般说来，应理解，除本文中所公开的那些具体实 施例外，各种其它装置、系统及方法可在本技术的范围内。
根据本技术的半导体装置、封装及/或组合件的若干实施例可包含用于通过相邻结构 之间的直接连接来传递热能的机构。例如，半导体装置、封装及/或组合件的若干实施例 可包含(1)安装在衬底上方的半导体装置(例如，半导体裸片，例如倒装芯片裸片)及/或(2) 一或多个附接并热耦合到半导体装置的导热结构。一或多个导热结构的至少一部分可直 接连接(经由例如机械紧固装置及/或热粘合剂)到衬底的金属层，例如最靠近半导体裸片 的接地平面及/或连接器层。因此，热能可从半导体装置移除并直接路由到金属层(例如， 衬底的内部部分)。
金属层可进一步连接到一或多个硅通孔(TSV)，所述硅通孔从金属层延伸并且至少 部分地横跨衬底的厚度。TSV可耦合到外部触点(例如，焊球及/或其它互连件)。TSV及 /或外部触点可包含导热及/或导电材料(例如，金属材料或石墨烯)。因此，TSV可从金属 层接收或移除热能并将其路由通过衬底的厚度及/或提供一或多个热路径到外部触点以 从对应封装移除传递热能。
在一些实施例中，衬底可包含金属层上方的顶层(例如，阻焊剂)。顶层可包含曝露金属层的开口，且一或多个导热结构可在开口处或通过开口直接附接到金属层。在其它 实施例中，衬底可没有顶层且将金属层曝露于封装中的其它结构。因此，一或多个导热 结构可直接附接到顶层而不在顶层周围工作。在替代实施例中，热移除机构(例如，一或 多个导热结构)可对应于半导体装置(例如，作用表面)与曝露金属层之间的直接附接。
图1A到图1B说明设备100，例如半导体装置、封装或组合件。图1A说明设备100 的俯视图，且图1B说明沿着图1A的线1B--1B截取的设备100的横截面图。同时参考 图1A及图1B，设备100可包含安装在例如印刷电路板(PCB)的衬底104上的半导体装 置102(例如，裸片，例如倒装芯片)。设备100可包含一或多个额外电路组件106，例 如电容器。设备100可进一步包含金属盖108，所述金属盖附接在半导体裸片102及/ 或一或多个组件106上方并与其重叠。可使用热粘合剂110将金属盖108附接或连接到 半导体裸片102。金属盖108或其一或多个部分(例如，一或多个顶部部分)可曝露于外 部环境。因此，金属盖108可经配置以通过热粘合剂110从半导体裸片102移除热能及 /或将热能消散到周围环境。
半导体裸片102、组件106及/或金属盖108可安装或附接到衬底104的顶面112。 衬底104可经配置以提供一组电信号路径，其将外部电路系统(例如使用底面114上的连 接器或焊料凸块)耦合到半导体裸片102及/或组件106。此外，金属盖108可附接到顶面 112(例如，其非导电部分)。
作为说明性实例，顶面112可由阻焊剂122及在阻焊剂122上面或通过所述阻焊剂曝露的连接焊盘124界定。半导体裸片102及/或组件106可电连接(经由例如焊料)到顶 面112上的连接焊盘124。衬底104可包含垂直地或在顶面112与底面114之间路由电 信号的内部连接。内部连接可包含层126(例如，导电或金属平面)，其经配置以沿着横 向方向路由信号。内部连接可被顶面112及底面114覆盖/重叠。换句话说，半导体裸片 102及/或组件106可间接接达内部连接，例如通过连接焊盘124。此外，金属盖108可 直接附接到阻焊剂122/直接附接在阻焊剂上方，例如使用机械紧固装置(例如，狭槽)及/ 或粘合剂材料。
金属盖108与阻焊剂122之间的附接可经配置以控制电连接并阻碍热能的传递。例如，阻焊剂122可包含除了电绝缘体之外的作为热绝缘体的材料。因此，阻焊剂122可 阻止或阻碍热能从金属盖108传递。即使金属盖108连接到一组连接焊盘124及/或TSV， 此类结构可提供有限的表面积。如此，金属盖108与衬底104之间有限的接触/通量区域 可将对应热传递限制为无效量(例如，与通过金属盖108的顶部部分的外部消散及/或阈 值量/速率相比)。
图2说明另一设备200的局部横截面图。设备200可包含包含多个半导体装置或电路的半导体装置、组合件、封装或系统，例如堆叠的半导体封装、高带宽存储器(HBM) 等。例如，设备200可包含安装在衬底204(例如PCB)上的逻辑裸片及/或一组存储器裸 片，所述衬底具有在其顶面上曝露的热绝缘体(例如，阻焊剂)。安装的电路可被囊封。
设备200可包含一或多个热目标装置202，例如逻辑裸片，其在操作期间产生相对大量的热能及/或受到热的负面影响(例如，错误增加及/或处理速度降低)。因此，设备 200可经配置以管理或移除来自热目标装置202的热能。在一些实施例中，设备200可 包含第一间隔物212，其至少部分重叠且热耦合(例如，经由使用热粘合剂的直接附接) 到目标装置202。第一间隔物212可在第二间隔物214上方并热耦合到所述第二间隔物， 所述第二间隔物沿着横向方向远离热目标装置202位移。第二间隔物214可安装在衬底 204上方。
第一间隔物212及第二间隔物214可包含导热材料，例如金属材料或石墨烯。因此，间隔物212及214可从目标装置202移除热能。然而，移除的热能的消散可能受到限制， 例如由于周围的囊封剂及/或热绝缘体(例如，阻焊剂)物理地介接或附接到第二间隔物 214。
图3A到图3C说明根据本技术的实施例的第一实例设备300。图3A说明设备300 的俯视图，图3B说明沿着图3A的线3B-3B截取的设备300的横截面图，且图3C说明 半导体装置302(例如，裸片，例如倒装芯片)及设备300的衬底304(例如，PCB)的俯视 图。一起参考图3A、图3B及图3C，设备100可包含附接在半导体装置302上方并与 其重叠的热传递结构308(例如，包含金属或其它导热材料的盖结构)及任何额外组件(例 如，图1B的组件106)。可使用热粘合剂310将热传递结构308热耦合(经由例如直接附 接/连接)到半导体装置302。因此，热传递结构308可经配置以通过热粘合剂310将热能 从半导体装置302移除并将移除的热能传递到一或多个其它结构。在一些实施例中，设 备300可包含囊封剂311，所述囊封剂至少部分地包围及/或环绕其中的组件，例如热传 递结构308、半导体装置302、衬底304等。
在一些实施例中，热传递结构可包含具有整体区段的连续结构。例如，热传递结构308可例如通过冲压工艺由金属(例如，铜)片材形成或成形。热传递结构408可包含附 接到热粘合剂310的顶部平面部分。顶部平面部分可与向下朝向衬底404延伸的垂直或 角部分成整体。向下部分可与经配置以附接到衬底404的足部部分成整体。在其它实施 例中，热传递结构可包含物理上分离的及附接结构及/或其中具有不同材料的结构的组 合。
半导体装置302可安装或附接到衬底304的顶面312。顶面312可由保护层322(例如，阻焊剂)及在保护层322上面或通过所述保护层曝露的连接焊盘界定。半导体装置 302可电连接(经由例如焊料)到顶面312上的连接焊盘。使用连接焊盘，衬底304可经 配置以提供一组电信号路径，其连接内部电路系统及/或耦合到外部电路系统，例如使用 底面314上的外部连接器316(例如，焊料凸块)。例如，衬底304可包含内部连接326(例 如，迹线、TSV、连接平面/层等)，其在顶面312与底表面314之间垂直地及/或沿着横 向方向路由电信号。内部连接通常可被顶面312及底面314覆盖/重叠。
衬底304可包含在保护层322中的界面开口332，其曝露内部连接326的至少一部分。在一些实施例中，界面开口332可曝露衬底304内的介接层334(例如，顶部导电层 及/或接地层)。衬底304可包含在界面开口332下方的相对大量(例如，相对于连接到单 个结构，例如三个或更多个)相邻TSV 336。界面开口332可经配置(根据形状及/或尺寸) 以促进曝露的(部分)介接层334与热传递结构308之间的直接附接。介接层334与热传 递结构308之间的直接附接的一些实例可包含机械紧固件及/或热粘合剂。因此，热传递 结构308可通过直接附接热耦合到半导体装置302及衬底304内的内部连接326两者。
介接层334与热传递结构308之间通过界面开口332的直接附接为半导体装置302提供增强的性能。通过提供进入及穿过衬底304的热消散路径，直接附接可增加从半导 体装置302移除的热量。界面开口332可移除保护层322的任何热阻抗。此外，通过直 接附接到介接层334，设备300可增加可从半导体装置302吸走热的材料(例如，接地路 径/平面)的量并且还增加表面积及接触结构(例如，衬底304的内部部分)用于消散移除的 热。此外，直接附接可提供穿过TSV 336及外部连接器316的导热路径，用于将热能从 设备300传递出并传递到外部结构(例如，系统衬底、散热器等)。因此，半导体装置302 可基于增加的热移除量以更高的速度、更长的持续时间及/或更少的错误操作。
图4说明根据本技术的实施例的第二实例设备400。设备400可包含安装在衬底404(例如，PCB)上的半导体装置402(例如，裸片，例如倒装芯片)，其中热传递结构408热 耦合到半导体装置402。热传递结构408可经配置以将热能传递远离半导体装置402并 传递到另一结构，例如衬底404。设备400可包含囊封剂411，所述囊封剂至少部分地 包围及/或环绕其中的组件，例如热传递结构408、半导体装置402、衬底404等。
衬底404可具有至少部分地由内部连接426界定或曝露内部连接的顶面412。例如，衬底404可包含界面开口432，其曝露介接层434的至少一部分(例如，顶部导电层、接 地层、图案化层等)。热传递结构408可通过与上文所描述类似的界面开口432直接附接 到介接层434的曝露部分。
如上文所描述，热传递结构可包含连续结构或单独/不同结构的组合。作为后者的实 例，在一些实施例中，热传递结构408可包含顶部结构442(例如，金属盖或板)及外围 结构444(例如，金属环或壁)。顶部结构442及外围结构444可彼此热耦合及/或半导体 装置402，例如通过直接接触及/或热界面材料(TIM)446。因此，热传递结构408可热耦 合到半导体装置402的多个表面/部分，从而增加从半导体装置402移除热的能力。移除 的热可横跨/通过内部连接426、衬底404的内部部分及/或通过如上文所描述的外部连接 器向外消散。
图5说明根据本技术的实施例的第三实例设备500。设备500可对应于图4的设备400，其中图4的囊封剂411的顶部部分被移除。因此，设备500可具有用于热传递结 构508(对应于图4的热传递结构408)的曝露顶面502。曝露顶面502可具有防止腐蚀或 氧化的覆盖物或处理过的表面。曝露的顶面502可允许热传递结构508将移除的热消散 到周围环境(例如，空气或其它冷却剂)而不是囊封剂411中。因此，曝露的顶面502可 进一步增加整个设备500、半导体裸片及/或热传递结构508的热移除及消散能力。
图6说明根据本技术的实施例的第四实例设备600(例如，芯片上板(BOC)装置/封装)。设备600可包含安装在衬底604(例如，BOC衬底)上的半导体装置602。衬底604 可包含开口605，开口延伸穿过衬底604的厚度，例如从衬底的顶面612延伸到底面614。 在一些实施例中，开口605可位于衬底604的中心部分处。
衬底604的开口605可经配置以促进与半导体装置602的电连接。例如，半导体装置602可包含位于预定区域内的连接焊盘，例如作用表面上的中心部分(例如，如图6 中所说明的底面)。衬底604可在其顶部部分上包含介接层634。介接层634可包含横向 延伸到开口的周边部分中或上方的连接延伸部/指状物。半导体装置602可用预定的连接 器区域安装在开口605上方及/或与所述开口对准。设备600可包含在开口605中的接合 线。接合线可延伸穿过开口605且连接，从而电耦合(1)半导体装置602上的连接焊盘及 (2)介接层634的连接指状物。
设备600可进一步包含热耦合到半导体裸片602的热传递结构608。热传递结构608可经配置以将热能传递远离半导体裸片602并传递到另一结构，例如衬底604。设备600 可包含囊封剂611，所述囊封剂至少部分地包围及/或环绕其中的组件，例如热传递结构 608、半导体裸片602、衬底604等。囊封剂611可填充开口605并囊封介接层634、半 导体裸片602及/或接合线的对应部分。
在一些实施例中，衬底604可在顶面612处完全曝露介接层634。换句话说，衬底604可没有图3B的保护层322(例如，阻焊剂)。因此，热传递结构608可直接附接到顶 面612上的介接层634。此外，半导体裸片602可直接附接(使用例如热粘合剂610)到顶 面612及/或介接层634。半导体裸片602与顶面612及/或介接层634之间的直接物理附 接可增加能力(通过例如增加接触/介接表面面积)以从半导体裸片602移除热并进入或穿 过衬底604。
如上文所描述，热传递结构可包含连续结构或单独/不同结构的组合。作为后者的实 例，在一些实施例中，热传递结构608可包含顶部结构(例如，金属盖或板)及外围结构(例 如，金属环或壁)。顶部结构及外围结构可彼此热耦合及/或热耦合到半导体裸片602，例 如通过直接接触及/或热界面材料。因此，热传递结构608可热耦合到半导体裸片602 的多个表面/部分，从而增加从半导体裸片602移除热的能力。移除的热可横跨/通过内 部连接626、衬底604的内部部分及/或通过如上文所描述的外部连接器向外消散。
图7说明根据本技术的实施例的第五实例设备700。设备700可对应于图6的设备600，其中图6的囊封剂611的顶部部分被移除。因此，设备700可具有用于热传递结 构708(对应于图6的热传递结构608)的曝露顶面702。曝露顶面702可具有防止腐蚀或 氧化的覆盖物或处理过的表面。曝露的顶面702可允许热传递结构708将移除的热消散 到周围环境(例如，空气或其它冷却剂)而不是囊封剂611中。因此，曝露的顶面702可 进一步增加整个设备700、半导体裸片及/或热传递结构708的热移除及消散能力。
图8说明根据本技术的实施例的第六实例设备800(例如，芯片上板(BOC)装置/封装)。设备800可类似于图6的设备600，但具有不同的热传递结构808。例如，可使用 热粘合剂810将半导体装置802安装在衬底804的顶面812及/或介接层834上或直接附 接到其。热传递结构808可包含外围结构，所述外围结构(1)面向及/或环绕半导体装置 802的一或多个外围部分及(2)直接附接到介接层834的顶面812及/或所述介接层。热传 递结构808可包含填充外围结构与半导体装置802之间的任何空间的TIM，从而热耦合 热传递结构808及半导体装置802。与图6的热传递结构608相比，热传递结构808可 没有顶盖/盖部分。换句话说，半导体装置802的顶面可直接接触或被囊封剂811覆盖。 在一些实施例中，半导体装置802的顶面可未被覆盖及/或曝露于周围环境。
图9到图13说明根据本技术的实施例的制造工艺的实例阶段。实例阶段可用于制造图3A的设备300、图4的设备400、图5的设备500、图6的设备600、图7的设备 700，及/或图8的设备800。
图9说明根据本技术的实施例的对应于实例阶段的结构900的侧视图。结构900可包含热传递盖942及半导体晶片902。在实例阶段，热传递盖942(例如，包含金属材料 (例如铜)的板)可层压在半导体晶片902上以形成结构900。因此，半导体晶片902的背 侧及对应裸片的背侧可使用热传递盖942进行热增强。
图10说明根据本技术的实施例的对应于结构1000的实例阶段。结构1000可对应于从图9的结构900单个化裸片，并且将所得组件中的一或多个安装在衬底1004(例如，PCB)上。例如，结构900可被切割或单个化以产生半导体裸片1002，其上附接或层压 有顶盖1042。
半导体裸片1002可安装在衬底1004的顶面1012上。例如，半导体裸片1002可直 接附接到衬底1004，例如使用热粘合剂1010。在一些实施例中，半导体裸片1002可直 接附接到介接层(例如，顶部导电层)或其一部分。在其它实施例中，半导体裸片1002可 通过将裸片的内部连接器置放在衬底1004上的对应焊盘上且然后形成连接，例如通过 回流焊料来安装。因此，半导体裸片1002可电耦合到衬底1004的内部连接(例如，布线 层)。
图11A及图11B说明根据本技术的实施例的对应于结构1100的实例阶段。图11A 可说明结构1100的俯视图，且图11B可说明沿着图11A的线1100B--1100B截取的结构 1100的横截面图。同时参考图11A及图11B，结构1100可对应于附接面向或环绕半导 体裸片1002的一或多个外围部分或表面的外围结构1144。例如，外围结构1144对应于 环绕半导体裸片1002的环或壁结构。外围结构1144可包含导热材料(例如，金属材料， 例如铜、石墨烯等)及/或与顶盖1042相同的材料。
外围结构1144可直接附接到顶面1012及/或衬底1004的介接层。在一些实施例中，外围结构1144可附接在开口(例如，图3B的界面开口332、图4的界面开口432等)中 或通过所述开口附接。在其它实施例中，介接层可不被覆盖/曝露，且外围结构1144可 直接附接到介接层(例如，经由机械附接及/或热粘合剂)。因此，通过直接附接，外围结 构1144可热耦合到衬底1004。
图12说明根据本技术的实施例的对应于结构1200的实例阶段。结构1200可对应于形成热传递结构1208，例如通过热耦合顶盖1042、外围结构1144及/或半导体裸片 1002。例如，结构1200可包含直接接触顶盖1042、外围结构1144及/或半导体裸片1002 的TIM1246。实例阶段可对应于将TIM 1246注入到外围结构1144与环绕结构(例如半 导体裸片1002及/或顶盖1042)之间的空间中。
图13说明根据本技术的实施例的对应于结构1300的实例阶段。结构1300可对应于囊封结构1200或其处理结果。在一些实施例中，例如，可附接引线以将半导体裸片 1002电连接到衬底1004的内部连接。囊封剂1311可施加在衬底1004、半导体裸片1002 及/或热传递结构1208上方。例如，囊封剂1311可流动或压制并且随后固化(使用例如 化学试剂、光、温度、时间等)以用于结构1300。结构可对应于制造图3A的设备300、 图4的设备400、图5的设备500、图6的设备600、图7的设备700，及/或图8的设备 800。
图14是根据本技术的实施例说明制造设备(例如，图3A的设备300、图4的设备400、图5的设备500、图6的设备600、图7的设备700及/或图8的设备800)的实例方 法1400的流程图。
在框1402处，方法1400可包含提供衬底(例如，图3B的衬底304、图4的衬底404、 图6的衬底604、图8的衬底804及/或图10的衬底1004)。所提供的衬底可包含顶面(例 如，图3的顶面312等)及底面(例如，图3的底面314等)。顶面可经配置以与半导体装 置介接，且底面可经配置以与外部电路介接。所提供的衬底可进一步包含信令层(例如， 图3的介接层334等)。
信令层的至少一部分可在顶面上或通过顶面曝露。在一些实施例中，方法1400可包含曝露顶部信令层的至少一部分，如在框1412处所说明。例如，所提供的衬底可包 含横跨横向平面并在信令层上方延伸的保护层。图3的保护层322的一部分可被移除(经 由例如机械及/或化学手段)以形成图3的界面开口332，从而曝露顶部信令层的部分。此 外，可移除图3的整个保护层322，从而允许顶部信令层在层的相对外围边缘之间曝露/ 未覆盖并形成/界定顶面。替代地，如在框1414中所说明，可提供没有盖层(例如，保护 层322)的衬底。此外，衬底可设置有形成在其中的界面开口332。
在框1404处，方法1400可包含提供半导体装置(例如，图3B的装置302、图4的 装置402、图6的装置602、图8的装置802及/或图10的装置1002)。例如，所提供的 半导体装置可包含倒装芯片。此外，所提供的半导体装置可包含半导体裸片1002，其中 图10的顶盖1042附接到裸片1002的非作用/背侧。
在一些实施例中，提供半导体装置可包含处理或制造半导体装置。例如，在块1422处，可提供半导体晶片。半导体晶片可具有其上形成有集成电路的作用侧。半导体晶片 可具有与作用侧相对的非作用侧。在框1424处，可将热盖(例如，金属板)附接到半导体 晶片的非作用侧。在框1426处，可通过切割或单个化工艺形成裸片。例如，可切割半 导体晶片及附接的导热盖以分离/形成单个装置。
在框1406处，方法1400可包含将半导体装置安装在衬底上方。例如，半导体装置可直接附接到衬底的顶面。在一些实施例中，例如框1442处所说明，可将半导体装置 直接(使用例如导热粘合剂)附接到未覆盖的信令层，例如在未覆盖的表面上或通过界面 开口。在一些实施例中，例如在框1444处所说明，安装半导体装置(例如，倒装芯片) 可包含回流焊料，从而将装置附接到衬底。在框1446处，可附接接合线以将半导体装 置电连接到衬底。
在框1408处，方法1400可包含将热传递结构(例如，图3的热传递结构308、图4 的热传递结构408、图6的热传递结构608、图8的热传递结构808等)附接在衬底上方。 在一些实施例中，热传递结构(例如，热传递结构308)可包含包含导热材料的连续/固体/ 整体结构。连续热传递结构可热耦合到半导体裸片，例如通过使用热粘合剂(例如，图3 的粘合剂310)的直接附接。此外，连续热传递结构可直接附接到信令层。
在其它实施例中，热传递结构可包含一组单独的结构。例如，热传递结构可包含顶盖1042、图11的外围结构1144及/或图12的TIM 1246。在框1462处，可将外围结构 附接在衬底上方。外围结构可包含导热材料并且可直接附接到曝露的信令层。外围结构 可面对或环绕顶盖及/或半导体装置的一或多个外围部分/表面。在一些实施例中，外围 结构可直接接触顶盖及/或半导体装置。在框1464处，外围结构可热耦合到顶盖及/或半 导体装置，例如通过用TIM填充耦合结构之间的任何空间。
在框1410处，方法1400可包含形成囊封。例如，可在衬底、半导体装置及/或热传递结构上方及/或周围施加囊封剂。可固化囊封剂，从而包围及保护衬底、半导体装置及 /或热传递结构。在一些实施例中，可移除囊封剂的顶部部分，从而曝露热传递结构的顶 部部分。
图15为包含根据本技术的实施例的设备的系统的示意图。上文参考图3到14所描述的前述设备(例如，存储器装置)中的任一个可并入到大量更大及/或更复杂的系统中的任一个中，其代表性实例为图15中示意性展示的系统1580。系统1580可包含存储器装 置1500、电源1582、驱动器1584、处理器1586及/或其它子系统或组件1588，其中的 一或多个可包含与上文参考图3到14所描述设备的特征大体相似的特征，且因此可包 含用于执行来自主机装置的直接读取请求的各种特征。所得系统1580可执行广泛各种 功能中的任一个，例如存储器存储、数据处理及/或其它合适的功能。因此，代表性系统 1580可包含但不限于手持装置(例如，移动电话、平板、数字阅读器及数字音频播放器)、 计算机、车辆、电器及其它产品。系统1580的组件可容纳在单个单元中或分布在多个 互连单位上方(例如，通过通信网络)。系统1580的组件还可包含远程装置及广泛各种计 算机可读媒体中的任一个。
本公开并非打算为穷尽性或将本技术限制于本文中所公开的精确形式。如所属领域 的技术人员将认识到，虽然出于说明性目的在本文中公开特定实施例，但各种等效修改在不背离本技术的情况下是可能的。在一些状况下，并未详细展示或描述众所周知的结 构及功能以避免不必要地模糊对本技术的实施例的说明。虽然可在本文中以特定次序呈 现方法的步骤，但替代实施例可以不同次序执行所述步骤。类似地，可在其它实施例中 组合或消除在特定实施例的上下文中所公开的本技术的一些方面。此外，尽管可已在所 述实施例的上下文中公开与本技术的一些实施例相关联的优点，但其它实施例也可展现 此类优点，且并非所有实施例均必须展现此类优点或本文中所揭示的落于所述技术的范 围内的其它优点。因此，本公开及相关联技术可囊括本文中未明确展示或描述的其它实 施例，且本发明除了所附权利要求书外并非限制性。
从前述内容，将了解，出于说明的目的，本文中已描述本技术的特定实施例，但在不脱离本公开的情况下可进行各种修改。另外，在特定实施例的上下文中描述的新技术 的某些方面也可在其它实施例中组合或消除。此外，尽管已在那些实施例的上下文中描 述与新技术的某些实施例相关联的优点，但其它实施例也可展现出此些优点，且并非所 有实施例都必须展现落入本技术范围内的这些优点。因此，本公开及相关联技术可囊括 本文中未明确展示或描述的其它实施例。
除非上下文另有明确指示，否则本公开通篇中，单数术语“一(a、an)”及“所述” 包含复数个指示物。类似地，除非词语“或”在参考两个或多于两个物项的清单时明确 地被限制于仅意指排斥其它物项的单个物项，否则在此清单中使用“或”将理解为包含 (a)清单中的任何单个物项，(b)清单中的所有物项或(c)清单中的物项的任何组合。另外， 通篇中使用术语“包括”、“包含”、及“具有(having)”以意指至少包含(若干)所叙述的 特征，使得不排除任何较大数目个相同特征及/或额外类型的其它特征。本文中对“一个 实施例”、“实施例”、“一些实施例”或类似表述方式的引用意味着结合所述实施例描述 的特定特征、结构、操作或特性可包含在本技术的至少一个实施例中。因此，本文中的 此类短语或表述的出现未必均指同一实施例。此外，可在一或多个实施例中以任何适合 方式组合各种特定特征、结构、操作或特性。
以足够的细节描述上述实施例，以使所属领域的技术人员能够制造及使用这些实施 例。然而，所属领域的技术人员将理解，所述技术可具有另外的实施例，且可在没有上文参考图1到14所描述的实施例的若干细节的情况下实践所述技术。

Claims (21)

1.一种设备，其包括：
衬底，其具有顶面，所述衬底包含在所述顶面上或通过所述顶面至少部分地曝露的信令层，其中所述信令层经配置以沿着横向方向路由一或多个电信号；
半导体装置，其附接在所述顶面上方，其中所述半导体装置电耦合到所述信令层；及
热传递结构，其热耦合到所述半导体装置并直接附接到所述信令层，所述热传递结构经配置以从所述半导体装置移除热能并将所述移除的热能的至少一部分传递到所述信令层。
2.根据权利要求1所述的设备，其中所述信令层包括所述衬底内的内部连接，所述信令层对应于所述内部连接中最靠近所述半导体装置的平面接地层。
3.根据权利要求2所述的设备，其中所述设备经配置以将来自所述半导体装置的所述热能沿着所述横向方向横跨所述信令层传递并传递到所述衬底的内部部分。
4.根据权利要求2所述的设备，其进一步包括：
外部连接器，其附接到所述衬底的底面并耦合到所述内部连接的部分，其中
所述内部连接包含一或多个硅通孔(TSV)，其经配置以沿着垂直方向传递所述热能并传递到所述外部连接器，以通过所述外部连接器将所述热能从所述设备传递出。
5.根据权利要求1所述的设备，其中：
所述衬底是印刷电路板PCB，其具有横跨横向平面并在所述信令层上方延伸的保护层，其中所述衬底包含在所述保护层中的界面开口，所述界面开口曝露所述信令层的部分；及
所述热传递结构延伸穿过所述界面开口并直接附接到对应于所述界面开口的所述信令层的所述曝露部分。
6.根据权利要求1所述的设备，其中所述热传递结构是包含导热材料的连续结构，所述热传递结构包含
装置界面部分，其经配置以与所述半导体装置热介接，
过渡部分，其在所述装置界面部分与所述衬底界面部分之间延伸，及
衬底界面部分，其经配置以附接到所述衬底，其中
所述装置界面部分、所述过渡部分及所述衬底界面部分彼此成整体。
7.根据权利要求1所述的设备，其中所述热传递结构包含：
顶盖，其附接在所述半导体装置上方，
外围部分，其面向所述半导体装置及所述顶盖的一或多个外围表面，所述外围部分(1)在所述顶盖与所述衬底之间垂直延伸，且(2)直接附接到所述信令层用于将所述热能传递到所述信令层中，及
热界面材料，其位于所述外围部分与所述半导体装置及所述顶盖的所述一或多个外围表面之间并直接接触。
8.根据权利要求7所述的设备，其中：
所述衬底是印刷电路板PCB，其具有横跨横向平面并在所述信令层上方延伸的保护层，其中所述衬底包含在所述保护层中的界面开口，所述界面开口曝露所述信令层的部分；及
所述外围部分通过所述界面开口附接到所述信令层的所述曝露部分。
9.根据权利要求1所述的设备，其中：
所述衬底包括(1)在所述顶面上延伸穿过所述衬底的厚度的布线开口及(2)通过所述布线开口曝露的内部连接器；
所述半导体装置包含布置在作用侧上的面向所述衬底的所述顶面的区域内的连接焊盘，其中所述半导体装置与通过所述布线开口曝露的所述连接焊盘附接；且
进一步包括：
接合线，其附接到所述半导体装置上的所述连接焊盘及所述衬底的所述内部连接器。
10.根据权利要求9所述的设备，其中：
所述信令层是顶部信令层，其包括所述顶面且未被保护层覆盖；
使用导热粘合剂将所述半导体装置直接附接到所述信令层，以将由所述半导体装置产生的热直接传递到所述信令层的附接部分；且
进一步包括：
囊封剂，其在所述半导体装置及所述顶面上方并包围所述半导体装置及所述顶面。
11.根据权利要求1所述的设备，其中所述热传递结构覆盖所述半导体装置的第一外围侧并曝露所述半导体装置的与所述第一外围侧相对的第二外围侧。
12.根据权利要求1所述的设备，其中：
所述热传递结构包含经配置以直接附接到所述信令层的附接表面；
进一步包括：
多个硅通孔TSV，其在所述信令层下面并与所述附接表面重叠，所述TSV经配置以将来自所述半导体的所述热能至少部分地横跨所述衬底的厚度传递。
13.根据权利要求1所述的设备，其进一步包括：
囊封剂，其至少部分地包围所述衬底、所述半导体装置及/或所述热传递结构的所述顶面，其中所述热传递结构的至少一个表面被曝露以消散从所述半导体装置移除的所述热能。
14.一种半导体封装，其包括：
印刷电路板PCB，其具有顶面，所述PCB包含内部电连接，所述内部电连接具有在所述顶面上或通过所述顶面至少部分地曝露的顶部信令平面，其中所述顶部信令平面经配置以沿着横向方向路由一或多个电信号；
半导体裸片，其附接在所述PCB的所述顶面上方；
热传递结构，其热耦合到所述半导体装置并直接附接到所述顶部信号平面，所述热传递结构经配置以从所述半导体装置移除热并将所述移除的热的至少一部分传递到所述内部电连接中。
15.根据权利要求14所述的半导体封装，其中：
所述半导体裸片是倒装芯片；
所述PCB包含在所述顶部信令平面上方的阻焊剂并包括所述顶面，其中所述PCB包含所述阻焊剂中的界面开口，所述界面开口曝露所述顶部信令平面的部分；且
所述热传递结构通过所述界面开口直接附接到所述顶部信令平面的所述曝露部分。
16.根据权利要求14所述的半导体封装，其中：
所述半导体封装包括芯片上板BOC封装；
所述PCB是BOC衬底，其具有(1)在所述顶面上的布线开口，其延伸穿过所述BOC衬底的厚度，(2)内部连接器，其通过所述布线开口曝露，及(3)所述顶部信令平面，其未覆盖在其相对外围边缘之间并界定所述顶面；
所述热传递结构直接附接到所述顶部信令平面；
所述半导体裸片直接安装在所述顶部信令平面上并热耦合到所述顶部信令平面；进一步包括：
接合线，其附接到所述半导体装置上的所述连接焊盘及所述BOC衬底的所述内部连接器；及
囊封剂，其包围所述半导体装置、所述顶面及所述接合线。
17.一种制造设备的方法，所述方法包括：
提供半导体装置；
提供具有顶面的衬底，所述衬底包含在所述顶面上或通过所述顶面至少部分地曝露的信令层，其中所述信令层经配置以沿着横向方向路由一或多个电信号；
将所述半导体装置安装在所述衬底上方；及
将热传递结构直接附接到所述信令层并热耦合到所述半导体装置，其中所述热传递结构经配置以从所述半导体装置移除热能并将所述移除的热能的至少一部分传递到所述信令层。
18.根据权利要求17所述的方法，其中：
所述所提供的半导体装置包含直接附接到所述半导体装置的非作用侧的顶盖；
附接所述热传递结构包含
将外围结构直接附接到所述信令层，所述外围结构面向或环绕所述半导体装置的一或多个外围部分；及
使用热界面材料将所述外围结构热耦合到所述顶盖及/或所述半导体装置。
19.根据权利要求18所述的方法，其中提供所述半导体装置包含：
提供具有与非作用侧相对的作用侧的半导体晶片；
将导热盖直接附接到所述半导体晶片的所述非作用侧；及
切穿所述半导体晶片及所述所附接的导热盖，其中所述半导体晶片对应于所述半导体装置且所述导热盖对应于所述顶盖。
20.根据权利要求18所述的方法，其中：
所述所提供的衬底包含所述信令层，所述信令层未覆盖在其相对外围边缘之间并界定所述衬底的所述顶面；且
安装所述半导体装置包含使用导热粘合剂将所述半导体装置直接附接到所述未覆盖信令层的部分。
21.根据权利要求18所述的方法，其中：
所述所提供的衬底包含横跨横向平面并在所述信令层上方延伸的保护层；
所述热传递结构直接连接到所述信令层的部分；
进一步包括：
基于移除所述保护层的部分来曝露所述信令层的所述部分以形成界面开口。
CN202210858443.9A 2021-08-26 2022-07-20 包含直接接触热路径的设备及其制造方法 Pending CN115939060A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/412,604 US20230066375A1 (en) 2021-08-26 2021-08-26 Apparatus including direct-contact heat paths and methods of manufacturing the same
US17/412,604 2021-08-26

Publications (1)

Publication Number Publication Date
CN115939060A true CN115939060A (zh) 2023-04-07

Family

ID=85285478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210858443.9A Pending CN115939060A (zh) 2021-08-26 2022-07-20 包含直接接触热路径的设备及其制造方法

Country Status (2)

Country Link
US (1) US20230066375A1 (zh)
CN (1) CN115939060A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
US9391046B2 (en) * 2011-05-20 2016-07-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming 3D semiconductor package with semiconductor die stacked over semiconductor wafer
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기

Also Published As

Publication number Publication date
US20230066375A1 (en) 2023-03-02
TW202310244A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US12119325B2 (en) Semiconductor device assemblies with molded support substrates
US12033910B2 (en) Wafer-level stack chip package and method of manufacturing the same
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
US10636678B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
US10008395B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
KR101870161B1 (ko) 반도체 패키지 및 이의 제조방법
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
US9583430B2 (en) Package-on-package device
US8310045B2 (en) Semiconductor package with heat dissipation devices
US20160181125A1 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US10879225B2 (en) Semiconductor package and method of manufacturing semiconductor package
US10332844B2 (en) Manufacturing method of package structure
KR20100108296A (ko) 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
KR20150054551A (ko) 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
US10923428B2 (en) Semiconductor package having second pad electrically connected through the interposer chip to the first pad
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
CN106601692B (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US11587859B2 (en) Wiring protection layer on an interposer with a through electrode
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
US12040279B2 (en) Through-core via
JP4919689B2 (ja) モジュール基板
TWI850705B (zh) 包括直接接觸熱路徑之半導體設備及封裝及其製造方法
US20230066375A1 (en) Apparatus including direct-contact heat paths and methods of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination