JP5163069B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5163069B2
JP5163069B2 JP2007300151A JP2007300151A JP5163069B2 JP 5163069 B2 JP5163069 B2 JP 5163069B2 JP 2007300151 A JP2007300151 A JP 2007300151A JP 2007300151 A JP2007300151 A JP 2007300151A JP 5163069 B2 JP5163069 B2 JP 5163069B2
Authority
JP
Japan
Prior art keywords
wiring
wiring portion
lead frame
lead
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007300151A
Other languages
English (en)
Other versions
JP2009129952A (ja
Inventor
三信 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007300151A priority Critical patent/JP5163069B2/ja
Publication of JP2009129952A publication Critical patent/JP2009129952A/ja
Application granted granted Critical
Publication of JP5163069B2 publication Critical patent/JP5163069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体素子とこの半導体素子を制御する制御回路部品とをリードフレームに実装し、モールド樹脂により封止して一体化した半導体装置に関するものである。
自動車等の車両には、半導体素子のスイッチング機能を利用して、燃料噴射制御、点火制御、モータ制御、油圧制御、電力分配制御等の様々な制御を行う半導体装置が種々と搭載されている。
近年、これらの半導体装置の更なる高機能化、高速応答化を図るべく、半導体素子には高い信頼性とともに更なる高電力化、高周波化、小型化等が要求され、半導体素子として、パワーMOSFET(金属酸化膜型電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)、BSIT(バイポーラモード静電誘導トランジスタ)等のパワーデバイスが用いられている。
このようなパワーデバイスの多くは、作動に伴って発熱し、制御回路の信頼性に影響を与える虞があることから、これらの発熱性の半導体素子を含む半導体装置には、放熱対策を含む様々な信頼性向上を図る方策が講じられている。
例えば、特許文献1には、ICチップが搭載されたヒートシンクと、一面に少なくともチップコンデンサを含む他の部品が導電性接着剤を介して搭載されたリードフレームと、前記ICチップと前記リードフレームの一面とを接続するアルミニウムよりなるボンディングワイヤと、前記ヒートシンク、前記ICチップ、前記ボンディングワイヤおよび前記リードフレームを包み込むように封止するモールド樹脂とを備え、前記リードフレームの一面全域はニッケルメッキが施されており、前記ボンディングワイヤはこのニッケルメッキ表面に接続されており、前記リードフレームの一面のうち前記導電性接着剤が配置された部位は、前記ニッケルメッキの上に銀メッキが施されており、前記他の部品はこの銀メッキ表面に前記導電性接着剤を介して接着されていることを特徴とするICパッケージ及びその製造方法が記載されている。
又、特許文献2には、ヒートシンクの上面に電子素子を搭載し、前記電子素子の周囲にリードフレームを設けると共に前記ヒートシンクと前記リードフレームの吊りリードとを接合した後、前記ヒートシンクの下面が露出するように、前記ヒートシンク、前記電子素子及び前記前記リードフレームを、金型を用いてモールド樹脂によって封止するようにした電子装置の製造方法において、前記モールド樹脂の封止工程では、前記金型の上型によって前記吊りリードのみを押さえることにより、前記金型のキャビティ内への前記モールド樹脂を注入することを特徴とする電子装置の製造方法が開示されている。
ところで、この様な半導体装置として、自動車エンジン等の内燃機関の点火に用いられる点火プラグに高電圧を印加するイグニションコイルの駆動を行うイグナイタにおいて、近年、イグナイタをイグニションコイルの頭部に配して一体化したスティック型コイルが使用されるようになり、イグナイタの更なる高耐電圧化、高信頼化、小型化、低コスト化が望まれている。
図19(a)に示す従来のイグナイタ(1z)は、セラミック基板(400z)上にコンデンサ、ICチップ等の電子部品(500z)を実装して集積回路部(50z)を形成し、発熱性のIGBT(300z)と集積回路部(50z)とを金属製のヒートシンク部(120z)上に実装し、IGBT(300z)と集積回路部(50z)とヒートシンク部(120z)と複数の入出力用リード部(110z)との所定の部位が、アルミニウム又は金等の良導電性材料のボンディングワイヤ(600z)によって接続され、更にこれらがモールド樹脂(700z)によって覆われた構成となっている。
又、最近では、図19(b)に示すイグナイタ(1x)のように、セラミック基板を使用することなく、ヒートシンク部(120x)とIGBT(300x)を制御する回路の回路配線部(13x)と入出力用のリード部(110x)とを金属製のリードフレーム(10x)によって形成し、ヒートシンク部(120x)にIGBT(300x)を実装し、回路配線部(13x)に電子部品(500x、510x、520x)等を直接実装して集積回路部(50x)を構成し、ヒートシンク部(120x)とIGBT(300x)と回路配線部(13x)とリード部(110x)との所定の部位が、ボンディングワイヤ(600x)によって接続され、更にこれらが樹脂モールド(700x)によって覆われた構成となっている。
この様な、イグナイタ(1x)では、焼成に大きな熱エネルギーを必要とするセラミック基板の使用を廃することにより低コスト化を図ることができる。加えて、発熱量の多いIGBT(300x)と発熱量の少ない電子部品(500x、510x、520x)等を分けてリードフレーム(10x)上に配置し、IGBT(300x)を放熱性に優れたヒートシンク部(120x)に載置し、電子部品(500x、510x、520x)等を回路配線部(13x)に実装することにより更なる小型化、高信頼化を図っている。
又、回路配線部(13x)は、セラミック基板上に印刷形成されたプリント配線に比べ遙かに放熱性に優れ、点火プラグの大電流化に適している。
特開2003−86756号公報 特開2005−353977号公報
ところが、この様なリードフレーム(10x)上に実装される電子部品(500x、510x、520x)の内、コンデンサ(500x)等の複数の電極を有した部品は、所定間隔で離隔された一対のリード(130x、131x)間に架橋して搭載されることになる。このような架橋構造では、製造工程においてリードフレーム(10x)に歪みが生じると、コンデンサ(500x)の接合部の剥離やコンデンサ(500x)の割れ等の問題を起こす虞がある。
例えば、図17(a)に示すように、コンデンサ(500x)が、回路配線部の第1の配線部(130x)と第2の配線部(131x)とを架橋するように導電性接着剤(210x)によって固定されている場合、図17本図(b)に示すように、第1の配線部(130x)と第2の配線部(131x)とに歪みを生じた状態で樹脂モールド型により第1の配線部(130x)と第2の配線部(131x)とを挟み込むようにクランプすると、図17本図(c)に示すように、第1の配線部(130x)と第2の配線部(131x)とにコンデンサ(500x)を剥離する方向の外力が働き、コンデンサ(500x)の導通不良を起こす虞がある。
又、図18(a)に示すように、第1の配線部(130x)に実装された電子部品(520x)と第2の配線部(132x)とをボンディングワイヤ(600x)によって架橋するように接続する場合においても、図18本図(b)に示すように、第1の配線部(130x)と第2の配線部(132x)とに歪みが生じている状態で、これを樹脂モールド型によってクランプしたりボンディング治具により押さえたりすると、図18本図(c)に示すように、ボンディングワイヤ(600x)のネック部にストレスがかかりネックダメージによる断線等の導通不良を起こす虞がある。
リードフレーム(10x)は、一定厚の帯状の金属材料からなるケーク材を圧延加工して、ヒートシンク部(120x)となる肉厚部(12x)と、回路配線部(13x)及びリード部(110x)となる肉薄部(11x)とを形成し、これを、金型等を用いて打ち抜き加工により成形している。従って、リードフレーム(10x)内部に残留する応力により、僅かではあるが不可避的に歪みが発生する。
通常、熱処理によりリードフレーム(10x)の歪みの除去が図られているが、この様な歪みを完全に取り除くことは極めて困難である。
そこで、本発明は上記実情に鑑み、半導体素子と該半導体素子を制御する回路部とをリードフレーム上に実装してなる半導体装置において、リードフレームに僅かな歪みが生じている場合でも、ワイヤボンディングの際のボンディング治具による押さえつけやモールド樹脂の充填の際のクランプ等によって作用する外力によって、ボンディングワイヤの断線や実装部品の剥離を引き起こすことがなく、極めて信頼性の高い半導体装置を提供することを目的とするものである。
請求項1の発明では、発熱性の半導体素子を実装すべく厚肉に形成して放熱性を向上せしめたヒートシンク部と、該半導体素子を制御する制御回路の配線部と、上記ヒートシンク部と上記配線部とに接続する入出力端子を構成するリード部と、これらを支持するフレーム部とを一体のリードフレームによって形成し、上記半導体素子と上記制御回路を構成する回路部品とを上記リードフレームに実装し、これらを接続・導通するワイヤをボンディングし、モールド樹脂によって封止して一体化した半導体装置であって、上記回路部品は、所定の間隙を設けて配設された第1の配線部と第2の配線部とを架橋するように載置された架橋部品を含み、ワイヤボンディング又はモールド樹脂を充填する際に上記架橋部品と上記配線部との接合部に作用する外力の低減を図る外力抑制手段として、上記第1の配線部と上記第2の配線部と略平行に配設した補強フレーム部と、上記第1の配線部と上記補強フレーム部とを架橋する第1の支持部と、上記第2の配線部と上記補強フレーム部とを架橋する第2の支持部とを、上記リードフレームの上記架橋部品を載置した部位の周辺に設け、上記補強フレーム部は、上記架橋部品が上記モールド樹脂により封止固定された後に切除可能な上記樹脂モールドの外形線の外側に配設せしめる。
請求項1の発明によれば、上記ヒートシンク部と上記配線部との肉厚の違いによる残留応力の影響から上記第1の配線部と上記第2の配線部とのいずれか又は両方に歪みを生じ易い状態が存在し、ワイヤボンディング又はモールド樹脂を充填する際に、上記架橋部品の接合部に剥離方向の外力が働いたとしても、上記補強フレームに上記第1の配線部と上記第2の配線部がそれぞれ第1の支持部、第2の支持部を介して接続されているので、上記補強フレームの剛性によって上記架橋部品の接合部が定位置に保持されるので、上記接合部が剥離する虞がない。
従って、本発明によれば、導通信頼性の高い半導体装置が実現可能となる。
又、上記モールド樹脂によって上記架橋部品を封止固定した後に上記補強フレームを切除すれば、上記第1の配線部と上記第2の配線部とが短絡することはない。
請求項の発明では、上記半導体は絶縁ゲートバイポーラトランジスタであって、内燃機関の点火を行う点火プラグに高電圧を供給する点火コイルの駆動制御を上記絶縁ゲートバイポーラトランジスタのスイッチングによって行うイグナイタに請求項1に記載の発明を適用する。
請求項の発明によれば、リードフレームに僅かな歪みが生じている場合でも、ワイヤボンディングやモールド樹脂の充填の際に作用する外力によって、実装部品の剥離や、ボンディングワイヤの断線を引き起こすことなく、極めて信頼性の高いイグナイタを実現できる。
図1を参照して、本発明の第1の実施形態における半導体装置について、半導体素子としてIGBT(絶縁ゲートバイポーラトランジスタ)300を用いて、図略の内燃機関の点火を行う点火プラグに高電圧を印加する点火コイルの駆動を行うイグナイタ1を例に説明する。
本図(a)に示すように、リードフレーム10は、複数のリード部110と制御回路の構成する配線部13とヒートシンク部120と、フレーム部180、190とによって構成されている。
配線部13には、コンデンサ500と、ICチップ520、ダイオード等の電子部品が実装されている。第1の配線部130と第2の配線部とを架橋するように架橋部品としてコンデンサ500が実装され、第1の配線部130と第2の配線部131とは、それぞれ支持部として吊りリード140、141を介して補強フレーム150に接続されている。
ヒートシンク部120は、厚肉に形成され、放熱性を向上せしめてある。ヒートシンク部120上には、発熱性の半導体素子であるIGBT300と、抵抗部品510とが実装されている。
複数のリード部110が、配線部13及びヒートシンク部120に導通しており、IGBT300、抵抗部品510、ICチップ520、ダイオード等の電子部品の所定部位が、リード部110、配線部13、ヒートシンク部120の所定部位とボンディングワイヤ600によって接続され、制御回路部50を構成している。
本図(b)に示すように、IGBT300、コンデンサ500、抵抗部品510、ICチップ520、ダイオード等の電子部品、配線部13、ヒートシンク部120、ボンディングワイヤ600をモールド樹脂700によって覆い、フレーム部180、190及び補強フレーム150等のリードフレーム10の不要部分を切除して、イグナイタ1が形成されている。
尚、リードフレーム10には、例えば、銅、アルミニウムなどの良導電性で熱伝導率の高い金属材料が用いられ、必要に応じて、ニッケルメッキ等の表面処理がなされている。
ボンディングワイヤ600には、例えば、アルミニウム又は金等の良導電性の金属材料が用いられている。
モールド樹脂700には、例えば、エポキシ樹脂等の熱可塑性樹脂が用いられている。又、ダイオード530等の、モールド樹脂との濡れ性が悪い部位には、適宜ポリイミド樹脂のコーティングが施され、密着強度の向上が図られている。
図2を参照して本発明の第1の実施形態における本発明の要部である外力抑制手段について詳述する。
本実施形態においては、本図(a)に示すように、第1の配線部130と第2の配線部131とが所定距離D1だけ離隔して配設されており、長さL1のコンデンサ500が導電性接着剤210を用いて接合されている。
第1の配線部130と第2の配線部131とは、それぞれ支持部として第1の吊りリード140と第2の吊りリード141を介して、補強フレーム150に接続されている。
第1の吊りリード140と第2の吊りリード141との間隔L2は、少なくともD1よりも長くするのが望ましい。又、補強フレーム150は、モールド樹脂700により、コンデンサ500が封止固定された後に切除可能なように、図中に一点破線で示した樹脂モールド700の外形線の外側に配設する必要がある。
本図(b)に示すように、第1の配線部130と第2の配線部131とのいずれか又は両方に歪みが生じており、ワイヤボンディング又はモールド樹脂を充填する際に、コンデンサ500の接合部に剥離方向の外力が働いたとしても、補強フレーム150に第1の配線部130と第2の配線部131がそれぞれ第1の吊りリード140、第2の吊りリード141を介して接続されているので、補強フレーム150の剛性によってコンデンサ500の接合部が定位置に保持される剥離する虞がない。
図3に、(a)から(d)の順を追ってリードフレーム10の製造方法を示す。本図(a)に示すような帯板上のケーク材100’を、本図(b)に示すような圧延ロールを用いて圧延し、本図(c)に示すように、配線部13及びリード部110となる肉薄部11とヒートシンク部120となる肉厚部12との異なる厚みを備えた圧延部材100を形成する。次いで、本図(d)に示すように、これを、金型等を用いて所定の形状を持ったリードフレーム10を成形する。この時、複数のユニットが連結した状態に切断される。フレーム部180、190は、リード部110、配線部13、ヒートシンク部120、補強フレーム部150を一体に保持すると共に、以後の製造工程における位置決め、保持固定等に用いられる。この様な工程によって、リードフレーム10が形成されているため、特に配線部13とヒートシンク部120との境界部で厚みが急変する部位における残留応力の影響が大きく、配線部13に歪みが生じやすい。
尚、本実施形態において、リード部110及び配線部13は0.5mm、ヒートシンク部120は、1.6mm程度に加工してある。
通常、歪み取りのために、リードフレーム10は、焼鈍処理され、又、必要に応じて、錆止め及び導通性向上のために、ニッケルメッキ等の表面処理がなされる。
図4に、(a)から(e)の順を追って、リードフレーム10への各部品の実装工程の概要を示す。
本図(a)に示すように、リードフレーム10との各部品との導通を要する部位にハンダ箔200を貼付する。尚、ハンダ箔200は、貼付位置を模式的に示したもので、形状を特定するものではない。
次いで、本図(b)に示すように、IGBT300、抵抗部品510、ICチップ520、ダイオード等の電子部品をハンダ箔200の貼付位置に載置し、還元性雰囲気で加熱し、各部品をハンダ付けする。尚、本実施形態においてはハンダ箔200を用いたが、糸ハンダやハンダペーストやダイボンド方式等を用いても良い。
次いで、本図(c)に示すように、導電性樹脂210を所定位置に塗布する。
次いで、本図(d)に示すように、コンデンサ500を導電性樹脂210によって所定の位置に貼付け、所定の温度で加熱硬化させる。
次いで、本図(c)に示すように、所定の部位を、ボンディングワイヤ600を用いて導通せしめる。この時、第1の配線部130と第2の配線部131とが、第1の吊りリード140、第2の吊りリード141を介して補強フレーム150に固定されているので、ボンディングジグによって配線部13が押さえられても、コンデンサ500の接続部が剥離することがない。
図5に(a)から(e)の順を追って、本実施形態におけるイグナイタ1の樹脂成形工程を示す。本図(a)に示すように、上述の工程によって各部品が実装されたリードフレーム10をモールド型80に挿入し、本図(b)に示すように、モールド型80によって、リードフレーム10のリード部110とフレーム部180とをクランプし、モールド型80に形成されたキャビティに、モールド樹脂700を充填する。
この時、第1の配線部130と第2の配線部131とに撓みが生じても、コンデンサ500の接合部は、補強フレーム部150により定位置に固定されているので、剥離する虞がない。本図(c)に示すように、モールド樹脂700が固化したら、モールド型80から取り出し、本図(d)に示すように、フレーム部180、190、補強フレーム部150及び、リード部110の結合部等を切断装置90により切除する。
以上により、本図(e)に示すようなイグナイタ1が完成する。
尚、第1の吊りリード140及び第2の吊りリード141の端部140’、141’として、モールド樹脂700の側面に露出するので、搭載時には外部との絶縁を考慮する必要がある。
図6に上述したイグナイタの製造工程概要をまとめてフローチャートで示す。一般に、半導体素子と半導体素子を制御する回路とを含み、該制御回路をリードフレームによって構成し、モールド樹脂によってパッケージ化した半導体装置は、略同様の製造工程によって製造可能であり、本発明によれば、従来の半導体装置の製造工程を大幅に変えることなく、信頼性を高めた半導体装置が実現できる。
図7から図16に、本発明の要部であるフレーム補強部150を含むいくつかの参考例を示す。尚、上記実施形態と同一の部分については、同じ符号を付したので説明を省略する。(以下の参考例において同様である。)
(a)本発明の第1の実施形態における外力抑制手段を設けたリードフレームの実装状態を示す平面図及び断面図、(b)は、本発明の第1の実施形態におけるイグナイタの概要を示す平面図及び断面図。 (a)は、本発明の第1の実施形態における外力抑制手段を設けた回路配線部の概要を示す平面図、(b)は、本実施形態における配線部に生じた歪みを示す側面図、(c)は、本実施形態における本発明の効果を示す側面図。 は、本発明の第1の実施形態におけるイグナイタに用いられるリードフレームの製造工程概要を(a)から(d)の順を追って示す模式図。 は、本発明の第1の実施形態におけるイグナイタの製造工程概要の前半部を(a)から(e)の順を追って示す平面図。 は、本発明の第1の実施形態におけるイグナイタの製造工程概要の後半部を(a)から(e)の順を追って示す断面図及び斜視図。 は、イグナイタの製造工程概要を示すフローチャート。 (a)、(b)、(c)は、本発明を含まない参考図。 (a)、(b)、(c)は、本発明を含まない参考図。 (a)、(b)、(c)は、本発明を含まない参考図。 (a)、(b)、(c)は、本発明を含まない参考図。 は、本発明を含まない参考図。 は、本発明を含まない参考図。 は、本発明を含まない参考図。 は、本発明を含まない参考図。 は、本発明を含む参考図。 は、本発明を含まない参考図。 (a)は、従来の回路配線部の電子部品実装部位を示す平面図、(b)は、電子部品実装部位における従来の回路配線部に生じた歪みを示す側面図、(c)は、部品実装部位における従来の回路配線部の問題点を示す側面図。 (a)は、ワイヤボンディング部位における従来の回路配線部を示す平面図、(b)は、ワイヤボンディング部位における従来の回路配線部に生じた歪みを示す側面図、(c)は、ワイヤボンディング部位における従来の回路配線部の問題点を示す側面図。 (a)は、従来のイグナイタの概要を示す内部平面図及び断面図、(b)は、リードフレームを用いることによりセラミック基板を廃して低コスト化を図った従来のイグナイタの概要を示す内部平面図及び断面図。
符号の説明
1 半導体装置
10 リードフレーム
110 入出力リード部
120 ヒートシンク部
13 配線部
130 第1の配線部
131 第2の配線部
140、141 外力抑制手段(吊りバー)
150 補強用フレーム部
180、190 フレーム部
210 電導性接着剤
300 半導体素子
50 制御回路部
500、510、520、530 実装部品
600 ボンディングワイヤ
700 モールド樹脂

Claims (2)

  1. 発熱性の半導体素子を実装すべく厚肉に形成して放熱性を向上せしめたヒートシンク部と、該半導体素子を制御する制御回路の配線部と、上記ヒートシンク部と上記配線部とに接続する入出力端子を構成するリード部と、これらを支持するフレーム部とを一体のリードフレームによって形成し、
    上記半導体素子と上記制御回路を構成する回路部品とを上記リードフレームに実装し、これらを接続・導通するワイヤをボンディングし、モールド樹脂によって封止して一体化した半導体装置であって、
    上記回路部品は、所定の間隙を設けて配設された第1の配線部と第2の配線部とを架橋するように載置された架橋部品を含み、
    ワイヤボンディング又はモールド樹脂を充填する際に上記架橋部品と上記配線部との接合部に作用する外力の低減を図る外力抑制手段として、
    上記第1の配線部と上記第2の配線部と略平行に配設した補強フレーム部と、上記第1の配線部と上記補強フレーム部とを架橋する第1の支持部と、
    上記第2の配線部と上記補強フレーム部とを架橋する第2の支持部とを、上記リードフレームの上記架橋部品を載置した部位の周辺に設け
    上記補強フレーム部は、上記架橋部品が上記モールド樹脂により封止固定された後に切除可能な上記樹脂モールドの外形線の外側に配設せしめたことを特徴とする半導体装置。
  2. 上記半導体は絶縁ゲートバイポーラトランジスタであって、内燃機関の点火を行う点火プラグに高電圧を供給する点火コイルの駆動制御を上記絶縁ゲートバイポーラトランジスタのスイッチングによって行うイグナイタに適用したことを特徴とする請求項1に記載の半導体装置。
JP2007300151A 2007-11-20 2007-11-20 半導体装置 Active JP5163069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007300151A JP5163069B2 (ja) 2007-11-20 2007-11-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007300151A JP5163069B2 (ja) 2007-11-20 2007-11-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2009129952A JP2009129952A (ja) 2009-06-11
JP5163069B2 true JP5163069B2 (ja) 2013-03-13

Family

ID=40820624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007300151A Active JP5163069B2 (ja) 2007-11-20 2007-11-20 半導体装置

Country Status (1)

Country Link
JP (1) JP5163069B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5582040B2 (ja) 2011-01-12 2014-09-03 富士電機株式会社 半導体装置の製造方法、半導体装置およびイグナイタ装置
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
EP2894952B1 (en) * 2012-09-07 2018-06-06 Mitsubishi Electric Corporation Power semiconductor device
JP2014093353A (ja) * 2012-11-01 2014-05-19 Denso Corp 半導体装置、および半導体装置の製造方法
CN105144376A (zh) * 2013-04-22 2015-12-09 三菱电机株式会社 半导体装置及其制造方法
JP6401444B2 (ja) * 2013-10-07 2018-10-10 ローム株式会社 パワーモジュールおよびその製造方法
JP6256145B2 (ja) 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法
JP6653235B2 (ja) 2016-09-29 2020-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6580015B2 (ja) 2016-10-05 2019-09-25 三菱電機株式会社 モールド樹脂封止型パワー半導体装置
JP2018113315A (ja) * 2017-01-11 2018-07-19 Shプレシジョン株式会社 リードフレームの製造方法、およびリードフレーム
JP6886224B2 (ja) * 2017-06-27 2021-06-16 日立Astemo阪神株式会社 イグナイタ
JP7006120B2 (ja) * 2017-10-19 2022-01-24 株式会社デンソー リードフレーム
JP6743802B2 (ja) 2017-11-22 2020-08-19 Tdk株式会社 半導体装置
JP7329919B2 (ja) * 2018-12-07 2023-08-21 新電元工業株式会社 半導体装置、半導体装置の製造方法及びクリップリード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275602A (ja) * 1992-03-27 1993-10-22 Omron Corp 電子機器
JPH05326818A (ja) * 1992-05-22 1993-12-10 Omron Corp 電子部品の実装方法
JPH06120406A (ja) * 1992-10-02 1994-04-28 Mitsubishi Electric Corp 半導体装置
JP4110513B2 (ja) * 2002-05-01 2008-07-02 富士電機ホールディングス株式会社 半導体パワーモジュールの製造方法
JP2006019700A (ja) * 2004-06-03 2006-01-19 Denso Corp 半導体装置
JP2006032774A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP4948840B2 (ja) * 2006-01-30 2012-06-06 株式会社デンソー 電子部品の接続構造および電子部品の接続構造の製造方法

Also Published As

Publication number Publication date
JP2009129952A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
JP5163069B2 (ja) 半導体装置
JP5989124B2 (ja) パワー半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6139330B2 (ja) 電力用半導体装置
JP3866880B2 (ja) 樹脂封止型電子装置
US9324684B2 (en) Semiconductor device and manufacturing method thereof
JP2007311441A (ja) パワー半導体モジュール
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
US9991220B2 (en) Semiconductor device
KR102186331B1 (ko) 저항기 및 저항기의 제조 방법
JPWO2018194153A1 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
JPH065401A (ja) チップ型抵抗素子及び半導体装置
JP4967701B2 (ja) 電力半導体装置
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2010245188A (ja) 回路モジュール、その放熱構造、その製造方法
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP2000323647A (ja) モジュール型半導体装置及びその製造方法
JP6538513B2 (ja) 半導体パワーモジュールおよび移動体
CN111354709B (zh) 半导体装置及其制造方法
JP2010103231A (ja) 電子装置
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP4527292B2 (ja) 半導体パワーモジュール
JP7555262B2 (ja) 電気回路体および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5163069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250