JP6653235B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP6653235B2
JP6653235B2 JP2016191449A JP2016191449A JP6653235B2 JP 6653235 B2 JP6653235 B2 JP 6653235B2 JP 2016191449 A JP2016191449 A JP 2016191449A JP 2016191449 A JP2016191449 A JP 2016191449A JP 6653235 B2 JP6653235 B2 JP 6653235B2
Authority
JP
Japan
Prior art keywords
component mounting
mounting portion
lead
suspension
suspension lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016191449A
Other languages
English (en)
Other versions
JP2018056358A (ja
Inventor
波多　俊幸
俊幸 波多
雄一 谷藤
雄一 谷藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016191449A priority Critical patent/JP6653235B2/ja
Priority to US15/657,132 priority patent/US10818581B2/en
Publication of JP2018056358A publication Critical patent/JP2018056358A/ja
Application granted granted Critical
Publication of JP6653235B2 publication Critical patent/JP6653235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H01L2224/78704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、その内部に半導体チップを含む複数の電子部品が搭載されている半導体装置に適用して有効な技術に関するものである。
特開２００９−１２９９５２号公報公報（特許文献１）には、一つのパッケージ内に、半導体チップおよびコンデンサを含む複数の電子部品が搭載された半導体装置が記載されている。
また、特開平１１−１２１６８０号公報（特許文献２）には、半導体チップが搭載されるダイパッドを指示する吊りリードと外枠との境界に、貫通孔が形成されているリードフレームが記載されている。
特開２００９−１２９９５２号公報 特開平１１−１２１６８０号公報
本願発明者は、その内部に複数の電子部品を搭載する技術について検討し、以下の課題を見出した。すなわち、リードフレームに複数の電子部品を搭載する半導体装置（半導体パッケージ）を製造する際、その製造効率を向上することにのみ注力すると、例えば、搭載した電子部品がリードフレームから剥離するといった、半導体装置の信頼性に関する課題があることが判った。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、リードフレームの第１部品搭載部に半導体チップを搭載する工程と、上記リードフレームの第２部品搭載部および第３部品搭載部に跨るように、第１電子部品を搭載する工程と、上記半導体チップおよび上記第１電子部品を樹脂で封止して封止体を形成する工程と、を有する。上記第２部品搭載部は、吊りリードを介してリードフレームの連結部に接続されている。上記吊りリードは、上記第２部品搭載部と上記連結部の間の第１部分と、上記第１部分と上記連結部の間の第２部分と、を有する。上記第２部分は、上記第１部分と繋がり、かつ、上記第１部分の幅よりも細い第３部分と、上記第１部分と繋がり、かつ、上記第１部分の幅よりも細い第４部分と、上記第３部分と上記第４部分との間に位置する第１開口部と、を有する。上記第１部分、上記第３部分および上記第４部分のそれぞれは、互いに同じ厚さであり、上記吊りリードは、上記封止体を形成した後、切断治具を押し当てることにより切断される。
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
一実施の形態である半導体装置の上面図である。 図１に示す矢印Ａの方向から視た側面図である。 図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。 図３のＡ−Ａ線に沿った断面図である。 図３のＢ−Ｂ線に沿った断面図である。 図１に示す半導体装置に形成された回路構成の一例を示す回路ブロック図である。 図５に示す複数のコンデンサのうちの一つを拡大して示す拡大断面図である。 チップ部品と部品搭載部の接着界面が剥離するモードを模式的に示す説明図である。 図３に示す半導体装置の製造工程において、吊りリードを切断している状態を示す拡大断面図である。 図９に対する検討例である吊りリードを切断している状態を示す拡大断面図である。 図１０に示す吊りリードの切断前の平面図である。 図１０に示す吊りリードが曲がる方向を示す断面図である。 図９に示す吊りリードの切断前の平面図である。 図１３に示すＡ部の拡大平面図である。 図１４のＡ−Ａ線に沿った拡大断面図である。 図１３に示す吊りリードに対する変形例を示す拡大平面図である。 図１４に示す吊りリードに対する変形例である吊りリードの拡大平面図である。 図１７のＡ−Ａ線に沿った拡大断面図である。 図１〜図５に示す半導体装置の組み立てフローを示す説明図である。 図１９のリードフレーム準備工程で準備するリードフレームを示す平面図である。 図２０に示すダイパッド上に、接着材を介して半導体チップを搭載した状態を示す平面図である。 図２１に示す部品搭載部上に、接着材を介して複数のチップ部品を搭載した状態を示す平面図である。 図２２のＡ−Ａ線に沿った断面図である。 図２２に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図である。 ワイヤボンディング工程における、リードフレーム、ステージ、およびクランパの平面的な位置関係を示す平面図である。 図２５のＡ−Ａ線に沿った拡大断面図である。 図２５に対する変形例であるステージ上にリードフレームを固定した状態を示す平面図である。 図２７のＡ−Ａ線に沿った拡大断面図である。 図２４に示すリードフレームのデバイス領域に、封止体を形成した状態を示す平面図である。 図１９に示す封止工程において、成形金型内にリードフレームを固定した状態を示す拡大断面図である。 図３０に示す吊りリードと成形金型のキャビティとの平面的な位置関係を示す拡大平面図である。 図２９に示すタイバーおよび吊りリードの一部を切断した状態を示す平面図である。 図３２に示す複数のリードを切断し、成形した状態を示す平面図である。 図１４に対する他の変形例を示す拡大平面図である。 図３４のＡ−Ａ線に沿った拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、本願では、上面、あるいは下面という用語を用いる場合があるが、上面と下面とは、互いに反対側に位置している面である、という意味で用いる。半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。以下で説明する実施の形態においては、半導体装置の製造工程において、半導体チップの主面（半導体素子形成面）側の表面が主に上方に位置した状態で組み立てられるので、半導体チップの表面を上面、表面の反対側に位置する裏面側の面を下面として説明する。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
以下の実施の形態で説明する技術はリードフレームを用いて製造する種々のパッケージタイプの半導体装置に適用可能であるが、本実施の形態では、一例として、外部端子である複数のリードが、封止体の互いに対向する長側面のそれぞれにおいて突出する、ＳＯＰ（Small Outline Package）型の半導体装置に適用した実施態様について説明する。
＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１〜図５を用いて説明する。図１は本実施の形態の半導体装置の上面図である。図２は、図１に示す矢印Ａの方向から視た側面図である。図３は、図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。また、図４は、図３のＡ−Ａ線に沿った断面図、図５は、図３のＢ−Ｂ線に沿った断面図である。
まず、半導体装置ＰＫＧ１の外観構造について説明する。図１に示すように、本実施の形態の半導体装置ＰＫＧ１は、封止体（樹脂体）ＭＲおよび封止体の側面ＭＲｓから露出する複数のリードＬＤを備えている。封止体ＭＲは、平面視において、四角形である。平面視において、封止体ＭＲは、Ｙ方向に沿って延びる側面（辺）ＭＲｓ１、側面ＭＲｓ１の反対側にある側面（辺）ＭＲｓ２、Ｘ方向に沿って延びる側面（辺）ＭＲｓ３および側面ＭＲｓ３の反対側にある側面（辺）ＭＲｓ４を有している。Ｘ方向とＹ方向とは互いに交差する。図１に示す例では、Ｘ方向とＹ方向とは、互いに直交する。ただし、変形例として、Ｘ方向とＹ方向とが９０°以外の角度で交差していても良い。
また平面視において、複数のリードＬＤは、封止体ＭＲの四側面のうち、側面ＭＲｓ１および側面ＭＲｓ２のそれぞれから封止体ＭＲの外側に向かって突出している。半導体装置ＰＫＧ１のように、封止体ＭＲが有する四つの側面のうち、互いに反対側に位置する二側面のそれぞれからリードＬＤが突出する形態は、ＳＯＰ型の半導体装置（半導体パッケージ）と呼ばれる。図１に示す例では、側面ＭＲｓ１および側面ＭＲｓ２のそれぞれから、三本ずつのリードＬＤが突出している。ただし、リードＬＤの本数および突出する位置は、図１に示す態様の他、種々の変形例がある。例えば、一つの側面ＭＲｓから突出するリードＬＤの数が二本以下、あるいは四本以上であっても良い。また、封止体ＭＲが有する四つの側面の全てからリードＬＤが突出する、所謂ＱＦＰ（Quad Flat Package）型の半導体装置であっても良い。
また、図２に示すように、封止体ＭＲは、上面（面、主面）ＭＲｔ、および上面ＭＲｔの反対側に位置する下面ＭＲｂを有している。側面視において、複数のリードＬＤのそれぞれは、封止体ＭＲの上面ＭＲｔと下面ＭＲｂとの間において、封止体ＭＲの側面ＭＲｓから突出する。言い換えれば、複数のリードＬＤのそれぞれは、封止体ＭＲに封止される部分であるインナリード部ＬＤＩ（図４参照）と、封止体ＭＲから露出するアウタリード部ＬＤＯ（図４参照）とを有している。また、本実施の形態の例では、複数のリードＬＤ（詳しくはリードＬＤのアウタリード部）のそれぞれは、図４に示すように、半導体装置ＰＫＧ１の厚さ方向（図４に示すＺ方向）において、下面ＭＲｂ側から上面ＭＲｔの方向に向かって折り曲げられた屈曲部を有し、リードＬＤの先端部分は、上面ＭＲｔよりも上方に位置している。半導体装置ＰＫＧ１は、リードＬＤの先端部分が図示しない実装基板の端子に接続されることにより、実装基板に搭載される。なお、リードＬＤの形状には種々の変形例がある。例えば、変形例であるリードのアウタリード部（図示は省略）は、半導体装置ＰＫＧ１の厚さ方向において、上面ＭＲｔ側から下面ＭＲｂの方向に向かって折り曲げられた屈曲部を有し、リードＬＤの先端部分が、下面ＭＲｂよりも下方に位置していても良い。また、別の変形例であるアウタリード部（図示は省略）は、屈曲部を有していなくても良い。
また、図２に示すように、封止体ＭＲの側面ＭＲｓ１において、複数の吊りリードＴＬが露出している。複数の吊りリードＴＬのそれぞれは、側面ＭＲｓ１において、複数のリードＬＤの間に配置されている。吊りリードＴＬは、半導体装置ＰＫＧ１の製造工程中において、部品搭載部ＤＰを支持する部材である。なお、図３に示すように、封止体ＭＲの側面ＭＲｓ３および側面ＭＲｓ４のそれぞれに向かって、複数の吊りリードＴＬ１が伸びている。このため、図示は省略するが、封止体ＭＲの側面ＭＲｓ３および側面ＭＲｓ４のそれぞれにおいて、吊りリードＴＬ１が露出している。また、封止体ＭＲの側面ＭＲｓ２側には吊りリードＴＬは配置されていない。このため、図示は省略するが、封止体ＭＲの側面ＭＲｓ２において、吊りリードＴＬは露出していない。ただし、変形例としては、側面ＭＲｓ２において、複数の吊りリードＴＬが露出していても良い。
またリードＬＤの封止体ＭＲからの露出部（すなわち、アウタリード部）には、図示しない金属膜が形成されている。この金属膜は、例えばめっき法により形成された半田膜から成り、リードＬＤを図示しない実装基板側の端子と接合する際に接合材の濡れ性を向上させる機能を備えている。また、金属膜はリードＬＤのアウタリード部の上面、下面、および側面に形成されている。
＜内部構造＞
次に半導体装置ＰＫＧ１の内部構造について説明する。図３に示すように、本実施の形態の半導体装置ＰＫＧ１は、半導体チップＣＰを含む複数の電子部品（チップ部品）を内蔵する半導体パッケージである。図３に示す例では、半導体装置ＰＫＧ１は、半導体チップＣＰの他、複数（図３では３個）のコンデンサ（容量素子、チップコンデンサ、電子部品、チップ部品）ＣＣを有している。
半導体チップＣＰおよび複数のコンデンサＣＣは、それぞれ部品搭載部ＤＰに搭載されている。図４および図５に示すように複数の部品搭載部ＤＰのそれぞれは、上面ＤＰｔおよび上面ＤＰｔの反対側に位置する下面ＤＰｂを有し、半導体チップＣＰおよび複数のコンデンサＣＣのそれぞれは、部品搭載部ＤＰの上面ＤＰｔの上方に搭載されている。詳しくは、半導体チップＣＰは、部品搭載部（ダイパッド、半導体チップ搭載部、タブ）ＤＰ１に搭載されている。半導体チップＣＰは部品搭載部ＤＰ１の中央に搭載されている。また、複数のコンデンサＣＣのうち、コンデンサＣＣ１は、部品搭載部ＤＰ２および部品搭載部ＤＰ３に搭載されている。平面視において、コンデンサＣＣ１は、部品搭載部ＤＰ２および部品搭載部ＤＰ３に跨っており、一方の電極ＥＬ１（図５参照）が接着材ＢＤ１を介して部品搭載部ＤＰ２に接続され、他方の電極ＥＬ２（図５参照）が接着材ＢＤ１を介して部品搭載部ＤＰ３に接続されている。また、複数のコンデンサＣＣのうち、コンデンサＣＣ２は、部品搭載部ＤＰ２および部品搭載部ＤＰ４に搭載されている。平面視において、コンデンサＣＣ２は、部品搭載部ＤＰ２および部品搭載部ＤＰ４に跨っており、一方の電極が部品搭載部ＤＰ２に接続され、他方の電極が部品搭載部ＤＰ４に接続されている。
また、図５に示すように、複数のコンデンサＣＣのうち、コンデンサＣＣ３は、部品搭載部ＤＰ５および部品搭載部ＤＰ６に搭載されている。平面視において、コンデンサＣＣ３は、部品搭載部ＤＰ５および部品搭載部ＤＰ６に跨っており、一方の電極が部品搭載部ＤＰ５に接続され、他方の電極が部品搭載部ＤＰ６に接続されている。
半導体チップＣＰおよび複数のコンデンサＣＣのそれぞれは、接着材（ダイボンド材、導電性接着材、導電性樹脂接着材）ＢＤ１を介して部品搭載部ＤＰ上に固定されている。図４に示すように半導体チップＣＰは、裏面ＣＰｂが部品搭載部ＤＰ１の上面ＤＰｔと対向した状態で、接着材ＢＤ１を介して部品搭載部ＤＰ１上に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）ＣＰｔの反対面（裏面ＣＰｂ）をチップ搭載面（上面ＤＰｔ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。
接着材ＢＤ１は、複数の（多数の）導電性粒子を含有する樹脂であり、部品搭載部ＤＰとチップ部品とを接着するとともに、チップ部品の電極と、部品搭載部ＤＰとを電気的に接続する機能を備えている。このため、図５に示す例では、また、コンデンサＣＣの各電極は、接着材ＢＤ１を介して部品搭載部ＤＰと電気的に接続されている。樹脂接着材中に多数の導電性粒子が混合された導電性樹脂接着材としては、銀（Ａｇ）ペーストを例示することができる。
なお、本実施の形態に対する変形例として、半導体チップＣＰの裏面ＣＰｂに電極が形成されている場合、半導体チップＣＰの裏面ＣＰｂ側の電極は、接着材ＢＤ１を介して部品搭載部ＤＰ１と電気的に接続される。例えば、部品搭載部ＤＰ１に基準電位や電源電位などの電位が供給される場合、半導体チップＣＰの裏面ＣＰｂ側に形成された電極を介して、上記電位が供給される場合もある。本実施の形態の例では、半導体チップＣＰの裏面ＣＰｂ側には、電極は形成されていない。このため、半導体チップＣＰの内部回路には、表面ＣＰｔ側に形成された複数の電極であるパッドＰＤを介して、電位や信号が供給される。例えば、図３に示すように部品搭載部ＤＰ１には、リードＬＤＧを介して基準電位（ロウサイド電位）が供給される。しかし、本実施の形態の場合、半導体チップＣＰの裏面ＣＰｂには、電極が形成されていないので、基準電位（ロウサイド電位）は、リードＬＤＧに接続されるワイヤＢＷ、およびそのワイヤＢＷに接続されているパッドＰＤを介して半導体チップＣＰに供給される。このため、変形例としては、半導体チップＣＰと部品搭載部ＤＰ１とを接着する接着材ＢＤ１には、導電性粒子が含まれていなくても良い。
複数の部品搭載部ＤＰのそれぞれは、吊りリードＴＬまたはリードＬＤに接続されている。半導体装置ＰＫＧ１の製造工程において、複数の部品搭載部ＤＰが少なくとも封止体ＭＲにより封止されるまでの間は、複数の部品搭載部ＤＰのそれぞれは、リードＬＤまたは吊りリードＴＬを介して、後述する図２０に記載のリードフレームＬＦ１の外枠（枠部）ＬＦｆに支持される。
また、半導体チップＣＰは、複数のワイヤＢＷを介して複数のリードＬＤと電気的に接続されている。複数のワイヤＢＷのそれぞれは、一方の端部が半導体チップＣＰのパッド（電極、電極パッド）ＰＤに接合され、他方の端部がリードＬＤのボンディング領域に接合されている。
図３に示すように、部品搭載部ＤＰ１上に搭載される半導体チップＣＰの平面形状は四角形から成る。また、図４に示すように、半導体チップＣＰは、表面（主面、上面）ＣＰｔと、表面ＣＰｔとは反対側の裏面（主面、下面）ＣＰｂと、この表面ＣＰｔと裏面ＣＰｂとの間に位置する側面とを有している。そして、図３および図４に示すように、半導体チップＣＰの表面ＣＰｔには、複数のパッド（ボンディングパッド）ＰＤが形成されており、本実施の形態では、複数のパッドＰＤが表面ＣＰｔの各辺に沿って形成されている。また、図示は省略するが、半導体チップＣＰの主面（詳しくは、半導体チップＣＰの基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。複数のパッドＰＤは、半導体チップＣＰの内部（詳しくは、表面ＣＰｔと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
半導体チップＣＰ（詳しくは、半導体チップＣＰの基材）は、例えばシリコン（Ｓｉ）から成る。また、表面ＣＰｔには、半導体チップＣＰの基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、本実施の形態では、パッドＰＤは、例えばアルミニウム（Ａｌ）、あるいはアルミニウムを主成分とする合金から成る。
また、図３に示す複数の部品搭載部ＤＰ、複数のリードＬＤ、および複数の吊りリードＴＬのそれぞれは、互いに同じ金属材料により形成されている。本実施の形態では、これらの部材は、例えば銅（Ｃｕ）、または、銅を主成分とする合金から成る。詳細は後述するが、複数の部品搭載部ＤＰ、複数のリードＬＤ、および複数の吊りリードＴＬのそれぞれは、銅を主成分とする金属板にパターニング処理を施すことにより形成された、リードフレームの一部分を構成する。
複数の部品搭載部ＤＰ、複数のリードＬＤ、および複数の吊りリードＴＬのそれぞれを構成する金属材料としては、種々の変形例がある。例えば、銅を主成分とする金属材料を基材として、基材の表面が他の金属膜に覆われていても良い。例えば、アウタリード部ＬＤＯ（図４参照）が半田膜に覆われている場合、半導体装置ＰＫＧ１を実装基板に搭載する時に、リードＬＤに対する半田の濡れ性が向上する。また、銅を主成分とする基材の表面のうち、ワイヤＢＷを接続する領域（ワイヤボンディング領域）の近傍に選択的に他の金属膜（例えば銀（Ａｇ）膜）が形成されていても良い。ワイヤＢＷを構成する金属材料（例えば金（Ａｕ）、アルミニウム（Ａｌ）、あるいは銅（Ｃｕ））との間で合金層を形成し易い金属材料からなる金属膜が、ワイヤボンディング領域に形成されている場合、ワイヤＢＷとリードＬＤとの接続信頼性を向上させることができる。また、基材の表面全体が、基材と異なる金属膜に覆われていても良い。例えば、銅を主成分とする基材の表面が、ニッケル（Ｎｉ）膜、パラジウム（Ｐｄ）膜、および金（Ａｕ）膜から成る積層膜に覆われている場合、アウタリード部ＬＤＯに半田膜を形成しなくても、半田の濡れ性が向上する。また、この場合、ワイヤボンディング領域が上記積層膜で覆われていることにより、ワイヤＢＷとリードＬＤとの接続信頼性を向上させることができる。
また、図３に示すように、複数の部品搭載部ＤＰのそれぞれには、吊りリードＴＬまたはリードＬＤが接続されている（言い換えれば連結されている）。上記したように、半導体装置ＰＫＧ１の製造工程中において、複数の部品搭載部ＤＰのそれぞれは吊りリードＴＬまたはリードＬＤにより支持される。全てリードＬＤおよび複数の吊りリードＴＬの大部分（吊りリードＴＬ１およびＴＬ２）は、一部分が封止体ＭＲ（図１参照）から露出している。ただし、図３に示す部品搭載部ＤＰ５に接続される吊りリードＴＬ３は、一方の端部が部品搭載部ＤＰ５に接続され、他方の端部が部品搭載部ＤＰ１に接続されており、封止体ＭＲから露出する部分は有していない。部品搭載部ＤＰ５は吊りリードＴＬ３を介して部品搭載部ＤＰ１に支持されている。吊りリードＴＬの詳細については後述する。
＜回路構成＞
次に、図１〜図５に示す半導体装置が備えている回路の構成例について説明する。図６は、図１に示す半導体装置に形成された回路構成の一例を示す回路ブロック図である。本実施の形態の半導体装置ＰＫＧ１は、電力変換回路であるインバータＩＶＴと、インバータＩＶＴの動作を制御する制御回路ＣＴＣとを内蔵するパワー半導体装置である。図６に示す例では、インバータＩＶＴは、３相交流の電力を出力する電力変換装置である。このため、インバータＩＶＴは、Ｕ相の出力端子である端子ＭＵ、Ｖ相の出力端子である端子ＭＶ、およびＷ相の出力端子である端子ＭＷが接続されている。端子ＭＵ、ＭＶ、ＭＷのそれぞれは、リードＬＤに対応し、図３に示す例では、側面ＭＲｓ２から露出する３個のリードＬＤが、それぞれ端子ＭＵ、ＭＶ、またはＭＷに対応する。
また、インバータＩＶＴは、相対的に高い電位（ハイサイド電位）を供給する端子（電源電位端子、ハイサイド端子）ＶＤおよび相対的に低い電位（ロウサイド電位）を供給する端子（基準電位端子、ロウサイド端子）ＧＮＤに接続されている。本実施の形態では、ロウサイド電位は、例えば接地電位である。端子ＶＤおよび端子ＧＮＤのそれぞれは、リードＬＤに対応し、図３に示す例では、部品搭載部ＤＰ３に接続されるリードＬＤＧが端子ＧＮＤに相当し、部品搭載部ＤＰ４に接続されるリードＬＤが端子ＶＤに相当する。図３に示すように、半導体チップＣＰが搭載される部品搭載部ＤＰ１は、リードＬＤＧに連結されている。このため、上記したように、本実施の形態に対する変形例として、図４に示す半導体チップＣＰの裏面ＣＰｂに電極が形成されている場合、半導体チップＣＰの裏面ＣＰｂを経由して基準電位（ロウサイド電位）が供給される。半導体チップＣＰの裏面ＣＰｂ全体から基準電位が供給される場合、基準電位が安定する点で好ましい。一方、本実施の形態の場合、半導体チップＣＰの裏面ＣＰｂには、電極が形成されていないので、基準電位（ロウサイド電位）は、図３に示すようにリードＬＤＧに接続されるワイヤＢＷ、およびそのワイヤＢＷに接続されているパッドＰＤを介して半導体チップＣＰに供給される。
端子ＶＤと端子ＧＮＤには、コンデンサＣＣ１とコンデンサＣＣ２とが直列で接続されている。インバータＩＶＴの近傍にコンデンサＣＣ１およびＣＣ２を設けることにより、インバータＩＶＴに供給されるハイサイド電位およびロウサイド電位の電位差を安定化させることができる。
また、インバータＩＶＴは、インバータＩＶＴの回路動作を制御する制御回路ＣＴＣに接続されている。制御回路ＣＴＣは、外部から信号が入力される（あるいは外部に信号を出力する）信号端子である端子ＳＧに接続されている。図３に示す例では、側面ＭＲｓ１から露出する複数のリードＬＤのうち、最も側面ＭＲｓ４側に位置するリードＬＤＳが端子ＳＧに相当する。
また、制御回路ＣＴＣは、半導体チップＣＰに内蔵される、内部電源回路ＰＷＣに接続されている。内部電源回路ＰＷＣは、制御回路ＣＴＣを駆動する電源を供給する回路である。内部電源回路ＰＷＣは、半導体チップＣＰの外部において、コンデンサＣＣ３に接続されている。内部電源回路ＰＷＣの近傍にコンデンサＣＣ３を接続することにより、内部電源回路ＰＷＣから供給される駆動電圧を安定化させることができる。コンデンサＣＣ３の一方の電極は、内部電源回路ＰＷＣに接続され、他方の電極は、部品搭載部ＤＰ５を介して端子ＧＮＤに接続されている。
＜コンデンサの詳細＞
次に、部品搭載部に搭載されたコンデンサの詳細について説明する。図７は、図５に示す複数のコンデンサのうちの一つを拡大して示す拡大断面図である。なお、図５に示す複数のコンデンサＣＣのそれぞれは互いに同様な構造になっている。図７では、図５に示す複数のコンデンサＣＣのうち、コンデンサＣＣ１を代表例として示し、他のコンデンサＣＣ２、ＣＣ３の拡大図は図示を省略する。また、図７では、図５に示す封止体ＭＲは図示を省略している。
図７に示すように、コンデンサＣＣは、上面ＣＣｔ、上面ＣＣｔの反対側の下面ＣＣｂおよび上面ＣＣｔと下面ＣＣｂの間に位置する側面ＣＣｓを有する。なお、図８に示す例では、二つの側面ＣＣｓを示しているが、図３に示すようにコンデンサＣＣは平面視において、四角形であり、四つの側面ＣＣｓを有している。このうち、図８に示す二つの側面ＣＣｓは互いに反対側に位置しており、それぞれが電極ＥＬ１または電極ＥＬ２の一部を構成する。
コンデンサＣＣの外形サイズは規格で規定されている。例えば、比較的小型のコンデンサＣＣの平面サイズの例を挙げると、１００５サイズ（１．０ｍｍ×０．５ｍｍ）、０６０３サイズ（０．６ｍｍ×０．３ｍｍ）、０４０２サイズ（０．４ｍｍ×０．２ｍｍ）などがある。上記した平面サイズは、長辺の長さ×短辺の長さの寸法を示している。
また、コンデンサＣＣは、図７に示すように側面ＣＣｓを覆う電極（電極端子、外部電極、金属膜）ＥＬ１、および電極（電極端子、外部電極、金属膜）ＥＬ２を有している。また、コンデンサＣＣは、絶縁層（誘電体層、絶縁体）ＣＣｚを介して積層される複数の内部電極（電極）ＩＥＬを有している。詳しくは、内部電極ＩＥＬには、電極ＥＬ１に接続される内部電極ＩＥＬ１と、電極ＥＬ２に接続される内部電極ＩＥＬ２が含まれ、内部電極ＩＥＬ１と内部電極ＩＥＬ２が絶縁層ＣＣｚを介して交互に積層されている。コンデンサＣＣは、誘電体を介して対向配置される内部電極ＩＥＬ１、ＩＥＬ２に形成された容量を外部に取り出すための外部電極端子として、側面ＣＣｓを覆う電極ＥＬ１、ＥＬ２を備えている。
電極ＥＬ１、ＥＬ２は、それぞれ金属膜であって、例えば銅（Ｃｕ）膜、ニッケル（Ｎｉ）膜、錫（Ｓｎ）膜を順に積層した積層金属膜から成る。電極ＥＬ１およびＥＬ２のそれぞれは、側面ＣＣｓの他、上面ＣＣｔ、および下面ＣＣｂのうち、側面ＣＣｓに連なる一部を覆う。また、コンデンサＣＣは電極ＥＬ１、ＥＬ２の間に、内部電極ＩＥＬを覆う絶縁層ＣＣｚを有する。電極ＥＬ１と電極ＥＬ２は、電極ＥＬ１、ＥＬ２間に配置される絶縁層ＣＣｚにより絶縁されている。
本実施の形態のコンデンサＣＣのように、四つの側面ＣＣｓのうち、互いに反対側に位置する側面ＣＣｓを覆う電極ＥＬ１および電極ＥＬ２を有する電子部品のことをチップ部品、または、チップ型の電子部品と呼ぶ。チップ部品は、互いに対向する二つの側面に電極端子を形成することで、半田などの接合材を介して容易に表面実装することができる。このため、本実施の形態で説明するコンデンサ部品の他、抵抗部品、インダクタ部品（コイル部品）など、種々の受動部品（電子部品）にチップ型の構造が適用される。
また、コンデンサＣＣは、隣り合う部品搭載部ＤＰ２と部品搭載部ＤＰ３間を跨ぐように配置され、電極ＥＬ１、ＥＬ２が、それぞれ接着材ＢＤ１を介して搭載される。接着材ＢＤ１は、複数の導電性粒子ＢＤｃを含有する樹脂ＢＤｂから成る、導電性樹脂である。複数の導電性粒子ＢＤｃには、例えば銀（Ａｇ）粒子などを用いることができる。また、樹脂ＢＤｂには、例えばエポキシ系の樹脂など、熱硬化性の樹脂を主成分として含んでいる。このように熱硬化性樹脂を主成分として含む接着材ＢＤ１を介して、複数のコンデンサＣＣおよび図３に示す半導体チップＣＰを部品搭載部ＤＰ上に搭載する場合、複数の接着材ＢＤ１に含まれる熱硬化性樹脂成分を一括して硬化させることができる。このため、製造工程を効率化することができる。
また、図７に示す例では、部品搭載部ＤＰ２およびＤＰ３のそれぞれの上面ＤＰｔには、基材を覆うように、金属膜ＭＴＬが形成されている。金属膜ＭＴＬは例えば銀や金などから成り、接着材ＢＤ１と部品搭載部ＤＰとの接着界面に金属膜ＭＴＬが介在することにより、接着材ＢＤ１と部品搭載部ＤＰとの電気的接続信頼性を向上させることができる。
なお、接着材ＢＤ１の変形例として、半田材を用いても良い。ただし、半田材を用いて図４に示す半導体チップＣＰの裏面ＣＰｂと部品搭載部ＤＰ１とを電気的に接続する場合、半導体チップＣＰの裏面ＣＰｂに金属膜など、半田の濡れ性を向上させる材料が形成されている必要がある。一方、接着材ＢＤ１として導電性接着材を用いる場合には、金属膜の有無に係らず濡れ広がるので、半導体チップＣＰの構造を単純化することができる。
＜チップ部品の接続状態＞
次に、コンデンサＣＣのようなチップ部品が部品搭載部ＤＰに搭載されている場合の、接続状態について説明する。半導体装置の製造方法の全体的なフローは後述するが、本セクションでは、チップ部品と部品搭載部との接続状態に特に関連性が高い製造工程について先に説明する。図８は、チップ部品と部品搭載部の接着界面が剥離するモードを模式的に示す説明図である。図９は、図３に示す半導体装置の製造工程において、吊りリードを切断している状態を示す拡大断面図である。また、図１０は、図９に対する検討例である吊りリードを切断している状態を示す拡大断面図である。図１１は、図１０に示す吊りリードの切断前の平面図である。図１２は、図１０に示す吊りリードが曲がる方向を示す断面図である。
本願発明者の検討によれば、互いに独立した複数の部品搭載部ＤＰに跨るように、コンデンサＣＣのようなチップ部品を搭載した場合、部品搭載部ＤＰへの接着強度、および部品搭載部ＤＰの支持強度に起因して、チップ部品と部品搭載部ＤＰとの接着界面が剥離する場合があることが判った。
例えば、図８の上段に示すように、コンデンサＣＣが、部品搭載部ＤＰ２と部品搭載部ＤＰ３とを跨ぐように搭載される際に、部品搭載部ＤＰ２の上面ＤＰｔの高さと部品搭載部ＤＰ３の上面ＤＰｔの高さが異なっている場合、コンデンサＣＣは水平方向（例えば、図８のＹ方向）に対して傾いた状態で部品搭載部ＤＰ上に搭載される。部品搭載部ＤＰ２に接続される吊りリードＴＬ（図３参照）や部品搭載部ＤＰ３に接続されるリードＬＤ（図３参照）の一部分が曲がってしまった場合、図８に示すように、部品搭載部ＤＰ２の上面ＤＰｔの高さと部品搭載部ＤＰ３の上面ＤＰｔの高さが異なった状態になり得る。
次に、図８の中段に示すように、部品搭載部ＤＰ２、ＤＰ３のそれぞれを、ステージＳＴＧとクランパ（クランプツール、固定治具）ＣＬＰの間に挟み込むと、部品搭載部ＤＰ２の上面ＤＰｔと、部品搭載部ＤＰ３の上面ＤＰｔとの高低差が、部品搭載部ＤＰ２、ＤＰ３のそれぞれをステージＳＴＧとクランパＣＬＰで挟む前に比べて小さくなるように強制される。このように、部品搭載部ＤＰ２、ＤＰ３のそれぞれを、ステージＳＴＧとクランパＣＬＰで挟む工程としては、例えば後述するワイヤボンディング工程が挙げられる。この時、コンデンサＣＣと部品搭載部ＤＰとの接着界面、図８に示す例の場合、上方に持ち上げられる部品搭載部ＤＰ２の上面ＤＰｔと接着材ＢＤ１との接着界面に、大きい応力が印加される。
次に、図８の下段に示すように、ステージＳＴＧおよびクランパＣＬＰによる強制的な固定を解除すると、部品搭載部ＤＰは、元の状態に戻ろうとする。すなわち、図８に示す例の場合、部品搭載部ＤＰ２が下方に移動する方向に力が印加される。この時、コンデンサＣＣと部品搭載部ＤＰとの接着界面、図８に示す例の場合、特に、部品搭載部ＤＰ２の上面ＤＰｔと接着材ＢＤ１との接着界面に、さらに力が印加される。この結果、接着強度を上回る応力が印加された箇所において、接着状態が破壊される。図８に示す例では、接着材ＢＤ１と部品搭載部ＤＰ２との接着界面において剥離が発生する態様を示している。ただし、接着状態が破壊される箇所には種々の態様がある。例えば、コンデンサＣＣの電極と、接着材ＢＤ１との接着界面に大きい応力が印加されれば、コンデンサＣＣの電極と、接着材ＢＤ１との接着界面において剥離が発生する場合がある。また、例えば、接着材ＢＤ１の内部に強い応力が印加されれば、接着材ＢＤ１の一部分が破断する場合がある。また例えば、部品搭載部ＤＰ３とコンデンサＣＣとが接着固定される部分に相対的に大きい応力が印加された場合、部品搭載部ＤＰ３とコンデンサＣＣとが接着される部分において剥離または破断が生じる場合がある。
コンデンサＣＣは、接着材ＢＤ１を介して部品搭載部ＤＰと電気的に接続されているので、コンデンサＣＣの電極と部品搭載部ＤＰとの間で接着状態が破壊されれば、コンデンサＣＣの電気的特性の低下、あるいは回路の導通不良の原因になる。そこで、本願発明者は、コンデンサＣＣの電極と部品搭載部ＤＰとの接着部分の破壊を抑制する技術について検討を行った。
まず、コンデンサＣＣの電極と部品搭載部ＤＰとの接着部分の破壊を抑制するためには、コンデンサＣＣが、部品搭載部ＤＰ２と部品搭載部ＤＰ３とを跨ぐように搭載される際に、水平方向の基準面ＲＬＶ（図８参照）に対する部品搭載部ＤＰ２の上面ＤＰｔと部品搭載部ＤＰ３の上面ＤＰｔの高低差が小さいことが好ましい。図８の上段に示すような上面ＤＰｔの高低差が生じる主要因の一つとして、部品搭載部ＤＰに接続される吊りリードＴＬ（図３参照）やリードＬＤ（図３参照）の一部分が曲がってしまうことが挙げられる。したがって、吊りリードＴＬやリードＬＤの強度を強くして、これらの曲げ変形を抑制することにより、コンデンサＣＣの電極と部品搭載部ＤＰとの接着部分の破壊を抑制することができる。
吊りリードＴＬやリードＬＤの支持強度を強くする観点からは、吊りリードＴＬおよびリードＬＤの幅を太くし、かつ、厚さを厚くする方法がある。例えば、図３に示す例では、インナリード部ＬＤＩ（図４参照）とアウタリード部ＬＤＯ（図４参照）との境界において、複数のリードＬＤの幅（Ｙ方向の長さ）は、０．５ｍｍ〜０．８ｍｍ程度である。また、図４に示すインナリード部ＬＤＩとアウタリード部ＬＤＯとの境界において、複数のリードＬＤの厚さ（Ｚ方向の長さ）は、０．２５ｍｍ程度である。上記の程度の断面寸法を有していれば、リードＬＤの曲げ変形は発生しないので、複数のリードＬＤのそれぞれは、曲げ変形を抑制する観点から、十分な断面寸法を備えていると考えられる。
また、図３に示す複数のリードＬＤのうち、部品搭載部ＤＰ３に接続されるリードＬＤＧは、インナリード部ＬＤＩ（図４参照）の先端が部品搭載部ＤＰ１に接続されている。このため、リードＬＤＧの支持強度は、他のリードＬＤと比較して、特に強い。
ただし、リードＬＤや吊りリードＴＬの断面積を大きくすると、リードＬＤや吊りリードＴＬを切断する工程において、切断し難くなる。例えば、図９に示すように、封止体ＭＲの側面ＭＲｓの近傍において、吊りリードＴＬを切断する場合、吊りリードＴＬのうちの封止体ＭＲから露出した部分に切断治具（切断ツール、治具、ツール）ＰＲＴを押し当てることにより切断する。図９に示す例では、切断治具ＰＲＴは、固定治具（クランプツール）であるダイＰＲＴ１およびダイＰＲＴ２と、切断刃であるパンチＰＲＴ３と、から成る。切断工程では、吊りリードＴＬの下面ＴＬｂにダイＰＲＴ１を、上面ＴＬｔにダイＰＲＴ２を押し当てて吊りリードＴＬを挟み、パンチＰＲＴ３により吊りリードＴＬを切断する。なお、図９では、パンチＰＲＴ３を吊りリードＴＬの上面ＴＬｔ側から下面ＴＬｂ側に向かって動作させることにより切断する態様を示しているが、変形例として、吊りリードＴＬの下面ＴＬｂ側から上面ＴＬｔ側に向かって移動させても良い。以下、上記のような切断方法を、プレス切断と呼ぶ。
プレス切断を行う場合、被切断部の近傍には、切断治具ＰＲＴからの外力が印加される。被切断部の断面積が大きい場合、切断するために大きな力が必要になり、切断治具ＰＲＴから印加される外力の大きさは、被切断部の断面積に比例して大きい。そして、図９に示すように、被切断部が封止体ＭＲの近傍にある場合、切断治具ＰＲＴから印加される外力の程度によっては、封止体ＭＲに外力の一部分が伝達され、封止体ＭＲが損傷する場合がある。したがって、吊りリードＴＬを封止体ＭＲの近傍でプレス切断により切断する場合には、被切断部の断面積を小さくすることにより、封止体ＭＲの損傷を抑制することが好ましい。
そこで、本願発明者は、被切断部の断面積を小さくする手段として、図１０〜図１２に示す検討例である吊りリードＴＬｈのように、吊りリードＴＬｈの被切断部の延在方向に沿って溝部ＴＬｔｒが設けられた実施態様について検討した。図１１では、封止体ＭＲにより封止される領域が二点鎖線で囲まれている。また、プレス切断による被切断部である切断線ＣＴＬ（仮想線）は、一点鎖線で示している。また、溝部ＴＬｔｒが設けられた領域と他の部分とを区別するため、溝部ＴＬｔｒが設けられた領域にハッチングを付している。
図１０〜図１２に示すように、吊りリードＴＬｈは、被切断部である切断線ＣＴＬ（図１１参照）に沿って、一方の側面ＴＬｓから他方の側面ＴＬｓまで延びる溝部ＴＬｔｒが設けられている点で本実施の形態の吊りリードＴＬと相違する。溝部ＴＬｔｒは、吊りリードの板厚の半分までエッチング処理を施す、所謂ハーフエッチング処理により形成されており、溝部ＴＬｔｒが形成されている部分における吊りリードＴＬｈの板厚は、他の部分（溝部ＴＬｔｒが形成されていない部分）の約半分である。
吊りリードＴＬｈの場合、溝部ＴＬｔｒを設けない吊りリード（図示は省略）と比較して、プレス切断により切断される部分の断面積を小さくすることができる。しかし、吊りリードＴＬｈの場合、溝部ＴＬｔｒが設けられた領域の支持強度が他の部分よりも低下する。特に、図１２に示すように、吊りリードＴＬｈは、溝部ＴＬｔｒを起点として、部品搭載部ＤＰに接続された先端部分が溝部ＴＬｔｒよりも下方に下がるような曲げ変形が生じやすい。このため、図３に示す部品搭載部ＤＰ２に接続される吊りリードとして、図１０〜図１２に示す吊りリードＴＬｈを用いた場合には、水平方向の基準面ＲＬＶ（図８参照）に対する部品搭載部ＤＰ２の上面ＤＰｔと部品搭載部ＤＰ３の上面ＤＰｔの高低差が大きく成り易い。言い換えれば、複数の部品搭載部ＤＰのうちの一部が吊りリードＴＬｈに接続されている場合、チップ部品と部品搭載部ＤＰとの接着状態が破壊され易い。
なお、本実施の形態の場合、図３に示す吊りリードＴＬ１は、図１０および図１１に示す吊りリードＴＬｈと同様の構造になっている。すなわち、複数の吊りリードＴＬ１のそれぞれは、封止体ＭＲ（図１参照）で封止された被封止部と封止体ＭＲから露出する露出部との境界に、溝部ＴＬｔｒ（図１１参照）を有している。溝部ＴＬｔｒは、吊りリードＴＬ１の延在方向であるＹ方向に対して直交する吊りリードＴＬ１の幅方向（Ｘ方向）を横断するように延びている。言い換えれば、溝部ＴＬｔｒは、吊りリードＴＬ１の一方の側面から他方の側面まで延びている。ここで、上記溝部ＴＬｔｒの具体的な形成箇所は、封止体ＭＲで封止された被封止部と封止体ＭＲから露出する露出部との境界を含む部分である。すなわち、図１１に示すように、上記境界だけでなく、上記被封止部の一部および上記露出部の一部のそれぞれも含む部分に、上記溝部ＴＬｔｒは形成されている。
しかし、図３に示すように、吊りリードＴＬ１が接続される部品搭載部ＤＰ１の場合、吊りリードＴＬ１の延在方向であるＹ方向において、互いに反対側に位置する辺のそれぞれが、吊りリードＴＬ１を介して外枠（枠部）ＬＦｆ（後述する図２０参照）に支持される、両側支持構造になっている。詳しくは、部品搭載部ＤＰ１は、部品搭載部ＤＰ２および部品搭載部ＤＰ３のそれぞれと対向する辺Ｓ５、辺Ｓ５の反対側に位置する辺Ｓ６、辺Ｓ５および辺Ｓ６と交差する辺Ｓ７、および辺Ｓ７の反対側に位置する辺Ｓ８を有している。また、吊りリードＴＬ１の延在方向であるＹ方向において、辺Ｓ７および辺Ｓ８のそれぞれには、吊りリードＴＬ１が接続されている。
一方、図１１に示す吊りリードＴＬｈに支持される部品搭載部ＤＰは、片持ち梁構造（cantilever structure）、言い換えれば、片側支持構造により支持されている。詳しくは、部品搭載部ＤＰは、部品搭載部ＤＰ１（図３参照）と対向する辺Ｓ１、辺Ｓ１の反対側に位置し、タイバーＴＢと対向する辺Ｓ２、辺Ｓ１、Ｓ２と交差する辺Ｓ３、および辺Ｓ３の反対側に位置する辺Ｓ４を有している。吊りリードＴＬｈの延在方向であるＸ方向において、辺Ｓ２には吊りリードＴＬｈが接続される基端になっており、辺Ｓ２の反対側の辺Ｓ１には、吊りリードが接続されない自由端になっている。片側支持構造の場合、両側支持構造と比較して、部品搭載部ＤＰに荷重が印加された時に、基端に接続される吊りリードＴＬｈに伝達される応力が大きい。つまり、片側支持構造の場合、両側支持構造の場合よりも吊りリードＴＬｈに印加される負荷が大きいので変形し易い。
このため、両側支持構造で支持される部品搭載部ＤＰ１に接続される複数の吊りリードＴＬ１のそれぞれは、図１１に示す吊りリードＴＬｈと同様に、溝部ＴＬｔｒが形成された構造であっても良い。
上記の通り、吊りリードＴＬを切断する際の封止体ＭＲの損傷を抑制し、かつ、チップ部品と部品搭載部ＤＰとの接着状態が破壊されることを抑制する観点からは、吊りリードＴＬの被切断部において、曲げ変形に対する耐久性を確保し、かつ、断面積を低減することが必要である。
そこで、本願発明者は、図１２に示すＺ方向の曲げ変形に対する曲げ剛性は、吊りリードの被切断部の幅方向の長さよりも板厚方向の長さを大きくすることにより、効率的に向上させられる点に着目して、本実施の形態の構成を見出した。以下、本実施の形態の吊りリードの詳細な構造について説明する。
＜吊りリードの詳細構造＞
図１３は、図９に示す吊りリードの切断前の平面図である。また、図１４は、図１３に示すＡ部の拡大平面図である。図１５は、図１４のＡ−Ａ線に沿った拡大断面図である。図１４は平面図であるが、吊りリードＴＬ４を構成する各部分の境界を示すために、複数の部分のそれぞれに、異なる種類のハッチングを付している。図１３に示す吊りリードＴＬは切断前の状態であり、吊りリードＴＬは部品搭載部ＤＰ２に接続される部分の反対側において、タイバー（連結部）ＴＢに接続されている。また、以下の説明において、吊りリードＴＬ２や吊りリードＴＬ４を構成する各部分の幅（または太さ）とは、吊りリードＴＬ４の延在方向であるＸ方向に対して交差するＹ方向の長さの事を意味する。
図１３に示すように、吊りリードＴＬ２に支持される部品搭載部ＤＰ２は、図１１を用いて説明した部品搭載部ＤＰと同様に、片持ち梁構造、言い換えれば、片側支持構造により支持されている。詳しくは、部品搭載部ＤＰ２は、部品搭載部ＤＰ１（図３参照）と対向する辺Ｓ１、辺Ｓ１の反対側に位置し、タイバーＴＢと対向する辺Ｓ２、辺Ｓ１、Ｓ２と交差する辺Ｓ３、および辺Ｓ３の反対側に位置する辺Ｓ４を有している。吊りリードＴＬ２の延在方向であるＸ方向において、辺Ｓ２には吊りリードＴＬ２が接続される基端になっており、辺Ｓ２の反対側の辺Ｓ１には、吊りリードが接続されない自由端になっている。言い換えれば、部品搭載部ＤＰ２に接続される複数の吊りリードＴＬ４のそれぞれは、部品搭載部ＤＰ２の辺Ｓ２側に接続され、部品搭載部ＤＰ２の辺Ｓ１、辺Ｓ３、および辺Ｓ４のそれぞれは、リードフレームの他の構成部材と離間している。さらに言い換えれば、部品搭載部ＤＰ２の辺Ｓ１、辺Ｓ３、および辺Ｓ４のそれぞれには、他の部材が接続されていない。部品搭載部ＤＰ２上に搭載されたコンデンサＣＣはリードフレームを構成しないので、上記他の部材には含まれない。
このように、片側支持構造で支持される部品搭載部ＤＰ２に接続される吊りリードＴＬ２は、両側支持構造の場合よりも大きい負荷に対する耐久性を備えている必要がある。図３に示す複数の吊りリードのうち、部品搭載部ＤＰ２に接続される吊りリードＴＬ２は、図１３に示すように、平面視において、Ｘ方向に沿って延びる複数の（図１３では２本）吊りリードＴＬ４を含んでいる。複数の吊りリードＴＬ４のそれぞれは、図１４に示す構造になっている。
すなわち、平面視において、部品搭載部ＤＰ２（図１３参照）とタイバーＴＢ（図１３参照）の間に位置する部分ＴＰ１と、部分ＴＰ１とタイバーＴＢの間に位置する部分ＴＰ２と、を有している。部分ＴＰ２は、部分ＴＰ１と繋がり、かつ、部分ＴＰ１の幅よりも細い（短い）部分ＴＰ３と、部分ＴＰ１と繋がり、かつ、部分ＴＰ１の幅よりも細い（短い）部分ＴＰ４と、部分ＴＰ３と部分ＴＰ４との間に位置する開口部（図１４では貫通孔ＴＬＨ）を有している。言い換えれば、部分ＴＰ３の上面ＴＬｔと部分ＴＰ４の上面ＴＬｔとは互いに離間している。すなわち、部分ＴＰ３の上面ＴＬｔと部分ＴＰ４の上面ＴＬｔとの間には他の部材が無い。また、部分ＴＰ１、部分ＴＰ３および部分ＴＰ４のそれぞれは、互いに同じ厚さＴＨ１（図１５参照）である。本実施の形態の場合、厚さＴＨ１は、図４に示す複数のリードＬＤと同じ厚さであって、例えば、０．２５ｍｍである。
また、図１４に示すように、平面視において、封止体ＭＲに封止される被封止部と封止体ＭＲから露出する露出部との境界は、吊りリードＴＬ４の部分ＴＰ３、部分ＴＰ４、および貫通孔（開口部）ＴＬＨのそれぞれと重なる位置にある。言い換えれば、吊りリードＴＬ４の部分ＴＰ３、部分ＴＰ４、および貫通孔（開口部）ＴＬＨのそれぞれは、封止体ＭＲに封止される被封止部と封止体ＭＲから露出する露出部との境界を跨いでいる。さらに言い換えれば、吊りリードＴＬ４の部分ＴＰ３、部分ＴＰ４、および貫通孔（開口部）ＴＬＨのそれぞれは、一部分が封止体ＭＲにより封止され、他の部分は封止体ＭＲから露出している。
また、図１４および図１５に示す例では、部分ＴＰ３と部分ＴＰ４の間には、貫通孔（開口部）ＴＬＨがある。言い換えれば、部分ＴＰ３と部分ＴＰ４の間の領域では、吊りリードＴＬの厚さは、部分ＴＰ３および部分ＴＰ４の厚さＴＨ１より薄い。この「吊りリードＴＬの厚さは、部分ＴＰ３および部分ＴＰ４の厚さＴＨ１より薄い。」という表現には、図１５に示すように開口部である貫通孔ＴＬＨが形成され、吊りリードＴＬの厚さがゼロである場合が含まれる。また、変形例として後述する図１７および図１８に示すように、部分ＴＰ３および部分ＴＰ４の間に開口部である窪み（開口部）ＤＮＰが設けられ、窪みＤＮＰの下地に相当する部分ＴＰ６の厚さＴＨ２が、部分ＴＰ３および部分ＴＰ４の厚さＴＨ１より薄くなっていても良い。図１４に示す貫通孔ＴＬＨには、封止体ＭＲを形成する工程において、封止体ＭＲを構成する樹脂が埋め込まれる。
吊りリードＴＬ２をプレス切断により切断する工程では、図１４に一点鎖線で示す切断線ＣＴＬに沿って複数の吊りリードＴＬ４がそれぞれ切断される。言い換えれば、吊りリードＴＬ２を切断する工程では、部分ＴＰ３および部分ＴＰ４が切断される。さらに言い換えれば、部分ＴＰ３および部分ＴＰ４には、吊りリードＴＬ２を切断する工程において切断される被切断部が含まれている。
このように、吊りリードＴＬ４は、部分ＴＰ３および部分ＴＰ４と比較して板厚が薄い部分を含んでいるので、被切断部の断面積を低減させることができる。特に、吊りリードＴＬ２は、互いに離間して配置される、複数の吊りリードＴＬ４に分割されており、複数の吊りリードＴＬ４の間には、金属部材は配置されていない。このため、被切断部の断面積は、図１０〜図１２に示す吊りリードＴＬｈの場合と比較して小さくすることができる。
一方、図１４に示すように、吊りリードＴＬ４は、Ｙ方向に沿って延びる被切断部に、部分ＴＰ１と同じ厚さの部分ＴＰ３および部分ＴＰ４が残っている。このため、部分ＴＰ３と部分ＴＰ４との間に、厚さＴＨ１（図１５参照）よりも薄い部分（貫通孔ＴＬＨのように厚さがゼロである場合を含む）が存在しても、吊りリードＴＬ２の支持強度の低下を抑制できる。つまり、本実施の形態の吊りリードＴＬ２によれば、吊りリードＴＬ２を切断する際の封止体ＭＲの損傷を抑制し、かつ、チップ部品と部品搭載部ＤＰ２との接着状態が破壊されることを抑制することができる。
吊りリードＴＬ４が切断される時、図１４に示すように部分ＴＬ３および部分ＴＬ４が切断された場合、図２に示すように完成品の半導体装置ＰＫＧ１において、部分ＴＬ３および部分ＴＬ４の端部は、封止体ＭＲの側面ＭＲｓから露出する。
また、図１４に示す例では、部分ＴＰ３および部分ＴＰ４のそれぞれは、部分ＴＰ２とタイバーＴＢ（図１３参照）との間に位置し、部分ＴＰ３、ＴＰ４と同じ厚さＴＨ１（図１５参照）を持つ部分ＴＰ５に接続されている。部分ＴＰ５を設けることにより貫通孔ＴＬＨの開口面積を調整し易くなるので、貫通孔ＴＬＨの開口面積を低減させることができる。貫通孔ＴＬＨは、少なくとも被切断部に存在すれば良いので、貫通孔ＴＬＨの開口面積を低減することにより、吊りリードＴＬ２の支持強度を向上させることができる。ただし、図示は省略するが、吊りリードＴＬ２に対する変形例として、部分ＴＰ５を有さず部分ＴＰ３および部分ＴＰ４のそれぞれが、タイバーＴＢに接続されていても良い。この場合、タイバーＴＢから切断線ＣＴＬまでの距離を低減できるので、後述するリードフレームの平面積を小型化できる。
また、被切断部の断面積を低減する観点からは、部品搭載部ＤＰ２の支持強度が確保できる範囲内において、部分ＴＰ３および部分ＴＰ４の幅Ｗ１（図１５参照）は小さいことが好ましい。幅Ｗ１は、少なくとも図１４に示す部分ＴＰ１の幅Ｗ２よりも小さい（狭い、細い）。図１５に示す例では、幅Ｗ１は、厚さＴＨ１以下である。また、幅Ｗ１は、部分ＴＰ３と部分ＴＰ４の離間距離ＧＰ１以下である。図１４に示す吊りリードＴＬ４の場合、部分ＴＰ３と部分ＴＰ４との離間距離ＧＰ１（図１５参照）が小さく、例えば、厚さＴＨ１と同程度（少なくとも厚さＴＨ１の２倍以下）である。このため、部分ＴＰ３および部分ＴＰ４のうちの一方が他方を補強する補強部材として機能する。このため、図１５に示す幅Ｗ１を小さくした場合であっても、部品搭載部ＤＰ２の支持強度の低下を抑制できる。
ところで、図１３に示す吊りリードＴＬ２に対する変形例として、図１６に示す吊りリードＴＬ２Ａのような構造にすることができる。図１６は、図１３に示す吊りリードに対する変形例を示す拡大平面図である。図１６に示す吊りリードＴＬ２Ａは、図１３に示す吊りリードＴＬ４に相当する吊りリードＴＬ４Ａに、貫通孔ＴＬＨ（図１５参照）や窪みＤＮＰ（後述する図１８参照）が形成されていない点で、図１３に示す吊りリードＴＬ２と相違する。その他の点では、図１３に示す吊りリードＴＬ２と同様である。
図１６に示す吊りリードＴＬ２Ａは、互いに離間し、かつ、Ｘ方向に沿って延びる複数の吊りリードＴＬ４Ａを有している。隣り合う吊りリードＴＬ４Ａの間には、金属部材が配置されていない。吊りリードＴＬ２Ａの構造は、図１４に示す吊りリードＴＬ４の構造と同様に考えることができる。すなわち、図１６に示すように、吊りリードＴＬ２Ａは、部品搭載部ＤＰ２とタイバーＴＢの間に位置する部分ＴＰ１と、部分ＴＰ１とタイバーＴＢの間に位置する部分ＴＰ２と、を有している。部分ＴＰ２は、部分ＴＰ１と繋がり、かつ、部分ＴＰ１の幅よりも細い（短い）部分ＴＰ３と、部分ＴＰ１と繋がり、かつ、部分ＴＰ１の幅よりも細く（短く）、かつ、部分ＴＰ３と互いに離間した第４部分と、を有している。また、部分ＴＰ１、部分ＴＰ３および部分ＴＰ４のそれぞれは、互いに同じ厚さＴＨ１（図１５参照）である。また、部分ＴＰ３と部分ＴＰ４の間には、貫通孔ＴＬＨがある。
このように、吊りリードＴＬ２Ａの構造は、図１４に示す吊りリードＴＬ４と同様な構造として考えることができる。また、図１６に示す吊りリードＴＬ２Ａは、図１０〜図１２に示す吊りリードＴＬｈと比較すると、被切断部の断面積を小さくすることができる。また、吊りリードＴＬ２Ａは、吊りリードＴＬｈと比較して部品搭載部ＤＰ２の支持強度を向上させることができる。また、吊りリードＴＬ２Ａの構造の場合、吊りリードＴＬ４Ａに対して、貫通孔ＴＬＨなどを形成する工程を省略できる。このため、図１３に示す吊りリードＴＬ２と比較して製造が容易である。
ただし、吊りリードＴＬ２Ａの構造において、被切断部の断面積を、図１３に示す吊りリードＴＬ２と同程度にまで低減させるためには、部分ＴＰ３および部分ＴＰ４の幅Ｗ３を図１５に示す幅Ｗ１の１．５倍程度に細く（短く）する必要がある。一方、部品搭載部ＤＰ２の支持強度を向上させる観点からは、部分ＴＰ３と部分ＴＰ４との離間距離ＧＰ２が短い方が好ましいが、図１６に示す離間距離ＧＰ２は、図１４に示す離間距離ＧＰ１よりも長い。このため、部品搭載部ＤＰ２の支持強度は、図１３に示す吊りリードＴＬ２の方が図１６に示す吊りリードＴＬ２Ａより高い。したがって、封止体ＭＲの損傷を抑制し、かつ、チップ部品と部品搭載部ＤＰ２との接着状態が破壊されることを抑制する観点からは、吊りリードＴＬ２Ａと図１３に示す吊りリードＴＬ２とを比較すると、吊りリードＴＬ２の方が、より好ましい。
また、図１４および図１５に示す吊りリードＴＬ４に対する変形例として、図１７および図１８に示す吊りリードＴＬ４Ｂの構造を適用しても良い。図１７は、図１４に示す吊りリードに対する変形例である吊りリードの拡大平面図である。図１８は、図１７のＡ−Ａ線に沿った拡大断面図である。図１７は平面図であるが、吊りリードＴＬ４Ｂを構成する各部分の境界を示すために、複数の部分のそれぞれに、異なる種類のハッチングを付している。
図１７および図１８に示す吊りリードＴＬ４Ｂは、部分ＴＰ３と部分ＴＰ４との間に厚さＴＨ１（図１８参照）より薄い厚さＴＨ２（図１８参照）を持つ部分ＴＰ６が設けられている点で、図１４および図１５に示す吊りリードＴＬ４と異なっている。部分ＴＰ６は、吊りリードＴＬ４Ｂの上面ＴＬｔ側から下面ＴＬｂ側に向かって延びる窪みＤＮＰの下地層であって、厚さＴＨ２は、厚さＴＨ１の半分程度である。窪みＤＮＰは、例えば、部分ＴＰ３および部分ＴＰ４の上面ＴＬｔをマスクした状態で、吊りリードＴＬ４Ｂの上面ＴＬｔ側からエッチング処理を施すことにより形成される。
吊りリードＴＬ４Ｂのように、部分ＴＰ３および部分ＴＰ４に連結される部分ＴＰ６を設けることにより、部分ＴＰ３および部分ＴＰ４の強度を向上させることができる。つまり、吊りリードＴＬ４Ｂが図１３に示す部品搭載部ＤＰ２に接続されている場合、吊りリードＴＬ４が接続されている場合と比較して、部品搭載部ＤＰ２の支持強度を向上させることができる。
ただし、部分ＴＰ６は、吊りリードＴＬ２Ｂを切断する際に被切断部の一部分を構成する。したがって、被切断部の断面積を低減させる観点からは、図１４および図１５に示す吊りリードＴＬ４の構造の方が好ましい。
＜半導体装置の製造工程＞
次に、図１〜図５示す半導体装置ＰＫＧ１の製造工程について、説明する。本実施の形態における半導体装置ＰＫＧ１は、図１９に示す組立てフローに沿って製造される。図１９は、図１〜図５に示す半導体装置の組み立てフローを示す説明図である。以下の各工程の説明において、原則として平面図を示し、各工程における断面は、既に説明した図４や図５を参照して説明する。なお、本実施の形態では、図１に示す一つの半導体装置ＰＫＧ１に対応したリードフレームを用いて半導体装置を組み立てる実施態様について説明する。しかし、変形例としては、複数の半導体装置ＰＫＧ１に複数の製品形成領域を備える、所謂多数個取り基板を準備して、複数の半導体装置を一括して組立てた後、製品形成領域毎に個片化する方法もある。この場合、組立工程を効率化することができる。
１．リードフレーム準備工程；
まず、図１９に示すリードフレーム準備工程として、図２０に示すようなリードフレームＬＦ１を準備する。図２０は、図１９のリードフレーム準備工程で準備するリードフレームを示す平面図である。図２０は平面図であるが、銅から成る基材上に、銀膜（銀メッキ膜）などの金属膜（メッキ膜）が形成された部分にハッチングを付している。
本工程で準備するリードフレームＬＦ１は、外枠ＬＦｆの内側にデバイス領域（製品形成領域）ＬＦｄを備えている。リードフレームＬＦ１は、金属から成り、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属材料から成る。
また、デバイス領域ＬＦｄのそれぞれは、複数の吊りリードＴＬ１および複数のタイバーＴＢを介して外枠ＬＦｆに接続されている。タイバーＴＢは、複数のリードＬＤ、複数の部品搭載部ＤＰや外枠ＬＦｆと同じ金属材料で一体に形成された金属部材である。タイバーＴＢは、図１９に示すタイバーカット工程で切断される。
デバイス領域ＬＦｄには、複数の部品搭載部ＤＰが並ぶように配置されている。複数の部品搭載部ＤＰのうち、半導体チップＣＰ（図３参照）用のチップ搭載部である部品搭載部ＤＰ１の平面形状は、Ｙ方向の長さがＸ方向の長さよりも長い長方形である。部品搭載部ＤＰ１は、互いに反対側に位置する短辺のそれぞれに接続され、Ｙ方向に沿って延びる複数の吊りリードＴＬ１を介して外枠ＬＦｆに支持されている。また、部品搭載部ＤＰ２、ＤＰ３、ＤＰ４、ＤＰ５、およびＤＰ６のそれぞれは、部品搭載部ＤＰ１の一方の長辺に沿って並ぶように配置されている。部品搭載部ＤＰの配列順序は、図２０に示す例には限定されないが、例えば、一方の配列端部から順に、部品搭載部ＤＰ３、ＤＰ２、ＤＰ４、ＤＰ６、ＤＰ５の順で配列されている。部品搭載部ＤＰ２、ＤＰ３、ＤＰ４、ＤＰ５、およびＤＰ６は、部品搭載部ＤＰ１の一方の長辺側に集約して配置され、他方の長辺側には配置されていない。部品搭載部ＤＰ２、ＤＰ３、ＤＰ４、ＤＰ５、およびＤＰ６のそれぞれには、リードＬＤ、吊りリードＴＬ２または吊りリードＴＬ３のいずれかが接続されている。複数の部品搭載部ＤＰのそれぞれは、これらのリードＬＤまたは吊りリードＴＬ２、ＴＬ３を介して外枠ＬＦｆに支持される構造になっている
複数の部品搭載部ＤＰの周囲には、複数のリードＬＤおよび複数の吊りリードＴＬ２が形成されている。複数のリードＬＤのそれぞれは、タイバーＴＢの外側に設けられた（封止工程の後、封止体から露出する）アウタリード部ＬＤＯ、およびタイバーＴＢの内側に設けられた（封止工程の後、封止体に封止される）インナリード部ＬＤＩを備える。複数のリードＴＬおよび複数の吊りリードＴＬ２、ＴＬ３のそれぞれは、Ｘ方向に沿って延在する。また、部品搭載部ＤＰ１の一方の長辺側（図３に示す辺Ｓ５側）には、辺Ｓ５に沿って複数のリードＬＤと複数の吊りリードＴＬ２とが交互に配列されている。辺Ｓ５側に配列される複数のリードには、基準電位が供給されるリードＬＤＧ、制御信号が供給されるリードＬＤＳ、およびハイサイド電位が供給されるリードＬＤが含まれる。複数のリードＬＤおよび複数の吊りリードＴＬ２のそれぞれは、タイバーＴＢを介して互いに連結されている。
また、部品搭載部ＤＰ１の他方の長辺側（図３に示す辺Ｓ６）には、辺Ｓ６に沿って複数のリードＬＤが配列され、吊りリードＴＬは配置されていない。ただし、変形例としては吊りリードＴＬが配置されていても良い。辺Ｓ６側に配列される複数のリードＬＤのそれぞれは、辺Ｓ５側に配置されているタイバーＴＢとは別のタイバーＴＢを介して互いに連結されている。
これら複数のリードＬＤのそれぞれは、後述する吊りリードカット工程（図１９参照）において、切断されない。このため、複数のリードＬＤのそれぞれは、図１４を用いて説明した吊りリードＴＬ４が有する部分ＴＰ２は有していない。言い換えれば、複数のリードＬＤのそれぞれは、図１４に示すように、部分ＴＰ３および部分ＴＰ４が開口部を介して隣り合って配置された構造になっていない。
また、複数の部品搭載部ＤＰのうち、基準電位が供給されるリードＬＤＧに接続される部品搭載部ＤＰ３は、部品搭載部ＤＰ３と部品搭載部ＤＰ１との間に設けられた連結部ＴＬ５を介して部品搭載部ＤＰ１と接続されている。言い換えれば、部品搭載部ＤＰ１には、連結部ＴＬ５、部品搭載部ＤＰ３、およびリードＬＤＧを介して基準電位が供給される。
リードフレームＬＦ１を構成する複数の部品搭載部ＤＰ、吊りリードＴＬ、および複数のリードＬＤのそれぞれは、平坦な金属板を準備して、金属板の一部分を除去することによりパターニングされる。金属板の一部分を除去する方法としては、除去する部分以外をマスクした状態で不要な部分を化学的に取り除く、エッチング加工と、金属板に金型を押し当てることにより、不要な部分を切断する、プレス加工とが例示できる。本実施の形態では、例えばプレス加工によりパターニングされている。
また、図１３〜図１８を用いて説明した開口部、すなわち、貫通孔ＴＬＨや窪みＤＮＰのそれぞれは、上記したエッチングまたはプレス加工で形成することができる。本実施の形態では、プレス加工で開口部を形成する場合、加工面が平坦化し易い点で好ましい。一方、エッチング処理の場合、開口部の周辺の部材に歪が生じ難い点で好ましい。
また、複数のリードＬＤおよび一部の吊りリードＴＬ２の部品搭載部ＤＰ１側の先端部
ワイヤＢＷ（図３参照）を接続する領域である、ワイヤボンディング部（ワイヤボンディング領域）ＷＢＡになっている。図２０においてハッチングを付している部分、詳しくは、複数の部品搭載部ＤＰの上面およびワイヤボンディング部ＷＢＡの上面には、基材の表面を覆う、金属膜が形成されている。この金属膜は、例えば銀や金などから成り、メッキ法により形成されたメッキ膜である。複数の部品搭載部ＤＰの上面およびワイヤボンディング部ＷＢＡの上面に金属膜が形成されている場合、ワイヤＢＷ（図３）あるいは接着材ＢＤ１（図４参照）との電気的接続信頼性が向上する。なお、既に説明した図３〜５では、金属膜の図示を省略しているが、図７に示す金属膜ＭＴＬが図２０においてハッチングで示す金属膜に相当する。
なお、図２０に示す例では、複数の吊りリードＴＬ１のそれぞれの上面に、金属膜ＭＴＬ（図７参照）が形成されている例を示しているが、吊りリードＴＬ１には金属膜ＭＴＬを形成しなくても良い。また、リードフレームＬＦ１の基材を構成する銅（または銅合金）が露出した状態であっても、十分な接続強度（あるいは電気的接続信頼性）が確保できる場合には、金属膜ＭＴＬが形成されていなくても良い。また、リードフレームＬＦ１の基材の表面全体が、ニッケル（Ｎｉ）膜、パラジウム（Ｐｄ）膜、および金（Ａｕ）膜から成る積層膜に覆われている場合、積層膜上にさらに金属膜ＭＴＬを形成しなくても良い。
また、図１３〜図１５を用いて説明した吊りリードＴＬ２の構造は、本工程の段階で既に形成されている。図１３に示す複数の吊りリードＴＬ４や、図１４および図１５に示す部分ＴＰ３や部分ＴＰ４、あるいは開口部（貫通孔ＴＬＨ）は、例えば、リードフレームＬＦ１を構成する部分をパターニングする時に、一括して、あるいはパターニングした後、引き続いて、形成することができる。
図１０〜図１２を用いて説明した吊りリードＴＬｈの場合、図１９に示す封止工程までの間に、リードフレームＬＦ１をハンドリングする際に、吊りリードＴＬｈの先端が他の物に接触したりした場合、図１２に示すように吊りリードＴＬｈに曲げ変形が生じてしまう場合がある。しかし、上記したように、本実施の形態の吊りリードＴＬ２の場合、部品搭載部ＤＰ２を支持する支持強度を向上するので、リードフレームＬＦ１をハンドリングする際に、吊りリードＴＬ２に曲げ変形が生じることを抑制できる。吊りリードＴＬ２の変形例として説明した吊りリードＴＬ２Ａ（図１６参照）や吊りリードＴＬ２Ｂ（図１７参照）の場合も同様である。
２．半導体チップ搭載工程；
次に、図１９に示す半導体チップ搭載工程として、図２１に示すように部品搭載部ＤＰ１上に、接着材ＢＤ１を介して半導体チップＣＰを搭載する。図２１は、図２０に示すダイパッド上に、接着材を介して半導体チップを搭載した状態を示す平面図である。
本実施の形態では、半導体チップＣＰの裏面ＣＰｂ（図４参照）を部品搭載部ＤＰ１の上面ＤＰｔと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。また、図２１に示すように、半導体チップＣＰは部品搭載部ＤＰ１の中央部に、表面ＣＰｔの各辺が、部品搭載部ＤＰの各辺に沿って配置されるように搭載する。
図７を用いて説明したように、接着材ＢＤ１は、接着材ＢＤ１は、複数の導電性粒子ＢＤｃを含有する樹脂ＢＤｂから成る、導電性樹脂である。樹脂ＢＤｂは、例えばエポキシ系の熱硬化性樹脂を含む接着材であって、硬化（熱硬化）させる前には流動性を有するペースト材である。ペースト材を接着材ＢＤ１として用いる場合には、まず、部品搭載部ＤＰ１上に、接着材ＢＤ１を塗布する。その後、半導体チップＣＰの裏面ＣＰｂを部品搭載部ＤＰの上面ＤＰｔに向かって押し付けることにより、接着材ＢＤ１が周囲に広がって接着（仮接着）される。この後、接着材ＢＤ１を硬化させる（例えば硬化温度まで加熱する）と、図２１に示すように、半導体チップＣＰは接着材ＢＤ１を介して部品搭載部ＤＰ上に接着固定される。また、この時、半導体チップＣＰの裏面ＣＰｂは、接着材ＢＤ１および部品搭載部ＤＰ１を介して基準電位が供給される外部端子であるリードＬＤＧと電気的に接続される。
３．チップ部品搭載工程；
次に、図１９に示すチップ部品搭載工程として、図２２および図２３に示すように複数の部品搭載部ＤＰ上に、接着材ＢＤ１を介して複数のコンデンサＣＣを搭載する。図２２は、図２１に示す部品搭載部上に、接着材を介して複数のチップ部品を搭載した状態を示す平面図である。また図２３は図２２のＡ−Ａ線に沿った断面図である。
図７を用いて説明したように、本工程では、コンデンサＣＣは、隣り合う部品搭載部ＤＰ２と部品搭載部ＤＰ３間を跨ぐように配置され、電極ＥＬ１、ＥＬ２が、それぞれ接着材ＢＤ１を介して部品搭載部ＤＰ２、ＤＰ３上に搭載される。
半導体チップ搭載工程で説明したように、接着材ＢＤ１は、硬化する前はペースト状態の接着材なので、本工程では、複数の部品搭載部ＤＰのそれぞれの上面ＤＰｔ（図７参照）に接着材ＢＤ１を塗布する。その後、コンデンサＣＣの電極ＥＬ１（図７参照）または電極ＥＬ２（図７参照）を部品搭載部ＤＰの上面ＤＰｔに向かって押し付けることにより、接着材ＢＤ１が周囲に広がって接着（仮接着）される。この後、接着材ＢＤ１を硬化させる（例えば硬化温度まで加熱する）と、図２３に示すように、コンデンサＣＣは接着材ＢＤ１を介して部品搭載部ＤＰ上に接着固定される。本工程により複数のコンデンサＣＣのそれぞれは、接着材ＢＤ１を介して外部端子である複数のリードと電気的に接続される。
ここで、既に説明したように、本実施の形態によれば、部品搭載部ＤＰ２を支持する吊りリードＴＬ２の支持強度が高い。このため、図８を用いて説明した検討例とは異なり、図２３に示すように、水平方向の基準面ＲＬＶに対する部品搭載部ＤＰ２の上面ＤＰｔと部品搭載部ＤＰ３の上面ＤＰｔの高低差を小さくすることができる。これにより、コンデンサＣＣを搭載する際の傾きを小さくすることができる。例えば、図２３に示す例では、複数のコンデンサＣＣのそれぞれは、基準面ＲＬＶに対してほぼ平行に搭載されている。この場合、次のワイヤボンディング工程において、部品搭載部ＤＰの位置の移動量は無視できる程小さくなるので、部品搭載部ＤＰとコンデンサＣＣとの接着状態が破壊されることを抑制できる。
なお、本実施の形態では、半導体チップ搭載工程の後、およびチップ部品搭載工程の後にそれぞれ接着材ＢＤ１を硬化させる加熱工程（キュアベイク工程）を行う実施態様について説明した。しかし、変形例として、キュアベイク工程は、半導体チップＣＰおよびコンデンサＣＣを搭載した後、一括して行っても良い。この場合キュアベイクに要する時間を半減できるので、製造効率が向上する。
また、接着材ＢＤ１として、半田を利用する場合には、半導体チップＣＰおよびチップ部品を搭載した後、半田を溶融させて合金層を形成させるために加熱する、リフロー工程を行う必要がある。この時、半導体チップ搭載工程およびチップ部品搭載工程のそれぞれでリフロー工程を行うためには、半導体チップＣＰの搭載用の半田は、チップ部品搭載用の半田よりも融点が高いものを用いる必要がある。また、接着材ＢＤ１として、半田を利用する場合には、半田の表面の酸化膜を除去し、活性化させるためのフラックス成分と半田成分とが混合された、半田ペーストを部品搭載部ＤＰ上に塗布する。この場合、リフロー工程の後に、フラックス成分の残渣を除去する洗浄工程が必要になる。本実施の形態の場合、半導体チップＣＰおよび複数のコンデンサＣＣのそれぞれが、同一の成分から成る導電性樹脂である接着材ＢＤ１を介して部品搭載部ＤＰ１に搭載される。このため、キュアベイク工程を実施するタイミングを自由に選択でき、製造工程の選択の自由度が向上する。また、本実施の形態によれば、半田を用いる場合に必要になる洗浄工程を実施しなくても良いので、製造効率が向上する。
４．ワイヤボンディング工程；
次に、図１９に示すワイヤボンディング工程として、図２４に示すように、半導体チップＣＰの複数のパッドＰＤと複数のリードＬＤとを、複数のワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。図２４は、図２２に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図である。図２５は、ワイヤボンディング工程における、リードフレーム、ステージ、およびクランパの平面的な位置関係を示す平面図である。また、図２６は、図２５のＡ−Ａ線に沿った拡大断面図である。図２５では、リードフレームＬＦ１、ステージＳＴＧ、およびクランパＣＬＰの平面視における位置関係を示すため、ステージＳＴＧにはドットパターンを付し、クランパＣＬＰにはハッチングを付している。また、図２５では、図２４に示す半導体チップＣＰ、コンデンサＣＣ、ワイヤＢＷ、および接着材ＢＤ１のそれぞれは、図示を省略している。一方、図２６では、半導体チップＣＰ、コンデンサＣＣ、ワイヤＢＷ、および接着材ＢＤ１を図示している。
本工程では、ワイヤＢＷの一方の端部を半導体チップＣＰのパッドＰＤに接合し、他方の端部をリードＬＤのワイヤボンディング部ＷＢＡに接合する。図２６に示す例では、パッドＰＤが第１ボンド側、リードＬＤが第２ボンド側になっている。詳しくは、まず、ワイヤＢＷの先端を溶融させてボール部を形成する。次に、ボール部を第１ボンド側であるパッドＰＤに押し付けて、圧着する。この時、ワイヤＢＷのボール部に超音波を印加すれば、圧着時における被圧着部分の温度を低減することができる。
次に、ボンディングツールＷＢＴ（後述する図２６参照）からワイヤＢＷを繰り出しながら、ボンディングツールを移動させて、ワイヤループ形状を形成する。そして、ワイヤＢＷの一部を第２ボンド側（リードＬＤのワイヤボンディング部ＷＢＡ）に接続する。
上記したように、半導体チップＣＰのパッドＰＤにワイヤの一部（端部）を接続した後、ワイヤＢＷの他部をリードＬＤにおけるボンディング領域（リードＬＤの上面の一部）に接続する方式は、正ボンディング方式と呼ばれる。
また、本工程では、ワイヤＢＷの接合部分に圧力や超音波を効率的に伝達するため、図２５に示すように、リードフレームＬＦ１をステージＳＴＧ上に固定した状態でワイヤＢＷを接続する。
図２５に示す例では、ステージＳＴＧの上面ＳＴＧｔは、平坦面（孔、スリット、窪み、あるいは溝などが形成されていない状態の面）である。図２６に示すように、本工程では、リードフレームＬＦ１の下面ＬＦｂ全体がステージＳＴＧの上面ＳＴＧｔに接触するように、リードフレームＬＦ１をステージＳＴＧ上に置く。また、クランパＣＬＰの下面ＣＬＰｂをリードフレームの上面ＬＦｔのうちの一部分に押し当てることにより、リードフレームＬＦ１はステージＳＴＧとクランパＣＬＰとの間に挟まれて、固定される。クランパＣＬＰをリードフレームＬＦ１に押し当てる位置は、ワイヤボンディング部ＷＢＡの近傍であることが好ましいが、本実施の形態の場合、リードＬＤのインナリード部ＬＤＩには、コンデンサＣＣが搭載されているため、図２６に示す例では、クランパＣＬＰの下面ＣＬＰｂは、リードＬＤのアウタリード部ＬＤＯおよびタイバーＴＢに接触している。また、図２６に示す例では、コンデンサＣＣと接触しない範囲内において、インナリード部ＬＤＩの一部分がクランパＣＬＰの下面ＣＬＰｂと接触している。ただし、クランパＣＬＰを押し当てる位置には種々の変形例がある。例えば、インナリード部ＬＤＩに押し当てることにより、リードフレームＬＦ１を十分に固定可能な場合には、タイバーＴＢやアウタリード部ＬＤＯはクランパＣＬＰと接触していなくても良い。また、リードフレームＬＦ１の外枠ＬＦｆがクランパＣＬＰと接触していても良い。
このように、リードフレームＬＦ１がステージＳＴＧ上に固定され、かつワイヤボンディング部ＷＢＡの下面がステージＳＴＧの上面ＳＴＧｔと接触している場合、ボンディングツールＷＢＴから印加される圧力や超音波をワイヤＢＷの接合部に対して効率的に伝達させることができる。
また、図２５に示すように、ステージＳＴＧの上面ＳＴＧｔが平坦面である場合、部品搭載部ＤＰ２の下面ＤＰｂ（図２３参照）がステージＳＴＧの上面ＳＴＧｔに接触する。この時、部品搭載部ＤＰ２を支持する吊りリードＴＬ２に曲げ変形が生じていた場合には、図８を用いて説明したように、リードフレームＬＦ１を固定した時に、図２３に示す部品搭載部ＤＰ２の上面ＤＰｔと、部品搭載部ＤＰ３の上面ＤＰｔとの高低差が小さくなるように強制される。この時、部品搭載部ＤＰ２の上面ＤＰｔと接着材ＢＤ１との接着界面に、大きい応力が印加される。しかし、本実施の形態によれば、吊りリードＴＬ２の支持強度を向上させることにより、曲げ変形を抑制できるので、本工程において、部品搭載部ＤＰ２の上面ＤＰｔと接着材ＢＤ１との接着界面に印加される応力を低減できる。
また、仮に、吊りリードＴＬ２に曲げ変形が生じた場合であっても、ワイヤボンディング工程において、部品搭載部ＤＰ２の上面ＤＰｔと接着材ＢＤ１との接着界面に印加される応力を低減する方法として図２７および図２８に示す変形例が考えられる。図２７は、図２５に対する変形例であるステージ上にリードフレームを固定した状態を示す平面図である。図２８は、図２７のＡ−Ａ線に沿った拡大断面図である。
図２７および図２８に示すステージＳＴＧ２は、上面ＳＴＧｔの一部分に開口部ＨＬが設けられている点で、図２５に示すステージＳＴＧと相違する。平面視において、開口部ＨＬは部品搭載部ＤＰ２の全体と重なる位置に形成されている。この場合、図２８に示すように、ステージＳＴＧ２上にリードフレームＬＦ１を固定した状態であっても、部品搭載部ＤＰ２の下面ＤＰｂは、ステージＳＴＧ２と接触しない。また、図２８に示す例では開口部ＨＬは、吊りリードＴＬ２の全体と重なる位置に形成されている。このため、ステージＳＴＧ２上にリードフレームＬＦ１を固定した状態であっても、吊りリードＴＬ２の下面ＴＬｂは、ステージＳＴＧ２と接触しない。
図２８に示す例では、開口部ＨＬは底面を有する穴（窪み）であるが、変形例としては、ステージＳＴＧ２を厚さ方向（Ｚ方向）に貫通する貫通孔であっても良い。開口部ＨＬの深さを十分に深くすることにより、ワイヤボンディング工程において、仮に、吊りリードＴＬ２に曲げ変形が生じている場合であっても、部品搭載部ＤＰ２の高さがステージＳＴＧ２により強制されない。つまり、ワイヤボンディング工程において、吊りリードＴＬ２に曲げ変形が生じている場合であっても、部品搭載部ＤＰ２の上面ＤＰｔと接着材ＢＤ１との接着界面に印加される応力を低減することができる。
ところで、図２７に示す部品搭載部ＤＰ６も、部品搭載部ＤＰ２と同様に、吊りリードＴＬ２に支持されている。しかし、部品搭載部ＤＰ６と厚さ方向に重なる位置には、開口部ＨＬが形成されていない。これは以下の理由による。
部品搭載部ＤＰ２と部品搭載部ＤＰ２を比較して判るように、部品搭載部ＤＰ６と部品搭載部ＤＰ１の間には、部品搭載部ＤＰ６に接続されたワイヤボンディング部ＷＢＡがある。リードフレームＬＦ１をステージＳＴＧ２に固定した時に、部品搭載部ＤＰ６の高さを強制する外力が印加されないようにするためには、部品搭載部ＤＰ６に接続されたワイヤボンディング部ＷＢＡがステージＳＴＧ２と接触しないような開口部（図示は省略）を設ける必要がある。
ワイヤボンディング部ＷＢＡがステージＳＴＧ２と接触していない状態でワイヤボンディングを行うと、ボンディングツールＷＢＴ（図２６参照）から印加される圧力や超音波をワイヤＢＷ（図２６参照）の接合部に対して伝達する効率が低下する。また、ワイヤボンディング部ＷＢＡがステージＳＴＧ２と接触していない状態でワイヤボンディングを行うと、ワイヤボンディング部ＷＢＡをステージＳＴＧ２に向かって押し付ける方向に外力が印加されるので、この外力に起因して吊りリードＴＬ２が変形してしまう場合がある。このため、ワイヤボンディング工程において、部品搭載部ＤＰ６に接続されるワイヤボンディング部ＷＢＡは、ステージＳＴＧ２と接触していることが好ましい。
一方、図２７に示すように、部品搭載部ＤＰ２には、ワイヤボンディング部ＷＢＡが接続されていない。言い換えれば、部品搭載部ＤＰ２は、複数のワイヤボンディング部ＷＢＡのそれぞれと離間している。このため、ワイヤボンディング工程において、部品搭載部ＤＰ２とステージＳＴＧ２とが接触していなくても、上記した部品搭載部ＤＰ６に対して生じる課題は、部品搭載部ＤＰ２に対しては生じない。図２７および図２８に示す変形例の場合、部品搭載部ＤＰ２を支持する吊りリードＴＬ２のおける曲げ変形の発生の有無に係らず、部品搭載部ＤＰ２の上面ＤＰｔと接着材ＢＤ１との接着界面に印加される応力を低減することができる。
５．封止工程；
次に、図１９に示す封止工程として、図２９に示すように、封止体（樹脂体）ＭＲを形成する。図２９は、図２４に示すリードフレームのデバイス領域に、封止体を形成した状態を示す平面図である。図３０は、図１９に示す封止工程において、成形金型内にリードフレームを固定した状態を示す拡大断面図である。また、図３１は、図３０に示す吊りリードと成形金型のキャビティとの平面的な位置関係を示す拡大平面図である。なお、図３０は、図２７に示すＡ−Ａ線に沿った断面に対応している。本工程では、図２４に示す部品または部材のうち、半導体チップＣＰ、複数のコンデンサＣＣ、複数の部品搭載部ＤＰ、複数のワイヤＢＷ、複数のリードＬＤのそれぞれの一部分（被封止部、インナリード部）、および吊りリードＴＬ１の一部分（被封止部）、および吊りリードＴＬ２の一部分（被封止部）、および吊りリードＴＬ３を樹脂により封止する。
封止体ＭＲの形成方法は、例えば以下の通りである。すなわち、図３０に示すように成形金型ＭＤでリードフレームＬＦ１を挟んだ状態で、成形金型内に軟化した樹脂を圧入した後、硬化させることにより封止体ＭＲ（図２９参照）を形成する。このような封止方式はトランスファモールド方式と呼ばれる。成形金型ＭＤは、リードフレームＬＦの上側に配置する上型（金型）ＭＤ１と、リードフレームＬＦの下側に配置する下型（金型）ＭＤ２と、を備える。上型ＭＤ１は、キャビティ（凹部）ＣＢＴ１と、キャビティＣＢＴ１の周囲を囲み、リードフレームＬＦの上面ＬＦｔ（図１７参照）を押さえるクランプ面（金型面、押し付け面、面）ＭＤｃ１と、を備える。また、下型ＭＤ２は、キャビティＣＢＴ１と対向配置される複数のキャビティ（凹部）ＣＢＴ２と、クランプ面ＭＤｃ１と対向配置され、リードフレームＬＦの下面ＬＦｂを押さえるクランプ面（金型面、押し付け面、面）ＭＤｃ２と、を備える。このように成形金型ＭＤを用いて封止体ＭＲを形成する場合、成形金型のキャビティの位置とリードフレームＬＦ１の位置を調整することにより、封止体ＭＲにより封止される部分と、封止体ＭＲから露出する部分を制御できる。
図３１に示すように、本工程では、平面視において、キャビティＣＢＴ１の端部（端面、周縁部）ＣＢＴｓ（すなわち、図３０に示すキャビティＣＢＴ１とクランプ面ＭＤｃ１との境界線）は、部分ＴＰ３、部分ＴＰ４、および貫通孔ＴＬＨと重なる位置に配置されている。言い換えれば、本工程では、リードフレームＬＦ１は、吊りリードＴＬ４の部分ＴＰ３、部分ＴＰ４、および貫通孔ＴＬＨのそれぞれが、キャビティＣＢＴ１の端部ＣＢＴｓを跨ぐように固定されている。同様に、本工程では、平面視において、キャビティＣＢＴ２の端部（端面、周縁部）ＣＢＴｓ（すなわち、図３０に示すキャビティＣＢＴ２とクランプ面ＭＤｃ２との境界線）は、部分ＴＰ３、部分ＴＰ４、および貫通孔ＴＬＨと重なる位置に配置されている。言い換えれば、本工程では、リードフレームＬＦ１は、吊りリードＴＬ４の部分ＴＰ３、部分ＴＰ４、および貫通孔ＴＬＨのそれぞれが、キャビティＣＢＴ２の端部ＣＢＴｓを跨ぐように固定されている。
このため、吊りリードＴＬ２の部分ＴＰ１の全体が封止体ＭＲ（図１４参照）に封止され、部分ＴＰ３および部分ＴＰ４の一部分（露出部）が封止体ＭＲから露出するように、封止体ＭＲが形成される。また、部分ＴＰ５は封止体ＭＲから露出する。部分ＴＰ３および部分ＴＰ４の一部分（露出部）が封止体ＭＲから露出している場合、図１９に示すタイバーカット工程（吊りリードカット工程）において、部分ＴＰ３および部分ＴＰ４の一部分（露出部）を切断することができる。本工程の後、図１９に示すタイバーカット工程までの間は、図２９に示すように封止体ＭＲとタイバーＴＢの間、および封止体ＭＲと外枠ＬＦｆの間の領域には、ダム内樹脂ＭＲｄが埋め込まれている。また、図３１では図示を省略しているが、吊りリードＴＬ２に形成された開口部である貫通孔ＴＬＨの内部にも、図２９に示すダム内樹脂ＭＲｄが埋め込まれている。
６．タイバーカット工程（吊りリードカット工程）；
次に、図１９に示すタイバーカット工程として、図２９に示すタイバーＴＢを切断し、図３２に示すように、複数のリードＬＤのそれぞれをタイバーＴＢから分離する。また、本工程では、図２９に示す複数の吊りリードＴＬ２のそれぞれの一部分（封止体ＭＲから露出する部分）を切断する（吊りリードカット工程）。タイバーＴＢと吊りリードＴＬ２とは、それぞれ個別に順番に切断しても良いし、同時に一括して切断しても良い。図３２は、図２９に示すタイバーおよび吊りリードの一部を切断した状態を示す平面図である。
本工程では、吊りリードＴＬ２はプレス切断により切断される。詳しくは、図９を用いて説明したように吊りリードＴＬ（本工程では図２９に示す吊りリードＴＬ２）のうち、封止体ＭＲから露出した露出部に切断治具（切断ツール、治具、ツール）ＰＲＴを押し当てることにより切断する。また、図１４を用いて説明したように、本工程では、図１４に一点鎖線で示す切断線ＣＴＬに沿って、部分ＴＰ３および部分ＴＰ４が切断される。言い換えれば、部分ＴＰ３および部分ＴＰ４には、吊りリードＴＬ２を切断する工程において切断される被切断部が含まれている。
プレス切断による切断方式は、作業時間が短いので、タイバーカット工程（吊りリードカット工程）を効率的に行うことができる。また、プレス切断による切断方式の場合、上記したように被切断物に外力が印加されるので、封止体ＭＲの近傍でプレス切断を行う場合、外力の程度によっては、プレス切断時に封止体ＭＲの一部が損傷する可能性がある。しかし、本実施の形態によれば、吊りリードＴＬ２の被切断部には、部分ＴＰ３および部分ＴＰ４の間に開口部が設けられており、被切断部の断面積が低減されている。この結果、プレス切断時に吊りリードＴＬに印加される外力を低減できるので、封止体ＭＲの近傍でプレス切断を行った場合でも、封止体ＭＲの損傷を抑制できる。
また、本工程では、タイバーＴＢおよび吊りリードＴＬ２の他、図２９に示すダム内樹脂ＭＲｄのうち、タイバーＴＢと封止体ＭＲとの間に埋め込まれた部分が除去される。
７．メッキ工程；
次に、図１９に示すメッキ工程として、図３２に示すリードフレームＬＦ１のうち、封止体ＭＲから露出する部分の表面に、半田膜などの金属膜を形成する。半田膜は、リードＬＤを図示しない実装基板側の端子と接合する際に接合材の濡れ性を向上させる機能を備えている。本実施の形態の半田膜は、例えば、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。
半田膜の形成方法には、図３２に示すリードフレームＬＦ１を図示しないメッキ漕に入ったメッキ液に浸し、例えば直流電圧をかけることによって、リードフレームＬＦ１の露出面上に半田膜を析出させる、所謂、電解メッキ法を採用することができる。
なお、本実施の形態では、封止工程の後で、半田膜を形成することで、図示しない実装基板に実装する際の半田の濡れ性を向上させる方法（後メッキ法）について説明したが、以下の変形例を適用することができる。すなわち、半導体装置の端子表面における半田の濡れ性を向上させる技術として、後メッキ法の他、リードフレームの表面にあらかじめ金属膜を形成しておく、所謂、先メッキ法を適用しても良い。
先メッキ法を適用した場合には、図１９に示すリードフレーム準備工程において、半田の濡れ性を向上させる表面金属膜をリードフレームの露出面全体に予め形成しておく。この表面金属膜を形成する工程では、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）からなる表面金属膜をメッキ法により形成する。また、先メッキ法を適用した場合には、図１９に示すメッキ工程を省略できる。
８．リード成形工程；
次に、図１９に示すリード成形工程として、図３３に示すように複数のリードＬＤのそれぞれを図４に例示したような形状に成形する。図３３は、図３２に示す複数のリードを切断し、成形した状態を示す平面図である。
本工程では、複数のリードＬＤのそれぞれを切断し、外枠ＬＦｆから分離させる。これにより、複数のリードＬＤのそれぞれは、互いに分離された部材になる。複数のリードＬＤを切断する方法は特に限定されないが、図９や図１０に示すような、プレス切断により切断することができる。本工程における複数のリードＬＤそれぞれの被切断部は、外枠ＬＦｆの近傍であり、封止体ＭＲからの距離が十分にはなれている。このため、被切断部の断面積を小さくしない状態でプレス切断を行ったとしても、封止体ＭＲは損傷し難い。
なお、既に説明したように、本実施の形態に対する変形例として、リードＬＤに曲げ加工を施さない場合もある。この場合、本工程では、複数のリードＬＤの切断を行うことで、成形が完了する。
９．フレーム分離工程；
次に、図１９に示すフレーム分離工程として、図３３に示す複数の吊りリードＴＬ１の一部分を切断することにより、図１に示す半導体装置ＰＫＧ１に相当する組立体をリードフレームＬＦ１の外枠ＬＦｆから分離させる。吊りリードＴＬ１を切断する方法は、図１０に示すプレス切断により切断することができる。
図３３に示すように、複数の吊りリードＴＬ１のそれぞれの一部分は、封止体ＭＲに封止されている。吊りリードＴＬ１の一部分を切断する場合、封止体ＭＲの近傍を切断することになる。このため、吊りリードＴＬ１をプレス切断する場合、被切断部の断面積を小さくすることが好ましい。本実施の形態の場合、上記した＜チップ部品の接続状態＞のセクションで説明したように、吊りリードＴＬ１には、図１０〜図１２を用いて説明した吊りリードＴＬｈと同様に、吊りリードＴＬ１の一方の側面から他方の側面まで延びている溝部ＴＬｔｒが形成されており、本工程では、溝部ＴＬｔｒを切断する。これにより、吊りリードＴＬ１の被切断部の断面積が小さくなるので、本工程でプレス切断を行った場合でも、封止体ＭＲの損傷を抑制できる。
また、上記したように、部品搭載部ＤＰ１（図２０参照）は両側支持構造により外枠ＬＦｆ（図２０参照）に支持されている。このため、部品搭載部ＤＰ１に接続される吊りリードＴＬ１に対して、図１０〜図１２を用いて説明した吊りリードＴＬｈと同様の構造を適用しても、曲げ変形が生じ難い。溝部ＴＬｔｒを形成する場合、図１４に示すように、部分ＴＰ３や部分ＴＰ４を残す必要が無いので、図１４に示す貫通孔ＴＬＨや図１７に示す窪みＤＮＰを形成する場合と比較して要求される加工精度が低い。つまり、加工が容易である。
ただし、吊りリードＴＬ１の構造は、図１１に示す吊りリードＴＬｈと同様な構造には限定されず、変形例として、図１４に示す吊りリードＴＬ４、図１６に示す吊りリードＴＬ２Ａ、あるいは図１７に示す吊りリードＴＬ４Ｂと同様の構造にしても良い。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１〜図１６に示す完成品の半導体装置ＰＫＧ１となる。そして、半導体装置ＰＫＧ１は出荷され、あるいは図示しない実装基板に実装される。
＜その他の変形例＞
以上、本願発明者によってなされた発明を実施の形態および種々の変形例に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で上記した変形例以外にも、種々変更可能であることはいうまでもない。
例えば、上記実施の形態では、吊りリードカット工程で切断される被切断部に、吊りリードの他の部分と同じ厚さを有する部分ＴＰ３、ＴＰ４を残すことにより、吊りリードＴＬ２の支持強度を向上させる実施態様について説明した。しかし、図１０〜図１２に示す溝部ＴＬｔｒを形成する方法であっても、その溝の深さが浅ければ、溝部による支持強度の低下を抑制できる。図３４は、図１４に対する他の変形例を示す拡大平面図である。図３５は、図３４のＡ−Ａ線に沿った拡大断面図である。
図３４および図３５に示す吊りリードＴＬ２Ｃ（吊りリードＴＬ４Ｃ）は、部分ＴＰ１と部分ＴＰ５との間に、溝部ＴＬｔｒ２が形成された部分ＴＰ２Ｃを有しており、かつ、図１４に示す部分ＴＰ２を有していない点で、図１４に示す吊りリードＴＬ２と相違する。
溝部ＴＬｔｒは、平面視において、吊りリードＴＬ４Ｃの一方の側面ＴＬｓから他方の側面ＴＬｓまで延びているこの点では、図１１に示す吊りリードＴＬｈの溝部ＴＬｔｒと同様である。しかし、図３５に示すように、溝部ＴＬｔｒは、深さＤＰＴ１が図９に示す溝部ＴＬｔｒよりも浅い。図３５に示す例では、溝部ＴＬｔｒの最深部から吊りリードＴＬ４Ｃの上面ＴＬｔまでの深さＤＰＴ１は、厚さＴＨ１の１／４以下である。言い換えれば、溝部ＴＬｔｒ２の最深部から吊りリードＴＬ４Ｃの下面ＴＬｂまでの厚さＴＨ３は、厚さＴＨ１の３／４以上である。このように、深さＤＰＴ１が浅い溝部ＴＬｔｒ２の場合、図１０に示す溝部ＴＬｔｒと比較して、部品搭載部ＤＰの支持強度の低下を抑制できる。このように、浅い溝部ＴＬｔｒ２を形成する場合、プレス加工により形成することが好ましい。
また例えば、上記実施の形態では、部品搭載部ＤＰ２が片側支持構造になっている実施態様を取り上げて説明した。しかし、吊りリードＴＬが接続される複数の部品搭載部ＤＰのうち、両側支持構造で支持される部品搭載部ＤＰに接続される吊りリードＴＬの構造が、図１４に示す吊りリードＴＬ４、図１６に示す吊りリードＴＬ２Ａ、あるいは、図１７に示す吊りリードＴＬ４Ｂの構造になっていても良い。
また例えば、複数のリードＬＤのそれぞれは、図１９に示す吊りリードカット工程において、封止体ＭＲの近傍で切断されない。このため、吊りリードＴＬ２のように、被切断部の断面積を低減する必要がない。このため、図１４を用いて説明した吊りリードＴＬ４が備える部分ＴＰ２を有していない。しかし、複数のリードＬＤのそれぞれが、図１４に示す吊りリードＴＬ４と同様に、部分ＴＰ３および部分ＴＰ４が開口部を介して隣り合って配置された構造になっていても良い。
また例えば、上記実施の形態では、図１９に示す吊りリードカット工程において、例えば図１４に示す吊りリードＴＬ４の部分ＴＰ２に切断治具を押し当ててプレス切断する実施態様について説明した。しかし、切断治具の位置合わせ精度と、部分ＴＰ２の大きさの程度によっては、切断治具（図９に示すパンチＰＲＴ３）が部分ＴＰ２に当たらない場合もある。この場合、例えば図１４に示す部分ＴＰ５が切断されても良い。部分ＴＰ５は部分ＴＰ２と比較して図１４に示すＹ方向における断面積が大きい。このため、切断時に吊りリードＴＬ４に印加される外力は、部分ＴＰ５を切断する場合の方が大きい。しかし、部分ＴＰ５と封止体ＭＲとの間には、開口部を介して隣り合って配置される部分ＴＰ３および部分ＴＰ４が存在する。また部分ＴＰ３および部分ＴＰ４の封止体ＭＲからの露出部分は、部分ＴＰ１と比較して変形し易い。部分ＴＰ５に印加された外力は、部分ＴＰ３および部分ＴＰ４の露出部分が変形することにより緩和される。したがって、部分ＴＰ５に大きい外力が印加された場合でも、その外力が封止体ＭＲにそのまま伝達されることを抑制できる。
また、上記実施の形態では、接着材ＢＤ１として導電性樹脂を用いる実施態様について説明したが、半導体チップＣＰやコンデンサＣＣを半田材で固定する半導体装置に図１４に示す吊りリードＴＬ４、図１６に示す吊りリードＴＬ２Ａ、あるいは、図１７に示す吊りリードＴＬ４Ｂの構造を適用しても良い。半田材の場合、導電性樹脂と比較して、部品搭載部との接合強度が大幅に向上する。ただし、半田材の場合、導電性樹脂と比較して、半導体チップＣＰの裏面ＣＰｂとの濡れ性を考慮する必要がある。すなわち、半導体チップＣＰの裏面ＣＰｂに電極などの金属膜を形成することにより、半導体チップＣＰの裏面ＣＰｂに対する半田材の濡れ性を向上させる必要がある。
また例えば、前記実施の形態では電子部品として一つのコンデンサＣＣを搭載する例を説明したが、電子部品の数は一個には限定されず、電子部品の種類も一種類には限定されない。例えば、チップ型の構造を有するコンデンサ部品、抵抗部品、インダクタ部品（コイル部品）を含む電子部品のうち、任意の１個以上の部品を内蔵する半導体装置に適用することができる。
また、例えば、上記した種々の変形例同士を組み合わせて適用しても良い。
ＢＤ１ 接着材（ダイボンド材、導電性接着材、導電性樹脂接着材）
ＢＤｂ 樹脂
ＢＤｃ 導電性粒子
ＢＷ ワイヤ（導電性部材）
ＣＢＴ１、ＣＢＴ２ キャビティ（凹部）
ＣＢＴｓ 端部（周縁部）
ＣＣ、ＣＣ１、ＣＣ２、ＣＣ３ コンデンサ（容量素子、チップコンデンサ、電子部品、チップ部品）
ＣＣｂ 下面
ＣＣｓ 側面
ＣＣｔ 上面
ＣＣｚ 絶縁層（誘電体層、絶縁体）
ＣＬＰ クランパ（クランプツール、固定治具）
ＣＬＰｂ 下面
ＣＰ 半導体チップ
ＣＰｂ 裏面（主面、下面）
ＣＰｔ 表面（主面、上面）
ＣＴＣ 制御回路
ＣＴＬ 切断線（切断ライン）
ＤＮＰ 窪み（開口部）
ＤＰ、ＤＰ１、ＤＰ２、ＤＰ３、ＤＰ４、ＤＰ５、ＤＰ６ 部品搭載部（ダイパッド、半導体チップ搭載部、タブ）
ＤＰｂ 下面
ＤＰｔ 上面
ＥＬ１ 電極（電極端子、外部電極、金属膜）
ＥＬ２ 電極（電極端子、外部電極、金属膜）
ＧＮＤ 端子（基準電位端子、ロウサイド端子）
ＧＰ１、ＧＰ２ 離間距離（距離）
ＨＬ 開口部
ＩＥＬ、ＩＥＬ１、ＩＥＬ２ 内部電極（電極）
ＩＶＴ インバータ
ＬＤ、ＬＤＧ、ＬＤＳ リード（端子、外部端子）
ＬＤＩ インナリード部（封止部）
ＬＤＯ アウタリード部（露出部）
ＬＦ１ リードフレーム
ＬＦｂ 下面
ＬＦｄ デバイス領域（製品形成領域）
ＬＦｆ 外枠（枠部）
ＬＦｔ 上面
ＭＤ 成形金型
ＭＤ１ 上型（金型）
ＭＤ２ 下型（金型）
ＭＤｃ１、ＭＤｃ２ クランプ面（金型面、押し付け面、面）
ＭＲ 封止体（樹脂体）
ＭＲｂ 下面
ＭＲｄ ダム内樹脂
ＭＲｓ 側面
ＭＲｓ１、ＭＲｓ２、ＭＲｓ３、ＭＲｓ４ 側面（辺）
ＭＲｔ 上面（面、主面）
ＭＴＬ 金属膜
ＭＵ、ＭＶ、ＭＷ、ＳＧ 端子
ＰＤ パッド（電極、電極パッド、ボンディングパッド）
ＰＫＧ１ 半導体装置
ＰＲＴ 切断治具（切断ツール、治具、ツール）
ＰＲＴ１、ＰＲＴ２ ダイ
ＰＲＴ３ パンチ
ＰＷＣ 内部電源回路
ＲＬＶ 基準面
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８ 辺
ＳＴＧ、ＳＴＧ２ ステージ
ＳＴＧｔ 上面
ＴＢ タイバー（連結部）
ＴＬ、ＴＬ１、ＴＬ２、ＴＬ２Ａ、ＴＬ２Ｂ、ＴＬ２Ｃ、ＴＬ３、ＴＬ４、ＴＬ４Ａ、ＴＬ４Ｂ、ＴＬ４Ｃ、ＴＬｈ 吊りリード
ＴＬ５ 連結部（吊りリード）
ＴＬｂ 下面
ＴＬＨ 貫通孔（開口部）
ＴＬｓ 側面
ＴＬｔ 上面
ＴＬｔｒ、ＴＬｔｒ２ 溝部
ＴＰ１、ＴＰ２、ＴＰ２Ｃ、ＴＰ３、ＴＰ４、ＴＰ５、ＴＰ６ 部分
ＶＤ 端子（電源電位端子、ハイサイド端子）
Ｗ１、Ｗ２、Ｗ３ 幅
ＷＢＡ ワイヤボンディング部（ワイヤボンディング領域）
ＷＢＴ ボンディングツール

Claims (16)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１吊りリードが接続された第１部品搭載部と、第１方向において前記第１部品搭載部と対向する辺を有し、第２吊りリードが接続された第２部品搭載部と、前記第１方向と交差する第２方向において、前記第２部品搭載部の隣に配置されている第３部品搭載部と、複数のリードと、前記第１吊りリード、前記第２吊りリード、および前記複数のリードが接続されている枠部と、前記複数のリードおよび前記第２吊りリードのそれぞれが連結される第１連結部と、を有するリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、前記第１部品搭載部に第１接着材を介して半導体チップを、前記第２部品搭載部および前記第３部品搭載部に跨るように前記第２部品搭載部および前記第３部品搭載部に前記第１接着材を介して第１電子部品を、それぞれ搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記半導体チップと前記複数のリードとをワイヤを介して電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体チップ、前記第１電子部品、前記第１部品搭載部、前記第２部品搭載部、前記第３部品搭載部、前記ワイヤ、前記複数のリードのそれぞれの被封止部、前記第１吊りリードの被封止部、および前記第２吊りリードの被封止部を樹脂で封止し、封止体を形成する工程；
    （ｅ）前記（ｄ）工程の後、前記第２吊りリードのうちの前記封止体から露出した露出部に切断治具を押し当てることにより、前記第２吊りリードを切断する工程：
    ここで、
    前記第１接着材は、複数の導電性粒子を含有する樹脂であり、
    前記第２吊りリードは、平面視において、前記第２部品搭載部と前記第１連結部の間に位置する第１部分と、前記第１部分と前記第１連結部の間に位置する第２部分と、を有し、
    前記第２部分は、前記第１部分と繋がり、かつ、前記第１部分の幅よりも細い第３部分と、前記第１部分と繋がり、かつ、前記第１部分の幅よりも細い第４部分と、前記第３部分と前記第４部分との間に位置する第１開口部と、を有し、
    前記第１部分、前記第３部分および前記第４部分のそれぞれは、互いに同じ第１の厚さから成り、
    前記（ｄ）工程では、前記第２吊りリードの前記露出部が前記封止体から露出するように、前記第１部分および前記第２部分の一部を封止する、半導体装置の製造方法。
  2. 請求項１において、
    前記第２部品搭載部には、平面視において、前記第１方向に沿って延びる複数の前記第２吊りリードが接続され、
    複数の前記第２吊りリードのそれぞれは、前記第３部分、前記第４部分、および前記第１開口部を有している、半導体装置の製造方法。
  3. 請求項２において、
    前記リードフレームの前記第２部品搭載部は、前記第１部品搭載部と対向する第１辺、前記第１辺の反対側に位置し、前記第１連結部と対向する第２辺、前記第１辺および前記第２辺と交差する第３辺、および前記第３辺の反対側に位置する第４辺を有し、
    前記第２部品搭載部に接続される複数の前記第２吊りリードのそれぞれは、前記第２部品搭載部の前記第２辺側に接続され、
    前記第２部品搭載部の前記第１辺、前記第３辺、および前記第４辺のそれぞれは、前記リードフレームの他の構成部材と離間している、半導体装置の製造方法。
  4. 請求項３において、
    前記第３部品搭載部は、前記第３部品搭載部と前記第１部品搭載部との間に設けられた第２連結部を介して前記第１部品搭載部に接続されている、半導体装置の製造方法。
  5. 請求項４において、
    前記第３部品搭載部には、前記第２連結部の反対側に位置し、かつ、前記第１連結部を介して複数の前記第２吊りリードと連結される、第１リードが接続され、
    前記第１リードは、前記（ｅ）工程で切断されず、かつ、前記第２吊りリードが有する前記第２部分を有していない、半導体装置の製造方法。
  6. 請求項３において、
    前記第１部品搭載部は平面視において、前記第２部品搭載部および前記第３部品搭載部のそれぞれと対向する第５辺、前記第５辺の反対側に位置する第６辺、前記第５辺および前記第６辺と交差する第７辺、および前記第７辺の反対側に位置する第８辺を有し、
    前記第１部品搭載部の前記第７辺および前記第８辺のそれぞれには、第２方向に沿って延びる前記第１吊りリードが接続され、
    （ｆ）前記（ｄ）工程の後、複数の前記第１吊りリードのそれぞれの一部分を切断する工程を更に備えている、半導体装置の製造方法。
  7. 請求項６において、
    前記リードフレームは、前記第１部品搭載部の前記第６辺に沿って配列される、前記複数のリードと、前記複数のリードのそれぞれに連結される第３連結部を有し、
    前記複数のリードのそれぞれは、前記（ｅ）工程で切断されず、かつ、前記第２吊りリードが有する前記第２部分を有していない、半導体装置の製造方法。
  8. 請求項６において、
    前記複数の第１吊りリードのそれぞれは、前記封止体に封止された被封止部と前記封止体から露出する露出部との境界に、溝部を有し、
    前記溝部は、前記第１吊りリードの一方の側面から他方の側面まで延び、
    前記（ｆ）工程では、前記溝部のうちの前記封止体から露出した部分に切断治具を押し当てることにより、前記第１吊りリードを切断する、半導体装置の製造方法。
  9. 請求項１において
    前記（ｅ）工程では、前記第３部分および前記第４部分が切断される、半導体装置の製造方法。
  10. 請求項１において、
    前記（ｃ）工程では、前記リードフレームをステージに固定した状態で前記ワイヤが接続され、
    前記ステージは、前記第２部品搭載部の全体と重なる位置に形成された第２開口部を有し、
    前記（ｃ）工程では、前記複数のリードのそれぞれは前記ステージと接触し、かつ、前記第２部品搭載部は前記ステージと接触しない、半導体装置の製造方法。
  11. 請求項１において、
    前記第２部品搭載部は、前記第１部品搭載部と離間して設けられ、かつ、前記ワイヤを介して前記半導体チップと電気的に接続されている、半導体装置の製造方法。
  12. 請求項１１において
    前記第２部品搭載部には、前記第２部品搭載部と前記第１部品搭載部との間に位置し、かつ、前記ワイヤの一方の端部が接続されるワイヤボンディング部が接続されている、半導体装置の製造方法。
  13. 請求項１において、
    前記第３部品搭載部には第３吊りリードが接続され、
    前記第３吊りリードは、一方の端部が前記第３部品搭載部に接続され、他方の端部が前記第１部品搭載部に接続され、
    前記（ｄ）工程では、前記第３吊りリードおよび前記第３部品搭載部の全体が封止される、半導体装置の製造方法。
  14. 請求項１において、
    前記半導体チップは、電極が形成された表面と、前記表面とは反対側に位置し、かつ、電極が形成されていない裏面と、を有し、
    前記（ｂ）工程では、前記半導体チップの前記裏面が前記第１部品搭載部と対向するように、前記第１接着材を介して前記第１部品搭載部に搭載され、
    前記（ｃ）工程では、前記ワイヤを前記半導体チップの前記表面に形成された前記電極に接続する、半導体装置の製造方法。
  15. 第１吊りリードが接続された第１部品搭載部と、
    複数の導電性粒子を含有する樹脂である第１接着材を介して前記第１部品搭載部に搭載された半導体チップと、
    第１方向において前記第１部品搭載部と対向する辺を有し、第２吊りリードが接続された第２部品搭載部と、
    前記第１方向と交差する第２方向において、第２部品搭載部の隣に配置されている第３部品搭載部と、
    前記第２部品搭載部および前記第３部品搭載部を跨ぐように、前記第２部品搭載部および前記第３部品搭載部に前記第１接着材を介して搭載されている第１電子部品と、
    複数のリードと、
    前記半導体チップと、前記複数のリードとを電気的に接続するワイヤと、
    前記半導体チップ、前記第１電子部品、前記第１部品搭載部、前記第２部品搭載部、前記第３部品搭載部、前記ワイヤ、前記複数のリードのそれぞれの被封止部、前記第１吊りリードの被封止部、および前記第２吊りリードの被封止部を封止する封止体と、
    を有し、
    前記第２吊りリードのそれぞれは、前記第２吊りリードの延在方向である第１方向において、前記第２部品搭載部から、前記封止体の側面に向かって順に配列されている第１部分および第２部分を有し、
    前記第２部分は、前記第１部分と繋がり、かつ、前記第１部分の幅よりも細い第３部分と、前記第１部分と繋がり、かつ、前記第１部分の幅よりも細い第４部分と、前記第３部分と前記第４部分との間に位置する第１開口部と、を有し、
    前記第１部分、前記第３部分および前記第４部分のそれぞれは、互いに同じ第１の厚さから成り、
    前記第１部分は前記封止体に封止され、かつ、前記第３部分および前記第４部分の端面は、前記封止体の側面から露出している、半導体装置。
  16. 請求項１５において、
    前記半導体チップは、電極が形成された前記表面と、前記表面とは反対側に位置し、かつ、前記電極が形成されていない前記裏面と、を有し、
    前記半導体チップは、前記半導体チップの前記裏面が前記第１部品搭載部と対向するように、前記第１接着材を介して前記第１部品搭載部に搭載され、
    前記ワイヤは、前記半導体チップの前記表面に形成された前記電極に接続されている、半導体装置。
JP2016191449A 2016-09-29 2016-09-29 半導体装置の製造方法および半導体装置 Active JP6653235B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016191449A JP6653235B2 (ja) 2016-09-29 2016-09-29 半導体装置の製造方法および半導体装置
US15/657,132 US10818581B2 (en) 2016-09-29 2017-07-22 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016191449A JP6653235B2 (ja) 2016-09-29 2016-09-29 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2018056358A JP2018056358A (ja) 2018-04-05
JP6653235B2 true JP6653235B2 (ja) 2020-02-26

Family

ID=61686619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016191449A Active JP6653235B2 (ja) 2016-09-29 2016-09-29 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US10818581B2 (ja)
JP (1) JP6653235B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6714637B2 (ja) * 2018-04-09 2020-06-24 株式会社三共 遊技機

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515032B2 (ja) * 1990-04-18 1996-07-10 株式会社東芝 半導体装置用リ―ドフレ―ム
JP2727820B2 (ja) * 1991-09-20 1998-03-18 株式会社デンソー 半導体装置のリードフレーム
JPH11121680A (ja) * 1997-10-09 1999-04-30 Matsushita Electron Corp リードフレームおよび半導体装置
US6031216A (en) * 1998-06-17 2000-02-29 National Semiconductor Corporation Wire bonding methods and apparatus for heat sensitive metallization using a thermally insulated support portion
EP1387412B1 (en) * 2001-04-12 2009-03-11 Matsushita Electric Works, Ltd. Light source device using led, and method of producing same
JP5163069B2 (ja) * 2007-11-20 2013-03-13 株式会社デンソー 半導体装置
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012212417A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体メモリカード
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置

Also Published As

Publication number Publication date
US20180090420A1 (en) 2018-03-29
JP2018056358A (ja) 2018-04-05
US10818581B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
JP5870200B2 (ja) 半導体装置の製造方法および半導体装置
US9922905B2 (en) Semiconductor device
JP6161251B2 (ja) 半導体装置およびその製造方法
JP5868043B2 (ja) 半導体装置
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2005191240A (ja) 半導体装置及びその製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
KR20140140486A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH06283650A (ja) 半導体装置
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
JP5125975B2 (ja) 樹脂ケース製造方法
JP2018056451A (ja) 半導体装置
JP2018107269A (ja) 半導体装置の製造方法
JP5553766B2 (ja) 半導体装置とその製造方法
JP6653235B2 (ja) 半導体装置の製造方法および半導体装置
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2017108191A (ja) 半導体装置
CN115706014A (zh) 一种改善引脚溢胶的封装方法及封装结构
JP3798303B2 (ja) 半導体装置及びその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6653235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150