JP7329919B2 - 半導体装置、半導体装置の製造方法及びクリップリード - Google Patents

半導体装置、半導体装置の製造方法及びクリップリード Download PDF

Info

Publication number
JP7329919B2
JP7329919B2 JP2018229906A JP2018229906A JP7329919B2 JP 7329919 B2 JP7329919 B2 JP 7329919B2 JP 2018229906 A JP2018229906 A JP 2018229906A JP 2018229906 A JP2018229906 A JP 2018229906A JP 7329919 B2 JP7329919 B2 JP 7329919B2
Authority
JP
Japan
Prior art keywords
joint
chip
bent
semiconductor device
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018229906A
Other languages
English (en)
Other versions
JP2020092229A (ja
Inventor
大介 宮崎
奈津紀 竹原
洋平 篠竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018229906A priority Critical patent/JP7329919B2/ja
Publication of JP2020092229A publication Critical patent/JP2020092229A/ja
Application granted granted Critical
Publication of JP7329919B2 publication Critical patent/JP7329919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置、半導体装置の製造方法及びクリップリードに関する。
従来、チップと電極部とを電気的に接続するクリップリードを備える半導体装置が知られている（例えば、特許文献１参照。）。
図１１は、従来の半導体装置８００を示す図である。図１１中、符号８５０は接合部材を示し、符号Ｓは基板を示す。
従来の半導体装置８００は、図１１に示すように、一方の面及び他方の面にそれぞれ表面電極８１２，８１４を有するチップ８１０と、一方の面の表面電極８１２と電気的に接続されている第１電極部８２０と、第１電極部８２０と間隔をあけて配置された第２電極部８２２と、チップ８１０の他方の面の表面電極８１４と接合部材８３０を介して接合された第１接合部９１０、第１接合部９１０と間隔をあけて配置され、第２電極部８２２と接合部材８４０を介して接合された第２接合部９２０、及び、第１接合部９１０と第２接合部９２０とを架橋する架橋部９３０とを有し、チップ８１０と第２電極部８２２とを電気的に接続するクリップリード９００とを備える。第１電極部８２０と第２電極部８２２とは同一の基板上に配置されており、クリップリード９００においては、第１接合部９１０、第２接合部９２０及び架橋部９３０は、いずれも同じ厚さである。
架橋部９３０は、所定の厚みを有する平板部９３１と、平板部９３１から下側に折り曲げられ、第１接合部９１０と接続されている第１折り曲げ部９３２と、平板部９３１から下側に折り曲げられ、第２接合部９２０と接続されている第２折り曲げ部９３３とを有する。
従来の半導体装置８００によれば、クリップリード９００によってチップ８１０と第２電極部８２２とを電気的に接続するため、ボンディングワイヤによってチップ８１０と第２電極部８２２とを電気的に接続した場合よりも大きな電流を導通可能な半導体装置となる。
特開２０１２－２１２７１２号公報
ところで近年、チップの性能が上がり、チップサイズが比較的小さく、かつ、定格電流が比較的大きいチップが登場したことに伴い、より大きな電流を導通可能で、かつ、小型化された電子機器が求められている。このような電子機器を実現するためには、クリップリードの断面積（電流の導通路に対する断面積）が大きく、より大きな電流を導通可能なクリップリードを用いる必要がある。
しかしながら、単にクリップリードの断面積を大きくすると、クリップリードの第１接合部の厚さが大きくなるため、チップと第１接合部との間の接合部材(第１接合部材)に加わる応力が大きくなり、熱サイクルストレスに対する耐性が低下するおそれがある、という問題がある。
そこで、本発明は上記した問題を解決するためになされたものであり、比較的大きな電流を導通可能でありながら熱サイクルストレスに対する耐性が高い半導体装置を提供することを目的とする。また、このような半導体装置を製造するための半導体装置の製造方法を提供することを目的とする。さらにまた、このような半導体装置に用いるクリップリードを提供することを目的とする。
［１］本発明の半導体装置は、一方の面及び他方の面にそれぞれ表面電極を有するチップと、前記チップの前記一方の面の前記表面電極と電気的に接続されている第１電極部と、前記第１電極部と間隔をあけて配置された第２電極部と、前記チップの前記他方の面の前記表面電極と第１接合部材を介して接合された第１接合部、前記第１接合部と間隔をあけて配置され、前記第２電極部と第２接合部材を介して接合された第２接合部、及び、前記第１接合部と前記第２接合部とを架橋する架橋部を有し、前記チップと前記第２電極部とを電気的に接続するクリップリードとを備え、前記架橋部は、所定の厚みを有する平板部と、前記平板部から下側に折り曲げられ、前記第１接合部と接続されている第１折り曲げ部と、前記平板部から前記下側に折り曲げられ、前記第２接合部と接続されている第２折り曲げ部とを有し、前記第１接合部及び前記第１折り曲げ部は、前記チップと前記第１接合部との間の前記第１接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が前記平板部よりも薄くなるように構成された構造を含むことを特徴とする。
［２］本発明の半導体装置において、前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が異形条材を折り曲げることによって形成された構造を含むことが好ましい。
［３］本発明の半導体装置において、前記熱応力緩和構造は、前記第１接合部に対する前記第１折り曲げ部の傾斜角度が９０°～１２０°の範囲内になるように構成された構造を含むことが好ましい。
［４］本発明の半導体装置においては、前記クリップリードにおいて、前記第１折り曲げ部の前記チップ側の面全体が前記第１接合部材と接していることが好ましい。
［５］本発明の半導体装置においては、前記第１接合部において、前記第１接合部の厚みのうちの少なくとも半分の厚みまで前記第１接合部材に埋められていることが好ましい。
［６］本発明の半導体装置において、前記第２接合部及び前記第２折り曲げ部は、いずれも前記平板部よりも薄いことが好ましい。
［７］本発明の半導体装置において、前記第１接合部、前記第２接合部、前記第１折り曲げ部及び前記第２折り曲げ部は、いずれも同じ厚さであることが好ましい。
［８］本発明の半導体装置において、前記第２接合部及び前記第２折り曲げ部は、いずれも前記平板部と同じ厚さであることが好ましい。
［９］本発明の半導体装置において、前記架橋部は、前記平板部と前記第１折り曲げ部との間に前記平板部よりも薄い肩部をさらに有することが好ましい。
［１０］本発明の半導体装置においては、前記肩部の下側の面と前記平板部の下側の面との間には段差部が形成されていることが好ましい。
［１１］本発明の半導体装置においては、前記第１接合部材と前記クリップリードとの接触面の端部が前記段差部にあることが好ましい。
［１２］本発明の半導体装置において、前記肩部は、側面から見て階段状の肩部であることが好ましい。
［１３］本発明の半導体装置においては、前記第１接合部において、前記チップと接合する面とは反対側の面に溝が形成されていることが好ましい。
［１４］本発明の半導体装置の製造方法は、［１］～［１３］のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、第１接合部、前記第１接合部と間隔をあけて配置された第２接合部、及び、前記第１接合部と前記第２接合部とを架橋する架橋部を有し、前記架橋部は、所定の厚みを有する平板部と、前記平板部から一方側に折り曲げられ、前記第１接合部と接続されている第１折り曲げ部と、前記平板部から前記一方側に折り曲げられ、前記第２接合部と接続されている第２折り曲げ部とを有するクリップリードをチップ及び電極部上に接合部材を介して配置するクリップリード配置工程と、前記チップと前記第１接合部との間、及び、前記電極部と前記第２接合部との間をそれぞれ前記接合部材で接合する接合工程とを含み、前記クリップリード配置工程においては、前記クリップリードとして、前記第１接合部及び前記第１折り曲げ部が前記第１接合部と前記チップとの間の前記接合部材に対する熱応力を緩和するための熱応力緩和構造を構成するクリップリードを前記チップ及び前記電極部上に配置することを特徴とする。
［１５］本発明のクリップリードは、［１］～［１３］のいずれかに記載の半導体装置に用いることを特徴とする。
本発明の半導体装置及びクリップリードによれば、架橋部は、所定の厚みを有する平板部を有するため、クリップリードの断面積（電流の導通路に対する断面積）が大きく、クリップリードは、比較的大きな電流を導通可能なクリップリードとなる。従って、チップサイズが小さく、かつ、定格電流が比較的大きいチップに対応したクリップリードとなり、その結果、比較的大きな電流を導通可能で、かつ、小型化された電子機器を実現することができる半導体装置及びクリップリードとなる。
また、本発明の半導体装置及びクリップリードによれば、第１接合部及び第１折り曲げ部は、チップと第１接合部との間の第１接合部材に対する熱応力を緩和するための熱応力緩和構造を構成するため、比較的大きな電流を導通した場合でも、チップと第１接合部との間の第１接合部材に加わる熱応力を比較的小さくすることができ、その結果、熱サイクルストレスに対する耐性を比較的高くすることができる。
また、本発明の半導体装置及びクリップリードによれば、熱応力緩和構造は、少なくとも第１接合部及び第１折り曲げ部が平板部よりも薄くなるように構成された構造を含むため、第１接合部の剛性を比較的小さくすることができ、チップと第１接合部との熱膨張係数の違いに起因する第１接合部材の応力が比較的小さくなる。その結果、熱サイクルストレスに対する耐性を比較的高くすることができる。
本発明の半導体装置の製造方法によれば、クリップリード配置工程において、所定の厚みを有する平板部を有する架橋部を有するクリップリード、すなわち、クリップリードの断面積（電流の導通路に対する断面積）が大きく、比較的大きな電流を導通可能なクリップリードをチップ及び電極部上に配置するため、チップサイズが小さく、かつ、定格電流が比較的大きいチップに対応したクリップリードを配置することとなり、その結果、比較的大きな電流を導通可能で、かつ、小型化された電子機器を実現することができる半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によれば、クリップリードとして、第１接合部及び第１折り曲げ部が第１接合部とチップとの間の第１接合部材に対する熱応力を緩和するための熱応力緩和構造を構成するクリップリードをチップ及び電極部上に配置するため、比較的大きな電流を導通した場合でも、第１接合部材に加わる熱応力を比較的小さくすることができ、その結果、熱サイクルストレスに対する耐性の高い半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によれば、クリップリード配置工程においては、クリップリードとして、第１接合部及び第１折り曲げ部が第１接合部とチップとの間の接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、熱応力緩和構造は、少なくとも第１接合部及び第１折り曲げ部が平板部よりも薄くなるように構成された構造を含むクリップリードをチップ及び電極部上に配置するため、製造された半導体装置は、第１接合部の剛性を小さくすることができ、チップと第１接合部との熱膨張係数の違いに起因する第１接合部材の応力が小さくなる。その結果、熱サイクルストレスに対する耐性の高い半導体装置を製造することができる。
実施形態１に係る半導体装置１の断面図である。 実施形態１に係るクリップリード１００の製造方法を説明するために示す図である。 異形条材１００’を説明するために示す図である。 実施形態１に係る半導体装置の製造方法を説明するために示す図である。 実施形態１に係る半導体装置の製造方法を説明するために示す図である。 実施形態２に係る半導体装置２の断面図である。 実施形態３に係る半導体装置３の断面図である。 実施形態４に係る半導体装置４の断面図である。 実施形態５に係る半導体装置５の断面図である。 変形例に係る半導体装置６を示す図である。 従来の半導体装置８００を示す図である。
以下、本発明の半導体装置、半導体装置の製造方法及びクリップリードについて、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。また、各実施形態においては、基本的な構成、特徴、機能が同じ構成要素（形状が完全に同一でない構成要素を含む）については、実施形態をまたいで同じ符号を使用するとともに再度の説明を省略することがある。
［実施形態１］
１．実施形態１に係る半導体装置１の構成
図１は、実施形態１に係る半導体装置１を示す図である。図１（ａ）は半導体装置１の断面図を示し、図１（ｂ）はチップ１０近傍の要部拡大断面図を示し、図１（ｃ）は第２電極部２２近傍の要部拡大断面図を示す。
図２は、実施形態１に係るクリップリード１００を説明するために示す図である。図２(ａ)は折り曲げ前の異形条材１００’を示す断面図であり、図２（ｂ）はクリップリード１００を示す断面図である。
図３は、異形条材１００’を説明するために示す図である。図３（ａ）は銅平条材１００’’の断面図を示し、図３（ｂ）は銅平条材１００’’を圧延している様子を示す図であり、図３（ｃ）は異形条材１００’の断面図を示す図である。
実施形態１に係る半導体装置１は、図１に示すように、チップ１０と、表面上に第１電極部２０及び第２電極部２２が配置された基板Ｓと、クリップリード１００と、第１接合部材３０と、第２接合部材４０と、端子７０と、樹脂８０とを備える。
チップ１０は、一方の面（基板側）及び他方の面（基板とは反対側）にそれぞれ表面電極１２，１４を有する半導体チップである。チップ１０は、基板Ｓ上に配置された第１電極部２０上に第３接合部材５０を介して接合されている。実施形態１においては２端子の半導体チップを用いるが、３端子や４端子等適宜の半導体チップを用いてもよい。
基板Ｓは、一方の表面に、第１電極部２０及び第２電極部２２が配置されており、他方面には放熱用のフィンＦが配置されている。基板Ｓとしては、一般的なプリント基板を用いてもよいし、ＤＣＢ基板（Ｄｉｒｅｃｔ Ｃоｐｐｅｒ Ｂｏｎｄｉｎｇ基板）を用いてもよいし、その他適宜の基板を用いてもよい。第１電極部２０及び第２電極部２２はいずれも基板上のパターン配線である。
第１電極部２０は、チップ１０の一方の面の表面電極１２と電気的に接続されている。
第２電極部２２は、第１電極部２０と間隔をあけて配置されている。第２電極部２２の所定の領域においては、第２接合部材４０を介してクリップリード１００の第２接合部１２０と接合されており、第２電極部２２の別の領域においては、第４接合部材６０を介して外部接続用の端子７０が接合されている。
クリップリード１００は、チップ１０の他方の面の表面電極１４と第１接合部材３０を介して接合された第１接合部１１０、第１接合部１１０と間隔をあけて配置され、第２電極部２２と第２接合部材４０を介して接合された第２接合部１２０、及び、第１接合部１１０と第２接合部１２０とを架橋する架橋部１３０を有し、チップ１０と第２電極部２２とを電気的に接続する。なお、熱応力緩和構造１４０については後述する。
クリップリード１００は、銅などの金属からなる。クリップリード１００は、一方側に突出した凸部の形状(台地状の形状)をした板厚部１３１’と板薄部１３２’，１３３’を有する異形条材１００’が折り曲げられてなる（図２参照。）。異形条材１００’は、銅平条材１００’’から（例えばロールＲ等で）圧延することによって板厚部１３１’と板薄部１３２’，１３３’とが形成されたものである（図３参照。）。
なお、本明細書において、異形条材とは、フープ材のように異形状の断面を有するものがロール状に巻かれているもののみならず、当該フープ材から切り離されて個片化したものも異形条材というものとする。
クリップリード１００は、異形条材１００’の板薄部１３２’，１３３’における板厚部１３１’側の部分において、板薄部１３２’，１３３’を他方側（図２の紙面下側）に向かって折り曲げることにより、第１折り曲げ部１３２及び第２折り曲げ部１３３が形成されている。さらに、板薄部１３２’の中途で折り曲げることにより第１接合部１１０が形成され、板薄部１３３’の中途で折り曲げることにより第２接合部１２０が形成されている（図２参照。）。
第１接合部１１０は、平面的に見てチップ１０の他方の面の表面電極１４と対応する位置に配置されており、第１接合部材３０を介してチップ１０の他方の面の表面電極１４と接続されている。第１接合部１１０は、平板部１３１よりも薄い平板形状であり、チップ１０の他方の面の表面電極１４とほぼ平行になるように配置されている。
第２接合部１２０は、平面的に見て第２電極部２２の少なくとも一部と重なる位置に配置され、第２接合部材４０を介して第２電極部２２と接続されている。第２接合部１２０は、平板部１３１よりも薄い平板形状である。第１接合部１１０と第２接合部１２０とは同じ厚さである。
架橋部１３０は、平板部１３１と、第１折り曲げ部１３２と、第２折り曲げ部１３３と、肩部１３４，１３５とを有する。
平板部１３１は、チップ１０の定格電流に対応した電流量を導通可能な所定の厚みを有する。平板部１３１が所定の厚さを有するため、平板部１３１と樹脂８０との接触面積が大きくなり、クリップリード１００が固定されやすい。
第１折り曲げ部１３２は、平板部１３１（肩部１３４）から下側に向かって折り曲げられており、平板部１３１と接続されている側とは反対側で第１接合部１１０と接続されている。第１折り曲げ部１３２は、第１接合部１１０に対する傾斜角度が９０°～１２０°の範囲内になっている。
第２折り曲げ部１３３は、平板部１３１（肩部１３５）から下側に向かって折り曲げられており、平板部１３１と接続されている側とは反対側で第２接合部１２０と接続されている。第２折り曲げ部１３３も、第２接合部１２０に対する傾斜角度が９０°～１２０°の範囲内になっている。
肩部１３４は、平板部１３１と第１折り曲げ部１３２との間に形成されており、平板部１３１よりも薄い。肩部１３５は、平板部１３１と第２折り曲げ部１３３との間に形成されており、平板部１３１よりも薄い。肩部１３４，１３５は、平板部１３１と接続されている部分から外側（平板部１３１とは離れていく方向）に向かうに従って薄くなっており、所定の厚さ（例えば、第１折り曲げ部１３２や第２折り曲げ部１３３と同じ厚さ）になった位置から当該所定の厚さで外側に延在している。平板部１３１の下側の表面と肩部１３４，１３５の下側の表面は同一面(段差がない状態)になっている。
第１接合部１１０、第２接合部１２０、第１折り曲げ部１３２、第２折り曲げ部１３３の厚さ及び肩部１３４，１３５における外側に延在している部分の厚さはいずれも、平板部１３１よりも薄く、かつ、同じ厚さである。
第１接合部１１０及び第１折り曲げ部１３２は、第１接合部１１０とチップ１０との間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成する。
熱応力緩和構造１４０は、第１接合部１１０及び第１折り曲げ部１３２が平板部１３１よりも薄くなるように構成された構造、異形条材が折り曲げられた構造及び第１接合部に対する第１折り曲げ部の傾斜角度が９０°～１２０°の範囲内になるように構成された構造を含む。
第１～第４接合部材３０，４０，５０，６０は、はんだ、銀ナノペーストを焼結したもの等適宜の接合部材を用いることができる。実施形態１においては、接合する際の流動性が高いはんだを用いる。
第１接合部材３０は、第１接合部１１０、第１折り曲げ部１３２及び肩部１３４とチップ１０の他方の面の表面電極１４との間に配置されている。すなわち、第１折り曲げ部１３２のチップ側（下側）の面全体が第１接合部材３０と接しており、第１接合部材３０とクリップリード１００との接触面の端部が肩部１３４の下側になっている。
また、第１接合部１１０においては、第１接合部１１０の厚みのうちの少なくとも半分の厚みまで第１接合部材３０に埋められている（図１（ａ）及び（ｂ）参照。）。
なお、第１接合部材３０は、チップ１０とクリップリード１００との熱膨張係数の違いによる第１接合部材３０の応力を緩和するために第３接合部材５０よりも厚い。
第２接合部材４０は、第２接合部１２０、第２折り曲げ部１３３及び肩部１３５と第２電極部２２との間に配置されている。すなわち、第２折り曲げ部１３３の第２電極部２２側全体が第２接合部材４０と接しており、第２接合部材４０とクリップリード１００との接触面の端部が肩部１３５の下側になっている。
第２接合部１２０においては、第２接合部１２０の厚みのうちの少なくとも半分の厚みまで第２接合部材４０に埋められている（図１（ａ）及び（ｃ）参照。）。
第２接合部材４０は、第２電極部２２が形成されている基板Ｓとクリップリード１００との熱膨張係数の違いによる第２接合部材４０の応力を緩和するために第３接合部材５０よりも厚い。
端子７０は、第２電極部２２と第４接合部材６０を介して接続されており、外側に向かって延在している。樹脂８０は、適宜の樹脂を用いることができ、樹脂８０によって、チップ１０、基板Ｓ（第１電極部２０及び第２電極部２２を含む）、クリップリード１００、第１～第４接合部材３０～６０及び端子７０の一部が樹脂封止されている。
２．実施形態１に係る半導体装置の製造方法
図４及び図５は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図４（ａ）～図４（ｃ）及び図５（ａ）～図５（ｃ）は各工程図である。
実施形態１に係る半導体装置の製造方法は、基板準備工程と、チップ配置工程と、接合部材配置工程と、クリップリード配置工程と、接合工程と、後処理工程とをこの順序で含む。
（１）基板準備工程
まず、一方の面側に第１電極部２０及び第２電極部２２が配置された基板Ｓを準備する（図４（ａ）参照。）。なお、符号Ｆは放熱用のフィンを示す。
（２）チップ配置工程
次に、適宜の方法（例えば、はんだ印刷）によって基板Ｓの第１電極部２０上にはんだペースト５０’を配置し、はんだペースト５０’上に一方の面の表面電極１２がはんだペースト５０’と接するようにチップ１０を配置する（図４（ｂ）参照。）。なお、はんだペースト５０’は印刷で供給してもよいし、ディスペンサで供給してもよい。
（３）接合部材配置工程
次に、所定の冶具（例えば、ディスペンサ）を用いてチップ１０の他方の面の表面電極１４上にはんだペースト３０’を配置する（図４（ｃ）参照。）。また、適宜の方法（例えば、はんだ印刷）によって基板Ｓ上の第２電極部２２上にはんだペースト４０’，６０’を配置する。なお、はんだペースト３０’，４０’は、熱応力を緩和するために比較的厚く形成されており、少なくともはんだペースト５０’よりも厚くなるように構成されている。なお、はんだペースト４０’，６０’をディスペンサで供給してもよい。
（４）クリップリード配置工程
次に、はんだペースト３０’上に第１接合部１１０を配置するとともに、はんだペースト４０’上に第２接合部１２０を配置することにより、クリップリード１００をチップ１０及び第２電極部２２上に配置して組立体１’を形成する（図５（ａ）参照。）。また、はんだペースト６０’上に端子７０を配置する。
（５）接合工程
次に、所定の装置内（例えばソルダー装置の加熱炉内）に組立体１’を配置して加熱することにより各はんだペーストを溶融し、基板Ｓとチップ１０、チップ１０とクリップリード１００、第２電極部２２とクリップリード１００、及び、第２電極部２２と端子７０を第１～第４接合部材（はんだ）３０，４０，５０，６０で接合する（図５（ｂ）参照。）。
このとき、チップ１０とクリップリード１００の間に配置されたはんだペースト３０’が溶融され、第１折り曲げ部１３２の下側を通って肩部１３４の下側まで這い上がる。また、第２電極部２２とクリップリード１００の間に配置されたはんだペースト４０’が溶融され、第２折り曲げ部１３３の下側を通って肩部１３５の下側まで這い上がる。
（６）後処理工程
次に、接合工程において各はんだペーストから基板Ｓやチップ１０に広がることがある有機物を洗い落とす。次に、必要に応じて基板Ｓやチップ１０上の所定の箇所をワイヤボンディングする。次に、組立体１’を金型内に入れて樹脂８０で樹脂封止する（図５（ｃ）参照。）。
このようにして実施形態１に係る半導体装置１を製造することができる。
３．実施形態１に係る半導体装置１、クリップリード１００及び半導体装置の製造方法の効果
実施形態１に係る半導体装置１及びクリップリード１００によれば、架橋部１３０は、所定の厚みを有する平板部１３１を有するため、クリップリード１００は、クリップリードの断面積（電流の導通路に対する断面積）が大きく、比較的大きな電流を導通可能なクリップリードとなる。従って、チップサイズが小さく、かつ、定格電流が比較的大きいチップに対応したクリップリードとなり、比較的大きな電流を導通可能で、かつ、小型化された電子機器を実現することができる半導体装置となる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、第１接合部１１０及び第１折り曲げ部１３２は、チップ１０と第１接合部１１０との間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成するため、比較的大きな電流を導通した場合でも、第１接合部材３０に加わる熱応力を比較的小さくすることができ、その結果、熱サイクルストレスに対する耐性を比較的高くすることができる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、熱応力緩和構造１４０は、少なくとも第１接合部１１０及び第１折り曲げ部１３２が平板部１３１よりも薄くなるように構成された構造を含むため、第１接合部１１０の剛性を比較的小さくすることができ、チップ１０と第１接合部１１０との熱膨張係数の違いに起因する第１接合部材３０の応力が比較的小さくなる。その結果、熱サイクルストレスに対する耐性を比較的高くすることができる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、熱応力緩和構造１４０は、少なくとも第１接合部１１０及び第１折り曲げ部１３２が平板部１３１よりも薄くなるように構成された構造を含むため、折り曲げ加工がしやすく、クリップリード１００を形成し易くなる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、熱応力緩和構造１４０は、第１接合部１１０及び第１折り曲げ部１３２（を含むクリップリード）が異形条材１００’を折り曲げることによって形成された構造を含むため、プレス加工されたものを折り曲げることによって形成されたクリップリードよりも加工による変質を抑え、残留応力を小さくすることができる。従って、このことによっても熱サイクルストレスに対する耐性を高くすることができる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、熱応力緩和構造１４０は、第１接合部１１０に対する第１折り曲げ部１３２の傾斜角度が９０°～１２０°の範囲内になるように構成された構造を含むため、接合工程において、第１接合部材３０（はんだ）が第１折り曲げ部１３２の下側を這い上がり易くなる。従って、製造された半導体装置を使用したときに、第１折り曲げ部１３２及び第１接合部材３０（はんだ）の両方を通って第２電極部２２へ熱を放出し、第２電極部２２から外部へ熱を放出することができるため、チップ１０から発生する熱を効率よく外部に放出することができる。このことから、チップ１０及び第１接合部１１０の温度上昇を抑えることができるため、高温時のチップ１０及び第１接合部１１０の膨張を抑制することができる。その結果、このことによっても第１接合部材３０に加わる熱応力を小さくすることができ、熱サイクルストレスに対する耐性を高くすることができる。
なお、第１接合部１１０に対する第１折り曲げ部１３２の傾斜角度を９０°以上としたのは、第１接合部１１０に対する第１折り曲げ部１３２の傾斜角度を９０°未満とした場合には、第１接合部１１０に対して鋭角に第１折り曲げ部１３２が形成されていることとなり、第１接合部材３０（はんだ）が第１折り曲げ部１３２のチップ側の面を這い上がり難くなるからであり、第１接合部１１０に対する第１折り曲げ部１３２の傾斜角度を１２０°以下としたのは、第１接合部１１０に対する第１折り曲げ部１３２の傾斜角度を１２０°を超える角度とした場合には、溶融したはんだがチップ側面に流れる場合があり、チップ１０の一方の面（基板側）の表面電極１２とチップ１０の他方の面（基板とは反対側）の表面電極１４が短絡するおそれがあるからである。
また、実施形態１に係る半導体装置１によれば、クリップリード１００においては、第１折り曲げ部１３２のチップ側(下側)の面全体が第１接合部材３０と接しているため、チップ１０から第２電極部２２へ流れる電流を、第１折り曲げ部１３２及び第１接合部材３０の両方を介して流すことができる（第１接合部材３０をいわば電流路のバイパスとして活用することができる。）。従って、チップサイズが小さく、かつ、定格電流が比較的大きいチップに対応した比較的大きな電流を流すことができる。
また、実施形態１に係る半導体装置１によれば、クリップリード１００においては、第１折り曲げ部１３２のチップ側の面全体が第１接合部材３０と接しているため、第１折り曲げ部１３２及び第１接合部材３０（はんだ）の両方を通って第２電極部２２へ熱を放出し、第２電極部２２から外部へ熱を放出することができる。従って、チップ１０から発生する熱を効率よく外部に放出することができ、チップ１０及び第１接合部１１０の温度上昇を抑えることができるため、高温時のチップ１０及び第１接合部１１０の膨張を抑制することができる。従って、このことによっても第１接合部材３０に加わる熱応力を小さくすることができ、熱サイクルストレスに対する耐性を高くすることができる。
また、実施形態１に係る半導体装置１によれば、第１接合部１１０においては、第１接合部１１０の厚みのうちの少なくとも半分の厚みまで第１接合部材３０に埋められているため、クリップリード１００が固定されやすいだけでなく、チップ１０の他方の面の表面電極１４から第１接合部１１０への電流経路が増加し、比較的大きな電流を流すことができる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、第２接合部１２０及び第２折り曲げ部１３３はいずれも、平板部１３１よりも薄いため、第２接合部１２０の剛性を小さくすることができ、第２接合部１２０と基板Ｓとの熱膨張係数の違いに起因する第２接合部材４０に対する熱応力が小さくなる。その結果、第２接合部材４０における熱サイクルストレスに対する耐性を高くすることができる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、第１接合部１１０、第１折り曲げ部１３２、第２接合部１２０及び第２折り曲げ部１３３はいずれも同じ厚さであるため、重心バランスがとりやすく、クリップリード１００の位置決めがしやすくなる。
また、実施形態１に係る半導体装置１及びクリップリード１００によれば、架橋部１３０は、平板部１３１と第１折り曲げ部１３２との間に平板部１３１よりも薄い肩部１３４を有するため、平板部１３１から直に下側に向かって折り曲げられたクリップリードよりも折り曲げ部分が弱くなりにくい。
実施形態１に係る半導体装置の製造方法においては、クリップリード配置工程において、所定の厚みを有する平板部１３１を有する架橋部１３０を有するクリップリード１００をチップ１０及び第２電極部２２上に配置する。このような構成とすることにより、クリップリード１００の断面積（電流の導通路に対する断面積）が大きく、比較的大きな電流を導通可能なクリップリード、すなわち、チップサイズが小さく、かつ、定格電流が比較的大きいチップに対応したクリップリードをチップ１０及び第２電極部２２上に配置することとなり、その結果、比較的大きな電流を導通可能で、かつ、小型化された電子機器を実現することができる半導体装置を製造することができる。
また、実施形態１に係る半導体装置の製造方法によれば、第１接合部１１０及び第１折り曲げ部１３２がチップ１０と第１接合部１１０との間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成するクリップリード１００をチップ１０及び第２電極部２２上に配置するため、比較的大きな電流を導通した場合でも、第１接合部材３０に加わる熱応力を比較的小さくすることができ、その結果、熱サイクルストレスに対する耐性の高い半導体装置を製造することができる。
また、実施形態１に係る半導体装置の製造方法によれば、クリップリード配置工程においては、第１接合部１１０及び第１折り曲げ部１３２がチップ１０と第１接合部１１０との間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成し、熱応力緩和構造１４０は、少なくとも第１接合部１１０及び第１折り曲げ部１３２が平板部１３１よりも薄くなるように構成された構造を含むクリップリード１００をチップ１０及び第２電極部２２上に配置するため、製造された半導体装置１は、第１接合部１１０の剛性を小さくすることができ、チップ１０と第１接合部１１０との熱膨張係数の違いに起因する第１接合部材３０の応力が小さくなる。その結果、熱サイクルストレスに対する耐性の高い半導体装置を製造することができる。
［実施形態２］
図６は、実施形態２に係る半導体装置２の断面図である。
実施形態２に係る半導体装置２及びクリップリード１００ａは、基本的には実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するが、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なる。すなわち、実施形態２に係るクリップリード１００ａにおいては、肩部１３４ａの下側の面と平板部１３１ａの下側の面との間には段差部１３６が形成されている(図６参照。)。
実施形態２においては、肩部１３４ａの下側の面から見て平板部１３１ａがチップ側（下側）に向かって突出する凸部が形成されており、平板部１３１ａの下側の面から見て肩部１３４ａ及び第１折り曲げ部１３２で構成される凹部が形成されている。なお、当該段差が垂直な段差である場合（段差の傾斜面が平板部１３１ａの側面である場合）には、平板部１３１ａ、肩部１３４ａ及び第１折り曲げ部１３２で凹部が形成される。
実施形態２においては、第１折り曲げ部１３２の下側の面全体が第１接合部材３０と接しており、第１接合部材３０とクリップリード１００との接触面の端部が段差部１３６にある。言い換えると、肩部１３４ａ及び第１折り曲げ部１３２で形成される凹部内に第１接合部材３０とクリップリード１００との接触面の端部がある。
また、クリップリード１００ａにおいては、肩部１３５ａの下側の面と平板部１３１ａの下側の面との間には段差部１３７が形成されている。また、実施形態２においては、平板部１３１ａの下側の面から見て肩部１３５ａ及び第２折り曲げ部１３３で構成される凹部が形成されている。
実施形態２においては、第２折り曲げ部１３３の下側の面全体が第２接合部材４０と接しており、第２接合部材４０とクリップリード１００との接触面の端部が段差部１３７にある。言い換えると、肩部１３５ａ及び第２折り曲げ部１３３で構成される凹部内に第２接合部材４０とクリップリード１００との接触面の端部がある。
このように、実施形態２に係る半導体装置２及びクリップリード１００ａは、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なるが、実施形態１に係る半導体装置１及びクリップリード１００の場合と同様に、架橋部１３０ａは、所定の厚みを有する平板部１３１ａを有し、第１接合部１１０及び第１折り曲げ部１３２は、チップ１０と第１接合部１１０との間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成するため、比較的大きな電流を導通可能でありながら熱サイクルストレスに対する耐性が高い半導体装置及びクリップリードとなる。
また、実施形態２に係る半導体装置２及びクリップリード１００ａによれば、肩部１３４ａの下側の面と平板部１３１ａの下側の面との間には段差部１３６が形成されているため、第１折り曲げ部１３２の下側を這い上がった第１接合部材３０が必要以上に第２折り曲げ部１３３側に流れなくなる。従って、第１接合部材３０が意図しない形状（例えば、チップ側面に向かって垂れ下がるような形状）となってチップ１０の一方の面（基板側）の表面電極１２とチップ１０の他方の面（基板とは反対側）の表面電極１４が短絡することを防ぐことができる。
また、実施形態２に係る半導体装置２及びクリップリード１００ａによれば、第１接合部材３０とクリップリード１００ａとの接触面の端部が段差部１３６にあるため、第１折り曲げ部１３２の下側を這い上がった第１接合部材３０が第２折り曲げ部１３３側に流れることを防ぐことができる。
また、実施形態２に係る半導体装置２及びクリップリード１００ａによれば、第２接合部材４０とクリップリード１００ａとの接触面の端部が段差部１３７にあるため、第２折り曲げ部１３３の下側を這い上がった第２接合部材４０が第１折り曲げ部１３２側に流れることを防ぐことができる。
さらにまた、実施形態２に係る半導体装置２及びクリップリード１００ａによれば、肩部１３４ａの下側の面から見て平板部１３１ａがチップ側（下側）に向かって突出する凸部が形成されているため、放熱に寄与する体積が大きくなり、チップ１０から発生する熱をより効率よく外部に放出することができる。従って、チップ１０及び第１接合部１１０の温度上昇を抑えることができることから、高温時のチップ１０及び第１接合部１１０の膨張を抑制することができる。その結果、第１接合部材３０に加わる熱応力をより一層小さくすることができ、熱サイクルストレスに対する耐性をより一層高くすることができる。
なお、実施形態２に係る半導体装置２及びクリップリード１００ａは、クリップリードの形状以外の点においては実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するため、実施形態１に係る半導体装置１及びクリップリード１００が有する効果のうち該当する効果を有する。
［実施形態３］
図７は、実施形態３に係る半導体装置３の断面図である。
実施形態３に係る半導体装置３及びクリップリード１００ｂは、基本的には実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するが、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なる。すなわち、実施形態３に係る半導体装置３及びクリップリード１００ｂにおいて、肩部は、側面から見て階段状の肩部１３４ｂ，１３５ｂである(図７参照。)。
このように、実施形態３に係る半導体装置３及びクリップリード１００ｂは、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なるが、実施形態１に係る半導体装置１及びクリップリード１００の場合と同様に、架橋部１３０ｂは、所定の厚みを有する平板部１３１ｂを有し、第１接合部１１０及び第１折り曲げ部１３２は、チップ１０と第１接合部１１０との間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成するため、比較的大きな電流を導通可能でありながら熱サイクルストレスに対する耐性が高い半導体装置及びクリップリードとなる。
また、実施形態３に係る半導体装置３及びクリップリード１００ｂによれば、肩部は、側面から見て階段状の肩部１３４ｂ，１３５ｂであるため、樹脂との接触面積が大きくなる。従って、樹脂との密着性が高くなり、高温時でもクリップリード１００ｂが膨張し難くなる。従って、第１接合部材３０に加わる熱応力をより一層小さくすることができ、熱サイクルストレスに対する耐性をより一層高くすることができる。
なお、実施形態３に係る半導体装置３及びクリップリード１００ｂは、クリップリードの形状以外の点においては実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するため、実施形態１に係る半導体装置１及びクリップリード１００が有する効果のうち該当する効果を有する。
［実施形態４］
図８は、実施形態４に係る半導体装置４の断面図である。
実施形態４に係る半導体装置４及びクリップリード１００ｃは、基本的には実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するが、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なる。すなわち、実施形態４における第２接合部１２０ｃ及び第２折り曲げ部１３３ｃはいずれも平板部１３１と同じ厚さである(図８参照。)。
このように、実施形態４に係る半導体装置４及びクリップリード１００ｃは、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なるが、実施形態１に係る半導体装置１及びクリップリード１００の場合と同様に、架橋部１３０ｃは、所定の厚みを有する平板部１３１ｃを有し、第１接合部１１０及び第１折り曲げ部１３２は、チップ１０と第１接合部１１０との間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成するため、比較的大きな電流を導通可能でありながら熱サイクルストレスに対する耐性が高い半導体装置及びクリップリードとなる。
また、実施形態４に係る半導体装置４及びクリップリード１００ｃによれば、第２接合部１２０ｃ及び第２折り曲げ部１３３ｃはいずれも平板部１３１ｃと同じ厚さであるため、放熱に寄与する体積が大きくなり、チップ１０から発生する熱をより効率よく外部に放出することができる。従って、チップ１０及び第１接合部１１０の温度上昇を抑えることができることから、高温時のチップ１０及び第１接合部１１０の膨張を抑制することができる。その結果、第１接合部材３０に加わる熱応力をより一層小さくすることができ、熱サイクルストレスに対する耐性をより一層高くすることができる。
なお、実施形態４に係る半導体装置４及びクリップリード１００ｃは、クリップリードの形状以外の点においては実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するため、実施形態１に係る半導体装置１及びクリップリード１００が有する効果のうち該当する効果を有する。
［実施形態５］
図９は、実施形態５に係る半導体装置５の断面図である。
実施形態５に係る半導体装置５及びクリップリード１００ｄは、基本的には実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するが、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なる。すなわち、実施形態５における第１接合部１１０ｄにおいては、チップ１０と接合する面とは反対側の面に溝１３８が形成されている(図９参照。)。
第２接合部１２０ｄにおいては、第２電極部２２と接合する面とは反対側の面に溝１３９が形成されている。
このように、実施形態５に係る半導体装置５及びクリップリード１００ｄは、クリップリードの形状が実施形態１に係る半導体装置１及びクリップリード１００の場合とは異なるが、実施形態１に係る半導体装置１及びクリップリード１００の場合と同様に、架橋部１３０ｄは、所定の厚みを有する平板部１３１ｄを有し、第１接合部１１０ｄ及び第１折り曲げ部１３２は、チップ１０と第１接合部１１０ｄとの間の第１接合部材３０に対する熱応力を緩和するための熱応力緩和構造１４０を構成するため、比較的大きな電流を導通可能でありながら熱サイクルストレスに対する耐性が高い半導体装置及びクリップリードとなる。
また、実施形態５に係る半導体装置５及びクリップリード１００ｄによれば、第１接合部１１０ｄにおいては、チップ１０と接合する面とは反対側の面に溝１３８が形成されているため 、樹脂とクリップリード１００ｄとの密着性が高くなる。従って、熱によるクリップリード１００ｄの膨張・収縮が樹脂によって制限されるため、第１接合部材３０に対する熱応力を小さくすることができる。その結果、熱サイクルストレスに対する耐性をより一層高くすることができる。
なお、実施形態５に係る半導体装置５及びクリップリード１００ｄは、クリップリードの形状以外の点においては実施形態１に係る半導体装置１及びクリップリード１００と同様の構成を有するため、実施形態１に係る半導体装置１及びクリップリード１００が有する効果のうち該当する効果を有する。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記各実施形態において記載した構成要素の数、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記実施形態２～５においては、実施形態１を基に各実施形態を説明しているが、本発明はこれに限定されるものではない。実施形態１の特徴に加えて実施形態２～５の特徴のうち複数の特徴を含む半導体装置及びクリップリードも本発明に含まれるものとする。
（３）上記各実施形態において、基板の裏側（チップとは反対側の面）に放熱用のフィンＦが配置されているが、放熱フィンが配置されていなくてもよい。
（４）上記各実施形態においては、第１折り曲げ部１３２及び第２折り曲げ部１３３の下側の表面にめっきが塗られていてもよい。このような構成とすることにより、接合工程においてはんだが第１折り曲げ部の下側や第２折り曲げ部の下側を這い上がりやすくなる、という効果を得ることができる。
（５）図１０は、変形例に係る半導体装置６を説明するために示す図である。図１０(ａ)は半導体装置６の平面図であり、図１０(ｂ)は半導体装置６の断面図である。
上記各実施形態においては、第１電極部及び第２電極部を基板Ｓ上に形成されたパターン配線としたが、本発明はこれに限定されるものではない。例えば、第１電極部（リードフレームＬＦ１のダイパッド）及び第２電極部（リードフレームＬＦ２の端子）を、離間した複数のリードフレームＬＦ１，ＬＦ２上にそれぞれ形成された所定の領域であるとしてもよい。このような半導体装置としては、例えばダイパッド及びドレイン電極端子を有するリードフレームＬＦ１とソース電極端子を有するＬＦ２とをクリップリードを用いて接続する半導体装置が考えられる(図１０参照。なお、図１０においてはＭＯＳＦＥＴであるが、ＩＧＢＴ等そのほか適宜の半導体装置でもよい。)。その他、第１電極部及び第２電極部が離間した位置に設けられ、第１電極部上にチップが配置され、チップと第２電極部がクリップリードで電気的に接続される構成であれば、適宜の構成を有する半導体装置であってもよい。
１，２，３，４，５，６，８００…半導体装置、１’…組立体、１０、８１０…チップ、１２，８１２…チップの一方の面の表面電極、１４，８１４…チップの他方の面の表面電極、２０，８２０…第１電極部、２２，８２２…第２電極部、３０,８３０…第１接合部材、４０，８４０…第２接合部材、５０，８５０…第３接合部材、６０…第４接合部材、７０…端子、８０…樹脂、１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，９００…クリップリード、１００’…異形条材、１００’’…銅平条材、１１０，１１０ｄ，１１０ｅ，９１０…第１接合部、１２０，１２０ｄ，１２０ｅ，９２０…第２接合部、１３０，１３０ａ，１３０ｂ，１３０ｃ，１３０ｄ，１３０ｅ，９３０…架橋部、１３１，１３１ａ，１３１ｂ，１３１ｃ，１３１ｄ，１３１ｅ，９３１…平板部、１３１’…板厚部、１３２，１３２ｅ，９３２…第１折り曲げ部、１３２’，１３３’…板薄部、１３３，１３３ｃ，１３３ｅ，９３３…第２折り曲げ部、１３４，１３４ａ，１３４ｂ，１３４ｅ，１３５，１３５ａ，１３５ｂ，１３５ｅ…肩部、１３６，１３７…段差部、１３８，１３９…溝、１４０…熱応力緩和部、Ｆ…フィン、Ｓ…基板、Ｗ…ワイヤ、ＬＦ１，ＬＦ２，ＬＦ３…リードフレーム

Claims (17)

  1. 一方の面及び他方の面にそれぞれ表面電極を有するチップと、
    前記チップの前記一方の面の前記表面電極と電気的に接続されている第１電極部と、
    前記第１電極部と間隔をあけて配置された第２電極部と、
    前記チップの前記他方の面の前記表面電極と第１接合部材を介して接合された第１接合部、前記第１接合部と間隔をあけて配置され、前記第２電極部と第２接合部材を介して接合された第２接合部、及び、前記第１接合部と前記第２接合部とを架橋する架橋部を有し、前記チップと前記第２電極部とを電気的に接続するクリップリードとを備え、
    前記架橋部は、
    所定の厚みを有する平板部と、
    前記平板部から下側に折り曲げられ、前記第１接合部と接続されている第１折り曲げ部と、
    前記平板部から前記下側に折り曲げられ、前記第２接合部と接続されている第２折り曲げ部とを有し、
    前記第１接合部及び前記第１折り曲げ部は、前記チップと前記第１接合部との間の前記第１接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、
    前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が前記平板部よりも薄くなるように構成された構造を含み、
    前記クリップリードにおいては、前記第１折り曲げ部の下側の面全体が電流経路として活用可能な厚さで前記第１接合部材に覆われていることを特徴とする半導体装置。
  2. 一方の面及び他方の面にそれぞれ表面電極を有するチップと、
    前記チップの前記一方の面の前記表面電極と電気的に接続されている第１電極部と、
    前記第１電極部と間隔をあけて配置された第２電極部と、
    前記チップの前記他方の面の前記表面電極と第１接合部材を介して接合された第１接合部、前記第１接合部と間隔をあけて配置され、前記第２電極部と第２接合部材を介して接合された第２接合部、及び、前記第１接合部と前記第２接合部とを架橋する架橋部を有し、前記チップと前記第２電極部とを電気的に接続するクリップリードとを備え、
    前記架橋部は、
    所定の厚みを有する平板部と、
    前記平板部から下側に折り曲げられ、前記第１接合部と接続されている第１折り曲げ部と、
    前記平板部から前記下側に折り曲げられ、前記第２接合部と接続されている第２折り曲げ部とを有し、
    前記第１接合部及び前記第１折り曲げ部は、前記チップと前記第１接合部との間の前記第１接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、
    前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が前記平板部よりも薄くなるように構成された構造を含み、
    前記クリップリードにおいては、前記第１折り曲げ部の下側の面全体が前記第１接合部材に覆われていることを特徴とする半導体装置。
  3. 前記クリップリードにおいては、前記第１折り曲げ部の下側の面全体に電流経路として活用可能な厚さで前記第１接合部材が配置されるように前記第１接合部材が這い上がる角度で前記第１折り曲げ部の傾斜角度が構成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１接合部及び前記第２接合部は、前記平板部の下側の面と平行になるように形成されていることを特徴とする請求項１～３のいずれかに記載の半導体装置。
  5. 前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が異形条材を折り曲げることによって形成された構造を含むことを特徴とする請求項１～４のいずれかに記載の半導体装置。
  6. 前記熱応力緩和構造は、前記第１接合部に対する前記第１折り曲げ部の傾斜角度が９０°～１２０°の範囲内になるように構成された構造を含むことを特徴とする請求項１～５のいずれかに記載の半導体装置。
  7. 前記第１接合部においては、前記第１接合部の厚みのうちの少なくとも半分の厚みまで前記第１接合部材に埋められていることを特徴とする請求項１～６のいずれかに記載の半導体装置。
  8. 前記第２接合部及び前記第２折り曲げ部は、いずれも前記平板部よりも薄いことを特徴とする請求項１～７のいずれかに記載の半導体装置。
  9. 前記第１接合部、前記第２接合部、前記第１折り曲げ部及び前記第２折り曲げ部はいずれも同じ厚さであることを特徴とする請求項８に記載の半導体装置。
  10. 前記架橋部は、前記平板部と前記第１折り曲げ部との間に前記平板部よりも薄い肩部をさらに有することを特徴とする請求項１～９のいずれかに記載の半導体装置。
  11. 前記肩部の下側の面と前記平板部の下側の面との間には段差部が形成されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第１接合部材と前記クリップリードとの接触面の端部が前記段差部にあることを特徴とする請求項１１に記載の半導体装置。
  13. 前記第１接合部においては、前記チップと接合する面とは反対側の面に溝が形成されていることを特徴とする請求項１～１２のいずれかに記載の半導体装置。
  14. 一方の面及び他方の面にそれぞれ表面電極を有するチップと、
    前記チップの前記一方の面の前記表面電極と電気的に接続されている第１電極部と、
    前記第１電極部と間隔をあけて配置された第２電極部と、
    前記チップの前記他方の面の前記表面電極と第１接合部材を介して接合された第１接合部、前記第１接合部と間隔をあけて配置され、前記第２電極部と第２接合部材を介して接合された第２接合部、及び、前記第１接合部と前記第２接合部とを架橋する架橋部を有し、前記チップと前記第２電極部とを電気的に接続するクリップリードとを備え、
    前記架橋部は、
    所定の厚みを有する平板部と、
    前記平板部から下側に折り曲げられ、前記第１接合部と接続されている第１折り曲げ部と、
    前記平板部から前記下側に折り曲げられ、前記第２接合部と接続されている第２折り曲げ部とを有し、
    前記第１接合部及び前記第１折り曲げ部は、前記チップと前記第１接合部との間の前記第１接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、
    前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が前記平板部よりも薄くなるように構成された構造を含み、
    前記第２接合部及び前記第２折り曲げ部は、いずれも前記平板部と同じ厚さであることを特徴とする半導体装置。
  15. 一方の面及び他方の面にそれぞれ表面電極を有するチップと、
    前記チップの前記一方の面の前記表面電極と電気的に接続されている第１電極部と、
    前記第１電極部と間隔をあけて配置された第２電極部と、
    前記チップの前記他方の面の前記表面電極と第１接合部材を介して接合された第１接合部、前記第１接合部と間隔をあけて配置され、前記第２電極部と第２接合部材を介して接合された第２接合部、及び、前記第１接合部と前記第２接合部とを架橋する架橋部を有し、前記チップと前記第２電極部とを電気的に接続するクリップリードとを備え、
    前記架橋部は、
    所定の厚みを有する平板部と、
    前記平板部から下側に折り曲げられ、前記第１接合部と接続されている第１折り曲げ部と、
    前記平板部から前記下側に折り曲げられ、前記第２接合部と接続されている第２折り曲げ部とを有し、
    前記第１接合部及び前記第１折り曲げ部は、前記チップと前記第１接合部との間の前記第１接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、
    前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が前記平板部よりも薄くなるように構成された構造を含み、
    前記架橋部は、前記平板部と前記第１折り曲げ部との間に前記平板部よりも薄い肩部をさらに有し、
    前記肩部は、側面から見て階段状の肩部であることを特徴とする半導体装置。
  16. 請求項１～１５のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、
    第１接合部、前記第１接合部と間隔をあけて配置された第２接合部、及び、前記第１接合部と前記第２接合部とを架橋する架橋部を有し、前記架橋部は、所定の厚みを有する平板部と、前記平板部から一方側に折り曲げられ、前記第１接合部と接続されている第１折り曲げ部と、前記平板部から前記一方側に折り曲げられ、前記第２接合部と接続されている第２折り曲げ部とを有するクリップリードをチップ及び電極部上に接合部材を介して配置するクリップリード配置工程と、
    前記チップと前記第１接合部との間、及び、前記電極部と前記第２接合部との間をそれぞれ前記接合部材で接合する接合工程とを含み、
    前記クリップリード配置工程においては、前記クリップリードとして、前記第１接合部及び前記第１折り曲げ部が前記第１接合部と前記チップとの間の前記接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、前記熱応力緩和構造は、少なくとも前記第１接合部及び前記第１折り曲げ部が前記平板部よりも薄くなるように構成された構造を含むクリップリードを前記チップ及び前記電極部上に配置し、
    前記接合工程においては、前記第１折り曲げ部の下側の面全体が前記第１接合部材に覆われることを特徴とする半導体装置の製造方法。
  17. 請求項１４又は１５に記載の半導体装置に用いることを特徴とするクリップリード。
JP2018229906A 2018-12-07 2018-12-07 半導体装置、半導体装置の製造方法及びクリップリード Active JP7329919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018229906A JP7329919B2 (ja) 2018-12-07 2018-12-07 半導体装置、半導体装置の製造方法及びクリップリード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018229906A JP7329919B2 (ja) 2018-12-07 2018-12-07 半導体装置、半導体装置の製造方法及びクリップリード

Publications (2)

Publication Number Publication Date
JP2020092229A JP2020092229A (ja) 2020-06-11
JP7329919B2 true JP7329919B2 (ja) 2023-08-21

Family

ID=71013924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018229906A Active JP7329919B2 (ja) 2018-12-07 2018-12-07 半導体装置、半導体装置の製造方法及びクリップリード

Country Status (1)

Country Link
JP (1) JP7329919B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756923B2 (en) * 2021-09-01 2023-09-12 Infineon Technologies Ag High density and durable semiconductor device interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151554A (ja) 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2009129952A (ja) 2007-11-20 2009-06-11 Denso Corp 半導体装置
WO2014068936A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
WO2015059882A1 (ja) 2013-10-21 2015-04-30 日本精工株式会社 半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151554A (ja) 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2009129952A (ja) 2007-11-20 2009-06-11 Denso Corp 半導体装置
WO2014068936A1 (ja) 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
WO2015059882A1 (ja) 2013-10-21 2015-04-30 日本精工株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2020092229A (ja) 2020-06-11

Similar Documents

Publication Publication Date Title
CN101681897B (zh) 双侧冷却集成功率装置封装和模块及其制造方法
WO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP7326314B2 (ja) 半導体装置および半導体装置の製造方法
JP2009518875A (ja) 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法
JP2004079760A (ja) 半導体装置及びその組立方法
US8076771B2 (en) Semiconductor device having metal cap divided by slit
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
JP7329919B2 (ja) 半導体装置、半導体装置の製造方法及びクリップリード
US20140374926A1 (en) Semiconductor device
US8581378B2 (en) Semiconductor device and method of manufacturing the same
WO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
US20230411338A1 (en) Semiconductor device
JP2002329804A (ja) 半導体装置
JP7322054B2 (ja) 半導体装置および半導体装置の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2022086687A (ja) 半導体モジュール及び半導体モジュールの製造方法
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
WO2021240944A1 (ja) 半導体装置
WO2022196232A1 (ja) 半導体装置、および半導体装置の製造方法
US20230260922A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2021220357A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230808

R150 Certificate of patent or registration of utility model

Ref document number: 7329919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150