JPWO2018194153A1 - 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 - Google Patents

電力用半導体モジュールおよび電力用半導体モジュールの製造方法 Download PDF

Info

Publication number
JPWO2018194153A1
JPWO2018194153A1 JP2019513697A JP2019513697A JPWO2018194153A1 JP WO2018194153 A1 JPWO2018194153 A1 JP WO2018194153A1 JP 2019513697 A JP2019513697 A JP 2019513697A JP 2019513697 A JP2019513697 A JP 2019513697A JP WO2018194153 A1 JPWO2018194153 A1 JP WO2018194153A1
Authority
JP
Japan
Prior art keywords
capacitor
conductor pattern
power semiconductor
semiconductor module
metal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019513697A
Other languages
English (en)
Other versions
JP6755386B2 (ja
Inventor
辰則 柳本
剛司 堀口
賢太 中原
裕二 宮崎
康貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018194153A1 publication Critical patent/JPWO2018194153A1/ja
Application granted granted Critical
Publication of JP6755386B2 publication Critical patent/JP6755386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

スイッチング素子のスイッチング動作時に発生するリンギングを抑制する事ができ、高い信頼性を有する電力用半導体装置を提供する。電力用半導体モジュールは、半導体素子（２０４）と、導体パターン（２０３ａ、２０３ｄ〜２０３ｆ）と、スナバ回路と、封止体（２０５）と、中間部材としての金属端子（３０６ｂ）と、接合材としてのはんだ接合部（２１１）とを備える。導体パターン（２０３ａ、２０３ｄ〜２０３ｆ）には、半導体素子（２０４）が接続される。スナバ回路（１０６）は、コンデンサ本体部（３０６ａ）と抵抗体（２１０）とが直列に接続された回路である。封止体（２０５）は、半導体素子（２０４）、導体パターン（２０３ａ、２０３ｄ〜２０３ｆ、２０３ｈ）、コンデンサ本体部（３０６ａ）および抵抗体（２１０）を封止する。コンデンサ本体部（３０６ａ）に接続される金属端子（３０６ｂ）は、はんだ接合部（２１１）により導体パターン（２０３ｅ、２０３ｆ）に接続される。

Description

この発明は、電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法に関する。
電力変換器を構成する電力用半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子と還流ダイオードとを備えた構造を有する。一般には、珪素（Ｓｉ）を材料としたＩＧＢＴをスイッチング素子として、ｐｉｎダイオードを還流ダイオードとして用いる。近年、Ｓｉよりワイドバンドギャップを有する炭化珪素（ＳｉＣ）を用いた電力用半導体装置が開発されている。ＳｉＣは絶縁破壊強度がＳｉの約１０倍と高く、ドリフト層の厚みをＳｉからなる半導体素子の約１／１０に低減し得る事から低オン電圧化が期待されている。さらに、ＳｉＣを用いた半導体素子は高温でも動作が可能である事から、ＳｉＣを電力用半導体素子の材料として適用する事で、従来のＳｉを適用した電力用半導体装置に比較して小型化、高効率化が実現可能となる。
電力用半導体素子の材料としてＳｉＣを適用する場合、スイッチング素子としてＭＯＳＦＥＴを、還流ダイオードとしてＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を適用する事が可能となる。しかしながら、還流ダイオードとしてＳｉＣ−ＳＢＤを用いた電力用半導体装置では、スイッチング動作時においてリンギングが発生する事が知られている。リンギングは、電力変換回路の寄生インダクタンスとＳＢＤの容量による共振に起因するものである。このようなリンギングは、その電圧のピーク値が電力用半導体装置の定格電圧を超えるとモジュールの破損を引き起こす恐れがある。また、リンギングの電圧変動はノイズの原因となりうることから極力抑制する必要がある。ＳｉＣ−ＭＯＳＦＥＴに代表されるワイドバンドギャップ半導体を用いたスイッチング素子では、高速なスイッチング動作が可能であるという特長を最大限に引き出すために、リンギングの抑制が重要な課題となっている。
リンギング抑制する手段の一つとしてスナバ回路の適用がある。たとえば、特開２０１３−２２２９５０号公報（特許文献１）に開示された従来の電力用半導体モジュールは、リンギングを抑制する手段としてスナバコンデンサを内蔵している。また、スナバ回路に用いられるコンデンサに関連して、たとえば特開平１１−２３３３７３号公報（特許文献２）および特開２０１５−８２７０号公報(特許文献３）では、セラミックコンデンサが温度変化により受ける熱衝撃のために破壊される事を防止するため、コンデンサ本体の端子電極に金属板からなる端子部材がはんだ付けされた構造のセラミックコンデンサが開示されている。
特開２０１３−２２２９５０号公報 特開平１１−２３３３７３号公報 特開２０１５−８２７０号公報
特許文献１の電力用半導体モジュールでは、プリント基板（上基板）と半導体素子を載置した絶縁基板（下基板）とをスナバコンデンサを介して回路的に接続している。下基板などとコンデンサとははんだ接合されている。しかし、特許文献１に開示された上記構造は２つの基板を用いたものであって非常に複雑で、また、その製造方法は煩雑なものである。そのため、当該電力用半導体モジュールの実装時および実装後の使用中におけるスナバコンデンサと基板とのはんだ接合部の信頼性が確保出来ないと言う課題があった。
また、特許文献２および特許文献３に開示されたコンデンサでは、当該コンデンサの端子部材と基板との接合部について、その信頼性を向上させる手段について言及されていない。当該接合部の信頼性は、電力用半導体モジュールの信頼性を左右する要因の１つである。
本発明は、上記のような課題を開発するためになされたものであり、スイッチング素子のスイッチング動作時に発生するリンギングを抑制する事ができ、高い信頼性を有する電力用半導体モジュールを提供する事を目的とする。
本開示に従った電力用半導体モジュールは、少なくとも１つの半導体素子と、導体パターンと、少なくとも１つのスナバ回路と、封止体と、中間部材と、接合材とを備える。導体パターンには、少なくとも１つの半導体素子が接続される。少なくとも１つのスナバ回路は、導体パターンと電気的に接続される。少なくとも１つのスナバ回路は、コンデンサと抵抗体とが直列に接続された回路である。封止体は、少なくとも１つの半導体素子、導体パターン、コンデンサおよび抵抗体を封止する。中間部材はコンデンサと接続される。接合材は、当該中間部材を導体パターンに接続する。
本開示によれば、コンデンサと導体パターンとの接合部にコンデンサに接続された中間部材を利用するため、導体パターンとコンデンサとの接合部の実装が容易になり当該接合部を信頼性高く形成することができる。このため、スナバ回路によりリンギングを抑制できるとともに、コンデンサと導体パターンとの接合部の不良などに起因する問題の発生を抑制できる。この結果、信頼性の高い電力用半導体モジュールを得ることができる。
本発明の実施の形態１に係る電力変換装置における電力変換回路を示す模式図である。 本発明の実施の形態１に係る電力用半導体モジュールの断面および上面の一部を示す模式図である。 図２に示した電力用半導体モジュールのコンデンサ実装部の変形例の上面模式図である。 図３に示したコンデンサ実装部の変形例の等価回路図である。 図２に示した電力用半導体モジュールのコンデンサ実装部の構成例の上面および断面を示す模式図である。 図２に示した電力用半導体モジュールの抵抗体実装部の構成例の断面を示す模式図である。 図２に示した電力用半導体モジュールの抵抗体実装部の変形例の断面を示す模式図である。 本発明の実施の形態１に係る電力用半導体モジュールの変形例の断面を示す模式図である。 本発明の実施の形態１の変形例に係る電力用半導体モジュールの断面を示す模式図である。 本発明の実施の形態２に係る電力用半導体モジュールの部分断面を示す模式図である。 本発明の実施の形態２の変形例に係る電力用半導体モジュールのコンデンサの断面を示す模式図である。 本発明の実施の形態３に係る電力用半導体モジュールの断面を示す模式図である。 本発明の実施の形態３のに係る電力用半導体モジュールの部分断面を示す模式図である。 本発明の実施の形態３の変形例に係る電力用半導体モジュールの部分断面を示す模式図である。 本発明の実施の形態３の変形例に係る電力用半導体モジュールの部分断面を示す模式図である。 本発明の実施の形態３の変形例に係る電力用半導体モジュールの部分断面を示す模式図である。 本発明の実施の形態４に係る電力用半導体モジュールのコンデンサの部分断面および接続部の上面を示す模式図である。 本発明の実施の形態４の変形例に係る電力用半導体モジュールのコンデンサの接続部の上面を示す模式図である。 本発明の実施の形態４の変形例に係る電力用半導体モジュールのコンデンサの接続部の上面を示す模式図である。 本発明の実施の形態４の変形例に係る電力用半導体モジュールのコンデンサの接続部の上面を示す模式図である。 本発明の実施の形態４の変形例に係る電力用半導体モジュールのコンデンサの部分断面および接続部の上面を示す模式図である。 本発明の実施の形態４の変形例に係る電力用半導体モジュールのコンデンサの部分断面を示す模式図である。 本発明の実施の形態４の変形例に係る電力用半導体モジュールのコンデンサの部分断面を示す模式図である。
以下、図面を参照しながら本発明の実施の形態について説明する。以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、図１を含め、以下の図面では各構成部材の大きさの関係が実際のものとは異なる場合がある。さらに、明細書全文に表わされている構成要素の形態は、あくまでも例示であって、これらの記載に限定されるものではない。
実施の形態１．
＜電力用半導体モジュールの構成＞
図１は、本発明の実施の形態１に係る電力変換装置における電力変換回路を示す模式図である。図２は、本発明の実施の形態１に係る電力用半導体モジュールの断面および上面の一部を示す模式図である。図５は、図２に示した電力用半導体モジュールのコンデンサ実装部の上面および断面を示す模式図である。図６は、図２に示した電力用半導体モジュールの抵抗体実装部の断面を示す模式図である。図１〜図６を用いて、本実施形態に係る電力用半導体モジュールを説明する。
図１では、電力変換装置は一つの電力用半導体モジュール１０１で構成され、モーター１０２を駆動する。電力用半導体モジュール１０１は、３つのレグ１０５ａ、１０５ｂ、１０５ｃが電源３０に対して並列に接続されている。各レグ１０５ａ、１０５ｂ、１０５ｃは、それぞれ正極側スイッチング素子１０３Ｐと正極側還流ダイオード１０４Ｐと負極側スイッチング素子１０３Ｎと負極側還流ダイオード１０４Ｎとを含む。
レグ１０５ａ、１０５ｂ、１０５ｃでは、互いに逆並列接続された正極側スイッチング素子１０３Ｐと正極側還流ダイオード１０４Ｐとが正極側電力用半導体素子を構成している。また、互いに逆並列接続された負極側スイッチング素子１０３Ｎと負極側還流ダイオード１０４Ｎとが負極側電力用半導体素子を構成している。各レグ１０５ａ、１０５ｂ、１０５ｃの正極側電力用半導体素子と負極側電力用半導体素子との接続点である中点がそれぞれモーター１０２と接続される。上記正極側電力用半導体素子および上記負極側電力用半導体素子が、本実施の形態に係る少なくとも１つの半導体素子の一例に相当する。
レグ１０５ｃでは、正極側電力用半導体素子と負極側電力用半導体素子との直列回路に対して、スナバ回路１０６が並列に接続されている。スナバ回路１０６は、コンデンサ２０９と抵抗体２１０とが直列に接続された回路である。なお、図１に示した回路では、スナバ回路１０６はレグ１０５ｃのみに配置されているが、スナバ回路１０６を他のレグ１０５ａ、１０５ｂに配置してもよいし、レグ１０５ａ〜１０５ｃのいずれか二つにスナバ回路１０６を配置してもよいし、すべてのレグ１０５ａ〜１０５ｃのそれぞれにスナバ回路１０６を配置してもよい。
以下では、正極側スイッチング素子１０３Ｐおよび負極側スイッチング素子１０３Ｎ（以下、単にスイッチング素子とも呼ぶ）としてＳｉＣ−ＭＯＳＦＥＴ、正極側還流ダイオード１０４Ｐおよび負極側還流ダイオード１０４Ｎ（以下、単に還流ダイオードとも呼ぶ）としてＳｉＣ−ＳＢＤを適用した例について説明する。
図１に示したように、電力変換回路における還流ダイオードとしてＳｉＣ−ＳＢＤを搭載した電力用半導体モジュールを用いた場合、スイッチング動作時にリンギングが発生する場合がある。リンギングは、上述のように電力変換回路の寄生インダクタンスとＳＢＤの容量とによる共振に起因するものである。このようなリンギングは、その電圧のピーク値が電力用半導体モジュールの定格電圧を超えると、当該モジュールの破損を引き起こしかねない。また、リンギングにおける電圧はノイズの原因となりうることから、リンギングを極力抑制する必要がある。
このようなリンギングの抑制に有効な手段として、図１に示す電力変換装置ではスナバ回路１０６を設置している。スナバ回路１０６は正極側電力用半導体素子の正電極と負極側電力用半導体素子の負電極の間に実装される。
図２は、図１に示した電力変換回路を実装した電力変換装置の一例の断面および上面の一部を示している。図２の上側は電力変換装置の断面を示し、図２の下側は電力変換装置の上面の一部を示している。図２に示すように、本実施の形態に係る電力変換装置は、ベース板２０１と、ベース絶縁基板２０３と、半導体素子２０４と、スナバ回路と、ケース２０２とを主に備える。スナバ回路は、セラミックコンデンサであるコンデンサ２０９と抵抗体２１０とにより構成される。ベース絶縁基板２０３は、板状の絶縁材２０３ｂと、絶縁材２０３ｂの上面に形成された導体パターン２０３ａ、２０３ｄ〜２０３ｈと、絶縁材２０３ｂの裏面に形成された導体パターン２０３ｃとを主に含む。半導体素子２０４はスイッチング素子２０４ａとしてのＳｉＣ−ＭＯＳＦＥＴ、および還流ダイオード２０４ｂとしてのＳｉＣ−ＳＢＤを含む。たとえば、スイッチング素子２０４ａは図１における正極側スイッチング素子１０３Ｐまたは負極側スイッチング素子１０３Ｎであってもよい。また、還流ダイオード２０４ｂは、図１における正極側還流ダイオード１０４Ｐまたは負極側還流ダイオード１０４Ｎであってもよい。
図２に示す電力変換装置では、ベース板２０１の上面にベース絶縁基板２０３がはんだ２０７ｂ（基板下はんだ）により接合されている。具体的には、はんだ２０７ｂはベース絶縁基板２０３の裏面側の導体パターン２０３ｃとベース板２０１の上面とに接触している。ベース絶縁基板２０３の上面には半導体素子２０４がはんだ２０７ａ（チップ下はんだ）により接合されている。半導体素子２０４とケース２０２に設置された端子２０８とは、配線部材２０６により結線されている。具体的には、図２に示された端子２０８に接続された配線部材２０６は、導体パターン２０３ｈおよびスイッチング素子２０４ａと接続されている。また、スイッチング素子２０４ａのたとえばソース電極と接続された他の配線部材２０６は、還流ダイオード２０４ｂおよび導体パターン２０３ｄと接続されている。別の配線部材２０６は、導体パターン２０３ｇと端子２０８とを接続する。
コンデンサ２０９と抵抗体２１０とはベース絶縁基板２０３の上面に載置され、直列に接続されている。具体的には、抵抗体２１０は導体パターン２０３ｄと導体パターン２０３ｅとの間を繋ぐように配置されている。導体パターン２０３ｅはコンデンサ２０９の一方の形の電極と接続されている。導体パターン２０３ｅとは異なる導体パターン２０３ｆとコンデンサ２０９のもう一方の側の電極とは接続されている。つまり、コンデンサ２０９は、導体パターン２０３ｅと導体パターン２０３ｆとを繋ぐように配置されている。コンデンサ２０９と抵抗体２１０とは導体パターン２０３ｅを介して直列に接続されている。
導体パターン２０３ａは半導体素子２０４を載置した正極側ドレイン電極である。スナバ回路を形成するコンデンサ２０９において、コンデンサ２０９の耐圧は電力用半導体装置の定格電圧により選択されるべきものである。しかし、コンデンサ２０９は、電力用半導体装置の定格電圧以上の耐圧を有している事が望ましい。一つのコンデンサ２０９で耐圧を満たさない場合は、セラミックコンデンサを直列に接続して複数のセラミックコンデンサで耐圧を確保しても良い。この際に、複数のコンデンサ２０９の電気的特性は実質的に同じである事が好ましい。すなわち、図２の下側の平面図に示すように、それぞれ独立した導体パターン２０３ｅと導体パターン２０３ｆと導体パターン２０３ｇをコンデンサ２０９により直列に接続してもよい。なお、図示しないが導体パターン２０３ｇは負極側のドレイン電極と接続されている。
なお、本発明の実施の形態では、コンデンサ２０９の一例として積層セラミックコンデンサを想定して説明する。しかし、コンデンサの本来の機能である、静電荷を蓄えたり放出したりする機能を有しており、使用にあたり十分な静電容量と耐圧を有していれば他の任意の構成のコンデンサを用いることができる。たとえば、コンデンサ２０９として、高誘電率材料を積層化した薄膜コンデンサを用いてもよい。このような薄膜コンデンサは、例えば、半導体製造技術を活用して形成できる。
また、図３に示すように、複数のコンデンサ２０９ａ、２０９ｂを直列に接続する構成としてもよい。図３は、図２に示した電力用半導体モジュールのコンデンサ実装部の変形例の上面模式図である。図４は、図３に示したコンデンサ実装部の等価回路図である。図３に示すように、２つのコンデンサ２０９ａ、２０９ｂがスナバ回路用基板２３０に搭載されている。さらに、３つの抵抗体２３３ａ、２３３ｂ、２１０がスナバ回路用基板２３０に搭載されている。
スナバ回路用基板２３０は、セラミック基板２３０ａと、当該セラミック基板２３０ａの表面上に配置された導体パターン２３０ｃ、２３０ｄ、２３０ｅ、２３０ｆと、セラミック基板２３０ａの裏面側に配置された導体パターン（図示せず）とを含む。導体パターン２３０ｃ、２３０ｄ、２３０ｅ、２３０ｆは、互いに間隔を隔ててセラミック基板２３０ａの表面上に配置されている。導体パターン２３０ｃ、２３０ｄ、２３０ｅ、２３０ｆは互いにほぼ平行に延びるように配置されている。導体パターン２３０ｆはスルーホール２３２によりセラミック基板２３０ａの裏面側に配置された導体パターンと電気的に接続されている。スルーホール２３２は複数形成されている。
コンデンサ２０９ａは導体パターン２３０ｃと導体パターン２３０ｄとを接続する。コンデンサ２０９ｂは導体パターン２３０ｄと導体パターン２３０ｅとを接続する。抵抗体２３３ａは導体パターン２３０ｃと導体パターン２３０ｄとを接続する。抵抗体２３３ｂは導体パターン２３０ｄと導体パターン２３０ｅとを接続する。抵抗体２１０は導体パターン２３０ｅと導体パターン２３０ｆとを接続する。図４からもわかるように、２つのコンデンサ２０９ａ、２０９ｂおよび抵抗体２１０は直列に接続されている。抵抗体２３３ａはコンデンサ２０９ａと並列に接続されている。抵抗体２３３ｂはコンデンサ２０９ｂと並列に接続されている。すなわち、各コンデンサ２０９ａ、２０９ｂに均等に電圧を分圧するために、各コンデンサ２０９ａ、２０９ｂに並列に分圧抵抗としての抵抗体２３３ａ、２３３ｂが接続されている。ここで、分圧抵抗としての抵抗体２３３ａ、２３３ｂは、コンデンサ２０９ａ、２０９ｂに直列接続された抵抗体２１０に比較して、１０００倍以上の抵抗値を有する抵抗体であることが好ましい。また、複数のコンデンサ２０９ａ、２０９ｂに並列接続される各分圧抵抗である抵抗体２３３ａ、２３３ｂの電気的特性は実質的に同じである事が好ましい。
ベース板２０１の外周に沿って、ケース２０２が取り付けられている。ベース板２０１、ベース絶縁基板２０３、半導体素子２０４、コンデンサ２０９、抵抗体２１０、配線部材２０６、端子２０８の一部を覆うように、ケース２０２内部は封止体２０５により満たされている。
ケース２０２は任意の樹脂により構成してもよいが、たとえばポリフェニルサルファイド樹脂（ＰＰＳ）またはポリブチレンテレフタレート樹脂（ＰＢＴ）またはポリエチレンテレフタレート樹脂（ＰＥＴ）からなる。ベース絶縁基板２０３の絶縁材２０３ｂはアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、および窒化珪素（Ｓｉ３Ｎ４）などのセラミックス材だけでなく、エポキシ材や液晶ポリマーなどのバインダー材にシリカ、アルミナ、および窒化ホウ素（ＢＮ）などのフィラーが混練されたような有機絶縁層であってもよい。また、導体パターン２０３ａおよび導体パターン２０３ｃはたとえば銅（Cu）膜であるが、銅膜の表面にニッケル（Ｎｉ）めっきまたは銀（Ａｇ）めっきが施されていてもよい。導体パターン２０３ａおよび導体パターン２０３ｃは、アルミニウム（Ａｌ）膜の表面にＮｉめっきまたはＡｇめっきが施されたものでもよい。
半導体素子２０４はスイッチング素子２０４ａとしてＳｉＣ―ＭＯＳＦＥＴ、還流ダイオード２０４ｂとしてＳｉＣ―ＳＢＤを用いている、珪素（Ｓｉ）を基材とするＳｉ―ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）およびＳｉ―ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）をそれぞれスイッチング素子２０４ａおよび還流ダイオード２０４ｂとして用いてもよい。半導体素子２０４上に配置される配線部材２０６はたとえばＡｌワイヤであり、ウェッジボンディングにより半導体素子２０４表面と接合されている。ただし、配線部材２０６としては導電性があればよく、例えばＣｕワイヤを用いてもよい。また、配線部材２０６はワイヤ形状ではなく板材であってもよい。配線部材２０６と半導体素子２０４との接合は、ウェッジボンディングとは異なる接合方法を用いてもよい。たとえば、半導体素子２０４上面に例えばＮｉ／Ａｕめっき、Ｃｕめっき、またはＡｇめっきを施してある場合、はんだ、Ａｇを含有した接着剤、またはＡｇ焼結材により配線部材２０６と半導体素子２０４とを接合していてもよい。チップ下はんだ２０７ａはたとえばＳｎを基材としたはんだ材であるが、Ａｇ焼結材によりベース絶縁基板２０３表面側の導体パターン２０３ａと半導体素子２０４とを接合していてもよい。封止体２０５はたとえばシリコンゲルであるが、電力用半導体モジュールの使用に当たり十分な絶縁性を有していればよく、封止体２０５としてフィラーが混練されたエポキシ材を用いてもよい。
ここで、コンデンサ２０９と導体パターン２０３ｅ、２０３ｆとははんだ接合部２１１により接続されている。当該はんだ接合部２１１は、半導体素子２０４が導体パターン２０３ａにはんだ付けされる工程、もしくは、ベース絶縁基板２０３がベース板２０１とはんだ付けされる工程において同時に形成される事が効率的で好ましい。はんだ付け工法については、以下詳細を説明する。
パワーモジュールのはんだ付けでは、はんだペースト材に含有されるフラックスに起因するボイド発生やはんだの飛散（はんだボール）が懸念されることから、フラックスを含有したはんだペースト材を適用する事は一般的に少ない。そこで、半導体素子のはんだ付けでは、還元雰囲気下ではんだ材を還元しながらはんだを溶融させるはんだ付け工法を適用する場合がある。この還元雰囲気下でのはんだ付け工法を採用する場合、板状のはんだ材を導体パターン上に載置して、更に当該はんだ材の上に半導体素子を載置してはんだ付けを実施する。コンデンサ２０９をベース絶縁基板２０３上の半導体素子２０４と同一面にはんだ付けする際に、半導体素子２０４と同時にはんだ付けする事は、コンデンサ２０９を実装する事による工数増加を招かない事から非常に効率的である。
具体的には、板状のはんだ材を導体パターンの上に載置して、更にそのはんだ材上にコンデンサ２０９のはんだ付け部を載置する。もしくは、導体パターン２０３ｅ、２０３ｆの上にコンデンサ２０９を載置して、その近傍に矩形状もしくは球状のはんだ材を載置する。この状態ではんだ材を溶融して濡れ広げる事でコンデンサ２０９をはんだ付けする。この際、はんだの濡れ広がる領域を限定するためにソルダーレジストなどからなる部材を導体パターン２０３ｅ、２０３ｆ上に予め印刷しておいてもよい。ここでは、半導体素子２０４と同時にコンデンサ２０９を実装する工法について記載したが、ベース絶縁基板２０３をベース板２０１にはんだ付けする際に、同種の方法でコンデンサ２０９を導体パターン２０３ｅ、２０３ｆに接続してもよい。
コンデンサ２０９はサイズや内蔵される電極枚数に依存するが、およそ２ｇ／ｃｍ３以上６ｇ／ｃｍ３以下の密度を有する。はんだ付け時には、コンデンサ２０９の自重により、溶融したはんだがコンデンサ２０９の直下の領域から押し出され、はんだ接合部２１１の厚みは薄くなる。なお、コンデンサ２０９の静電容量は、たとえば１ｎＦ以上３０ｎＦ以下といった数値範囲であればリンギング抑制効果が大きい。
図５はコンデンサ２０９のはんだ接合部の構成例の詳細を図示した上面図と断面図とを示している。図５において上側の図が上面図であり、下側の図が断面図である。コンデンサ２０９はコンデンサ本体５０１ａと外部電極５０１ｂとを含む。図５に示した構成では、コンデンサ本体５０１ａが本実施の形態に係るコンデンサの一例に相当する。また、外部電極５０１ｂが本実施の形態に係る中間部材の一例に相当する。ベース絶縁基板２０３は、セラミック基板５０４ｃと、当該セラミック基板５０４ｃの上面上に形成された導体パターン５０４ａ、５０４ｂと、セラミック基板５０４ｃの下面上に形成された導体パターン５０４ｄとを含む。外部電極５０１ｂは、正極側の導体パターン５０４ａおよび負極側の導体パターン５０４ｂと、はんだ接合部２１１により接続されている。はんだ接合部２１１が本実施の形態に係る接合材の一例に相当する。正極側の導体パターン５０４ａおよび負極側の導体パターン５０４ｂの上にははんだが濡れ広がる事を防止するためのソルダーレジスト５０３ａ、５０３ｂが形成されている。ソルダーレジスト５０３ｂの上にコンデンサ２０９が搭載されている。ソルダーレジスト５０３ａ、５０３ｂの厚みはたとえば１０μｍ以上３０μｍ以下である。溶融したはんだがコンデンサ２０９の自重により押し広げられて、セラミックコンデンサ外部電極５０１ｂと接続されたはんだ接合部２１１を形成する。そのため、セラミックコンデンサ外部電極５０１ｂとベース絶縁基板２０３の導体パターン５０４ａとの間に配置されるはんだ厚さはソルダーレジスト５０３ｂの厚みとほぼ同等しか確保が出来ない。このため、ソルダーレジスト５０３ｂの厚みが十分ではない場合、パワーモジュールの接合信頼性として要求される接合寿命を得るには不十分なはんだ接合部２１１の厚さしか確保出来ないと言う課題があった。
抵抗体２１０はその抵抗値がたとえば１Ω以上２０Ω以下程度であれば、リンギング抑制効果が大きい。図６に示すように、抵抗体２１０は、ベース絶縁基板２０３の正極側の導体パターン５０４ａと負極側の導体パターン５０４ｂとの間に直接形成されていてもよい。具体的には、抵抗体２１０は、導体パターン５０４ａの端部と導体パターン５０４ｂの端部とが対向する部分において、導体パターン５０４ａと導体パターン５０４ｂとの間にて露出するセラミック基板５０４ｃの表面上から導体パターン５０４ａ、５０４ｂの上記端部上にまで延びるように形成されている。抵抗体２１０は導体パターン５０４ａ、５０４ｂの上記端部と接続されている。
このような抵抗体２１０の製造方法としては、以下のような方法を用いることができる。たとえば、ベース絶縁基板２０３の製造工程における焼成工程前に、ベース絶縁基板２０３となるべき基板材料の表面に抵抗体２１０となるペースト剤を配置する。ペースト剤は、酸化ルテニウム（ＲｕＯ２）などの導体成分および固結剤などからなる。ペースト剤は抵抗体２１０が形成されるべき領域に印刷法などを用いて配置する。固結剤は、セラミック基板５０４ｃへ抵抗体２１０を付着させるために用いられる。その後、当該ペースト剤が塗布された基板材料を焼成してベース絶縁基板２０３を製造すると同時に、ペースト剤を加熱することで抵抗体２１０を形成する。
また、上述のようにベース絶縁基板２０３上に直接抵抗体２１０を形成する方法ではなく、図７に示すように支持体としてのセラミック板５０６ｂ上に抵抗膜５０６ａを形成した部品単体として抵抗体２１０を準備してもよい。図７に示す抵抗体２１０は、ベース絶縁基板２０３の表面上に配置されている。ベース絶縁基板２０３は、セラミック基板５０４ｃと、セラミック基板５０４ｃの表面上に配置された導体パターン５０４ａ、５０４ｂ、５０４ｅと、セラミック基板５０４ｃの裏面上に配置された導体パターン５０４ｄとを含む。抵抗体２１０は導体パターン５０４ｅの表面上にはんだ５０８を介して接続されている。はんだ５０８は抵抗体２１０のセラミック板５０６ｂと導体パターン５０４ｅとを接続する。
セラミック板５０６ｂはアルミナ（Ａｌ２Ｏ３）および窒化アルミニウム（ＡｌＮ）などのセラミックスからなる。なお、導体パターン５０４ｅは正極用の導体パターン５０４ａもしくは負極用の導体パターン５０４ｂのいずれかと接続してあってもよい。抵抗体２１０の上面に複数のボンディングパッド５０６ｃを形成しておいてもよい。正極用の導体パターン５０４ａと負極用の導体パターン５０４ｂとは、導体パターン５０４ａとボンディングパッド５０６ｃとを繋ぐようにボンディングされた配線材５０７と、導体パターン５０４ｂと他のボンディングパッド５０６ｃとを繋ぐようにボンディングされた配線材５０７と、抵抗体２１０とを介して電気的に接続されていてもよい。
ここで、図２に示したベース板２０１はＡｌＳｉＣ板やＣｕ板でも良いが、電力用半導体装置を使用するに当たり十分な強度を有するのであれば、図８に示すように、ベース板２０１（図２参照）が無い構造、すなわちベース絶縁基板２０３の裏面側の導体層２０３ｉがそのまま露出していてもよい。導体層２０３ｉはたとえば銅（Ｃｕ）からなっていてもよい。図８は、上述した電力用半導体モジュールの変形例の断面を示す模式図である。図８に示した電力用半導体モジュールは、基本的には図２に示した電力用半導体モジュールと同様の構成を備えるが、ベース板２０１（図２参照）を備えていない点、およびベース絶縁基板２０３の外周部に直接ケース２０２が接続されている点、およびコンデンサ２０９の形状が、図２に示した電力用半導体モジュールと異なっている。図８に示した電力用半導体モジュールにおけるコンデンサ２０９は、コンデンサ本体３０６ａに金属端子３０６ｂが接続された構造を有する。金属端子３０６ｂはコンデンサ本体３０６ａの端面側に接続されている。金属端子３０６ｂはコンデンサ本体３０６ａの下側に向けて延びるように形成されている。金属端子３０６ｂの下側の端部が導体パターン２０３ｅ、２０３ｆとはんだ接合部２１１を介して接続されている。コンデンサ本体３０６ａと絶縁材２０３ｂとの間には空間が形成されている。図８に示した構成では、コンデンサ本体３０６ａが本実施の形態に係るコンデンサの一例に相当する。また、金属端子３０６ｂが本実施の形態に係る中間部材の一例に相当する。また、はんだ接合部２１１が本実施の形態に係る接合材の一例に相当する。
ここで、コンデンサ２０９を導体パターン２０３ｅ、２０３ｆとはんだ付けする場合、はんだ付けされる導体パターン２０３ｅ、２０３ｆがたとえばＣｕから構成されていると、当該導体パターン２０３ｅ、２０３ｆとコンデンサ２０９との線膨張率の差に起因して、はんだ付け時のはんだ材の凝固収縮、ベース絶縁基板２０３の反り変形、さらにはベース板２０１（図２参照）の反り変形が発生する。この結果、コンデンサ２０９が割れる、あるいははんだ接合部２１１の接合部寿命が極端に低下するといった問題が発生する。さらに、抵抗体２１０を備えている場合、抵抗体２１０が導体パターン２０３ｄ、２０３ｅから剥離する、あるいは抵抗体２１０のはんだ接合部の寿命が極端に低下する、といった問題があった。
このような問題を解決するために、前述のエポキシ樹脂からなる封止体２０５により電力用半導体モジュール内部を封止する事により、エポキシ樹脂が導体パターン２０３ａ、２０３ｄ〜２０３ｆ、コンデンサ２０９、および抵抗体２１０と十分に密着しているだけでなく、ベース絶縁基板２０３またはベース板２０１（図２参照）の反りや変形を抑制できる。このため、コンデンサ２０９のコンデンサ本体部５０１ａ、３０６ａに発生する応力、抵抗体２１０の抵抗膜に発生する応力、およびはんだ接合部２１１に発生する応力を低減させる事が可能となる。
更には、通電時にコンデンサ２０９や抵抗体２１０は発熱する。このコンデンサ２０９および抵抗体２１０の自己発熱により、コンデンサ２０９や抵抗体２１０の電気特性は変動してしまう。このため、上述した自己発熱に起因する熱を効率的に外部へ放出する必要がある。封止体２０５としてゲル材料を用いる場合と比較して、当該ゲル材料より熱伝導率が大きいエポキシ樹脂を封止体２０５として用いる事により、電力用半導体モジュールの放熱性が向上する。エポキシ樹脂の熱伝導率は混廉するフィラーの種類や含有量により調整が可能である。また、前述の通りフィラーの種類および含有量は硬化したエポキシ樹脂の線膨張特性とも密接に関連する。このため、封止体２０５の熱伝導率は０．５Ｗ／ｍ・Ｋ以上５Ｗ／ｍ・Ｋ以下である事が好ましい。
特に、図８で示すように、図２で示したベース板２０１がなく絶縁材２０３ｂの裏面に直接接するように形成されたＣｕからなる導体層２０３ｉが露出している構造では、通電時の半導体素子２０４の発熱による導体層２０３ｉの線膨張に整合して当該導体層２０３ｉなどの反り変形を抑制するため、エポキシ樹脂による封止体２０５を用いることが好ましい。具体的には、硬化した際のエポキシ樹脂の線膨張率がＣｕの線膨張率１６．８ｐｐｍ／℃に近い値になるように、フィラー材の材質およびフィラー含有量を調整したエポキシ樹脂を封止体２０５として用いる事が好ましい。
更には、導体層２０３ｉの反り挙動は、導体層２０３ｉ上の構造、具体的には絶縁材２０３ｂ、導体パターン２０３ａ、２０３ｄ〜２０３ｆ、２０３ｈ、スイッチング素子２０４ａおよび還流ダイオード２０４ｂなどの半導体素子２０４といった構成部材の影響を受ける。そのため、封止体２０５を構成するエポキシ材の線膨張率は１６．８ｐｐｍ／℃に限定する必要はなく、線膨張率を１０ｐｐｍ／℃以上２０ｐｐｍ／℃以下の範囲で適宜選択することにより、導体層２０３ｉの反り挙動を抑制してもよい。
また、図９に示す通り、コンデンサ２０９が覆われる高さまでエポキシ材からなる封止体２０５によって封止した後、たとえば封止体２０５とは異なる材料からなる上部封止体２１５を封止体２０５上に配置してもよい。上部封止体２１５としてはたとえば絶縁材を用いてもよい。
具体的には、コンデンサ２０９の高さは当該コンデンサ２０９に必要な静電容量により任意に選択されるものであるが、当該高さはたとえば１ｍｍ以上３．５ｍｍ以下の範囲である。そのため、導体パターン２０３ａから封止体２０５の上部表面までの高さは少なくとも１ｍｍ以上である事が好ましい。一方で、配線部材２０６のループ高さは、ループ高さが高くなる事で配線インダクタンスが大きくなる事から、できるだけ低い方が好ましい。たとえば、導体パターン２０３ａから配線部材２０６のループの最高部である頂部までの高さが４ｍｍ以下である事が好ましい。また、封止体２０５は、配線部材２０６と半導体素子２０４との接合部および配線部材２０６を封止するので、配線部材２０６の上記接合部を補強する事が可能となる効果が得られるだけでなく、封止体２０５として高価なエポキシ材を用いる場合に、当該エポキシ材の使用量を少なくする事が出来るという効果も得られる。
ここで封止体２１５は、封止体２０５と同じ材質を用いてもよいが、封止体２０５と異なる物性の材料を用いてもよい。例えば、封止体２１５の材料として、シリコンゲルを用いてもよく、封止体２０５とはフィラーの種類および含有量の少なくともいずれか一方を変更したエポキシ樹脂を用いてもよい。しかしながら、配線部材２０６のループの途中で封止体が異なる材料になる、つまり配線部材２０６のループの途中に封止体２０５と封止体２１５との界面が位置する構造となると、封止体２０５と封止体２１５との線膨張率の違いから、配線部材２０６のループが応力を受ける。具体的には、上記界面近傍の配線部材２０６のループは、電力用半導体モジュールの使用中の発熱によって繰り返し発生する封止体２０５、２１５の膨張収縮に起因する応力を受けて細り、結果的に疲労破壊が生じる場合がある。そのため、封止体２０５の高さは、配線部材２０６およびコンデンサ２０９のいずれもが覆われる高さであることが好ましい。
上述した電力用半導体モジュールの特徴的な構成を要約すれば、図１および図２に示した電力用半導体モジュールは、少なくとも１つの半導体素子２０４と、導体パターン２０３ａ、２０３ｄ〜２０３ｆと、少なくとも１つのスナバ回路１０６と、封止体２０５とを備える。半導体素子２０４の一例としては、たとえば少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１０３Ｐおよび正極側還流ダイオード１０４Ｐと、少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１０３Ｎおよび負極側還流ダイオード１０４Ｎとが挙げられる。導体パターン２０３ａには、少なくとも１つの半導体素子２０４が接続される。少なくとも１つのスナバ回路１０６は、コンデンサとしてのコンデンサ本体３０６ａ（図８参照）と抵抗体２１０とが直列に接続された回路である。封止体２０５は、少なくとも１つの半導体素子２０４、導体層としての導体パターン２０３ｄ〜２０３ｆ、コンデンサ本体３０６ａおよび抵抗体２１０を封止する。コンデンサ本体３０６ａは、中間部材としての金属端子３０６ｂ（図８参照）と接続される。接合材としてのはんだ接合部２１１により金属端子３０６ｂが導体パターン２０３ｅ、２０３ｆに接続されている。なお、封止体２０５は、図８に示すように少なくとも１つの半導体素子２０４、導体層としての導体パターン２０３ｄ〜２０３ｆ、コンデンサ本体３０６ａ、中間部材としての金属端子３０６ｂ、接合材としてのはんだ接合部２１１、および抵抗体２１０を封止してもよい。つまり、封止体２０５はベース絶縁基板２０３上に配置されたすべての構成要素を封止してもよい。
また、異なる観点から言えば、図１および図２に示した電力用半導体モジュールは、少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１０３Ｐおよび正極側還流ダイオード１０４Ｐと、少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１０３Ｎおよび負極側還流ダイオード１０４Ｎと、導体パターン２０３ａと、導体層としての導体パターン２０３ｄ〜２０３ｆと、少なくとも１つのスナバ回路１０６と、封止体２０５とを備える。導体パターン２０３ａには、少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１０３Ｐおよび正極側還流ダイオード１０４Ｐ、および少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１０３Ｎおよび負極側還流ダイオード１０４Ｎ、のいずれか一方である半導体素子２０４が接続される。導体層としての導体パターン２０３ｄ〜２０３ｆは、導体パターン２０３ａと同一レイヤにより構成される。少なくとも１つのスナバ回路１０６は、コンデンサ２０９と抵抗体２１０とが直列に接続された回路である。封止体２０５は、少なくとも１つの正極側電力用半導体素子、少なくとも１つの負極側電力用半導体素子、導体層としての導体パターン２０３ｄ〜２０３ｆ、コンデンサ２０９および抵抗体２１０を封止する。コンデンサ２０９および抵抗体２１０の少なくともいずれか一方は、導体層としての導体パターン２０３ｄ〜２０３ｆに接続される。封止体２０５はエポキシ樹脂を含む。
＜作用効果＞
図１〜図９に示した電力用半導体モジュールによれば、導体パターン２０３ｄ〜２０３ｇ、２３０ｃ〜２３０ｆとコンデンサ２０９、２０９ａ、２０９ｂまたは抵抗体２１０との接合部の実装が容易なため当該接合部を信頼性高く形成することができる。このため、スナバ回路１０６によりリンギングを抑制できるとともに、コンデンサ２０９、２０９ａ、２０９ｂまたは抵抗体２１０と導体パターン２０３ｄ〜２０３ｇ、２３０ｃ〜２３０ｆとの接合部の不良などに起因する問題の発生を抑制できる。さらに、封止体２０５としてエポキシ樹脂を用いるため、導体パターン２０３ａ、２０３ｄ〜２０３ｆ、２３０ｃ〜２３０ｆの変形を封止体２０５により抑制できる。このため、当該導体パターン２０３ｄ〜２０３ｆ、２３０ｃ〜２３０ｆとコンデンサ２０９、２０９ａ、２０９ｂまたは抵抗体２１０との接合部における上記変形に起因する応力の発生を抑制できる。この結果、信頼性の高い電力用半導体モジュールを得ることができる。
さらに、図１および図２に示した電力用半導体モジュールでは、スナバ回路１０６を構成するコンデンサ２０９と抵抗体２１０との少なくとも一方が導体パターン２０３ａと同一レイヤにより構成される導体パターン２０３ｄ〜２０３ｆに接続されているので、電力用半導体素子が実装される基板とは別の基板をスナバ回路用に準備する場合より電力用半導体モジュールの構成を簡略化できる。また、図３および図４に示したスナバ回路用基板２３０に実装されたスナバ回路を含む電力用半導体モジュールでは、当該スナバ回路用基板２３０にあらかじめコンデンサ２０９ａ、２０９ｂ、抵抗体２１０、２３３ａ、２３３ｂなどを実装してスナバ回路を準備しておくことができるので、当該スナバ回路を異なる構成の電力用半導体モジュールに適用することができる。
上記電力用半導体モジュールにおいて、封止体２０５は、熱伝導率が０．５Ｗ／ｍ・Ｋ以上５Ｗ／ｍ・Ｋ以下であってもよい。封止体２０５は、線膨張係数が１０ｐｐｍ／℃以上２０ｐｐｍ／℃以下であってもよい。
この場合、電力用半導体モジュールの使用時にコンデンサ２０９が発熱したときに、封止体２０５を介して当該コンデンサ２０９の熱を電力用半導体モジュールの外部へ容易に放出することができる。このため、コンデンサ２０９の温度が過剰に上昇することを防止できる。この結果、コンデンサ２０９の温度特性が電力用半導体モジュールの電気的特性に影響を与えることを防止し、安定した電気的特性を示す電力用半導体モジュールを実現できる。同様に、電力用半導体モジュールの使用時に抵抗体２１０が発熱したときに、封止体２０５を介して当該抵抗体２１０の熱を電力用半導体モジュールの外部へ容易に放出することができる。このため、抵抗体２１０の温度が過剰に上昇することを防止できる。この結果、抵抗体２１０の温度特性が電力用半導体モジュールの電気的特性に影響を与えることを防止し、安定した電気的特性を示す電力用半導体モジュールを実現できる。
上記電力用半導体モジュールにおいて、封止体２０５は、コンデンサ２０９が埋設された状態となるように配置されている。図９に示すように、電力用半導体モジュールは、封止体２０５上に配置された上部封止体２１５をさらに備える。
この場合、コンデンサ２０９などの電力用半導体モジュールの構成部材に接触する領域は封止体２０５を配置し、当該構成部材と直接接触しない部分には、たとえば封止体２０５とは別の絶縁体などからなる上部封止体２１５を配置するので、エポキシ樹脂を含む封止体２０５の使用量を低減できる。したがって、上部封止体２１５として封止体２０５よりコストの安価な材料を用いることで、電力用半導体モジュールの製造コストを低減できる。
上記電力用半導体モジュールにおいて、少なくとも１つの正極側電力用半導体素子および少なくとも１つの負極側電力用半導体素子である半導体素子２０４は、ワイドバンドギャップ半導体からなる。この場合、上記半導体素子２０４がワイドバンドギャップ半導体からなるため、リンギングの抑制に加え、高速スイッチング動作および高温動作が可能になる。
上記電力用半導体モジュールにおいて、ワイドバンドギャップ半導体は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド、酸化ガリウムからなる群から選択される１つである。この場合、上記のような半導体材料により半導体素子２０４を構成することで、リンギングの抑制、高速スイッチング動作、高温動作に加え、高耐圧化が可能な電力用半導体モジュールを得ることができる。
実施の形態２．
上述した実施の形態１に係る電力用半導体モジュールにおいては、封止体２０５としてエポキシ樹脂を用いた構成を特徴として説明した。一方、以下説明する実施の形態２に係る電力用半導体モジュールでは、これに限らず、コンデンサ２０９のセラミック割れを抑制し、はんだ接合部２１１の長寿命化を図る手段について図１０を用いて説明する。図１０は、本発明の実施の形態２に係る電力用半導体モジュールの部分断面を示す模式図である。
図１０に示す電力用半導体モジュールは、基本的には実施の形態１に係る電力用半導体モジュールと同様の構成を備えるが、コンデンサ２０９として金属端子付きセラミックコンデンサを適用する。コンデンサ２０９は、端面に形成された外部電極を含むコンデンサ本体３０６ａと、コンデンサ本体３０６ａの外部電極に接続された金属端子３０６ｂとを主に含む。異なる観点から言えば、本開示に従った電力用半導体モジュールは、少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１０３Ｐおよび正極側還流ダイオード１０４Ｐと、少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１０３Ｎおよび負極側還流ダイオード１０４Ｎと、導体パターン３０３ａと、導体層としての導体パターン３０３ｂ、３０３ｃと、少なくとも１つのスナバ回路とを備える。導体パターン３０３ａには、少なくとも１つの正極側電力用半導体素子および少なくとも１つの負極側電力用半導体素子のいずれか一方である半導体素子２０４が接続される。導体パターン３０３ｂ、３０３ｃは、導体パターン３０３ａと同一レイヤにより構成される。少なくとも１つのスナバ回路は、コンデンサ２０９と抵抗体２１０（図１参照）とが直列に接続された回路である。コンデンサ２０９および抵抗体２１０の少なくともいずれか一方は、導体パターン３０３ｂ、３０３ｃに接続される。コンデンサ２０９は、コンデンサ本体３０６ａと、コンデンサ本体３０６ａに接続された金属端子３０６ｂとを含む。金属端子３０６ｂは導体パターン３０３ｂ、３０３ｃに接続さている。
このような構成により、はんだ付け時に発生する応力を金属端子３０６ｂで吸収することができる。このため、コンデンサ本体３０６ａの割れを防ぐ事が可能になるだけでなく、導体パターン３０３ｂ、３０３ｃと金属端子３０６ｂのはんだ接合部３０７に発生する応力を低減できる。この結果、はんだ接合部３０７の長期信頼性が向上すると言う従来にない効果を得る事が出来る。
以下、図１０を用いてより詳細に説明する。図１０に示した電力用半導体モジュールでは、銅（Ｃｕ）からなるベース部材３０５の上に絶縁層３０４が形成されている。絶縁層３０４上には導体パターン３０３ａ、３０３ｂ、３０３ｃが形成されている。導体パターン３０３ａ上には電力用の半導体素子２０４がダイボンド材３０２により接合されている。半導体素子２０４が搭載された導体パターン３０３ａと同一面に位置し、同一レイヤにより構成される導体パターンとして導体パターン３０３ｂと導体パターン３０３ｃとがそれぞれ形成されている。導体パターン３０３ｂと導体パターン３０３ｃとは金属端子付きセラミックコンデンサであるコンデンサ２０９により接続されている。なお、導体パターン３０３ａと導体パターン３０３ｂとは例えば配線部材２０６により接続されている。
コンデンサ２０９は、上述のようにコンデンサ本体３０６ａと、当該コンデンサ本体３０６ａの端面である接続部３０６ｃに位置する外部電極と接続された一対の金属端子３０６ｂとを含む。接続部３０６ｃはコンデンサ本体３０６ａと金属端子３０６ｂとの接続部となっている。金属端子３０６ｂにおいて、コンデンサ本体３０６ａと接続された根元部と反対側に位置する先端部が導体パターン３０３ｂ、３０３ｃと接続される接続部となっている。金属端子３０６ｂの先端部である接続部は、導体パターン３０３ｂ、３０３ｃとはんだ付けされている。つまり、金属端子３０６ｂの接続部と導体パターン３０３ｂ、３０３ｃとの間にははんだ接合部３０７が形成されている。また、はんだが濡れ広がってはんだ接合部３０７の形状が不安定にならないように、導体パターン３０３ｂ、３０３ｃ上にはソルダーレジストからなるはんだ規制部３０８が形成されている。はんだ規制部３０８ははんだ付け前に予め導体パターン３０３ｂ、３０３ｃ上に形成されている。
ここで、金属端子付きセラミックコンデンサであるコンデンサ２０９の構成について説明する。コンデンサ２０９は、たとえばジルコン酸カルシウムを主成分とするセラミックコンデンサであるが、チタン酸バリウムを主成分とするセラミックコンデンサであってもよい。コンデンサ２０９は所望の電気特性が得られる材料から構成されていればよい。コンデンサ２０９のサイズは電気的に必要とする特性を有しているものであれば任意に選択できる。たとえば、コンデンサ本体３０６ａのサイズは、縦×横のサイズが３．２ｍｍ×１．６ｍｍ（３２１６サイズ）、３．２ｍｍ×２．５ｍｍ（３２２５サイズ）、４．５ｍｍ×３．２ｍｍ（４５３２サイズ）、５．７ｍｍ×５．０ｍｍ（５７５０サイズ）、といった値を採用できる。また、コンデンサ２０９の高さは電気特性により任意に選択されるが、たとえば当該高さを１．０ｍｍ以上３．５ｍｍ以下とすることができる。金属端子３０６ｂはたとえば銅を主成分とするフレーム材である。金属端子３０６ｂの材料としては導電性を有していれば良く、たとえば一般的なリードフレーム材である４２アロイ（Ｆｅ−Ｎｉ合金）であっても良い。本開示においては、コンデンサ２０９から発熱する熱を放熱する経路として金属端子３０６ｂを利用するため、より熱伝導率が大きいＣｕを主成分とする材質を金属端子３０６ｂの材料とすることが望ましい。また、コンデンサ本体３０６ａと金属端子３０６ｂとの接続部３０６ｃに位置する外部電極は、たとえば錫（Ｓｎ）を主成分とするはんだからなることが望ましい。外部電極の材料としては、金属端子３０６ｂ先端のはんだ接合部３０７を構成するはんだよりも融点が低くない材料であれば良い。
本実施の形態においては、一つのセラミックコンデンサであるコンデンサ本体３０６ａを金属端子３０６ｂに接続しているが、図１１に示すように、複数のコンデンサ本体３０６ａを多段に積み上げて、１組の金属端子３０６ｂ、３０６ｃによりこれら複数のコンデンサ本体３０６ａを接続することで、一つの部品としてもよい。このようにコンデンサ本体３０６ａを１組の金属端子３０６ｂ、３０６ｃにより並列に接続することで、必要な電気特性を満たしたコンデンサ２０９を構成してもよい。図１１は、本発明の実施の形態２の変形例に係る電力用半導体モジュールのコンデンサの断面を示す模式図である。図１１では、３つのコンデンサ本体３０６ａを積層して１組の金属端子３０６ｂ、３０６ｃにより接続し、１つのコンデンサ２０９としている。なお、積層するコンデンサ本体３０６ａの数は、２でも、４以上でもよく、必要な電気的特性に整合するように適宜選択される。図１１に示す構成では、１組の金属端子３０６ｂ、３０６ｃが本実施の形態に係る中間部材の一例に相当する。
ここで、実施の形態１で説明したように、図１０に示したような金属端子３０６ｂがなく、図５に示すようにコンデンサ本体５０１ａを導体パターン５０４ａ、５０４ｂに近接して実装する場合、コンデンサ２０９と絶縁層であるセラミック基板５０４ｃとの間に形成される空間２２０（図５参照）は、導体パターン５０４ａ、５０４ｂとソルダーレジスト５０３ｂとのそれぞれの厚さの総和と同等になる。図５に示す構造において、導体パターン５０４ａ、５０４ｂの厚さと幅とは、当該導体パターン５０４ａ、５０４ｂに通電したい電流に応じて設計されるが、当該厚さについては０．２ｍｍ程度とする事が一般的である。また、上述のようにソルダーレジスト５０３ａ、５０３ｂの厚みはたとえば１０μｍ以上３０μｍ以下である。このため、コンデンサ２０９の下部とセラミック基板５０４ｃとの距離は０．２１ｍｍ〜０．２３ｍｍ程度となる。粘度が高い封止体２０５を適用する場合、コンデンサ２０９の下部とセラミック基板５０４ｃとの間の空間２２０に、封止体２０５を空隙なく完全に封入する事は困難である。ここで、封止体２０５により封止した後に、セラミック基板５０４ｃとコンデンサ２０９との間に空隙が生じる場合、直径５０μｍ以上の空隙が存在すれば超音波探傷装置（ＳＡＴ：Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ）により空隙の判別が可能である。そのため、本実施の形態における封止体２０５における空隙は直径５０μｍ以上のものとする。
ここで、導体パターン５０４ａ、５０４ｂには、Ｐ、Ｎ間の電圧が掛かるため、絶縁距離を十分に確保しておかなければならない。一方、コンデンサ本体５０１ａと導体パターン５０４ａ、５０４ｂとにより形成される挟空間である空間２２０にボイドが発生することで、導体パターン５０４ａ、５０４ｂ間の絶縁が十分に確保出来なくなる可能性がある。このため、当該空間２２０を浸入性の高いアンダーフィル剤で埋めてしまい、絶縁性を確保してもよい。アンダーフィル剤としては、任意の絶縁体を用いることができるが、たとえばエポキシ系の樹脂またはシリコン系の樹脂を用いてもよい。
上述した構成を異なる観点から言えば、上述した電力用半導体モジュールにおいて、導体層としての導体パターンは、第１導体パターンとしての導体パターン５０４ａと、導体パターン５０４ａと間隔を隔てて配置された第２導体パターンとしての導体パターン５０４ｂとを含む。コンデンサ２０９は導体パターン５０４ａと導体パターン５０４ｂとを繋ぐように配置される。電力用半導体モジュールは、コンデンサ２０９と導体パターン５０４ａと導体パターン５０４ｂとに囲まれた空間２２０に配置され、封止体２０５とは異なる材料からなる絶縁体としてのアンダーフィル剤を備える。なお、上述したアンダーフィル剤は、たとえば図１０または図１１に示したコンデンサ２０９のコンデンサ本体３０６ａ下に位置する空間に配置されてもよい。この場合、アンダーフィル剤は、たとえばコンデンサ本体３０６ａ下において導体パターン３０３ｂと導体パターン３０３ｃとの間を分離するように配置されてもよい。
封止体２０５により封止してコンデンサ２０９と絶縁層としてのセラミック基板５０４ｃとの間に空隙が生じている状態では、通電時に半導体素子２０４およびコンデンサ２０９から繰り返し発生する熱により、コンデンサ２０９に応力が繰り返し発生する。当該応力の値がコンデンサ２０９の破壊強度以上の場合、コンデンサ２０９に応力が集中して当該コンデンサ２０９が割れる。しかし、図１０および図１１に示すような金属端子付きコンデンサをコンデンサ２０９として適用する事により、コンデンサ本体３０６ａと絶縁層３０４との間の空間を広げる事が可能となる。このため、高粘度の封止体２０５を封入するときに、当該空間での空隙の発生を抑制可能となる。コンデンサ本体３０６ａと絶縁層３０４との間の距離が１．０ｍｍ以上確保できれば、上述した封止体２０５での空隙の発生は大幅に抑制される。このように、図１０および図１１に示したような金属端子付きのコンデンサ２０９を適用する事で、封止体２０５の封止時に発生する空隙を抑制出来ると言う効果を得る事が出来る。なお、コンデンサ２０９の下の空間にアンダーフィル剤を配置してもよい。
特に封止体２０５となる樹脂の流動性が悪いと、コンデンサ２０９の下部の空間にだけ、封止体２０５中の樹脂成分だけが選択的に流れ込み、フィラー成分が当該空間に流れ込まない現象が発生する。この場合、コンデンサ２０９の下部の空間では、フィラー成分が不足することに起因して、局所的に封止体２０５の熱伝導率が低くなり封止体２０５の線膨張係数が大きくなる。この結果、封止後にコンデンサ２０９が割れるという不良が発生することがあった。コンデンサ２０９として上記のように金属端子付きセラミックコンデンサを用いることで、上記のように封止体２０５となるべき樹脂の流動性が低いことに起因する空隙の発生を抑制する、という今までにない効果を得る事ができた。なお、封止体２０５となるエポキシ樹脂の粘度はより小さい方が望ましいが、フィラーの種類およびフィラーの含有量により当該粘度は異なる。そのため、たとえば封止体２０５となる樹脂の粘度は、１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下、といった範囲である事が好ましい。
図１０および図１１に示すような金属端子付きセラミックコンデンサをコンデンサ２０９として電力用半導体モジュールに内蔵する事で、コンデンサ２０９のはんだ付け時およびＣｕからなるベース部材３０５の反り変形により発生する応力を、金属端子３０６ｂにより緩和できる。このため、コンデンサ２０９の割れを抑制するだけでなく、金属端子３０６ｂの先端側に位置するはんだ接合部３０７に発生する応力を緩和すると言う効果が得られる。さらに、通電時に半導体素子２０４およびコンデンサ２０９から発生する熱を、金属端子３０６ｂを伝熱経路として、効率的にベース部材３０５に伝える事が可能になると言う従来には無かった効果が得られる。更に、封止体２０５としてエポキシ樹脂を用いて封止する事で、コンデンサ２０９として金属端子付きセラミックコンデンサを用いる事により得られる上記効果をより顕著なものにできる。
また、図１０に示すように、金属端子付きのコンデンサ２０９の高さＨ１について、当該高さＨ１が高くなるほど金属端子３０６ｂによる配線インダクタンスが大きくなる。そのため、図１０に示すように、配線部材２０６のループ高さＨ２より当該高さＨ１は低い事が好ましい。
＜作用効果＞
上記電力用半導体モジュールにおいて、コンデンサ２０９は、コンデンサ本体３０６ａと、コンデンサ本体３０６ａに接続された金属端子３０６ｂとを含む。金属端子３０６ｂは導体層としての導体パターン３０３ｂ、３０３ｃに接続さている。
このようにすれば、コンデンサ２０９を導体パターン３０３ｂ、３０３ｃに接続するときにはんだ付けなどを実施する際に、当該はんだ付けに伴って発生する熱応力を金属端子３０６ｂで吸収することで、コンデンサ本体３０６ａが当該応力により破損するといった問題の発生を抑制できる。さらに、スナバ回路を構成するコンデンサ２０９が導体パターン３０３ａと同一レイヤにより構成される導体パターン３０３ｂ、３０３ｃに接続されているので、ベース部材３０５とは別の基板を、スナバ回路用に新たに準備する場合より電力用半導体モジュールの構成を簡略化できるとともに、当該導体パターン３０３ｂ、３０３ｃとコンデンサ２０９との接合部の実装が容易なため当該接合部を信頼性高く形成することができる。このため、スナバ回路によりリンギングを抑制できるとともに、コンデンサ２０９と導体パターン３０３ｂ、３０３ｃとの接合部の不良などに起因する問題の発生を抑制できる。
上記電力用半導体モジュールは、少なくとも１つの正極側電力用半導体素子および少なくとも１つの負極側電力用半導体素子のいずれか、すなわち半導体素子２０４に接続された配線部材２０６を備える。図１０に示すように、導体パターン３０３ｂ、３０３ｃから配線部材２０６の頂部までの高さＨ２より、導体パターン３０３ｂ、３０３ｃからコンデンサ２０９の頂部までの高さＨ１が低い。
この場合、コンデンサ本体３０６ａと導体パターン３０３ｂ、３０３ｃとを接続する金属端子３０６ｂの長さが長くなるほど金属端子３０６ｂによるインダクタンスが大きくなるため、コンデンサ２０９の頂部までの高さＨ１を配線部材２０６の頂部までの高さＨ２より低くしておくことで、金属端子３０６ｂの長さが長くなりすぎることを防止できる。この結果、金属端子３０６ｂによるインダクタンスの増大を抑制でき、電力用半導体モジュール全体の配線インダクタンスの増加を抑制できる。このため、リンギング発生時のサージ電圧を抑制できる。
実施の形態３．
図１２は、本発明の実施の形態３に係る電力用半導体モジュールの断面を示す模式図である。図１３は、図１２に示した本発明の実施の形態３に係る電力用半導体モジュールの部分断面を示す模式図である。図１２に示した電力用半導体モジュールは基本的には図８に示した電力用半導体モジュールと同様の構成を備えるが、図１２に示すように、スナバ回路を形成する金属端子付きセラミックコンデンサであるコンデンサ２０９と、抵抗器２１０とを半導体素子２０４と同一レイヤではなく、スナバ回路用基板２３０に搭載している点、およびスナバ回路用基板２３０を電力用半導体モジュールの上側の導体パターン２０３ｊにはんだ２３１により接合している点が異なる。以下、図１２および図１３を用いて説明する。
図１３は電力用半導体モジュールのスナバ回路を形成する金属端子付のコンデンサ２０９と抵抗器２１０との周囲を拡大した部分断面図である。図１２および図１３に示す電力用半導体モジュールでは、コンデンサ２０９および抵抗体２１０がスナバ回路用基板２３０に搭載されている。
スナバ回路用基板２３０は、絶縁基板であるセラミック基板２３０ａと、当該セラミック基板２３０ａの表面上に配置された導体パターン２３０ｃ、２３０ｄ、２３０ｅと、セラミック基板２３０ａの裏面側に配置された導体パターン２３０ｂとを含む。導体パターン２３０ｃ、２３０ｄ、２３０ｅは、互いに間隔を隔ててセラミック基板２３０ａの表面上に配置されている。導体パターン２３０ｃ、２３０ｄ、２３０ｅの配置は任意に決定できるが、たとえばこれらは互いにほぼ平行に延びるように配置されていてもよい。セラミック基板２３０ａの裏面上に配置された導体パターン２３０ｂははんだ２３１により絶縁材２０３ｂ上の導体パターン２０３ｊに接続されている。図１２および図１３に示した構成では、スナバ回路用基板２３０が本実施の形態に係る中間部材の一例に相当する。また、コンデンサ２０９が本実施の形態に係るコンデンサの一例に相当する。また、はんだ２３１が本実施の形態に係る接合材の一例に相当する。なお、スナバ回路用基板２３０において、セラミック基板２３０ａに代えて他の絶縁材料からなる基板を絶縁基板として用いてもよい。たとえば、セラミック基板２３０ａに代えて樹脂製の基板を用いてもよい。
コンデンサ２０９はコンデンサ本体部３０６ａと金属端子３０６ｂとを含む。コンデンサ２０９は導体パターン２３０ｃと導体パターン２３０ｄとを接続する。抵抗体２１０は導体パターン２３０ｄと導体パターン２３０ｅとを接続する。コンデンサ２０９と抵抗体２１０とは直列に接続されている。導体パターン２３０ｅは配線部材２０６により半導体素子２０４などと接続されている。実施の形態２と同様に、コンデンサ２０９として上記のように金属端子付きセラミックコンデンサを用いることで、封止体２０５となるべき樹脂の流動性が低いことに起因する空隙の発生を抑制する、という今までにない効果を得る事ができる。
スナバ回路用基板２３０の上側の導体パターン２３０ｃ、２３０ｄ、２３０ｅには、金属端子付きのコンデンサ２０９と抵抗体２１０とが直列に接続されている。導体パターン２３０ｃは、少なくとも一つの正極側電力用半導体素子である正極側スイッチング素子１０３Ｐおよび正極側還流ダイオード１０４Ｐ、および少なくとも一つの負極側電力用半導体素子である負極側スイッチング素子１０３Ｎおよび負極側還流ダイオード１０４Ｎのいずれか一方である半導体素子２０４が接続されている。
具体的には、セラミック基板２３０ａは任意の絶縁材料からなる基板であるが、たとえば、アルミナ（ＡＬ２Ｏ３）や窒化アルミニウム（ＡｌＮ）や窒化けい素（ＳｉＮ）などからなる基板である。抵抗体２１０は、セラミック基板２３０ａの表面に、抵抗体２１０になる酸化ルテニウム（Ｒｕ２Ｏ）などのペースト材を印刷法などを用いて配置して形成する。また、抵抗体２１０になるペースト材を印刷する手法と同様に、Ａｇペースト材を印刷法などによりセラミック基板２３０ａの表面および裏面に配置してもよい。このように配置されたＡｇペースト材を焼成することにより、上側の導体パターン２３０ｃ、２３０ｄ、２３０ｅおよび下側の導体パターン２３０ｂを得ることができる。
このようにして得られたスナバ回路用基板２３０に、電力用半導体モジュールの製造工程とは異なる工程においてコンデンサ２０９をはんだ付けにより実装することで、スナバ回路基板が得られる。さらに、電力用半導体モジュールの半導体素子２０４を導体パターン２０３ａにはんだ付けする工程において、コンデンサ２０９が実装されたスナバ回路基板を同時に導体パターン２０３ｊに接続する。さらに、スナバ回路基板および半導体素子２０４が実装されたベース絶縁基板２０３に配線部材２０６、ケース２０２などを接続し、半導体素子２０４などを覆うように封止体２０５を形成することで、図１２に示す電力用半導体モジュールが得られる。
上述した電力用半導体モジュールの製造方法の特徴的な構成を要約すれば、上記電力用半導体モジュールの製造方法は、コンデンサとしてのコンデンサ本体３０６ａと抵抗体２１０とが直列に接続された回路であるスナバ回路を備える電力用半導体モジュールの製造方法であって、スナバ回路が形成される中間部材にコンデンサを接続する工程を備える。当該中間部材は、表面を有する絶縁基板の一例としてのセラミック基板２３０ａと、当該セラミック基板２３０ａの表面に形成されたスナバ回路用導体パターンである導体パターン２３０ｂ、２３０ｃ、２３０ｄ、２３０ｅとを含む。上記接続する工程では、コンデンサ本体３０６ａ金属端子３０６ｂを介して導体パターン２３０ｃ、２０３ｄに接続される。上記電力用半導体モジュールの製造方法は、さらに、コンデンサ本体部３０６ａが導電体パターン２３０ｃ、２０３ｄに接続されたセラミック基板２３０ａを、表面を有するベース絶縁基板２０３に設置する工程を備える。ベース絶縁基板２０３の表面上には、少なくとも１つの正極側電力用半導体素子および少なくとも１つの負極側電力用半導体素子である半導体素子２０４と、少なくとも１つの正極側電力用半導体素子および少なくとも１つの負極側電力用半導体素子である半導体素子２０４のいずれか一方が接続される導体パターン２０３ａ、２０３ｈ、２０３ｊと、が配置される。ベース絶縁基板２０３に設置する工程では、セラミック基板２３０がベース絶縁基板２０３の導体パターン２０３ｊに接続される。その後、ケース２０２や配線部材２０６の設置、封止体２０５の形成などの工程を実施することで、図１２に示すようなスナバ回路を内蔵した電力用半導体モジュールが得られる。
また、製品開発において、構成の異なる複数種類の電力用半導体モジュールに対して、スナバ回路用基板２３０をそのまま流用する事が可能となる。したがって、電力用半導体素子２０４の配置や配線部材２０６のレイアウトを変更する場合において、スナバ回路を新たに設計し直す必要がなく、電力用半導体モジュールの設計に要する工数およびコストを低減できる。
図１４は、本発明の実施の形態３の変形例に係る電力用半導体モジュールの部分断面を示す模式図である。図１４に示したスナバ回路用基板２３０を備える電力用半導体モジュールは、基本的には図１２および図１３に示した電力用半導体モジュールと同様の構成を備えるが、スナバ回路用基板２３０の構成が図１２および図１３に示した電力用半導体モジュールと異なっている。すなわち、図１４に示した電力用半導体モジュールでは、スナバ回路用基板２３０において導体パターン２３０ｅから下側の導体パターン２３０ｂに向かってセラミック基板２３０ａを貫通するスルーホール２３２が形成されている。当該スルーホール２３２もしくは当該スルーホール２３２内が導電体で充填されたヴィアにより、導体パターン２３０ｅと導体パターン２３０ｂが接続されている。スナバ回路用基板２３０と電力用半導体モジュールの上側の導体パターン２０３ｊとは、はんだ２３１により接続されている。導体パターン２０３ｊには配線部材２０６を通じて電力用半導体モジュールの上側の導体パターン２０３ａ（図１２参照）へと接続されている。
図１４に示した電力用半導体モジュールでは、図１２および図１３に示した電力用半導体モジュールと同様の効果を得ることができる。さらに、図１４に示した電力用半導体モジュールでは、スルーホール２３２を設ける事で、スナバ回路用基板２３０の上側の導体パターン２３０ｅ上に配線部材２０６を接合するための面積を確保する必要がない。そのため、導体パターン２３０ｅの面積を削減する事が可能となり、スナバ回路用基板２３０を小型化できる。また、スルーホール２３２を抵抗体２１０の近傍に設置することで、スナバ回路に電流が流された際の発熱を電力用半導体モジュールのベース絶縁基板２０３方向に効率的に放熱する事ができる。
図１５は、本発明の実施の形態３の変形例に係る電力用半導体モジュールの部分断面を示す模式図である。図１５は、図１３に対応している。図１５に開示された電力用半導体モジュールは、基本的には図１３に開示された電力用半導体モジュールと同様の構成を備えるが、図１３に開示された金属端子付きのコンデンサ２０９ではなく、金属端子が設置されていないセラミックコンデンサであるコンデンサ２０９を備える点が図１３に示した電力用半導体モジュールと異なっている。セラミックコンデンサと線膨張係数が近いセラミック基板２３０ａ上にコンデンサ２０９を実装することで、コンデンサ２０９のはんだ接合部２１１に生じる応力が少なくなる。このため、コンデンサ２０９の接合信頼性を向上することが可能となる。したがって、図１３に示すようにコンデンサ２０９に金属端子３０６ｂを設置しなくても、電力半導体モジュールに求められる信頼性を確保する事ができる。なお、本実施の形態では絶縁体であるセラミックを支持体とするセラミック基板２３０ａについて記載したが、プリント基板のような樹脂を支持体とした回路基板にスナバ回路を形成した構造であっても、エポキシ樹脂などによる封止体２０５により封止している事で、プリント基板のはんだ接合部２１１に発生する応力を小さく出来る。そのため、このような構成によっても電力用半導体モジュールに求められる信頼性を確保する事が可能である。
図１６は、本発明の実施の形態３の変形例に係る電力用半導体モジュールの部分断面を示す模式図である。図１６は、図１４に対応している。図１６に開示された電力用半導体モジュールは、基本的には図１４に開示された電力用半導体モジュールと同様の構成を備えるが、図１４に開示された金属端子付きのコンデンサ２０９ではなく、金属端子が設置されていないセラミックコンデンサであるコンデンサ２０９を備える点が図１４に示した電力用半導体モジュールと異なっている。このような構成によっても、図１４に開示された電力用半導体モジュールと同様の効果を得ることができる。さらに、図１５に示した電力用半導体モジュールと同様の効果も得られる。すなわち、セラミックコンデンサと線膨張係数が近いセラミック基板２３０ａ上にコンデンサ２０９を実装することで、コンデンサ２０９のはんだ接合部２１１に生じる応力が少なくなる。このため、コンデンサ２０９の接合信頼性を向上することが可能となる。
なお、上述した図１２〜図１６に示した電力用半導体モジュールにおいて、上述した実施の形態１または実施の形態２において説明した特徴を追加してもよい。たとえば、図１２〜図１４に示した電力用半導体モジュールにて、コンデンサ本体３０６ｂ下に位置する領域であって導体パターン２３０ｃ、２３０ｄの表面に、図１１に示したようなはんだ規制部３０８を形成してもよい。絶縁体としてのはんだ規制部３０８は、封止体２０５とは異なる材料により構成されてもよい。また、図１５および図１６に示した電力用半導体モジュールにて、コンデンサ２０９下に位置する領域であって導体パターン２３０ｃ、２３０ｄの表面に、図５に示しソルダーレジスト５０３ｂを形成してもよい。絶縁体としてのソルダーレジスト５０３ｂに代えて、他の絶縁体を当該位置に配置してもよい。
実施の形態４．
図１７は、本発明の実施の形態４に係る電力用半導体モジュールのコンデンサの部分断面および接続部の上面を示す模式図である。図１７に示した電力用半導体モジュールは、基本的には実施の形態２に係る電力用半導体モジュールと同様の構成を備えるが、図１７に示すようにコンデンサ２０９の金属端子３０６ｂにおいて導体パターン４０４と接続される接続部４０１ｃの構成が異なっている。以下、説明する。なお、図１７の上側の図はコンデンサおよび接続部の部分断面を示し、下側の図は接続部の上面図を示す。
図１７に示すように、金属端子付きセラミックコンデンサであるコンデンサ２０９（図２参照）は、コンデンサ本体３０６ａと、金属端子３０６ｂとを主に含む。金属端子３０６ｂの先端には、導体パターン４０４との接続部４０１ｃが形成されている。金属端子３０６ｂは、接続部４０１ｃに連なりコンデンサ本体３０６ａに接続される本体側部４０１ｂを有する。本体側部４０１ｂの延在する方向に対して、接続部４０１ｃの延在する方向は交差している。本体側部４０１ｂと接続部４０１ｃの交差する角度は好ましくは８０°以上１００°以下であり、８５°以上９５°以下でもよく、９０°でもよい。
接続部４０１ｃには、はんだ接合部４０２のはんだ厚Ｔ１を確保するために凸部４０１ｄが設けられている。凸部４０１ｄは、図１７に示すように、たとえば接続部４０１ｃの一部を凸状に塑性変形させた部分である。凸部４０１ｄは、接続部４０１ｃの表面に導電体または絶縁体など任意の材料を凸状に配置して形成してもよい。なお、はんだ接合部４０２の形状を安定化するため、導体パターン４０４の表面上にはソルダーレジスト４０３が印刷されている。複数のソルダーレジスト４０３は、はんだ接合部４０２の外周を規定するため、接続部４０１ｃが配置された領域を挟むように配置されている。
金属端子３０６ｂの接続部４０１ｃにおける凸部４０１ｄは、コンデンサ本体３０６ａに金属端子３０６ｂを接続する前であって、金属端子３０６ｂがリードフレーム状態においてプレスにより形成してもよい。
図１８〜図２３は、本発明の実施の形態４の変形例に係る電力用半導体モジュールのコンデンサの接続部の上面を示す模式図であって、接続部４０１ｃの構成の変形例を示している。図１８に示すように、凸部４０１ｄは金属端子３０６ｂの接続部４０１ｃにおいて中央からずれた位置に配置されていてもよい。また、図１９に示すように、接続部４０１ｃに複数の凸部４０１ｄ、たとえば２つの凸部４０１ｄを配置してもよい。あるいは、図２０に示すように、接続部４０１ｃに３つの凸部４０１ｄを配置してもよい。接続部４０１ｄに配置される凸部４０１ｄの数は、４つ以上でもよい。このように複数の凸部４０１ｄを設けている方が、コンデンサ２０９の導体パターン４０４に対する傾きの発生を確実に抑制できる。凸部４０１ｄの高さは、はんだ接合部４０２の接合信頼性が十分に確保出来る厚さＴ１が確保出来れば良く、たとえば当該凸部４０１ｄの高さ（厚さＴ１）を５０μｍ以上３００μｍ以下とすることができる。
また、図１７に示した凸部４０１ｄは、接続部４０１ｃを突起状に塑性変形させて形成されていたが、図２１に示すように、凸部４０１ｄの先端部に貫通孔が形成されていてもよい。図２１に示した接続部４０１ｃの凸部４０１ｄは、たとえば接続部４０１ｃに対するプレス加工時に凸部４０１ｄとなるべき部分の一部を打ち抜いて貫通孔を形成している。このとき、当該プレス加工時の打抜き方向を、金属端子３０６ｂにおいてコンデンサ本体３０６ａが接続される搭載面側から、導体パターン４０４に接する面側に向かう方向としてもよい。このようにすれば、打抜き時の返しが導体パターン４０４に接する面側に生じることで、当該返しが凸部４０１ｄとなる。この際に打抜き時の返しの高さは同様に３０μｍ以上３００μｍ以下としてもよい。また、貫通孔の数も一つ以上であれば良く、当該貫通孔が形成された凸部４０１ｄを複数個設けてある事が望ましい。この場合、貫通孔にはんだが濡れ広がる事で、金属端子３０６ｂとはんだとの接合面積が従来に比較して増加する。この結果、金属端子３０６ｂと導体パターン４０４との接合強度が向上するだけでなく、接合信頼性を向上させる事ができる。
上述のように、金属端子付きセラミックコンデンサであるコンデンサ２０９と導体パターン４０４との接合部であるはんだ接合部４０２のはんだ厚を確保する事で、当該はんだ接合部４０２の接合信頼性を向上させる事が出来る。そこで、図２２に示すように、金属端子３０６ｂの先端側に位置する接続部４０１ｃと、本体側部４０１ｂとのなす角度θ２が鋭角であってもよい。この場合、接続部４０１ｃと導体パターン４０４の表面とが、接続部４０１ｃと本体側部４０１ｂとの連結部側でなす角度θ１も０°越えとなる。このように接続部４０１ｃが導体パターン４０４の表面に対して傾斜した状態となることで、はんだ接合部４０２を構成するはんだの厚みを厚くすることができる。また、接続部４０１ｃにはんだ４０２がどこまで濡れあがっているかを外観目視検査にて判断が容易になるという効果が得られる。
また、図２３に示すように、金属端子３０６ｂの先端側に位置する接続部４０１ｃと、本体側部４０１ｂとのなす角度θ２が鈍角であってもよい。この場合、接続部４０１ｃと導体パターン４０４の表面とが、接続部４０１ｃの先端側でなす角度θ３も０°越えとなる。このように接続部４０１ｃが導体パターン４０４の表面に対して傾斜した状態となることで、図２２に示した構成と同様に、はんだ接合部４０２を構成するはんだの厚みを厚くすることができる。また、接続部４０１ｃにはんだ４０２がどこまで濡れあがっているかを外観目視検査にて判断が容易になるという効果が得られる。
＜作用効果＞
ここで、上述したコンデンサ２０９のはんだ付けについて従来のプリント基板上へのはんだ付けを想定すると、以下のようなプロセスが考えられる。すなわち、フラックスを含有したはんだペーストを導体パターン４０４上に印刷した上に、コンデンサ２０９を載置して加熱することではんだ付けする。このようにすれば、金属端子３０６ｂの接続部４０１ｃ下にはんだが濡れ広がる事が出来る。しかし、コンデンサ２０９の自重により濡れ拡がったはんだが接続部４０１ｃの下から押し出されて、接続部４０１ｃ下のはんだ厚を十分に確保する事が難しかった。また、コンデンサ２０９の近傍に矩形状もしくは球状のはんだ材を載置してはんだ付けする際は、溶融したはんだ材が濡れ広がる事で金属端子３０６ｂの接続部４０１ｃ下にはんだ材が濡れ広がらねばならない。この場合も、十分な接合信頼性を得るための接続部４０１ｃ下のはんだ厚を確保する事が困難であった。そこで図１７〜図２１に示すように金属端子３０６ｂの接続部４０１ｃにおける下面（裏面）に凸部４０１ｄを設ける事で、金属端子３０６ｂ下のはんだの厚みを十分に確保する事を可能にした。
すなわち、上記電力用半導体モジュールにおいて、金属端子３０６ｂは、導体パターン４０４と接続される接続部４０１ｃを含む。接続部４０１ｃの一部には導体パターン４０４側に向かって突出した形状である凸部４０１ｄが形成される。電力用半導体モジュールは、接続部４０１ｃの一部以外の部分と導体パターン４０４との間に配置された導電性の接合部材としてのはんだを含むはんだ接合部４０２を備える。
この場合、接続部４０１ｃの一部に凸部４０１ｄが形成されているため、当該凸部４０１ｄの突出高さだけ接合部材としてのはんだの厚みを確保することができる。この結果、はんだにより接続部４０１ｃと導体パターン４０４とが接続された接合構造の信頼性を向上させることができる。
上記電力用半導体モジュールにおいて、図２１に示すように凸部４０１ｄには貫通孔４０１ｅが形成されていてもよい。この場合、金属端子３０６ｂの接続部４０１ｃに貫通孔４０１ｅを形成するときに当該接続部４０１ｃの一部を塑性変形させることで、凸部４０１ｄを容易に形成できる。また、貫通孔４０１ｅの内部にも接合部材としてのはんだを配置することができるので、当該はんだと接続部４０１ｃとの接触面積を大きくでき、接合構造の信頼性をより高めることができる。
上記電力用半導体モジュールにおいて、金属端子３０６ｂは、接続部４０１ｃと本体側部４０１ｂとを含む。接続部４０１ｃは、導体パターン４０４と接続される。本体側部４０１ｂは、接続部４０１ｃに連なりコンデンサ本体３０６ａに接続される。本体側部４０１ｂの延在方向に対して接続部４０１ｃの延在方向は交差している。図２２に示すように本体側部４０１ｂの延在方向と接続部４０１ｃの延在方向とのなす角度θ２は鋭角である。
上記電力用半導体モジュールにおいて、金属端子３０６ｂは、接続部４０１ｃと本体側部４０１ｂとを含む。接続部４０１ｃは導体パターン４０４と接続される。本体側部４０１ｂは、接続部４０１ｃに連なりコンデンサ本体３０６ａに接続される。本体側部４０１ｂの延在方向に対して接続部４０１ｃの延在方向は交差している。図２３に示すように本体側部４０１ｂの延在方向と接続部４０１ｃの延在方向とのなす角度θ２は鈍角である。
この場合、導体パターン４０４の表面に対してほぼ垂直な方向に本体側部４０１ｂの延在方向が沿うように、コンデンサ２０９を導体パターン４０４と接続すれば、接続部４０１ｃは導体パターン４０４の表面に対して傾斜した状態となる。このため、導体パターン４０４と接続部４０１ｃとの間に接合部材としてはんだを配置するときに、当該はんだの厚さを十分に確保できる。このため、はんだにより接続部４０１ｃと導体パターン４０４とが接続された接合構造の信頼性を向上させることができる。
本開示に従った電子部品としてのコンデンサ２０９は、セラミック電子部品本体としてのコンデンサ本体３０６ａと、金属端子３０６ｂとを備える。コンデンサ本体３０６ａは、互いに対向する２つの端面を有し、２つの端面上に形成された外部電極を含む。金属端子３０６ｂは、外部電極に接続される。金属端子３０６ｂは、外部の導体層としての導体パターン４０４と接続されるべき接続部４０１ｃを含む。図１７〜図２１に示すように、接続部４０１ｃの一部には凸部４０１ｄが形成されている。
このようにすれば、接続部４０１ｃの一部に凸部４０１ｄが形成されているため、導体パターン４０４と接続部４０１ｃとを接合部材であるはんだを介して接続する場合に、当該凸部４０１ｄの突出高さだけはんだの厚みを確保することができる。この結果、はんだにより接続部４０１ｃと導体パターン４０４とが接続された接合構造の信頼性を向上させることができる。
上記電子部品において、図２１に示すように凸部４０１ｄには貫通孔４０１ｅが形成されていてもよい。この場合、金属端子３０６ｂの接続部４０１ｃに貫通孔４０１ｅを形成するときに当該接続部４０１ｃの一部を塑性変形させることで、凸部４０１ｄを容易に形成できる。また、貫通孔４０１ｅの内部にもはんだを配置することができるので、当該はんだと接続部４０１ｃとの接触面積を大きくでき、接合構造の信頼性をより高めることができる。
本開示に従った電子部品は、セラミック電子部品本体としてのコンデンサ本体３０６ａと、金属端子３０６ｂとを備える。コンデンサ本体３０６ａは、互いに対向する２つの端面を有し、２つの端面上に形成された外部電極を含む。金属端子３０６ｂは、外部電極に接続される。金属端子３０６ｂは、外部の導体層としての導体パターン４０４と接続されるべき接続部４０１ｃと、接続部４０１ｃに連なりコンデンサ本体３０６ａに接続される本体側部４０１ｂとを含む。本体側部４０１ｂの延在方向に対して接続部４０１ｃの延在方向は交差している。図２２に示すように本体側部４０１ｂの延在方向と接続部４０１ｃの延在方向とのなす角度θ２は鋭角である。
本開示に従った電子部品は、セラミック電子部品本体としてのコンデンサ本体３０６ａと、金属端子３０６ｂとを備える。コンデンサ本体３０６ａは、互いに対向する２つの端面を有し、２つの端面上に形成された外部電極を含む。金属端子３０６ｂは、外部電極に接続される。金属端子３０６ｂは、外部の導体層としての導体パターン４０４と接続されるべき接続部４０１ｃと、接続部４０１ｃに連なりコンデンサ本体３０６ａに接続される本体側部４０１ｂとを含む。本体側部４０１ｂの延在方向に対して接続部４０１ｃの延在方向は交差している。図２３に示すように本体側部４０１ｂの延在方向と接続部４０１ｃの延在方向とのなす角度θ２は鈍角である。
この場合、導体パターン４０４の表面に対してほぼ垂直な方向に本体側部４０１ｂの延在方向が沿うように、電子部品を導体パターン４０４と接続すれば、接続部４０１ｃは導体パターン４０４の表面に対して傾斜した状態となる。このため、導体パターン４０４と接続部４０１ｃとの間に接合部材としてのはんだを配置するときに、当該はんだの厚さを十分に確保できる。このため、はんだにより接続部４０１ｃと導体パターン４０４とが接続された接合構造の信頼性を向上させることができる。
本開示に従った電力用半導体モジュールは、図１および図２に示すように少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１０３Ｐおよび正極側還流ダイオード１０４Ｐと、少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１０３Ｎおよび負極側還流ダイオード１０４Ｎと、導体パターンと、上記電子部品としてのコンデンサ２０９とを備える。導体パターンには、少なくとも１つの正極側電力用半導体素子および少なくとも１つの負極側電力用半導体素子のいずれか一方が電気的に接続される。コンデンサ２０９は、導体パターンと電気的に接続される。
このようにすれば、電子部品としてのコンデンサ２０９の接続部４０１ｃと、導体パターンと電気的につながった導体層である導体パターン４０４との接合構造において、はんだなどの接合部材の厚さを十分に確保できる。この結果、接合構造の信頼性が向上した、長寿命化が可能な電力用半導体モジュールを得ることができる。
上記電力用半導体モジュールは、封止体２０５（図２参照）を備える。封止体２０５は、少なくとも１つの正極側電力用半導体素子と少なくとも１つの負極側電力用半導体素子とに対応する半導体素子２０４、および電子部品としてのコンデンサ２０９を封止する。封止体はエポキシ樹脂を含む。
この場合、封止体２０５としてエポキシ樹脂を用いるため、コンデンサ２０９が接続された導体パターン４０４など電子部品近傍の構造の変形を封止体により抑制できる。このため、当該コンデンサ２０９近傍における上記変形に起因する応力の発生を抑制できる。
上記電力用半導体モジュールは、導体層としての導体パターン４０４を備える。導体パターン４０４は、半導体素子２０４が搭載された導体パターンと同一レイヤにより構成される。電子部品としてのコンデンサ２０９は導体パターン４０４に接続されている。
この場合、電子部品としてのコンデンサ２０９が、導体パターンと同一レイヤにより構成される導体パターン４０４に接続されているので、導体パターンなどが形成された基板とは別の基板を、電子部品としてのコンデンサ２０９を実装するために用いる場合より、電力用半導体モジュールの構成を簡略化できるとともに、当該導体パターン４０４と電子部品としてのコンデンサ２０９との接合部の実装が容易なため当該接合部を信頼性高く形成することができる。
また、上記電力用半導体モジュールにおいて、コンデンサ本体３０６ａ下に位置する空間にアンダーフィル剤が配置されていてもよい。アンダーフィル剤は封止体２０５とは異なる材料から構成されていてもよい。
上述した各実施の形態に係る電力用半導体モジュールの特徴的な構成を要約すれば、電力用半導体モジュールは、少なくとも１つの半導体素子２０４と、導体パターン２０３ａ、２０３ｅ、２０３ｆ、２０３ｊ、と、少なくとも１つのスナバ回路１０６と、封止体２１５と、中間部材としてのスナバ回路用基板２３０（図１２参照）または金属端子３０６ｂ（図８参照）と、接合材としてのはんだ２３１（図１２参照）またははんだ接合部２１１（図８参照）とを備える。半導体素子２０４の一例としては、たとえば少なくとも１つの正極側電力用半導体素子である正極側スイッチング素子１０３Ｐおよび正極側還流ダイオード１０４Ｐと、少なくとも１つの負極側電力用半導体素子である負極側スイッチング素子１０３Ｎおよび負極側還流ダイオード１０４Ｎとが挙げられる。導体パターン２０３ａには、少なくとも１つの半導体素子２０４が接続される。少なくとも１つのスナバ回路１０６は、導体パターン２０３ｊ（図１２参照）または導体パターン２０３ｄ（図８参照）と電気的に接続される。少なくとも１つのスナバ回路１０６は、コンデンサとしての図１２のコンデンサ２０９または図８のコンデンサ本体３０６ａと抵抗体２１０とが直列に接続された回路である。封止体２０５は、少なくとも１つの半導体素子２０４、導体パターン２０３ａ、２０３ｅ、２０３ｆ、２０３ｊ、コンデンサとしての図１２のコンデンサ２０９または図８のコンデンサ本体３０６ｂおよび抵抗体２１０を封止する。中間部材としてのスナバ回路用基板２３０（図１２参照）または金属端子３０６ｂ（図８参照）はコンデンサとしての図１２のコンデンサ２０９または図８のコンデンサ本体３０６ｂと接続される。接合材としてのはんだ２３１（図１２参照）またははんだ接合部２１１（図８参照）は、当該部材を導体パターン２０３ｊ、２０３ｅ、２０３ｆに接続する。
上記電力用半導体モジュールにおいて、少なくとも１つのスナバ回路１０６は、図３および図４に示すように、少なくとも１つの追加コンデンサとしてのコンデンサ２０９ｂと並列抵抗体としての抵抗体２３３ａ、２３３ｂとを含んでもよい。少なくとの１つの追加コンデンサ２０９ｂは、上記コンデンサ２０９ａおよび抵抗体２１０と直列に接続されてもよい。並列抵抗体としての抵抗体２３３ａ、２３３ｂは、コンデンサ２０９ａおよび少なくとも１つの追加コンデンサ２０９ｂのそれぞれと並列に接続されてもよい。
上記電力用半導体モジュールにおいて、図１２に示すように、中間部材は、絶縁基板としてのセラミック基板２３０ａと、スナバ回路用導体パターンとしての導体パターン２３０ｃ〜２３０ｅとを含んでもよい。セラミック基板２３０ａは表面を有する。導体パターン２３０ｃ〜２３０ｅは、セラミック基板２３０ａの表面に形成されてもよい。コンデンサ２０９はスナバ導体パターン２３０ｃ、２３０ｄに接続されてもよい。
上記電力用半導体モジュールにおいて、スナバ回路用導体パターンは、第１導体パターンとしての導体パターン２３０ｃと、第２導体パターンとしての導体パターン２３０ｄとを含んでもよい。導体パターン２３０ｄは、導体パターン２３０ｃと間隔を隔てて配置される。コンデンサ２０９は導体パターン２３０ｃと導体パターン２３０ｄとを繋ぐように配置されてもよい。電力用半導体モジュールは、絶縁体としてのアンダーフィル剤を備えてもよい。絶縁体は、コンデンサ２０９と導体パターン２３０ｃと導体パターン２３０ｄとに囲まれた空間２２０に配置され、封止体２０５とは異なる材料からなっていてもよい。
図１５および図１６に示す上記電力用半導体モジュールにおいて、コンデンサ２０９は、図５に示すように、コンデンサ本体５０１ａと、当該コンデンサ本体５０１ａの表面に形成された外部電極５０１ｂとを含んでもよい。外部電極５０１ｂはスナバ回路用導体パターンとしての導体パターン２３０ｃ、２３０ｄに接続されてもよい。
図１２〜図１４に示した上記電力用半導体モジュールにおいて、コンデンサ２０９は、コンデンサ本体３０６ａと、当該コンデンサ本体３０６ａに接続された金属端子３０６ｂとを含んでもよい。金属端子３０６ｂはスナバ回路用導体パターンとしての導体パターン２３０ｃ、２３０ｄに接続されてもよい。
上記電力用半導体モジュールにおいて、中間部材は、図８などに示すようにコンデンサとしてのコンデンサ本体３０６ａに接続された金属端子３０６ｂを含んでもよい。金属端子３０６ｂは導体パターン２０３ｅ、２０３ｆに接合材としてのはんだ接合部２１１により接続されてもよい。
上記電力用半導体モジュールにおいて、導体パターンは、図１１に示すように、第１導体パターンとしての導体パターン３０３ｂと、第２導体パターンとしての導体パターン３０３ｃとを含んでもよい。導体パターン３０３ｃは、導体パターン３０３ｂと間隔を隔てて配置されてもよい。コンデンサ２０９は導体パターン３０３ｂと導体パターン３０３ｃとを繋ぐように配置されてもよい。電力用半導体モジュールは、絶縁体としてのアンダーフィル剤を備えてもよい。アンダーフィル剤は、コンデンサ２０９と導体パターン３０３ｂと導体パターン３０３ｃとに囲まれた空間に配置され、封止体２０５とは異なる材料からなっていてもよい。
上記電力用半導体モジュールにおいて、図１７〜図２１に示すように、金属端子４０１ｂは、導体パターン４０４と接続される接続部４０１ｃを含んでもよい。接続部４０１ｃの一部には導体パターン４０４側に向かって突出した形状である凸部４０１ｄが形成されてもよい。接合材としてのはんだ接合部４０２は、接続部４０１ｃの一部以外の部分と導体パターン４０４との間に配置された導電性の材料であってもよい。
上記電力用半導体モジュールにおいて、図２１に示すように凸部４０１ｄには貫通孔４０１ｅが形成されてもよい。
上記電力用半導体モジュールにおいて、金属端子は、図２２または図２３に示すように、導体パターン４０４と接続される接続部４０１ｃと、当該接続部４０１ｃに連なりコンデンサとしてのコンデンサ本体３０６ａに接続される本体側部４０１ｂとを含んでもよい。本体側部４０１ｂの延在方向に対して接続部４０１ｃの延在方向は交差していてもよい。図２２に示すように、本体側部４０１ｂの延在方向と接続部４０１ｃの延在方向とのなす角度θ２は鋭角であってもよい。あるいは、図２３に示すように、本体側部４０１ｂの延在方向と接続部４０１ｃの延在方向とのなす角度θ２は鈍角であってもよい。また、当該角度θ２は直角でもよい。
上記電力用半導体モジュールは、配線部材２０６をさらに備えてもよい。配線部材２０６は、少なくとも１つの正極側電力用半導体素子および少なくとも１つの負極側電力用半導体素子のいずれかである少なくとも１つの半導体素子２０４に接続されてもよい。図１０に示すように、導体パターン３０３ｂから配線部材２０６の頂部までの高さＨ２より、導体パターン３０３ｃからコンデンサ２０９の頂部までの高さＨ１が低くてもよい。
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態および実施例に限定されるものではない。本発明の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
本開示は、実装時の接合品質が安定化可能なセラミック電子部品とこのセラミック電子部品を実装し、ＩＧＢＴやＭＯＳＦＥＴ等をスイッチング素子とする電力用半導体モジュールに有利に適用される。
３０ 電源、１０１ 電力用半導体モジュール、１０２ モーター、１０３Ｎ 負極側スイッチング素子、１０３Ｐ 正極側スイッチング素子、１０４Ｎ 負極側還流ダイオード、１０４Ｐ 正極側還流ダイオード、１０５ａ〜１０５ｃ レグ、１０６ スナバ回路、２０１ ベース板、２０２ ケース、２０３ ベース絶縁基板、２０３ａ，２０３ｃ，２０３ｄ，２０３ｅ，２０３ｆ，２０３ｇ，２０３ｈ，２０３ｊ，２３０ｂ，２３０ｃ，２３０ｄ，２３０ｅ，２３０ｆ，３０３ａ，３０３ｂ，３０３ｃ，４０４，５０４ａ，５０４ｂ，５０４ｄ，５０４ｅ 導体パターン、２０３ｂ 絶縁材、２０３ｉ 導体層、２０４ 半導体素子、２０４ａ スイッチング素子、２０４ｂ 還流ダイオード、２０５ 封止体、２０６ 配線部材、２０７ｂ，５０８ はんだ、２０８ 端子、２０９ コンデンサ、２１０ 抵抗体、２１１，３０７，４０２ はんだ接合部、２１５ 上部封止体、２２０ 空間、２３２ スルーホール、３０２ ダイボンド材、３０４ 絶縁層、３０５ ベース部材、３０６ａ，３０６ｂ，５０１ａ コンデンサ本体、３０６ｂ 金属端子、３０６ｃ，４０１ｃ，４０１ｄ 接続部、３０８ はんだ規制部、４０１ｂ 本体側部、４０１ｄ 凸部、４０１ｅ 貫通孔、４０３，５０３ａ，５０３ｂ ソルダーレジスト、５０１ａ コンデンサ本体部、５０１ｂ 外部電極、２３０ａ，５０４ｃ セラミック基板、５０６ａ 抵抗膜、５０６ｂ セラミック板、５０６ｃ ボンディングパッド、５０７ 配線材。

Claims (23)

  1. 少なくとも１つの半導体素子と、
    前記少なくとも１つの半導体素子が接続される導体パターンと、
    前記導体パターンと電気的に接続される少なくとも１つのスナバ回路とを備え、
    前記少なくとも１つのスナバ回路は、コンデンサと抵抗体とが直列に接続された回路であり、さらに、
    前記少なくとも１つの半導体素子、前記導体パターン、前記コンデンサおよび前記抵抗体を封止する封止体と、
    前記コンデンサと接続される中間部材と、
    前記中間部材を前記導体パターンに接続する接合材とを備える、電力用半導体モジュール。
  2. 前記少なくとも１つのスナバ回路は、
    前記コンデンサおよび前記抵抗体と直列に接続された少なくとも１つの追加コンデンサと、
    前記コンデンサおよび前記少なくとも１つの追加コンデンサのそれぞれと並列に接続された並列抵抗体とを含む、請求項１に記載の電力用半導体モジュール。
  3. 前記中間部材は、
    表面を有する絶縁基板と、
    前記絶縁基板の前記表面に形成されたスナバ回路用導体パターンとを含み、
    前記コンデンサは前記スナバ回路用導体パターンに接続されている、請求項１または２に記載の電力用半導体モジュール。
  4. 前記スナバ回路用導体パターンは、第１導体パターンと、前記第１導体パターンと間隔を隔てて配置された第２導体パターンとを含み、
    前記コンデンサは前記第１導体パターンと前記第２導体パターンとを繋ぐように配置され、
    前記コンデンサと前記第１導体パターンと前記第２導体パターンとに囲まれた空間に配置され、前記封止体とは異なる材料からなる絶縁体を備える、請求項３に記載の電力用半導体モジュール。
  5. 前記コンデンサは、
    コンデンサ本体部と、
    前記コンデンサ本体部の表面に形成された外部電極とを含み、
    前記外部電極は前記スナバ回路用導体パターンに接続されている、請求項３または４に記載の電力用半導体モジュール。
  6. 前記コンデンサは、
    コンデンサ本体と、
    前記コンデンサ本体に接続された金属端子とを含み、
    前記金属端子は前記スナバ回路用導体パターンに接続さている、請求項３または４に記載の電力用半導体モジュール。
  7. 前記中間部材は、前記コンデンサに接続された金属端子を含み、
    前記金属端子は前記導体パターンに前記接合材により接続されている、請求項１または２に記載の電力用半導体モジュール。
  8. 前記導体パターンは、第１導体パターンと、前記第１導体パターンと間隔を隔てて配置された第２導体パターンとを含み、
    前記コンデンサは前記第１導体パターンと前記第２導体パターンとを繋ぐように配置され、
    前記コンデンサと前記第１導体パターンと前記第２導体パターンとに囲まれた空間に配置され、前記封止体とは異なる材料からなる絶縁体を備える、請求項７に記載の電力用半導体モジュール。
  9. 前記金属端子は、前記導体パターンと接続される接続部を含み、
    前記接続部の一部には前記導体パターン側に向かって突出した形状である凸部が形成され、
    前記接合材は、前記接続部の前記一部以外の部分と前記導体パターンとの間に配置された導電性の材料である、請求項７または８に記載の電力用半導体モジュール。
  10. 前記凸部には貫通孔が形成されている、請求項９に記載の電力用半導体モジュール。
  11. 前記金属端子は、前記導体パターンと接続される接続部と、前記接続部に連なり前記コンデンサに接続される本体側部とを含み、
    前記本体側部の延在方向に対して前記接続部の延在方向は交差しており、
    前記本体側部の延在方向と前記接続部の延在方向とのなす角度は鋭角である、請求項７または８に記載の電力用半導体モジュール。
  12. 前記金属端子は、前記導体パターンと接続される接続部と、前記接続部に連なり前記コンデンサに接続される本体側部とを含み、
    前記本体側部の延在方向に対して前記接続部の延在方向は交差しており、
    前記本体側部の延在方向と前記接続部の延在方向とのなす角度は鈍角である、請求項７または８に記載の電力用半導体モジュール。
  13. 前記封止体は、前記コンデンサが埋設された状態となるように配置されており、
    前記封止体上に配置された上部封止体をさらに備える、請求項１〜１２のいずれか１項に記載の電力用半導体モジュール。
  14. 前記少なくとも１つの半導体素子に接続された配線部材をさらに備え、
    前記導体パターンから前記配線部材の頂部までの高さより、前記導体パターンから前記コンデンサの頂部までの高さが低い、請求項１〜１３のいずれか１項に記載の電力用半導体モジュール。
  15. 互いに対向する２つの端面を有し、前記２つの端面上に形成された外部電極を含むセラミック電子部品本体と、
    前記外部電極に接続された金属端子とを備え、
    前記金属端子は、外部の導体層と接続されるべき接続部を含み、
    前記接続部の一部には凸部が形成されている、電子部品。
  16. 前記凸部には貫通孔が形成されている、請求項１５に記載の電子部品。
  17. 互いに対向する２つの端面を有し、前記２つの端面上に形成された外部電極を含むセラミック電子部品本体と、
    前記外部電極に接続された金属端子とを備え、
    前記金属端子は、外部の導体層と接続されるべき接続部と、前記接続部に連なり前記セラミック電子部品本体に接続される本体側部とを含み、
    前記本体側部の延在方向に対して前記接続部の延在方向は交差しており、
    前記本体側部の延在方向と前記接続部の延在方向とのなす角度は鋭角である、電子部品。
  18. 互いに対向する２つの端面を有し、前記２つの端面上に形成された外部電極を含むセラミック電子部品本体と、
    前記外部電極に接続された金属端子とを備え、
    前記金属端子は、外部の導体層と接続されるべき接続部と、前記接続部に連なり前記セラミック電子部品本体に接続される本体側部とを含み、
    前記本体側部の延在方向に対して前記接続部の延在方向は交差しており、
    前記本体側部の延在方向と前記接続部の延在方向とのなす角度は鈍角である、電子部品。
  19. 少なくとも１つの半導体素子と、
    前記少なくとも１つの半導体素子が接続される導体パターンと、
    前記導体パターンと電気的に接続された、請求項１５〜１８のいずれか１項に記載の電子部品とを備える電力用半導体モジュール。
  20. 前記少なくとも１つの半導体素子、前記導体パターン、および前記電子部品を封止する封止体を備える、請求項１９に記載の電力用半導体モジュール。
  21. 前記少なくとも１つの半導体素子は、ワイドバンドギャップ半導体からなる、請求項１〜１４、１９、２０のいずれか１項に記載の電力用半導体モジュール。
  22. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム、ダイヤモンド、酸化ガリウムからなる群から選択される１つである、請求項２１に記載の電力用半導体モジュール。
  23. コンデンサと抵抗体とが直列に接続された回路であるスナバ回路を備える電力用半導体モジュールの製造方法であって、
    前記スナバ回路が形成される中間部材に前記コンデンサを接続する工程を備え、
    前記中間部材は、表面を有する絶縁基板と、
    前記絶縁基板の前記表面に形成されたスナバ回路用導体パターンとを含み、
    前記接続する工程では、前記コンデンサが前記スナバ回路用導体パターンに接続され、さらに、
    前記コンデンサが前記スナバ回路用導体パターンに接続された前記絶縁基板を、表面を有するベース絶縁基板に設置する工程を備え、
    前記ベース絶縁基板の前記表面上には、
    少なくとも１つの半導体素子と、
    前記少なくとも１つの半導体素子が接続される導体パターンと、が配置され、
    前記ベース絶縁基板に設置する工程では、前記絶縁基板が前記ベース絶縁基板の前記導体パターンに接続される、電力用半導体モジュールの製造方法。
JP2019513697A 2017-04-21 2018-04-20 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 Active JP6755386B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017084625 2017-04-21
JP2017084625 2017-04-21
PCT/JP2018/016263 WO2018194153A1 (ja) 2017-04-21 2018-04-20 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018194153A1 true JPWO2018194153A1 (ja) 2019-11-14
JP6755386B2 JP6755386B2 (ja) 2020-09-16

Family

ID=63855855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019513697A Active JP6755386B2 (ja) 2017-04-21 2018-04-20 電力用半導体モジュールおよび電力用半導体モジュールの製造方法

Country Status (3)

Country Link
JP (1) JP6755386B2 (ja)
CN (1) CN110494977B (ja)
WO (1) WO2018194153A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062042A (ja) * 2017-09-26 2019-04-18 太陽誘電株式会社 金属端子付き電子部品および電子部品実装回路基板
CN111788769B (zh) * 2018-02-20 2023-12-12 三菱电机株式会社 电力用半导体模块以及使用该电力用半导体模块的电力变换装置
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
WO2020241517A1 (ja) 2019-05-29 2020-12-03 三菱電機株式会社 分圧装置
JP7419781B2 (ja) 2019-12-10 2024-01-23 富士電機株式会社 半導体モジュール
JP7301009B2 (ja) * 2020-02-10 2023-06-30 三菱電機株式会社 半導体装置、および半導体装置の製造方法
WO2021229837A1 (ja) * 2020-05-12 2021-11-18 住友電気工業株式会社 半導体装置
JP7459672B2 (ja) 2020-06-10 2024-04-02 住友電気工業株式会社 半導体装置
WO2024057860A1 (ja) * 2022-09-13 2024-03-21 ローム株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151952A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
JPS6315034U (ja) * 1986-07-15 1988-02-01
JPH0529108U (ja) * 1991-09-24 1993-04-16 株式会社トーキン 表面実装部品用端子
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010123614A (ja) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd セラミックコンデンサ及びそれを備えた電子部品
JP2012210153A (ja) * 2012-08-03 2012-10-25 Daikin Ind Ltd 電力変換装置
WO2014097798A1 (ja) * 2012-12-18 2014-06-26 富士電機株式会社 半導体装置
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2528980A (en) * 2014-08-08 2016-02-10 Reinhausen Maschf Scheubeck Voltage balancing in series connected power switches

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151952A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
JPS6315034U (ja) * 1986-07-15 1988-02-01
JPH0529108U (ja) * 1991-09-24 1993-04-16 株式会社トーキン 表面実装部品用端子
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010123614A (ja) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd セラミックコンデンサ及びそれを備えた電子部品
JP2012210153A (ja) * 2012-08-03 2012-10-25 Daikin Ind Ltd 電力変換装置
WO2014097798A1 (ja) * 2012-12-18 2014-06-26 富士電機株式会社 半導体装置
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール

Also Published As

Publication number Publication date
CN110494977B (zh) 2023-04-18
JP6755386B2 (ja) 2020-09-16
WO2018194153A1 (ja) 2018-10-25
CN110494977A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
US9171773B2 (en) Semiconductor device
US9420731B2 (en) Electronic power device and method of fabricating an electronic power device
US10276522B2 (en) Power module
US11011445B2 (en) Semiconductor package device
WO2016152258A1 (ja) 半導体装置
CN108735692B (zh) 半导体装置
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US9385107B2 (en) Multichip device including a substrate
JP2007012831A (ja) パワー半導体装置
US20150237718A1 (en) Power semiconductor device
JP5899952B2 (ja) 半導体モジュール
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JP2018181893A (ja) 半導体装置および半導体装置の製造方法
JP6248803B2 (ja) パワー半導体モジュール
WO2018198747A1 (ja) 半導体装置
JP2017135183A (ja) 半導体装置
JP2004221381A (ja) 半導体装置
JP2019087757A (ja) 半導体装置
JP2021114537A (ja) 半導体装置
JP2021093441A (ja) 半導体モジュール
JP4861200B2 (ja) パワーモジュール
KR102661089B1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
US20230028808A1 (en) Semiconductor device
JP2006245171A (ja) 電子部品モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200825

R150 Certificate of patent or registration of utility model

Ref document number: 6755386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250