CN110494977B - 电力用半导体模块、电子部件以及电力用半导体模块的制造方法 - Google Patents

电力用半导体模块、电子部件以及电力用半导体模块的制造方法 Download PDF

Info

Publication number
CN110494977B
CN110494977B CN201880020955.XA CN201880020955A CN110494977B CN 110494977 B CN110494977 B CN 110494977B CN 201880020955 A CN201880020955 A CN 201880020955A CN 110494977 B CN110494977 B CN 110494977B
Authority
CN
China
Prior art keywords
capacitor
conductor pattern
power semiconductor
semiconductor module
metal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880020955.XA
Other languages
English (en)
Other versions
CN110494977A (zh
Inventor
柳本辰则
堀口刚司
中原贤太
宫崎裕二
清水康贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110494977A publication Critical patent/CN110494977A/zh
Application granted granted Critical
Publication of CN110494977B publication Critical patent/CN110494977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

提供一种能够抑制在开关元件的开关动作时产生的振铃、具有高可靠性的电力用半导体装置。电力用半导体模块具备半导体元件(204)、导体图案(203a、203d～203f)、缓冲电路、密封体(205)、作为中间构件的金属端子(306b)和作为接合件的钎焊接合部(211)。对导体图案(203a、203d～203f)连接有半导体元件(204)。缓冲电路(106)为电容器主体部(306a)与电阻器(210)串联连接而成的电路。密封体(205)密封半导体元件(204)、导体图案(203a、203d～203f、203h)、电容器主体部(306a)以及电阻器(210)。连接于电容器主体部(306a)的金属端子(306b)通过钎焊接合部(211)与导体图案(203e、203f)连接。

Description

电力用半导体模块、电子部件以及电力用半导体模块的制造方法
技术领域
本发明涉及电力用半导体模块、电子部件以及电力用半导体模块的制造方法。
背景技术
构成电力变换器的电力用半导体装置具有如下构造：具备IGBT(Insulated GateBipolar Transistor，绝缘栅双极型晶体管)或MOSFET(Metal-Oxide-SemiconductorField Effect Transistor，金属氧化物半导体场效应晶体管)等开关元件和续流二极管。一般而言，将以硅(Si)为材料的IGBT用作开关元件，将pin二极管用作续流二极管。近年来，开发了使用具有比Si宽带隙的碳化硅(SiC)的电力用半导体装置。SiC的介电击穿强度高达Si的约10倍，能够将漂移层的厚度降低为由Si构成的半导体元件的约1/10，因此期待导通电压变低。而且，使用SiC的半导体元件即使在高温下也能够工作，因此通过将SiC作为电力用半导体元件的材料来应用，与现有的应用了Si的电力用半导体装置相比，能够实现小型化、高效率化。
在应用SiC作为电力用半导体元件的材料的情况下，能够应用MOSFET作为开关元件，应用SBD(Schottky Barrier Diode，肖特基势垒二极管)作为续流二极管。然而，已知在使用SiC-SBD作为续流二极管的电力用半导体装置中，在开关动作时会产生振铃(ringing)。振铃起因于由电力变换电路的寄生电感和SBD的电容所引起的谐振。当这样的振铃的电压峰值超过电力用半导体装置的额定电压时，有可能引起模块损坏。此外，振铃的电压变动可能成为噪声的原因，因此需要极力抑制。在使用了以SiC-MOSFET为代表的宽带隙半导体的开关元件中，为了最大限度地发挥能够进行高速的开关动作这一特长，抑制振铃成为重要的技术课题。
作为抑制振铃的方式之一，应用缓冲(snubber)电路。例如，日本特开2013-222950号公报(专利文献1)所公开的现有的电力用半导体模块内置有缓冲电容器作为抑制振铃的方式。另外，关于在缓冲电路中使用的电容器，例如在日本特开平11-233373号公报(专利文献2)以及日本特开2015-8270号公报(专利文献3)中公开了如下构造的陶瓷电容器：为了防止陶瓷电容器由于因温度变化而受到的热冲击而被破坏，在电容器主体的端子电极钎焊有由金属板构成的端子构件。
现有技术文献
专利文献
专利文献1：日本特开2013-222950号公报
专利文献2：日本特开平11-233373号公报
专利文献3：日本特开2015-8270号公报
发明内容
发明所要解决的技术课题
在专利文献1的电力用半导体模块中，将印刷基板(上基板)和放置有半导体元件的绝缘基板(下基板)经由缓冲电容器而进行电路连接。下基板等与电容器被钎焊接合。但是，专利文献1所公开的上述构造使用了两个基板而非常复杂，此外其制造方法繁杂。因此，存在如下的技术课题：无法确保在该电力用半导体模块的安装时以及安装后的使用中缓冲电容器与基板的钎焊接合部的可靠性。
另外，在专利文献2以及专利文献3所公开的电容器中，对于该电容器的端子构件与基板的接合部，并未提及提高其可靠性的方式。该接合部的可靠性是影响电力用半导体模块的可靠性的主要原因之一。
本发明是为了解决上述那样的技术课题而做出的，其目的在于提供一种能够抑制在开关元件的开关动作时产生的振铃、具有高可靠性的电力用半导体模块。
解决技术课题的技术方案
根据本公开的电力用半导体模块具备至少一个半导体元件、导体图案、至少一个缓冲电路、密封体、中间构件和接合件。对导体图案连接有至少一个半导体元件。至少一个缓冲电路与导体图案电连接。至少一个缓冲电路是电容器和电阻器串联连接而成的电路。密封体密封至少一个半导体元件、导体图案、电容器以及电阻器。中间构件与电容器连接。接合件将该中间构件连接于导体图案。
发明效果
根据本公开，由于利用与电容器连接的中间构件作为电容器与导体图案的接合部，所以导体图案与电容器的接合部的安装变得容易，能够可靠性高地形成该接合部。因此，利用缓冲电路能够抑制振铃，并且能够抑制由于电容器和导体图案的接合部的不良等而引起的问题的产生。其结果是，能够得到可靠性高的电力用半导体模块。
附图说明
图1是示出本发明的实施方式1的电力变换装置中的电力变换电路的示意图。
图2是示出本发明的实施方式1的电力用半导体模块的剖面以及上表面的一部分的示意图。
图3是图2所示的电力用半导体模块的电容器安装部的变形例的俯视示意图。
图4是图3所示的电容器安装部的变形例的等效电路图。
图5是示出图2所示的电力用半导体模块的电容器安装部的结构例的上表面及剖面的示意图。
图6是示出图2所示的电力用半导体模块的电阻器安装部的结构例的剖面的示意图。
图7是示出图2所示的电力用半导体模块的电阻器安装部的变形例的剖面的示意图。
图8是示出本发明的实施方式1的电力用半导体模块的变形例的剖面的示意图。
图9是示出本发明的实施方式1的变形例的电力用半导体模块的剖面的示意图。
图10是示出本发明的实施方式2的电力用半导体模块的部分剖面的示意图。
图11是示出本发明的实施方式2的变形例的电力用半导体模块的电容器的剖面的示意图。
图12是示出本发明的实施方式3的电力用半导体模块的剖面的示意图。
图13是示出本发明的实施方式3的电力用半导体模块的部分剖面的示意图。
图14是示出本发明的实施方式3的变形例的电力用半导体模块的部分剖面的示意图。
图15是示出本发明的实施方式3的变形例的电力用半导体模块的部分剖面的示意图。
图16是示出本发明的实施方式3的变形例的电力用半导体模块的部分剖面的示意图。
图17是示出本发明的实施方式4的电力用半导体模块的电容器的部分剖面及连接部的上表面的示意图。
图18是示出本发明的实施方式4的变形例的电力用半导体模块的电容器的连接部的上表面的示意图。
图19是示出本发明的实施方式4的变形例的电力用半导体模块的电容器的连接部的上表面的示意图。
图20是示出本发明的实施方式4的变形例的电力用半导体模块的电容器的连接部的上表面的示意图。
图21是示出本发明的实施方式4的变形例的电力用半导体模块的电容器的部分剖面及连接部的上表面的示意图。
图22是示出本发明的实施方式4的变形例的电力用半导体模块的电容器的部分剖面的示意图。
图23是示出本发明的实施方式4的变形例的电力用半导体模块的电容器的部分剖面的示意图。
附图标记
30电源；101电力用半导体模块；102马达；103N负极侧开关元件；103P正极侧开关元件；104N负极侧续流二极管；104P正极侧续流二极管；105a～105c分支(leg)；106缓冲电路；201基底板；202壳体；203基底绝缘基板；203a、203c、203d、203e、203f、203g、203h、203j、230b、230c、230d、230e、230f、303a、303b、303c、404、504a、504b、504d、504e导体图案；203b绝缘件；203i导体层；204半导体元件；204a开关元件；204b续流二极管；205密封体；206布线构件；207b、508钎料；208端子；209电容器；210电阻器；211、307、402钎焊接合部；215上部密封体；220空间；232通孔；302贴片(die bonding)件、304绝缘层；305基底构件；306a、306b、501a电容器主体；306b金属端子；306c、401c、401d连接部；308钎料限制部；401b主体侧部；401d凸部；401e贯通孔；403、503a、503b阻焊层(solder resist)；501a电容器主体部；501b外部电极；230a、504c陶瓷基板；506a电阻膜；506b陶瓷板；506c焊盘(bonding pad)；507布线材料。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在以下的附图中，对相同或相当的部分标注相同的参照编号，不重复其说明。另外，包括图1在内，在以下的附图中，各结构构件的大小关系有时与实际不同。此外，在说明书全文示出的构成要素的形态只不过是例示，并不限定于这些记载。
实施方式1.
<电力用半导体模块的结构>
图1是示出本发明的实施方式1的电力变换装置中的电力变换电路的示意图。图2是示出本发明的实施方式1的电力用半导体模块的剖面以及上表面的一部分的示意图。图5是示出图2所示的电力用半导体模块的电容器安装部的上表面及剖面的示意图。图6是示出图2所示的电力用半导体模块的电阻器安装部的剖面的示意图。使用图1～图6，对本实施方式的电力用半导体模块进行说明。
在图1中，电力变换装置包括一个电力用半导体模块101，驱动马达102。电力用半导体模块101的三个分支105a、105b、105c相对于电源30并联连接。各分支105a、105b、105c分别包括正极侧开关元件103P、正极侧续流二极管104P、负极侧开关元件103N和负极侧续流二极管104N。
在分支105a、105b、105c中，相互反并联连接的正极侧开关元件103P和正极侧续流二极管104P构成正极侧电力用半导体元件。另外，相互反并联连接的负极侧开关元件103N和负极侧续流二极管104N构成负极侧电力用半导体元件。各分支105a、105b、105c的正极侧电力用半导体元件与负极侧电力用半导体元件的连接点即中点分别与马达102连接。上述正极侧电力用半导体元件以及上述负极侧电力用半导体元件相当于本实施方式的至少一个半导体元件的一例。
在分支105c中，缓冲电路106相对于正极侧电力用半导体元件和负极侧电力用半导体元件的串联电路并联连接。缓冲电路106是电容器209和电阻器210串联连接而成的电路。此外，在图1所示的电路中，缓冲电路106仅配置于分支105c，但也可以将缓冲电路106配置于其它分支105a、105b，也可以将缓冲电路106配置于分支105a～105c中的任意两个分支，也可以将缓冲电路106分别配置于所有分支105a～105c。
以下，对应用SiC-MOSFET作为正极侧开关元件103P以及负极侧开关元件103N(以下也简称为开关元件)、应用SiC-SBD作为正极侧续流二极管104P以及负极侧续流二极管104N(以下也简称为续流二极管)的例子进行说明。
如图1所示，在使用搭载有SiC-SBD作为电力变换电路中的续流二极管的电力用半导体模块的情况下，在开关动作时有时产生振铃。如上所述，振铃是由基于电力变换电路的寄生电感和SBD的电容的谐振所引起的。当这样的振铃的电压峰值超过电力用半导体模块的额定电压时，很有可能引起该模块的损坏。此外，因为振铃的电压可能成为噪声的原因，所以需要极力抑制振铃。
作为有效抑制这样的振铃的方式，在图1所示的电力变换装置中设置有缓冲电路106。缓冲电路106安装于正极侧电力用半导体元件的正电极与负极侧电力用半导体元件的负电极之间。
图2示出安装有图1所示的电力变换电路的电力变换装置的一例的剖面及上表面的一部分。图2的上侧示出电力变换装置的剖面，图2的下侧示出电力变换装置的上表面的一部分。如图2所示，本实施方式的电力变换装置主要具备基底板201、基底绝缘基板203、半导体元件204、缓冲电路以及壳体202。缓冲电路包括作为陶瓷电容器的电容器209和电阻器210。基底绝缘基板203主要包括板状的绝缘件203b、形成于绝缘件203b的上表面的导体图案203a、203d～203h以及形成于绝缘件203b的背面的导体图案203c。半导体元件204包括作为开关元件204a的SiC-MOSFET以及作为续流二极管204b的SiC-SBD。例如，开关元件204a可以是图1中的正极侧开关元件103P或负极侧开关元件103N。另外，续流二极管204b可以是图1中的正极侧续流二极管104P或负极侧续流二极管104N。
在图2所示的电力变换装置中，在基底板201的上表面通过钎料207b(基板下钎料)接合有基底绝缘基板203。具体而言，钎料207b与基底绝缘基板203的背面侧的导体图案203c和基底板201的上表面接触。在基底绝缘基板203的上表面通过钎料207a(芯片下钎料)接合有半导体元件204。半导体元件204和设置于壳体202的端子208通过布线构件206而被接线。具体而言，与图2所示的端子208连接的布线构件206与导体图案203h以及开关元件204a连接。另外，与开关元件204a的例如源电极连接的其它布线构件206与续流二极管204b以及导体图案203d连接。另一布线构件206将导体图案203g和端子208连接。
电容器209和电阻器210放置于基底绝缘基板203的上表面，并串联连接。具体而言，电阻器210以将导体图案203d和导体图案203e之间接起来的方式配置。导体图案203e与电容器209的一侧的电极连接。不同于导体图案203e的导体图案203f与电容器209的另一侧的电极连接。即，电容器209以将导体图案203e和导体图案203f接起来的方式配置。电容器209和电阻器210经由导体图案203e而串联连接。
导体图案203a是放置有半导体元件204的正极侧漏电极。在形成缓冲电路的电容器209中，电容器209的耐压应根据电力用半导体装置的额定电压来选择。但是，电容器209优选为具有电力用半导体装置的额定电压以上的耐压。在用一个电容器209不满足耐压的情况下，可以串联连接陶瓷电容器而用多个陶瓷电容器来确保耐压。此时，优选为多个电容器209的电特性实质上相同。即，可以如图2的下侧的平面图所示，通过电容器209将分别独立的导体图案203e、导体图案203f和导体图案203g串联连接。另外，虽然未图示，但导体图案203g与负极侧的漏电极连接。
另外，在本发明的实施方式中，假定叠层陶瓷电容器作为电容器209的一例来进行说明。然而，只要具有电容器本来的功能、即蓄积和释放静电荷的功能，并且使用时具有足够的电容和耐压，就能够使用任何其它结构的电容器。例如，作为电容器209，可以使用将层叠高介电常数材料而成的薄膜电容器。能够运用例如半导体制造技术来形成这样的薄膜电容器。
此外，也可以如图3所示，做成串联连接多个电容器209a、209b的结构。图3是图2所示的电力用半导体模块的电容器安装部的变形例的俯视示意图。图4是图3所示的电容器安装部的等效电路图。如图3所示，两个电容器209a、209b搭载于缓冲电路用基板230。而且，三个电阻器233a、233b、210搭载于缓冲电路用基板230。
缓冲电路用基板230包括陶瓷基板230a、配置于该陶瓷基板230a的表面上的导体图案230c、230d、230e、230f以及配置于陶瓷基板230a的背面侧的导体图案(未图示)。导体图案230c、230d、230e、230f相互隔开间隔地配置于陶瓷基板230a的表面上。导体图案230c、230d、230e、230f以相互大致平行地延伸的方式配置。导体图案230f通过通孔232与配置于陶瓷基板230a的背面侧的导体图案电连接。形成有多个通孔232。
电容器209a将导体图案230c和导体图案230d连接。电容器209b将导体图案230d和导体图案230e连接。电阻器233a将导体图案230c和导体图案230d连接。电阻器233b将导体图案230d和导体图案230e连接。电阻器210将导体图案230e和导体图案230f连接。从图4还可知，两个电容器209a、209b以及电阻器210串联连接。电阻器233a与电容器209a并联连接。电阻器233b与电容器209b并联连接。即，为了对各电容器209a、209b均等地将电压分压，与各电容器209a、209b并联地连接有作为分压电阻的电阻器233a、233b。在此，作为分压电阻的电阻器233a、233b优选为与串联连接于电容器209a、209b的电阻器210相比，具有1000倍以上的电阻值的电阻器。另外，优选为作为与多个电容器209a、209b并联连接的各分压电阻的电阻器233a、233b的电特性实质上相同。
沿着基底板201的外周安装有壳体202。以覆盖基底板201、基底绝缘基板203、半导体元件204、电容器209、电阻器210、布线构件206、端子208的一部分的方式，壳体202内部被密封体205填满。
壳体202可以由任意树脂构成，例如由聚苯硫醚树脂(PPS)、聚对苯二甲酸丁二醇酯树脂(PBT)或聚对苯二甲酸乙二醇酯树脂(PET)构成。基底绝缘基板203的绝缘件203b不仅可以是氧化铝(Al2O3)、氮化铝(AlN)及氮化硅(Si3N4)等陶瓷材料，也可以是在环氧材料或液晶聚合物等粘合剂材料中混揉二氧化硅、氧化铝及氮化硼(BN)等填充物而成的有机绝缘层。此外，导体图案203a及导体图案203c是例如铜(Cu)膜，但也可以在铜膜的表面实施镀镍(Ni)或镀银(Ag)。导体图案203a及导体图案203c可以是在铝(Al)膜的表面实施了镀Ni或镀Ag的图案。
在半导体元件204中，可以将使用SiC-MOSFET作为开关元件204a、使用SiC-SBD作为续流二极管204b的以硅(Si)为基材的Si-IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)及Si-FWD(Free Wheeling Diode，续流二极管)分别用作开关元件204a以及续流二极管204b。配置于半导体元件204上的布线构件206是例如Al线，并且通过楔焊键合(wedge bonding)与半导体元件204的表面接合。然而，作为布线构件206，只要具有导电性即可，也可以使用例如Cu线。此外，布线构件206可以不是线材形状而是板材。作为布线构件206与半导体元件204的接合，可以使用与楔焊键合不同的接合方法。例如，当在半导体元件204的上表面实施例如镀Ni/Au、镀Cu或镀Ag的情况下，可以利用钎料、含有Ag的粘接剂或Ag烧结材料来接合布线构件206和半导体元件204。芯片下钎料207a是以例如Sn为基材的钎焊材料，但也可以利用Ag烧结材料将基底绝缘基板203表面侧的导体图案203a与半导体元件204接合。密封体205是例如硅胶，但只要在电力用半导体模块的使用中具有足够的绝缘性即可，也可以使用混揉有填充物的环氧材料作为密封体205。
在此，电容器209和导体图案203e、203f通过钎焊接合部211连接。在将半导体元件204钎焊到导体图案203a的工序中或者在将基底绝缘基板203钎焊到基底板201的工序中同时形成该钎焊接合部211是高效且优选的。以下对钎焊实施法进行详细说明。
在功率模块的钎焊中，由于担心焊膏材料中含有的助焊剂引起的孔隙(void)产生、钎料飞散(焊球)，因此通常较少应用含有助焊剂的焊膏材料。因此，在半导体元件的钎焊中，有时应用在还原气氛下一边还原钎焊材料一边使钎料熔化的钎焊实施法。在采用这种在还原气氛下的钎焊实施法的情况下，将板状的钎焊材料放置在导体图案上，进而在该钎焊材料上放置半导体元件来实施钎焊。在将电容器209钎焊于基底绝缘基板203上的与半导体元件204相同的面时，与半导体元件204同时进行钎焊，不会由于安装电容器209而导致工时增加，因此非常高效。
具体而言，将板状的钎焊材料放置在导体图案上，进而在该钎焊材料上放置电容器209的钎焊部。或者，在导体图案203e、203f上放置电容器209，在其附近放置矩形形状或球状的钎焊材料。在该状态下，通过熔化并浸润扩散钎焊材料，从而对电容器209进行钎焊。此时，为了限定钎料的浸润扩散区域，可以在导体图案203e、203f上预先印刷由阻焊剂等构成的构件。在此，记载了与半导体元件204同时安装电容器209的实施法，在将基底绝缘基板203钎焊到基底板201时，可以用同种方法将电容器209连接于导体图案203e、203f。
取决于尺寸、内置的电极片数，电容器209具有大约2g/cm3以上且6g/cm3以下的密度。在钎焊时，由于电容器209的自重，熔化的钎料从电容器209的正下方的区域被挤出，钎焊接合部211的厚度变薄。另外，如果电容器209的电容在例如1nF以上且30nF以下的数值范围，则振铃抑制效果大。
图5示出了图示电容器209的钎焊接合部的结构例的细节的俯视图和剖视图。在图5中，上侧的图是俯视图，下侧的图是剖视图。电容器209包括电容器主体501a和外部电极501b。在图5所示的结构中，电容器主体501a相当于本实施方式的电容器的一例。另外，外部电极501b相当于本实施方式的中间构件的一例。基底绝缘基板203包括陶瓷基板504c、形成于该陶瓷基板504c的上表面上的导体图案504a、504b以及形成于陶瓷基板504c的下表面上的导体图案504d。外部电极501b通过钎焊接合部211与正极侧的导体图案504a以及负极侧的导体图案504b连接。钎焊接合部211相当于本实施方式的接合件的一例。在正极侧的导体图案504a以及负极侧的导体图案504b上形成有用于防止钎料浸润扩散的阻焊层503a、503b。在阻焊层503b上搭载有电容器209。阻焊层503a、503b的厚度为例如10μm以上且30μm以下。熔化的钎料由于电容器209的自重而被铺开，形成与陶瓷电容器外部电极501b连接的钎焊接合部211。因此，关于配置于陶瓷电容器外部电极501b与基底绝缘基板203的导体图案504a之间的钎料厚度，仅能确保与阻焊层503b的厚度大致相等。因此，存在如下技术课题：在阻焊层503b的厚度不足的情况下，仅能够确保不足以得到作为功率模块的接合可靠性所要求的接合寿命的钎焊接合部211的厚度。
如果电阻器210的电阻值为例如1Ω以上且20Ω以下左右，则振铃抑制效果大。也可以如图6所示，电阻器210直接形成于基底绝缘基板203的正极侧的导体图案504a与负极侧的导体图案504b之间。具体而言，电阻器210在导体图案504a的端部与导体图案504b的端部对置的部分，形成为从在导体图案504a与导体图案504b之间露出的陶瓷基板504c的表面上延伸到导体图案504a、504b的上述端部上。电阻器210与导体图案504a、504b的上述端部连接。
作为这样的电阻器210的制造方法，能够使用以下方法。例如，在基底绝缘基板203的制造工序中的烧制工序之前，在应成为基底绝缘基板203的基板材料的表面配置成为电阻器210的膏剂。膏剂包括氧化钌(RuO2)等导体成分及粘结剂等。使用印刷法等在应形成电阻器210的区域配置膏剂。粘结剂用于使电阻器210附着到陶瓷基板504c。然后，对涂敷有该膏剂的基板材料进行烧制而制造基底绝缘基板203，同时通过加热膏剂来形成电阻器210。
另外，也可以不采用如上所述在基底绝缘基板203上直接形成电阻器210的方法，而是如图7所示，准备电阻器210作为在作为支承体的陶瓷板506b上形成有电阻膜506a的部件单体。图7所示的电阻器210配置于基底绝缘基板203的表面上。基底绝缘基板203包括陶瓷基板504c、配置于陶瓷基板504c的表面上的导体图案504a、504b、504e以及配置于陶瓷基板504c的背面上的导体图案504d。电阻器210经由钎料508连接在导体图案504e的表面上。钎料508将电阻器210的陶瓷板506b与导体图案504e连接。
陶瓷板506b由氧化铝(Al2O3)及氮化铝(AlN)等陶瓷构成。另外，导体图案504e可以与正极用的导体图案504a或负极用的导体图案504b中的任意导体图案连接。可以在电阻器210的上表面形成多个焊盘506c。正极用导体图案504a和负极用导体图案504b可以经由以将导体图案504a和焊盘506c接起来的方式被键合的布线材料507、以将导体图案504b和其它焊盘506c接起来的方式被键合的布线材料507和电阻器210而电连接。
在此，图2所示的基底板201可以是AlSiC板或Cu板，但只要在使用电力用半导体装置时具有足够的强度，则可以如图8所示，是没有基底板201(参照图2)的构造，即基底绝缘基板203的背面侧的导体层203i直接露出。导体层203i可以由例如铜(Cu)构成。图8是示出上述的电力用半导体模块的变形例的剖面的示意图。图8所示的电力用半导体模块基本上具备与图2所示的电力用半导体模块同样的结构，但与图2所示的电力用半导体模块的不同点在于：不具备基底板201(参照图2)，在基底绝缘基板203的外周部直接连接有壳体202，以及电容器209的形状。图8所示的电力用半导体模块中的电容器209具有在电容器主体306a连接有金属端子306b的构造。金属端子306b连接于电容器主体306a的端面侧。金属端子306b形成为朝向电容器主体306a的下侧延伸。金属端子306b的下侧的端部经由钎焊接合部211与导体图案203e、203f连接。在电容器主体306a与绝缘件203b之间形成有空间。在图8所示的结构中，电容器主体306a相当于本实施方式的电容器的一例。金属端子306b相当于本实施方式的中间构件的一例。另外，钎焊接合部211相当于本实施方式的接合件的一例。
在此，在将电容器209与导体图案203e、203f钎焊的情况下，如果被钎焊的导体图案203e、203f由例如Cu构成，则由于该导体图案203e、203f与电容器209的线膨胀系数之差，产生钎焊时的钎焊材料的凝固收缩、基底绝缘基板203的翘曲变形、进而基底板201(参照图2)的翘曲变形。结果，产生电容器209破裂，或者钎焊接合部211的接合部寿命极度降低这样的问题。此外，在设置电阻器210的情况下，存在电阻器210从导体图案203d、203e剥离，或者电阻器210的钎焊接合部的寿命极度降低的问题。
为了解决这样的问题，通过由上述的环氧树脂构成的密封体205密封电力用半导体模块内部，不仅环氧树脂与导体图案203a、203d～203f、电容器209以及电阻器210充分紧贴，而且能够抑制基底绝缘基板203或基底板201(参照图2)的翘曲、变形。因此，能够降低在电容器209的电容器主体部501a、306a产生的应力、在电阻器210的电阻膜产生的应力以及在钎焊接合部211产生的应力。
而且，电容器209和电阻器210在通电时发热。由于该电容器209及电阻器210的自身发热，电容器209和电阻器210的电特性变动。因此，需要将上述的自身发热引起的热高效地释放到外部。与使用凝胶材料作为密封体205的情况相比，通过使用热导率高于该凝胶材料的环氧树脂作为密封体205，电力用半导体模块的散热性提高。能够通过混揉的填充物的种类或含量来调整环氧树脂的热导率。另外，如上所述，填充物的种类及含量也与固化的环氧树脂的线膨胀特性密切关联。因此，密封体205的热导率优选为0.5W/m·K以上且5W/m·K以下。
特别是，如图8所示，在没有图2所示的基底板201而以与绝缘件203b的背面直接相接的方式形成的由Cu构成的导体层203i露出的构造中，为了与由通电时的半导体元件204的发热引起的导体层203i的线膨胀匹配而抑制该导体层203i等的翘曲变形，优选使用基于环氧树脂的密封体205。具体而言，优选使用以使固化时的环氧树脂的线膨胀系数变为接近Cu的线膨胀系数16.8ppm/℃的值的方式调整了填充物材料的材质以及填充物含量的环氧树脂作为密封体205。
此外，导体层203i的翘曲行为受到导体层203i上的构造的影响，具体而言，受到绝缘件203b、导体图案203a、203d～203f、203h、开关元件204a以及续流二极管204b等半导体元件204这样的结构构件的影响。因此，构成密封体205的环氧材料的线膨胀系数不是必须被限定为16.8ppm/℃，可以通过在10ppm/℃且以上20ppm/℃以下的范围内适当地选择线膨胀系数来抑制导体层203i的翘曲行为。
另外，可以如图9所示，在利用由环氧材料构成的密封体205密封至电容器209被覆盖的高度之后，将例如由与密封体205不同的材料构成的上部密封体215配置于密封体205上。例如可以使用绝缘材料作为上部密封体215。
具体而言，电容器209的高度是根据该电容器209所需的电容而任意选择的，该高度为例如1mm以上且3.5mm以下的范围。因此，从导体图案203a到密封体205的上部表面的高度优选为至少1mm以上。另一方面，关于布线构件206的环路高度，由于环路高度变高而布线电感变大，所以优选为尽可能低。例如，从导体图案203a到布线构件206的环路的最高部即顶部的高度优选为4mm以下。此外，由于密封体205密封布线构件206与半导体元件204的接合部以及布线构件206，所以不仅得到能够强化布线构件206的上述接合部的效果，而且在使用昂贵的环氧材料作为密封体205的情况下，还得到能够减少该环氧材料的使用量的效果。
在此，作为密封体215，可以使用与密封体205相同的材质，也可以使用与密封体205不同的物理性质的材料。例如，作为密封体215的材料，可以使用硅胶，也可以使用与密封体205相比变更了的填充物的种类及含量中的至少任意一方的环氧树脂。然而，如果在布线构件206的环路的半途，密封体变为不同的材料，即成为密封体205与密封体215的界面位于布线构件206的环路的半途的构造，则由于密封体205与密封体215的线膨胀系数的差异，布线构件206的环路受到应力。具体而言，上述界面附近的布线构件206的环路由于电力用半导体模块使用中的发热，而受到反复产生的密封体205、215的膨胀收缩所引起的应力而变细，结果有时产生疲劳破坏。因此，密封体205的高度优选为布线构件206和电容器209都被覆盖的高度。
如果概括上述的电力用半导体模块的特征性结构，则图1及图2所示的电力用半导体模块具备至少一个半导体元件204、导体图案203a、203d～203f、至少一个缓冲电路106以及密封体205。作为半导体元件204的一例，例如举出作为至少一个正极侧电力用半导体元件的正极侧开关元件103P及正极侧续流二极管104P、作为至少一个负极侧电力用半导体元件的负极侧开关元件103N及负极侧续流二极管104N。对导体图案203a连接有至少一个半导体元件204。至少一个缓冲电路106是作为电容器的电容器主体306a(参照图8)与电阻器210串联连接而成的电路。密封体205密封至少一个半导体元件204、作为导体层的导体图案203d～203f、电容器主体306a以及电阻器210。电容器主体306a与作为中间构件的金属端子306b(参照图8)连接。金属端子306b通过作为接合件的钎焊接合部211连接于导体图案203e、203f。此外，可以如图8所示，密封体205密封至少一个半导体元件204、作为导体层的导体图案203d～203f、电容器主体306a、作为中间构件的金属端子306b、作为接合件的钎焊接合部211以及电阻器210。即，密封体205可以密封配置于基底绝缘基板203上的所有构成要素。
另外，从不同的观点来说，图1及图2所示的电力用半导体模块具备：作为至少一个正极侧电力用半导体元件的正极侧开关元件103P以及正极侧续流二极管104P、作为至少一个负极侧电力用半导体元件的负极侧开关元件103N以及负极侧续流二极管104N、导体图案203a、作为导体层的导体图案203d～203f、至少一个缓冲电路106、以及密封体205。对导体图案203a连接有半导体元件204，该半导体元件204是作为至少一个正极侧电力用半导体元件的正极侧开关元件103P以及正极侧续流二极管104P、和作为至少一个负极侧电力用半导体元件的负极侧开关元件103N以及负极侧续流二极管104N中的任一方。作为导体层的导体图案203d～203f由与导体图案203a相同的层构成。至少一个缓冲电路106是电容器209和电阻器210串联连接而成的电路。密封体205密封至少一个正极侧电力用半导体元件、至少一个负极侧电力用半导体元件、作为导体层的导体图案203d～203f、电容器209以及电阻器210。电容器209以及电阻器210中的至少任意一方连接于作为导体层的导体图案203d～203f。密封体205含有环氧树脂。
＜作用效果＞
根据图1～图9所示的电力用半导体模块，由于导体图案203d～203g、230c～230f与电容器209、209a、209b或电阻器210的接合部的安装是容易的，因此能够可靠性高地形成该接合部。因此，能够通过缓冲电路106抑制振铃，并且能够抑制由电容器209、209a、209b或电阻器210与导体图案203d～203g、230c～230f的接合部的不良等引起的问题的产生。并且，由于使用环氧树脂作为密封体205，因此能够利用密封体205抑制导体图案203a、203d～203f、230c～230f的变形。因此，能够抑制在该导体图案203d～203f、230c～230f与电容器209、209a、209b或电阻器210的接合部的上述变形所引起的应力的产生。其结果是，能够得到可靠性高的电力用半导体模块。
并且，在图1及图2所示的电力用半导体模块中，构成缓冲电路106的电容器209和电阻器210的至少一方连接于由与导体图案203a相同的层构成的导体图案203d～203f，因此与准备与安装电力用半导体元件的基板不同的基板用于缓冲电路的情况相比，能够简化电力用半导体模块的结构。另外，在包括安装于图3及图4所示的缓冲电路用基板230的缓冲电路的电力用半导体模块中，能够预先在该缓冲电路用基板230安装电容器209a、209b、电阻器210、233a、233b等来提前准备缓冲电路，因此能够将该缓冲电路应用于不同结构的电力用半导体模块。
上述电力用半导体模块中，密封体205的热导率可以为0.5W/m·K以上且5W/m·K以下。密封体205的线膨胀系数也可以为10ppm/℃以上且20ppm/℃以下。
在这种情况下，当电容器209在电力用半导体模块的使用期间发热时，该电容器209的热能够容易地经由密封体205释放到电力用半导体模块的外部。因此，能够防止电容器209的温度过度上升。其结果是，能够防止电容器209的温度特性对电力用半导体模块的电特性造成影响，实现表现出稳定的电特性的电力用半导体模块。同样地，当电阻器210在电力用半导体模块的使用期间发热时，该电阻器210的热能够容易地经由密封体205释放到电力用半导体模块的外部。因此，能够防止电阻器210的温度过度上升。其结果是，能够防止电阻器210的温度特性对电力用半导体模块的电特性造成影响，实现表现出稳定的电特性的电力用半导体模块。
在上述电力用半导体模块中，密封体205被配置为使电容器209成为被埋设的状态。如图9所示，电力用半导体模块还具备配置于密封体205上的上部密封体215。
在这种情况下，在与电容器209等电力用半导体模块的结构构件接触的区域配置密封体205，在不与该结构构件直接接触的部分配置例如由与密封体205不同的绝缘体等构成的上部密封体215，因此能够降低含有环氧树脂的密封体205的使用量。因此，通过使用比密封体205成本低廉的材料作为上部密封体215，能够降低电力用半导体模块的制造成本。
在上述电力用半导体模块中，作为至少一个正极侧电力用半导体元件和至少一个负极侧电力用半导体元件的半导体元件204由宽带隙半导体构成。在这种情况下，由于上述半导体元件204由宽带隙半导体构成，因此除了抑制振铃之外，还能够进行高速开关动作以及高温动作。
在上述电力用半导体模块中，宽带隙半导体是从由碳化硅(SiC)、氮化镓(GaN)、金刚石、氧化镓构成的组中选择的一种。在这种情况下，通过利用上述那样的半导体材料来构成半导体元件204，能够得到如下的电力用半导体模块：除了抑制振铃、高速开关动作、高温动作以外，还能够实现高耐压化。
实施方式2.
在上述的实施方式1的电力用半导体模块中，以使用环氧树脂作为密封体205的结构为特征进行了说明。另一方面，在以下说明的实施方式2的电力用半导体模块中，不限于此，使用图10说明抑制电容器209的陶瓷破裂、实现钎焊接合部211的长寿命化的方式。图10是示出本发明的实施方式2的电力用半导体模块的部分剖面的示意图。
图10所示的电力用半导体模块具备基本上与实施方式1的电力用半导体模块同样的结构，但应用附带金属端子的陶瓷电容器作为电容器209。电容器209主要包括电容器主体306a和金属端子306b，该电容器主体306a包括形成于端面的外部电极，金属端子306b连接于电容器主体306a的外部电极。从不同的观点来说，根据本公开的电力用半导体模块具备：作为至少一个正极侧电力用半导体元件的正极侧开关元件103P以及正极侧续流二极管104P；作为至少一个负极侧电力用半导体元件的负极侧开关元件103N以及负极侧续流二极管104N；导体图案303a；作为导体层的导体图案303b、303c；以及至少一个缓冲电路。对导体图案303a连接有作为至少一个正极侧电力用半导体元件以及至少一个负极侧电力用半导体元件中的任意一方的半导体元件204。导体图案303b、303c由与导体图案303a相同的层构成。至少一个缓冲电路是电容器209和电阻器210(参照图1)串联连接而成的电路。电容器209及电阻器210中的至少任意一方与导体图案303b、303c连接。电容器209包括电容器主体306a和连接于电容器主体306a的金属端子306b。金属端子306b连接于导体图案303b、303c。
根据这样的结构，能够通过金属端子306b吸收在钎焊时产生的应力。因此，不仅能够防止电容器主体306a的破裂，而且能够降低在导体图案303b、303c与金属端子306b的钎焊接合部307产生的应力。其结果是，能够得到钎焊接合部307的长期可靠性提高这样以往没有的效果。
以下使用图10更详细地进行说明。在图10所示的电力用半导体模块中，在由铜(Cu)构成的基底构件305上形成有绝缘层304。在绝缘层304上形成有导体图案303a、303b、303c。在导体图案303a上通过贴片件302接合有电力用的半导体元件204。作为与搭载有半导体元件204的导体图案303a位于相同的面上、由相同的层构成的导体图案，分别形成有导体图案303b和导体图案303c。导体图案303b和导体图案303c通过作为附带金属端子的陶瓷电容器的电容器209连接。另外，导体图案303a和导体图案303b通过例如布线构件206连接。
如上所述，电容器209包括电容器主体306a和一对金属端子306b，该一对金属端子306b与位于作为电容器主体306a的端面的连接部306c的外部电极连接。连接部306c是电容器主体306a与金属端子306b的连接部。在金属端子306b，位于与电容器主体306a连接的根部的相反侧的前端部成为与导体图案303b、303c连接的连接部。作为金属端子306b的前端部的连接部与导体图案303b、303c被钎焊。即，在金属端子306b的连接部与导体图案303b、303c之间形成有钎焊接合部307。另外，在导体图案303b、303c上形成有由阻焊剂构成的钎料限制部308，以免钎料浸润扩散而使钎焊接合部307的形状变得不稳定。在钎焊之前，预先在导体图案303b、303c上形成有钎料限制部308。
在此，对作为附带金属端子的陶瓷电容器的电容器209的结构进行说明。电容器209是以例如锆酸钙为主要成分的陶瓷电容器，但也可以是以钛酸钡为主要成分的陶瓷电容器。电容器209只要由能够得到期望的电特性的材料构成即可。只要具有所需的电特性，电容器209的尺寸能够任意选择。例如，电容器主体306a的尺寸能够采用长×宽的尺寸为3.2mm×1.6mm(3216尺寸)、3.2mm×2.5mm(3225尺寸)、4.5mm×3.2mm(4532尺寸)、5.7mm×5.0mm(5750尺寸)等的值。另外，电容器209的高度根据电特性而任意选择，例如能够使该高度为1.0mm以上且3.5mm以下。金属端子306b是以例如铜为主要成分的框架构件。作为金属端子306b的材料，只要具有导电性即可，例如可以是作为通常的引线框构件的42合金(Fe-Ni合金)。在本公开中，由于利用金属端子306b作为释放从电容器209产生的热的路径，因此优选为将以热导率更大的Cu为主要成分的材质作为金属端子306b的材料。此外，位于电容器主体306a与金属端子306b的连接部306c的外部电极优选由例如以锡(Sn)为主要成分的钎料构成。作为外部电极的材料，只要是熔点不低于构成金属端子306b的前端的钎焊接合部307的钎料的材料即可。
在本实施方式中，将作为一个陶瓷电容器的电容器主体306a与金属端子306b连接，但也可以如图11所示，将多个电容器主体306a堆积为多层，通过一组金属端子306b、306c连接这些多个电容器主体306a，从而作为一个部件。可以通过这样利用一组金属端子306b、306c并联连接电容器主体306a，来构成满足所需的电特性的电容器209。图11是示出本发明的实施方式2的变形例的电力用半导体模块的电容器的剖面的示意图。在图11中，三个电容器主体306a被层叠并通过一组金属端子306b、306c连接，作为一个电容器209。另外，层叠的电容器主体306a的数量可以是两个，也可以是四个以上，以匹配所需的电特性的方式被适当选择。在图11所示的结构中，一组金属端子306b、306c相当于本实施方式的中间构件的一例。
在此，如实施方式1所说明的那样，在没有图10所示的金属端子306b、如图5所示那样将电容器主体501a接近导体图案504a、504b来安装的情况下，在电容器209与作为绝缘层的陶瓷基板504c之间形成的空间220(参照图5)与导体图案504a、504b和阻焊层503b各自的厚度的总和相等。在图5所示的构造中，根据想要在该导体图案504a、504b中通电的电流来设计导体图案504a、504b的厚度和宽度，通常将该厚度设为0.2mm左右。此外，如上所述，阻焊层503a、503b的厚度例如为10μm以上且30μm以下。因此，电容器209的下部与陶瓷基板504c的距离为0.21mm～0.23mm左右。在应用粘度高的密封体205的情况下，在电容器209的下部与陶瓷基板504c之间的空间220难以无空隙地将密封体205完全封入。在此，在利用密封体205进行密封之后，在陶瓷基板504c与电容器209之间产生空隙的情况下，如果存在直径50μm以上的空隙，则能够通过超声波探伤装置(SAT：Scanning Acoustic Tomograph，超音波断层扫描摄影装置)来辨别空隙。因此，将本实施方式的密封体205中的空隙设为直径50μm以上的空隙。
在此，由于对导体图案504a、504b施加P、N之间的电压，因此必须充分确保绝缘距离。另一方面，由于在电容器主体501a与导体图案504a、504b所形成的夹持空间即空间220产生孔隙，有可能无法充分确保导体图案504a、504b之间的绝缘。因此，可以用浸入性高的底部填充剂填补该空间220，确保绝缘性。作为底部填充剂，能够使用任意的绝缘体，例如可以使用环氧类树脂或硅类树脂。
从不同的观点来说明上述的结构，在上述的电力用半导体模块中，作为导体层的导体图案包括作为第一导体图案的导体图案504a以及与导体图案504a隔着间隔地配置的作为第二导体图案的导体图案504b。电容器209以将导体图案504a和导体图案504b接起来的方式配置。电力用半导体模块具备作为绝缘体的底部填充剂，该底部填充剂配置于由电容器209、导体图案504a和导体图案504b包围的空间220，由与密封体205不同的材料构成。另外，上述的底部填充剂也可以配置于例如位于图10或图11所示的电容器209的电容器主体306a下的空间。在这种情况下，底部填充剂例如也可以配置为在电容器主体306a下将导体图案303b和导体图案303c之间分离。
在通过密封体205密封而在电容器209与作为绝缘层的陶瓷基板504c之间产生了空隙的状态下，由于在通电时从半导体元件204以及电容器209反复产生的热，在电容器209反复产生应力。在该应力的值为电容器209的破坏强度以上的情况下，应力集中于电容器209而该电容器209破裂。但是，通过应用图10及图11所示的附带金属端子的电容器作为电容器209，能够扩大电容器主体306a与绝缘层304之间的空间。因此，在封入高粘度的密封体205时，能够抑制在该空间产生空隙。如果电容器主体306a与绝缘层304之间的距离能够确保为1.0mm以上，则上述密封体205中的空隙的产生被大幅抑制。这样，通过应用图10及图11所示的附带金属端子的电容器209，能够得到能够抑制在密封体205的密封时产生的空隙这样的效果。另外，也可以在电容器209的下方的空间配置底部填充剂。
特别是，如果作为密封体205的树脂的流动性差，则产生仅密封体205中的树脂成分选择性地流入仅电容器209的下部的空间，填充物成分不流入该空间的现象。在这种情况下，在电容器209的下部的空间，由于填充物成分不足，密封体205的热导率局部变低，密封体205的线膨胀系数变大。其结果是，有时会在密封后产生电容器209破裂的不良情况。通过如上所述使用附带金属端子的陶瓷电容器作为电容器209，能够得到如上所述抑制由应成为密封体205的树脂的流动性低所引起的空隙的产生这样的前所未有的效果。另外，虽然作为密封体205的环氧树脂的粘度优选为较小，但是该粘度根据填充物的种类及填充物的含量而不同。因此，例如作为密封体205的树脂的粘度优选为10Pa·s以上且100Pa·s以下的范围。
通过将图10及图11所示的附带金属端子的陶瓷电容器作为电容器209内置于电力用半导体模块，能够通过金属端子306b缓和电容器209的钎焊时以及由于由Cu构成的基底构件305的翘曲变形所产生的应力。因此，得到不仅抑制电容器209的破裂，还缓和在位于金属端子306b的前端侧的钎焊接合部307产生的应力的效果。此外，得到如下前所未有的效果，即，能够将金属端子306b作为传热路径，将在通电时从半导体元件204及电容器209产生的热高效地传递到基底构件305。而且，通过使用环氧树脂作为密封体205进行密封，能够使通过使用附带金属端子的陶瓷电容器作为电容器209而得到的上述效果更加显著。
另外，如图10所示，关于附带金属端子的电容器209的高度H1，该高度H1越高，基于金属端子306b的布线电感越大。因此，如图10所示，优选为该高度H1低于布线构件206的环路高度H2。
＜作用效果＞
在上述电力用半导体模块中，电容器209包括电容器主体306a和与电容器主体306a连接的金属端子306b。金属端子306b与作为导体层的导体图案303b、303c连接。
这样，在将电容器209与导体图案303b、303c连接时实施钎焊等时，通过利用金属端子306b来吸收随着该钎焊而产生的热应力，能够抑制电容器主体306a由于该应力而损坏这一问题的产生。并且，由于构成缓冲电路的电容器209与导体图案303b、303c连接，所述导体图案303b、303c由与导体图案303a相同的层构成，因此与为了用于缓冲电路而新准备与基底构件305不同的基板的情况相比，能够简化电力用半导体模块的结构，并且由于该导体图案303b、303c与电容器209的接合部的安装是容易的，因此能够可靠性高地形成该接合部。因此，能够通过缓冲电路抑制振铃，并且能够抑制因电容器209与导体图案303b、303c的接合部的不良等引起的问题的产生。
上述电力用半导体模块具备布线构件206，该布线构件206与至少一个正极侧电力用半导体元件以及至少一个负极侧电力用半导体元件中的任一个即半导体元件204连接。如图10所示，从导体图案303b、303c到电容器209的顶部的高度H1低于从导体图案303b、303c到布线构件206的顶部的高度H2。
在这种情况下，由于将电容器主体306a与导体图案303b、303c连接的金属端子306b的长度越长，基于金属端子306b的电感越大，因此通过预先使到电容器209的顶部的高度H1低于到布线构件206的顶部的高度H2，能够防止金属端子306b的长度变得过长。其结果是，能够抑制基于金属端子306b的电感的增大，能够抑制电力用半导体模块整体的布线电感的增加。因此，能够抑制振铃产生时的浪涌电压。
实施方式3.
图12是示出本发明的实施方式3的电力用半导体模块的剖面的示意图。图13是示出图12所示的本发明的实施方式3的电力用半导体模块的部分剖面的示意图。图12所示的电力用半导体模块具备基本上与图8所示的电力用半导体模块同样的结构，但如图12所示，不同点在于，形成缓冲电路的附带金属端子的陶瓷电容器即电容器209和电阻器210不是搭载于与半导体元件204相同的层，而是搭载于缓冲电路用基板230，以及利用钎料231将缓冲电路用基板230接合于电力用半导体模块的上侧的导体图案203j。以下，使用图12及图13进行说明。
图13是将形成电力用半导体模块的缓冲电路的附带金属端子的电容器209和电阻器210的周围放大而得到的部分剖视图。在图12及图13所示的电力用半导体模块中，电容器209及电阻器210搭载于缓冲电路用基板230。
缓冲电路用基板230包括作为绝缘基板的陶瓷基板230a、配置于该陶瓷基板230a的表面上的导体图案230c、230d、230e、以及配置于陶瓷基板230a的背面侧的导体图案230b。导体图案230c、230d、230e相互隔开间隔地配置于陶瓷基板230a的表面上。导体图案230c、230d、230e的配置能够任意地决定，例如它们可以配置为相互大致平行地延伸。配置于陶瓷基板230a的背面上的导体图案230b通过钎料231连接于绝缘件203b上的导体图案203j。在图12及图13所示的结构中，缓冲电路用基板230相当于本实施方式的中间构件的一例。此外，电容器209相当于本实施方式的电容器的一例。另外，钎料231相当于本实施方式的接合件的一例。另外，在缓冲电路用基板230中，可以代替陶瓷基板230a而使用由其它绝缘材料构成的基板作为绝缘基板。例如，可以使用树脂制的基板来代替陶瓷基板230a。
电容器209包括电容器主体306a和金属端子306b。电容器209连接导体图案230c和导体图案230d。电阻器210连接导体图案230d和导体图案230e。电容器209和电阻器210串联连接。导体图案230e通过布线构件206与半导体元件204等连接。与实施方式2同样地，如上所述通过使用附带金属端子的陶瓷电容器作为电容器209，能够得到抑制应成为密封体205的树脂的流动性低所引起的空隙的产生这样的前所未有的效果。
在缓冲电路用基板230的上侧的导体图案230c、230d、230e，附带金属端子的电容器209和电阻器210串联连接。在导体图案230c，连接有作为至少一个正极侧电力用半导体元件的正极侧开关元件103P以及正极侧续流二极管104P、和作为至少一个负极侧电力用半导体元件的负极侧开关元件103N以及负极侧续流二极管104N中的任意一方，即半导体元件204。
具体而言，陶瓷基板230a是由任意的绝缘材料构成的基板，例如是由氧化铝(AL2O3)、氮化铝(AlN)、氮化硅(SiN)等构成的基板。电阻器210是在陶瓷基板230a的表面，使用印刷法等配置成为电阻器210的氧化钌(Ru2O)等的膏材料而形成的。另外，与印刷成为电阻器210的膏材料的方法同样地，也可以通过印刷法等将Ag膏材料配置于陶瓷基板230a的表面以及背面。通过对这样配置的Ag膏材料进行烧制，能够得到上侧的导体图案230c、230d、230e以及下侧的导体图案230b。
在这样得到的缓冲电路用基板230上，在与电力用半导体模块的制造工序不同的工序中通过钎焊来安装电容器209，由此得到缓冲电路基板。此外，在将电力用半导体模块的半导体元件204钎焊于导体图案203a的工序中，同时将安装有电容器209的缓冲电路基板连接于导体图案203j。并且，在安装有缓冲电路基板和半导体元件204的基底绝缘基板203上连接布线构件206、壳体202等，以覆盖半导体元件204等的方式形成密封体205，由此得到图12所示的电力用半导体模块。
如果概括上述的电力用半导体模块的制造方法的特征性结构，则在上述电力用半导体模块的制造方法中，所述电力用半导体模块具备作为电容器的电容器主体306a和电阻器210串联连接而成的电路即缓冲电路，该电力用半导体模块的制造方法具备将电容器连接于形成有缓冲电路的中间构件的工序。该中间构件包括：作为具有表面的绝缘基板的一例的陶瓷基板230a以及形成于该陶瓷基板230a的表面的作为缓冲电路用导体图案的导体图案230b、230c、230d、230e。在上述连接的工序中，电容器主体306a经由金属端子306b连接于导体图案230c、203d。上述电力用半导体模块的制造方法还具备将陶瓷基板230a设置于具有表面的基底绝缘基板203的工序，在所述陶瓷基板230a中电容器主体306a与导体图案230c、203d连接。在基底绝缘基板203的表面上配置有：作为至少一个正极侧电力用半导体元件和至少一个负极侧电力用半导体元件的半导体元件204，以及与作为至少一个正极侧电力用半导体元件和至少一个负极侧电力用半导体元件的半导体元件204中的任意一方连接的导体图案203a、203h、203j。在设置于基底绝缘基板203的工序中，陶瓷基板230与基底绝缘基板203的导体图案203j连接。之后，通过实施设置壳体202、布线构件206、形成密封体205等工序，由此得到如图12所示的内置有缓冲电路的电力用半导体模块。
另外，在产品开发中，对于结构不同的多个种类的电力用半导体模块，能够原样地沿用缓冲电路用基板230。因此，在变更电力用半导体元件204的配置或布线构件206的布局的情况下，不需要重新设计缓冲电路，能够降低电力用半导体模块的设计所需的工时及成本。
图14是示出本发明的实施方式3的变形例的电力用半导体模块的部分剖面的示意图。具备图14所示的缓冲电路用基板230的电力用半导体模块具备基本上与图12及图13所示的电力用半导体模块同样的结构，但缓冲电路用基板230的结构与图12及图13所示的电力用半导体模块不同。即，在图14所示的电力用半导体模块中，在缓冲电路用基板230中形成有通孔232，该通孔232从导体图案230e朝向下侧的导体图案230b地贯通陶瓷基板230a。通过该通孔232或通过用导体填充该通孔232内而成的通路，导体图案230e和导体图案230b连接。缓冲电路用基板230与电力用半导体模块的上侧的导体图案203j通过钎料231而连接。导体图案203j通过布线构件206与电力用半导体模块的上侧的导体图案203a(参照图12)连接。
在图14所示的电力用半导体模块中，能够得到与图12及图13所示的电力用半导体模块同样的效果。并且，在图14所示的电力用半导体模块中，通过设置通孔232，不需要确保用于在缓冲电路用基板230的上侧的导体图案230e上接合布线构件206的面积。因此，能够削减导体图案230e的面积，能够使缓冲电路用基板230小型化。另外，通过将通孔232设置于电阻器210的附近，能够将电流流过缓冲电路时的发热高效地向电力用半导体模块的基底绝缘基板203方向释放。
图15是示出本发明的实施方式3的变形例的电力用半导体模块的部分剖面的示意图。图15与图13对应。图15所公开的电力用半导体模块具备基本上与图13所公开的电力用半导体模块同样的结构，但与图13所示的电力用半导体模块的不同点在于，不具备图13所公开的附带金属端子的电容器209，而是具备作为未设置有金属端子的陶瓷电容器的电容器209。通过在线膨胀系数与陶瓷电容器接近的陶瓷基板230a上安装电容器209，在电容器209的钎焊接合部211产生的应力变少。因此，能够提高电容器209的接合可靠性。因此，即使不如图13所示那样在电容器209设置金属端子306b，也能够确保电力用半导体模块所要求的可靠性。另外，在本实施方式中，对将作为绝缘体的陶瓷作为支承体的陶瓷基板230a进行了记载，但即使是在将印刷基板那样的树脂作为支承体的电路基板形成缓冲电路的构造，通过利用基于环氧树脂等的密封体205进行密封，也能够减小在印刷基板的钎焊接合部211产生的应力。因此，通过这样的结构也能够确保电力用半导体模块所要求的可靠性。
图16是示出本发明的实施方式3的变形例的电力用半导体模块的部分剖面的示意图。图16与图14对应。图16所公开的电力用半导体模块具备基本上与图14所公开的电力用半导体模块同样的结构，但与图14所示的电力用半导体模块的不同点在于，不具备图14所公开的附带金属端子的电容器209，而是具备作为未设置有金属端子的陶瓷电容器的电容器209。根据这样的结构，也能够得到与图14所公开的电力用半导体模块同样的效果。而且，也能够得到与图15所示的电力用半导体模块同样的效果。即，通过在线膨胀系数与陶瓷电容器接近的陶瓷基板230a上安装电容器209，在电容器209的钎焊接合部211产生的应力变少。因此，能够提高电容器209的接合可靠性。
另外，在上述的图12～图16所示的电力用半导体模块中，也可以追加在上述的实施方式1或实施方式2中说明过的特征。例如，在图12～图14所示的电力用半导体模块中，可以在位于电容器主体306b下的区域的导体图案230c、230d的表面形成如图11所示那样的钎料限制部308。作为绝缘体的钎料限制部308可以由与密封体205不同的材料构成。另外，在图15及图16所示的电力用半导体模块中，也可以在位于电容器209下的区域的导体图案230c、230d的表面形成图5所示的阻焊层503b。也可以在该位置配置其它绝缘体代替作为绝缘体的阻焊层503b。
实施方式4.
图17是示出本发明的实施方式4的电力用半导体模块的电容器的部分剖面及连接部的上表面的示意图。图17所示的电力用半导体模块具备基本上与实施方式2的电力用半导体模块同样的结构，但如图17所示，在电容器209的金属端子306b与导体图案404连接的连接部401c的结构不同。以下进行说明。另外，图17的上侧的图示出电容器及连接部的部分剖面，下侧的图示出连接部的俯视图。
如图17所示，作为附带金属端子的陶瓷电容器的电容器209(参照图2)主要包括电容器主体306a和金属端子306b。在金属端子306b的前端形成有与导体图案404的连接部401c。金属端子306b具有与连接部401c相连并与电容器主体306a连接的主体侧部401b。连接部401c的延伸方向与主体侧部401b的延伸方向交叉。主体侧部401b与连接部401c的交叉角度优选为80°以上且100°以下，也可以是85°以上且95°以下，也可以是90°。
为了确保钎焊接合部402的钎料厚度T1，在连接部401c设置有凸部401d。如图17所示，凸部401d例如是使连接部401c的一部分塑性变形为凸状而成的部分。凸部401d也可以在连接部401c的表面以凸状配置导体或绝缘体等任意的材料而形成。另外，为了使钎焊接合部402的形状稳定化，在导体图案404的表面上印刷有阻焊层403。为了规定钎焊接合部402的外周，多个阻焊层403以夹着配置有连接部401c的区域的方式配置。
金属端子306b的连接部401c中的凸部401d可以在将金属端子306b连接于电容器主体306a之前，且在金属端子306b处于引线框状态下通过冲压而形成。
图18～图23是示出本发明的实施方式4的变形例的电力用半导体模块的电容器的连接部的上表面的示意图，示出了连接部401c的结构的变形例。可以如图18所示，凸部401d配置于金属端子306b的连接部401c中偏离中央的位置。另外，也可以如图19所示，在连接部401c配置多个凸部401d，例如配置两个凸部401d。或者也可以如图20所示，在连接部401c配置三个凸部401d。配置于连接部401d的凸部401d的数量也可以是四个以上。这样设置多个凸部401d能够可靠地抑制电容器209相对于导体图案404产生倾斜。凸部401d的高度只要是能够充分确保钎焊接合部402的接合可靠性的厚度T1即可，例如能够将该凸部401d的高度(厚度T1)设为50μm以上且300μm以下。
此外，图17所示的凸部401d是使连接部401c塑性变形为突起状而形成的，但也可以如图21所示，在凸部401d的前端部形成贯通孔。关于图21所示的连接部401c的凸部401d，例如在对连接部401c的冲压加工时，在应成为凸部401d的部分的一部分进行钻孔而形成贯通孔。此时，可以将该冲压加工时的钻孔方向设为在金属端子306b中从连接有电容器主体306a的搭载面侧朝向与导体图案404相接的面侧的方向。这样，通过在与导体图案404相接的面侧产生钻孔时的折返，该折返成为凸部401d。此时，钻孔时的折返高度同样可以为30μm以上且300μm以下。另外，贯通孔的数量也只要为一个以上即可，优选为设置多个形成有该贯通孔的凸部401d。在这种情况下，钎料在贯通孔浸润扩散，从而与以往相比，金属端子306b与钎料的接合面积增加。其结果是，不仅能够提高金属端子306b与导体图案404的接合强度，还能够提高接合可靠性。
如上所述，通过确保作为附带金属端子的陶瓷电容器的电容器209和导体图案404的接合部即钎焊接合部402的钎料厚度，能够提高该钎焊接合部402的接合可靠性。因此，如图22所示，位于金属端子306b的前端侧的连接部401c与主体侧部401b所成的角度θ2可以是锐角。在这种情况下，连接部401c与导体图案404的表面在连接部401c和主体侧部401b的连结部侧所成的角度θ1也超过0°。这样，通过成为连接部401c相对于导体图案404的表面倾斜的状态，能够增厚构成钎焊接合部402的钎料的厚度。另外，还得到容易通过外观目视检查来判断钎料402在连接部401c浸润到了何处的效果。
此外，如图23所示，位于金属端子306b的前端侧的连接部401c与主体侧部401b所成的角度θ2可以是钝角。在这种情况下，连接部401c与导体图案404的表面在连接部401c的前端侧所成的角度θ3也超过0°。这样，通过成为连接部401c相对于导体图案404的表面倾斜的状态，与图22所示的结构同样地，能够增厚构成钎焊接合部402的钎料的厚度。另外，还得到容易通过外观目视检查来判断钎料402在连接部401c浸润到了何处的效果。
＜作用效果＞
在此，关于上述电容器209的钎焊，当设想为到现有的印刷基板上的钎焊时，考虑以下的工艺。即，在导体图案404上印刷含有助焊剂的焊膏，在此基础上，放置电容器209并加热，由此进行钎焊。这样，钎料能够在金属端子306b的连接部401c下浸润扩散。但是，由于电容器209的自重而浸润扩散的钎料从连接部401c的下方被挤出，难以充分确保连接部401c下的钎料厚度。此外，在将矩形形状或球状的钎焊材料放置于电容器209附近并钎焊时，熔化的钎焊材料浸润扩散，从而钎焊材料必须在金属端子306b的连接部401c下浸润扩散。在这种情况下，也难以确保为了得到充分的接合可靠性的连接部401c下的钎料厚度。因此，如图17～图21所示，通过在金属端子306b的连接部401c的下表面(背面)设置凸部401d，能够充分地确保金属端子306b下的钎料的厚度。
即，在上述电力用半导体模块中，金属端子306b包括与导体图案404连接的连接部401c。在连接部401c的一部分形成有作为朝向导体图案404侧突出的形状的凸部401d。电力用半导体模块具备钎焊接合部402，该钎焊接合部402配置于连接部401c的一部分以外的部分与导体图案404之间，包含作为导电性的接合部材料的钎料。
在这种情况下，由于在连接部401c的一部分形成有凸部401d，所以能够确保与该凸部401d的突出高度相应的作为接合部材料的钎料的厚度。其结果是，能够提高通过钎料将连接部401c和导体图案404连接而成的接合构造的可靠性。
在上述电力用半导体模块中，可以如图21所示，在凸部401d形成贯通孔401e。在这种情况下，当在金属端子306b的连接部401c形成贯通孔401e时，通过使该连接部401c的一部分塑性变形，能够容易地形成凸部401d。另外，由于在贯通孔401e的内部也能够配置作为接合部材料的钎料，因此能够增大该钎料与连接部401c的接触面积，能够进一步提高接合构造的可靠性。
在上述电力用半导体模块中，金属端子306b包括连接部401c和主体侧部401b。连接部401c与导体图案404连接。主体侧部401b与连接部401c相连，并与电容器主体306a连接。连接部401c的延伸方向与主体侧部401b的延伸方向交叉。如图22所示，主体侧部401b的延伸方向与连接部401c的延伸方向所成的角度θ2为锐角。
在上述电力用半导体模块中，金属端子306b包括连接部401c和主体侧部401b。连接部401c与导体图案404连接。主体侧部401b与连接部401c相连，并与电容器主体306a连接。连接部401c的延伸方向与主体侧部401b的延伸方向交叉。如图23所示，主体侧部401b的延伸方向与连接部401c的延伸方向所成的角度θ2为钝角。
在这种情况下，如果将电容器209与导体图案404连接，以使主体侧部401b的延伸方向沿着与导体图案404的表面大致垂直的方向，则成为连接部401c相对于导体图案404的表面倾斜的状态。因此，在导体图案404与连接部401c之间配置钎料作为接合部材料时，能够充分确保该钎料的厚度。因此，能够提高通过钎料将连接部401c和导体图案404连接而成的接合构造的可靠性。
作为根据本公开的电子部件的电容器209具备作为陶瓷电子部件主体的电容器主体306a和金属端子306b。电容器主体306a具有相互对置的两个端面，包括形成于两个端面上的外部电极。金属端子306b与外部电极连接。金属端子306b包括应该与作为外部导体层的导体图案404连接的连接部401c。如图17～图21所示，在连接部401c的一部分形成有凸部401d。
这样，由于在连接部401c的一部分形成有凸部401d，在通过作为接合部材料的钎料来连接导体图案404和连接部401c的情况下，能够确保与该凸部401d的突出高度相应的钎料的厚度。其结果是，能够提高利用钎料将连接部401c和导体图案404连接而成的接合构造的可靠性。
在上述电子部件中，可以如图21所示，在凸部401d形成贯通孔401e。在这种情况下，当在金属端子306b的连接部401c形成贯通孔401e时，通过使该连接部401c的一部分塑性变形，能够容易地形成凸部401d。另外，由于在贯通孔401e的内部也能够配置钎料，因此能够增大该钎料与连接部401c的接触面积，能够进一步提高接合构造的可靠性。
根据本公开的电子部件具备作为陶瓷电子部件主体的电容器主体306a和金属端子306b。电容器主体306a具有相互对置的两个端面，包括形成于两个端面上的外部电极。金属端子306b与外部电极连接。金属端子306b包括：连接部401c，应该与作为外部的导体层的导体图案404连接；以及主体侧部401b，与连接部401c相连并与电容器主体306a连接。连接部401c的延伸方向与主体侧部401b的延伸方向交叉。如图22所示，主体侧部401b的延伸方向与连接部401c的延伸方向所成的角度θ2为锐角。
根据本公开的电子部件具备作为陶瓷电子部件主体的电容器主体306a和金属端子306b。电容器主体306a具有相互对置的两个端面，包括形成于两个端面上的外部电极。金属端子306b与外部电极连接。金属端子306b包括：连接部401c，应该与作为外部的导体层的导体图案404连接；以及主体侧部401b，与连接部401c相连并与电容器主体306a连接。连接部401c的延伸方向与主体侧部401b的延伸方向交叉。如图23所示，主体侧部401b的延伸方向与连接部401c的延伸方向所成的角度θ2为钝角。
在这种情况下，如果将电子部件与导体图案404连接，以使主体侧部401b的延伸方向沿着与导体图案404的表面大致垂直的方向，则成为连接部401c相对于导体图案404的表面倾斜的状态。因此，当在导体图案404与连接部401c之间配置作为接合部材料的钎料时，能够充分确保该钎料的厚度。因此，能够提高利用钎料将连接部401c和导体图案404连接而成的接合构造的可靠性。
如图1及图2所示，根据本公开的电力用半导体模块具备作为至少一个正极侧电力用半导体元件的正极侧开关元件103P以及正极侧续流二极管104P、作为至少一个负极侧电力用半导体元件的负极侧开关元件103N以及负极侧续流二极管104N、导体图案、以及作为上述电子部件的电容器209。导体图案与至少一个正极侧电力用半导体元件以及至少一个负极侧电力用半导体元件中的任意一方电连接。电容器209与导体图案电连接。
这样，在作为电子部件的电容器209的连接部401c和作为与导体图案电连接的导体层的导体图案404的接合构造中，能够充分确保钎料等接合部材料的厚度。其结果是，能够得到接合构造的可靠性提高、能够实现长寿命化的电力用半导体模块。
上述电力用半导体模块具备密封体205(参照图2)。密封体205密封与至少一个正极侧电力用半导体元件和至少一个负极侧电力用半导体元件对应的半导体元件204以及作为电子部件的电容器209。密封体含有环氧树脂。
在这种情况下，由于使用环氧树脂作为密封体205，因此能够利用密封体来抑制连接有电容器209的导体图案404等电子部件附近的构造的变形。因此，能够抑制该电容器209附近的上述变形所引起的应力的产生。
上述电力用半导体模块具备作为导体层的导体图案404。导体图案404由与搭载有半导体元件204的导体图案相同的层构成。作为电子部件的电容器209与导体图案404连接。
在这种情况下，由于作为电子部件的电容器209与由与导体图案相同的层构成的导体图案404连接，因此与将与形成有导体图案等的基板不同的基板用于安装作为电子部件的电容器209的情况相比，能够简化电力用半导体模块的结构，并且由于该导体图案404与作为电子部件的电容器209的接合部的安装是容易的，因此能够可靠性高地形成该接合部。
另外，在上述电力用半导体模块中，可以在位于电容器主体306a下的空间配置底部填充剂。底部填充剂可以由与密封体205不同的材料构成。
如果概括上述的各实施方式的电力用半导体模块的特征性结构，则电力用半导体模块具备：至少一个半导体元件204；导体图案203a、203e、203f、203j；至少一个缓冲电路106；密封体215；作为中间构件的缓冲电路用基板230(参照图12)或金属端子306b(参照图8)；以及作为接合件的钎料231(参照图12)或钎焊接合部211(参照图8)。作为半导体元件204的一例，可举出例如作为至少一个正极侧电力用半导体元件的正极侧开关元件103P以及正极侧续流二极管104P、作为至少一个负极侧电力用半导体元件的负极侧开关元件103N以及负极侧续流二极管104N。对导体图案203a连接有至少一个半导体元件204。至少一个缓冲电路106与导体图案203j(参照图12)或导体图案203d(参照图8)电连接。至少一个缓冲电路106是作为电容器的图12的电容器209或图8的电容器主体306a与电阻器210串联连接而成的电路。密封体205密封至少一个半导体元件204、导体图案203a、203e、203f、203j、作为电容器的图12的电容器209或图8的电容器主体306b以及电阻器210。作为中间构件的缓冲电路用基板230(参照图12)或金属端子306b(参照图8)与作为电容器的图12的电容器209或图8的电容器主体306b连接。作为接合件的钎料231(参照图12)或钎焊接合部211(参照图8)将该构件连接于导体图案203j、203e、203f。
在上述电力用半导体模块中，可以如图3及图4所示，至少一个缓冲电路106包括至少一个作为追加电容器的电容器209b和作为并联电阻器的电阻器233a、233b。至少一个追加电容器209b可以与上述电容器209a及电阻器210串联连接。作为并联电阻器的电阻器233a、233b也可以与电容器209a以及至少一个追加电容器209b分别并联连接。
在上述电力用半导体模块中，可以如图12所示，中间构件包括作为绝缘基板的陶瓷基板230a和作为缓冲电路用导体图案的导体图案230c～230e。陶瓷基板230a具有表面。导体图案230c～230e可以形成于陶瓷基板230a的表面。电容器209可以与缓冲导体图案230c、230d连接。
在上述电力用半导体模块中，缓冲电路用导体图案可以包括作为第一导体图案的导体图案230c和作为第二导体图案的导体图案230d。导体图案230d与导体图案230c隔开间隔地配置。电容器209可以以将导体图案230c和导体图案230d接起来的方式配置。电力用半导体模块也可以具备作为绝缘体的底部填充剂。绝缘体可以配置于由电容器209、导体图案230c和导体图案230d包围的空间220，由与密封体205不同的材料构成。
在图15及图16所示的上述电力用半导体模块中，可以如图5所示，电容器209包括电容器主体501a和形成于该电容器主体501a的表面的外部电极501b。外部电极501b可以与作为缓冲电路用导体图案的导体图案230c、230d连接。
在图12～图14所示的上述电力用半导体模块中，电容器209可以包括电容器主体306a和与该电容器主体306a连接的金属端子306b。金属端子306b可以与作为缓冲电路用导体图案的导体图案230c、230d连接。
在上述电力用半导体模块中，可以如图8等所示，中间构件包括与作为电容器的电容器主体306a连接的金属端子306b。金属端子306b可以通过作为接合件的钎焊接合部211而与导体图案203e、203f连接。
在上述电力用半导体模块中，可以如图11所示，导体图案包括作为第一导体图案的导体图案303b和作为第二导体图案的导体图案303c。导体图案303c也可以与导体图案303b隔开间隔地配置。电容器209也可以以将导体图案303b和导体图案303c接起来的方式配置。电力用半导体模块也可以具备作为绝缘体的底部填充剂。底部填充剂可以配置于由电容器209、导体图案303b和导体图案303c包围的空间，由与密封体205不同的材料构成。
在上述电力用半导体模块中，可以如图17～图21所示，金属端子401b包括与导体图案404连接的连接部401c。可以在连接部401c的一部分形成有作为朝向导体图案404侧突出的形状的凸部401d。作为接合件的钎焊接合部402可以是配置于除了连接部401c的一部分之外的部分与导体图案404之间的导电性材料。
在上述电力用半导体模块中，可以如图21所示，在凸部401d形成有贯通孔401e。
在上述电力用半导体模块中，可以如图22或图23所示，金属端子包括与导体图案404连接的连接部401c和与该连接部401c相连并与作为电容器的电容器主体306a连接的主体侧部401b。连接部401c的延伸方向可以与主体侧部401b的延伸方向交叉。可以如图22所示，主体侧部401b的延伸方向与连接部401c的延伸方向所成的角度θ2为锐角。或者，可以如图23所示，主体侧部401b的延伸方向与连接部401c的延伸方向所成的角度θ2为钝角。另外，该角度θ2也可以是直角。
上述电力用半导体模块还可以具备布线构件206。布线构件206可以与至少一个正极侧电力用半导体元件以及至少一个负极侧电力用半导体元件中的任一个即至少一个半导体元件204连接。可以如图10所示，使从导体图案303c到电容器209的顶部的高度H1低于从导体图案303b到布线构件206的顶部的高度H2。
如上所述，对本发明的实施方式进行了说明，也可以对上述实施方式进行各种变形。另外，本发明的范围并不限定于上述的实施方式以及实施例。本发明的范围由权利要求书示出，意图包括与权利要求书等同的含义和范围内的所有变更。
工业适用性
本公开有利地应用于安装时的接合质量能够稳定化的陶瓷电子部件和安装该陶瓷电子部件并将IGBT或MOSFET等作为开关元件的电力用半导体模块。

Claims (15)

1.一种电力用半导体模块，具备：
至少一个半导体元件；
导体图案，连接有所述至少一个半导体元件；以及
至少一个缓冲电路，与所述导体图案电连接，
所述至少一个缓冲电路是电容器和电阻器串联连接而成的电路，
其中，所述电力用半导体模块还具备：
密封体，密封所述至少一个半导体元件、所述导体图案、所述电容器以及所述电阻器；
中间构件，与所述电容器连接；以及
接合件，将所述中间构件连接于所述导体图案，
所述至少一个缓冲电路包括：
至少一个追加电容器，与所述电容器以及所述电阻器串联连接；以及
并联电阻器，分别与所述电容器以及所述至少一个追加电容器并联连接，
所述并联电阻器的电阻值为所述电阻器的电阻值的1000倍以上。
2.根据权利要求1所述的电力用半导体模块，其中，
所述中间构件包括：
具有表面的绝缘基板；以及
缓冲电路用导体图案，形成于所述绝缘基板的所述表面，
所述缓冲电路用导体图案包括第一导体图案和与所述第一导体图案隔开间隔地配置的第二导体图案，
所述电容器以将所述第一导体图案和所述第二导体图案接起来的方式配置，
所述电力用半导体模块具备绝缘体，该绝缘体配置于由所述电容器、所述第一导体图案和所述第二导体图案包围的空间，由与所述密封体不同的材料构成。
3.根据权利要求1所述的电力用半导体模块，其中，
所述电容器与所述缓冲电路用导体图案连接。
4.根据权利要求2所述的电力用半导体模块，其中，
所述电容器与所述缓冲电路用导体图案连接。
5.根据权利要求1～4中任一项所述的电力用半导体模块，其中，
所述电容器包括：
电容器主体部；以及
外部电极，形成于所述电容器主体部的表面，
所述外部电极与所述缓冲电路用导体图案连接。
6.根据权利要求1～4中任一项所述的电力用半导体模块，其中，
所述电容器包括：
电容器主体；以及
金属端子，与所述电容器主体连接，
所述金属端子与所述缓冲电路用导体图案连接。
7.根据权利要求1或2所述的电力用半导体模块，其中，
所述中间构件包括与所述电容器连接的金属端子，
所述金属端子通过所述接合件与所述导体图案连接。
8.根据权利要求7所述的电力用半导体模块，其中，
所述导体图案包括第一导体图案和与所述第一导体图案隔开间隔地配置的第二导体图案，
所述电容器以将所述第一导体图案和所述第二导体图案接起来的方式配置，
所述电力用半导体模块具备绝缘体，该绝缘体配置于由所述电容器、所述第一导体图案和所述第二导体图案包围的空间，由与所述密封体不同的材料构成。
9.根据权利要求7所述的电力用半导体模块，其中，
所述金属端子包括与所述导体图案连接的连接部，
在所述连接部的一部分形成有凸部，该凸部为朝向所述导体图案侧突出的形状，
所述接合件为配置于所述连接部的所述一部分以外的部分与所述导体图案之间的导电性材料。
10.根据权利要求8所述的电力用半导体模块，其中，
所述金属端子包括与所述导体图案连接的连接部，
在所述连接部的一部分形成有凸部，该凸部为朝向所述导体图案侧突出的形状，
所述接合件为配置于所述连接部的所述一部分以外的部分与所述导体图案之间的导电性材料。
11.根据权利要求9或10所述的电力用半导体模块，其中，
在所述凸部形成有贯通孔。
12.根据权利要求1～4中任一项所述的电力用半导体模块，其中，
所述密封体被配置为使得所述电容器成为被埋设的状态，
所述电力用半导体模块还具备配置于所述密封体上的上部密封体。
13.根据权利要求1～4中任一项所述的电力用半导体模块，其中，
还具备与所述至少一个半导体元件连接的布线构件，
从所述导体图案到所述电容器的顶部的高度低于从所述导体图案到所述布线构件的顶部的高度。
14.根据权利要求1～4中任一项所述的电力用半导体模块，其中，所述至少一个半导体元件由宽带隙半导体构成。
15.一种电力用半导体模块的制造方法，所述电力用半导体模块具备缓冲电路，该缓冲电路是电容器和电阻器串联连接而成的电路，其中，
所述电力用半导体模块的制造方法具备将所述电容器连接于形成有所述缓冲电路的中间构件的工序，
所述中间构件包括：
具有表面的绝缘基板；以及
缓冲电路用导体图案，形成于所述绝缘基板的所述表面，
在所述连接的工序中，所述电容器被连接于所述缓冲电路用导体图案，
所述电力用半导体模块的制造方法还具备在具有表面的基底绝缘基板设置所述绝缘基板的工序，在所述绝缘基板中，所述电容器与所述缓冲电路用导体图案连接，
在所述基底绝缘基板的所述表面上配置有：
至少一个半导体元件；以及
导体图案，连接有所述至少一个半导体元件，
在所述基底绝缘基板设置的工序中，所述绝缘基板被连接于所述基底绝缘基板的所述导体图案。
CN201880020955.XA 2017-04-21 2018-04-20 电力用半导体模块、电子部件以及电力用半导体模块的制造方法 Active CN110494977B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017084625 2017-04-21
JP2017-084625 2017-04-21
PCT/JP2018/016263 WO2018194153A1 (ja) 2017-04-21 2018-04-20 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
CN110494977A CN110494977A (zh) 2019-11-22
CN110494977B true CN110494977B (zh) 2023-04-18

Family

ID=63855855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880020955.XA Active CN110494977B (zh) 2017-04-21 2018-04-20 电力用半导体模块、电子部件以及电力用半导体模块的制造方法

Country Status (3)

Country Link
JP (1) JP6755386B2 (zh)
CN (1) CN110494977B (zh)
WO (1) WO2018194153A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062042A (ja) * 2017-09-26 2019-04-18 太陽誘電株式会社 金属端子付き電子部品および電子部品実装回路基板
DE112018007125T5 (de) * 2018-02-20 2020-11-05 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandler mit demselben
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
US11988688B2 (en) 2019-05-29 2024-05-21 Mitsubishi Electric Corporation Voltage dividing device
JP7419781B2 (ja) 2019-12-10 2024-01-23 富士電機株式会社 半導体モジュール
JP7301009B2 (ja) * 2020-02-10 2023-06-30 三菱電機株式会社 半導体装置、および半導体装置の製造方法
WO2021229837A1 (ja) * 2020-05-12 2021-11-18 住友電気工業株式会社 半導体装置
JP7459672B2 (ja) 2020-06-10 2024-04-02 住友電気工業株式会社 半導体装置
WO2024057860A1 (ja) * 2022-09-13 2024-03-21 ローム株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010123614A (ja) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd セラミックコンデンサ及びそれを備えた電子部品
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール
CN106537777A (zh) * 2014-08-08 2017-03-22 赖茵豪森机械制造公司 串联连接的功率开关的电压平衡

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151952A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
JPS6315034U (zh) * 1986-07-15 1988-02-01
JPH0529108U (ja) * 1991-09-24 1993-04-16 株式会社トーキン 表面実装部品用端子
JP2012210153A (ja) * 2012-08-03 2012-10-25 Daikin Ind Ltd 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010123614A (ja) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd セラミックコンデンサ及びそれを備えた電子部品
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール
CN106537777A (zh) * 2014-08-08 2017-03-22 赖茵豪森机械制造公司 串联连接的功率开关的电压平衡

Also Published As

Publication number Publication date
WO2018194153A1 (ja) 2018-10-25
JPWO2018194153A1 (ja) 2019-11-14
JP6755386B2 (ja) 2020-09-16
CN110494977A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN110494977B (zh) 电力用半导体模块、电子部件以及电力用半导体模块的制造方法
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6726112B2 (ja) 半導体装置および電力変換装置
US9324684B2 (en) Semiconductor device and manufacturing method thereof
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
JP6261642B2 (ja) 電力半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
US20150237718A1 (en) Power semiconductor device
KR102588854B1 (ko) 파워모듈 및 그 제조방법
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JP5899952B2 (ja) 半導体モジュール
CN112823416A (zh) 表面安装式热缓冲器
US11127714B2 (en) Printed board and semiconductor device
JP2004296837A (ja) 半導体装置
JP2021114537A (ja) 半導体装置
JP7419781B2 (ja) 半導体モジュール
KR102661089B1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR102588851B1 (ko) 파워모듈 및 그 제조방법
JP2006245171A (ja) 電子部品モジュール
JP2005285885A (ja) 半導体装置
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
US20230028808A1 (en) Semiconductor device
JP2023117060A (ja) 半導体装置の製造方法および半導体装置
JP2021158304A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant