JP7170272B2 - パワー基板とそれを備えた高電圧モジュール - Google Patents

パワー基板とそれを備えた高電圧モジュール Download PDF

Info

Publication number
JP7170272B2
JP7170272B2 JP2019061598A JP2019061598A JP7170272B2 JP 7170272 B2 JP7170272 B2 JP 7170272B2 JP 2019061598 A JP2019061598 A JP 2019061598A JP 2019061598 A JP2019061598 A JP 2019061598A JP 7170272 B2 JP7170272 B2 JP 7170272B2
Authority
JP
Japan
Prior art keywords
gate drive
drive circuit
mos transistors
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019061598A
Other languages
English (en)
Other versions
JP2020161719A (ja
Inventor
圭 西岡
俊雄 花田
孝 中村
剛 舟木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NexFi Technology Inc.
Osaka University NUC
Original Assignee
NexFi Technology Inc.
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NexFi Technology Inc., Osaka University NUC filed Critical NexFi Technology Inc.
Priority to JP2019061598A priority Critical patent/JP7170272B2/ja
Priority to PCT/JP2020/013520 priority patent/WO2020196699A1/ja
Priority to CN202080024766.7A priority patent/CN113632216A/zh
Priority to US17/442,404 priority patent/US12022604B2/en
Publication of JP2020161719A publication Critical patent/JP2020161719A/ja
Application granted granted Critical
Publication of JP7170272B2 publication Critical patent/JP7170272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー基板とそれを備えた高電圧モジュールに関する。
ＳｉＣは、Ｓｉに比べてバンドギャップが３倍大きく、絶縁破壊強度が約１０倍高いことが知られており、ＳｉＣを用いたＭＯＳトランジスタ等の半導体素子が、高電圧、大電流を扱う次世代のパワー素子として注目されている。様々な用途に合わせて複数のＭＯＳトランジスタを組み合わせ、スイッチング特性、耐圧特性、温度特性等を高めた高電圧モジュールが開発されている（例えば、特許文献１参照）。
特開２０１５－１６２８４５号公報
高電圧モジュールを構成する複数のＭＯＳトランジスタは、プリント基板に対し、ディスクリートの状態で直接実装され、それらは互いに直列接続される。この状態では、実装されたＭＯＳトランジスタの放熱を十分に行うことができないため、ＭＯＳトランジスタに流す電流の大きさについて、制限せざるを得ない。
また、高電圧モジュール内のＭＯＳトランジスタのゲートは、電磁誘導方式で個別に駆動されるように構成されているため、直列接続された複数のＭＯＳトランジスタの間でのゲート遅延ばらつきが大きく、それらを組み合わせて使用することは難しい。
本発明は上記事情に鑑みてなされたものであり、放熱性を高め、ゲート遅延ばらつきを低く抑えることを可能とするパワー基板と、それを備えた高電圧モジュールを提供することを目的とする。
上記課題を解決するため、本発明は以下の手段を採用している。
（１）本発明の一態様に係るパワー基板は、同一方向に延在する複数の電流経路に沿って、並んで配置された複数の絶縁基板と、複数の前記絶縁基板の一方の主面に、第一導電層、第一はんだ接合層を介して複数搭載されたＭＯＳトランジスタと、全ての前記絶縁基板の他方の主面に、第二導電層、第二はんだ接合層を介して接触した放熱部材と、を備え、一つ一つの前記電流経路は、異なる前記絶縁基板に搭載された単数または複数の前記ＭＯＳトランジスタ同士が、直列に接続されてなる。前記はんだ接合は焼結系接合材（銀焼結、銅焼結等）や導電性樹脂等であっても良い。
（２）前記（１）に記載のパワー基板において、隣接する前記絶縁基板同士の間に抵抗体が設けられ、前記抵抗体が、前記ＭＯＳトランジスタに対して並列に接続されていることが好ましい。
（３）本発明の一態様に係る高電圧モジュールは、前記（１）に記載されたパワー基板と、前記ＭＯＳトランジスタのゲート駆動回路素子を複数搭載したゲートドライブ基板と、絶縁部材を挟んで両側にコイルを複数備えてなる電源基板と、複数の前記ゲート駆動回路素子のオン／オフを同時に制御する制御ユニットと、を順に積層してなり、前記ＭＯＳトランジスタと前記ゲート駆動回路素子、前記ゲート駆動回路素子と前記コイル、前記ゲート駆動回路素子と前記制御ユニットが、電気的に接続されている。
（４）前記（３）に記載の高電圧モジュールにおいて、前記制御ユニットが、前記ゲート駆動回路素子に対し、オン／オフ制御用の光信号を送信するＥＯ変換機を搭載したＣＰＬＤ基板と、前記光信号を受信し、電気信号に変換するＯＥ変換器を備えたＯ／Ｅ基板と、を備え、前記制御ユニットのうち前記ＯＥ変換器が、前記ゲート駆動回路素子と電気的に接続されていることが好ましい。
本発明のパワー基板では、ＭＯＳトランジスタを搭載する絶縁基板が放熱部材に接触しているため、ディスクリート状態で実装される従来のＭＯＳトランジスタに比べて、放熱性を高めることができる。また、本発明のパワー基板を備えた高電圧モジュールでは、複数のゲート駆動回路素子が、一つの制御ユニットに接続され、それぞれのゲート駆動回路素子を同時に制御できるように構成されている。したがって、ゲート駆動回路素子を介して、直列接続された複数のＭＯＳトランジスタのそれぞれに対し、ゲート信号を同時に入力することができるため、ＭＯＳトランジスタ間でのゲート遅延ばらつきを低く抑えることができる。
本発明の一実施形態に係る高電圧モジュールの断面図である。 図１の高電圧モジュールを構成するパワー基板の斜視図である。 （ａ）図２のパワー基板の断面図である。（ｂ）、（ｃ）（ａ）のパワー基板の変形例を示す図である。 図２のパワー基板において形成される電流経路の等価回路図である。 図１の高電圧モジュールを構成する電源基板の平面図である。
以下、本発明を適用した実施形態に係るパワー基板と、それを備えた高電圧モジュールについて、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１は、本発明の一実施形態に係る高電圧モジュール１００の断面図である。高電圧モジュール１００は、主に、パワー基板１０１と、ゲートドライブ基板１０２と、電源基板１０３と、制御ユニット１０４とを、それぞれの厚み方向に順に積層してなる。より詳細には、パワー基板１０１とゲートドライブ基板１０２の間、ゲートドライブ基板１０２と電源基板１０３の間、電源基板１０３と制御ユニット１０４の間に、それぞれ樹脂１０５が挟まれている。
パワー基板１０１は、ＭＯＳトランジスタ等の機能素子を搭載した基板であり、大面積を有する放熱部材を含むため、図１に示すように、高電圧モジュール１００の最下層に配置されていることが好ましい。パワー基板１０１は、複数の絶縁基板１０６と、絶縁基板１０６の一方の主面に、導電層１０７（第一導電層）、はんだ接合層１０９（第一はんだ接合層）を介して複数搭載されたＭＯＳトランジスタ１０８等の機能素子（チップ）と、全ての絶縁基板１０６の他方の主面に、導電層１０７（第二導電層）、はんだ接合層１０９（第二はんだ接合層）を介して接触した放熱部材（ヒートスプレッダ）１１０と、を備えている。ここでは、ＭＯＳトランジスタ１０８以外の機能素子の図示を省略している。
絶縁基板１０６は、主に、アルミナ（Ａｌ２Ｏ３）、窒化アルミ（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁材料からなる。導電層１０７は、主に、銅、アルミニウム等の導電材料からなる。導電層１０７の表面は、ニッケル、銀等によってメッキされていてもよい。
図２は、パワー基板１０１の斜視図である。複数の絶縁基板１０６は、同一方向に揃って延在する複数の電流経路Ｐ（Ｐ１、Ｐ２、・・・、Ｐｎ）に沿って、並んで配置されている。図２では、ｎを３としているが、３未満でも４以上であってもよい。いずれの電流経路Ｐも、一端が共通の入力端子（不図示）に接続され、他端が共通の出力端子（不図示）に接続されている。なお、ここでの「同一方向」は、共通する入力端子と出力端子との間を結ぶ方向を意味しており、複数の電流経路Ｐの延在方向は、幾何学的な意味で平行に揃っていなくてもよい。
図３（ａ）は、図２のパワー基板１０１をα－α線が通る面で切断した場合の断面図である。一つ一つの電流経路Ｐ１、Ｐ２、・・・、Ｐｎは、異なる絶縁基板１０６に搭載されたＭＯＳトランジスタ１０８のうち、１つ以上（ここでは４つ）のＭＯＳトランジスタ１０８同士が、直列に接続されてなる。つまり、同じ絶縁基板１０６に搭載された単数または複数のＭＯＳトランジスタが、他の絶縁基板１０６に搭載された単数または複数のＭＯＳトランジスタと直列接続している。ここでは一つの電流経路Ｐが１６個のＭＯＳトランジスタ１０８で構成されている場合について例示されているが、直列接続するＭＯＳトランジスタ１０８の数についての制限はない。
図３（ｂ）、（ｃ）は、図３（ａ）に示すパワー基板１０１の変形例を示す図である。図３（ａ）では、同じ絶縁基板１０６に搭載されるＭＯＳトランジスタ１０８のうち、同じ電流経路Ｐに属するものの数が、４である場合について例示しているが、この数について限定されることはない。
例えば図３（ｂ）に示すように、同じ絶縁基板１０６に搭載され、かつ同じ電流経路Ｐに属するＭＯＳトランジスタ１０８の数を増加させてもよい。この場合には、絶縁基板１０６が大きくなるため、組み立てが容易になる。反対に、例えば図３（ｃ）に示すように、同じ絶縁基板１０６に搭載され、かつ同じ電流経路Ｐに属するＭＯＳトランジスタ１０８の数を減少させてもよい。この場合には、絶縁基板１０６が小さくなるため、コストを低く抑えることができ、また、割れや反りの発生を抑えることができる。
同じ電流経路Ｐを構成するＭＯＳトランジスタ１０８同士は、互いに直列の関係にあり、異なる電流経路Ｐを構成するＭＯＳトランジスタ１０８同士は、互いに並列の関係にある。また、異なる絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８同士は、互いに直列の関係にあり、同じ絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８同士は、互いに並列の関係にある。
直列接続の数をｍとすると、ＭＯＳトランジスタ１０８は、ｍ×ｎのマトリックスを構造を形成するように配置されていることになる。ここでの電流経路Ｐは、折り返し部分を含むＵ字状を有している場合について例示しているが、ＭＯＳトランジスタ１０８の数が少ない場合には、折り返し部分を含まない直線状を有していてもよい。
図４は、図２のパワー基板１０１において構成される複数の電流経路Ｐのうち、一つの電流経路（Ｐ１、Ｐ２、Ｐ３のいずれか）に関する等価回路図である。ここでは、一つの電流経路において１６個のＭＯＳトランジスタ１０８が直列に接続されている場合について例示している。１つの電流経路を構成する複数（ここでは１６個）のＭＯＳトランジスタ１０８は、それぞれ別々の絶縁基板１０６に搭載され、ボディ側で導通しないように構成されている。また、複数のＭＯＳトランジスタ１０８のゲート電極は、それぞれ別々のゲート駆動回路素子ＧＤに接続されている。
一つ一つの絶縁基板１０６の分圧を維持するため、隣接する絶縁基板１０６同士の間には、抵抗体１１１が設けられていることが好ましい。抵抗体１１１の材料としては、例えば、炭素等が挙げられる。
放熱部材１１０は、熱伝導性の高い材料（例えば、銅、アルミあるいは合金材料等）からなり、少なくともパワー基板１０１を構成する全ての絶縁基板１０６と直接接触する一面を有する。絶縁基板１０６は、機能素子を搭載する面と反対側の面において、放熱部材１１０と接触する。機能素子を搭載する絶縁基板１０６が放熱部材に接触していることにより、機能素子に発生する熱を、絶縁基板１０６、放熱部材１１０を経由して容易に外部に放出することができる。そのため、機能素子に対し、発熱によるダメージを低減することにより、大電流を流し続けることができる。
複数の絶縁基板１０６は、放熱部材１１０の一面において、それぞれ島を形成するように互いに離間して配置されている。そのため、隣接する絶縁基板１０６に搭載されたＭＯＳトランジスタ１０８同士がショートするのを防ぎ、かつ絶縁基板１０６ごとの耐圧を向上させることができる。
それぞれの絶縁基板１０６に搭載されているＭＯＳトランジスタ１０８同士は、隣接する絶縁基板１０６間に形成された溝１０６ａを跨ぐ配線（不図示）を介して、複数段にわたって直列に接続されている。つまり、隣接する一方の絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８のそれぞれが、他方の絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８のそれぞれと、一対一で直列接続されている。より詳細には、隣接する二つのＭＯＳトランジスタ１０８のうち、一方のソース電極またはドレイン電極が、他方のドレイン電極またはソース電極と接続され、電流経路Ｐ全体にわたってソース電極とドレイン電極が交互に並んでいる。
ゲートドライブ基板１０２は、ＭＯＳトランジスタ１０８のゲート駆動回路素子１１２を複数搭載した基板である。ゲートドライブ基板１０２は、パワー基板１０１の表面のうち、機能素子が搭載されている側に積層するように配置、接続されてなる。
複数のゲート駆動回路素子１１２は、それぞれ、ゲートドライブ基板１０２とパワー基板１０１の間を貫通する配線１１３を介して、絶縁基板１０６上の複数のＭＯＳトランジスタ１０８のそれぞれと電気的に接続されている。つまり、一つのゲート駆動回路素子１１２が、配線１１３を介し、一つの導電層１０７に搭載される複数（ここでは三つ）のＭＯＳトランジスタ１０８に対して、ゲート電圧を印加できるように構成されている。ノイズの影響を軽減する観点から、ゲート駆動回路素子１１２は、配線１１３が短くなるように、ゲート電圧を印加するＭＯＳトランジスタ１０８の直上に、配置されていることが好ましい。
さらに、ゲートドライブ基板１０２は、パワー基板１０１の直上に、かつ略平行になるように、配置されていることが好ましい。このように配置されていることにより、ゲート駆動回路素子１１２とＭＯＳトランジスタ１０８との距離が、位置によらず最短でほぼ均等になり、配線１１３の長さがほぼ均等になる。そのため、一部のＭＯＳトランジスタ１０８に対して、ノイズ等の電圧が印加されてしまうような問題を回避することができる。
電源基板１０３は、絶縁部材１１４を挟んで両側にコイル１１５、１１６を複数備えてなる。電源基板１０３は、絶縁部材１１４を挟んで一方の側に備えたコイル（一次コイル）１１５に対して入力された電圧が、磁界結合によって所望の大きさに変換され、他方の側に備えたコイル（二次コイル）１１６から電圧を出力するように構成されている。
図５は、電源基板１０３を一次コイル１１５側から見た平面図である。二次コイル１１６は、絶縁部材１１４を挟んで反対側において、一次コイル１１５と重なる位置に配置されている。磁界結合の効率を高めるため、一次コイル１１５と二次コイル１１６とは、中心軸同士が重なるように配置されていることが好ましい。
電源基板１０３は、二次コイル１１６側がゲートドライブ基板１０２と対向するように配置され、出力された電圧が、ゲート駆動回路素子１１２に印加されるように構成されている。より詳細には、複数の二次コイル１１６は、それぞれ、電源基板１０３とゲートドライブ基板１０２の間を貫通する配線１１７を介して、複数のゲート駆動回路素子１１２のそれぞれと電気的に接続されている。つまり、一つの二次コイル１１６が、配線１１７を介し、一つのゲート駆動回路素子１１２に対して、信号電圧を印加できるように構成されている。
制御ユニット１０４は、複数のゲート駆動回路素子１１２に対し、オン／オフ制御用の光信号を同時に送信するＥＯ変換器を搭載した、ＣＰＬＤ（Complexed Programmable Logic Device）基板１１８と、その光信号を受信し、電気信号に変換するＯＥ変換器を備えたＯ／Ｅ基板１１９と、を備えている。ＣＰＬＤ基板１１８における光送信部１２０と、Ｏ／Ｅ基板１１９における光受信部１２１とは、光ファイバー１２２を介して接続されている。光受信部１２１は、Ｏ／Ｅ基板１１９とゲートドライブ基板１０２の間を貫通する配線１２３を介して、ゲート駆動回路素子１１２と電気的に接続されている。
本実施形態に係るパワー基板１０１では、ＭＯＳトランジスタ１０８を搭載する絶縁基板１０６が放熱部材１１０に接触しているため、ディスクリート状態で実装される従来のＭＯＳトランジスタに比べて、放熱性を高めることができる。また、本実施形態に係るパワー基板１０１を備えた高電圧モジュール１００では、複数のゲート駆動回路素子１１２が、一つの制御ユニット１０４に接続され、それぞれのゲート駆動回路素子１１２を同時に制御できるように構成されている。したがって、ゲート駆動回路素子１１２を介して、直列接続された複数のＭＯＳトランジスタ１０８のそれぞれに対し、ゲート信号を同時に入力することができるため、ＭＯＳトランジスタ１０８間でのゲート遅延ばらつきを低く抑えることができる。
１００・・・高電圧モジュール
１０１・・・パワー基板
１０２・・・ゲートドライブ基板
１０３・・・電源基板
１０４・・・制御ユニット
１０５・・・樹脂
１０６・・・絶縁基板
１０６ａ・・・溝
１０７・・・導電層
１０８・・・ＭＯＳトランジスタ
１０９・・・はんだ接合層
１１０・・・放熱部材
１１１・・・抵抗体
１１２・・・ゲート駆動回路素子
１１３・・・配線
１１４・・・絶縁部材
１１５・・・一次コイル
１１６・・・二次コイル
１１７・・・配線
１１８・・・ＣＰＬＤ基板
１１９・・・Ｏ／Ｅ基板
１２０・・・光送信部
１２１・・・光受信部
１２２・・・光ファイバー
１２３・・・配線
Ｐ、Ｐ１、Ｐ２、Ｐ３・・・電流経路

Claims (4)

  1. 単一のパワー基板であって、
    同一方向に延在する複数の電流経路に沿って、並んで配置された複数の絶縁基板と、
    複数の前記絶縁基板の一方の主面に、第一導電層、第一はんだ接合層を介して複数搭載されたＭＯＳトランジスタと、
    全ての前記絶縁基板の他方の主面に、第二導電層、第二はんだ接合層を介して接触した単一の放熱部材と、を備え、
    一つ一つの前記電流経路は、異なる前記絶縁基板に搭載された単数または複数の前記ＭＯＳトランジスタ同士が、直列に接続されてなることを特徴とするパワー基板。
  2. 隣接する前記絶縁基板同士の間に抵抗体が設けられ、前記抵抗体が、前記ＭＯＳトランジスタに対して並列に接続されていることを特徴とする請求項１に記載のパワー基板。
  3. 請求項１に記載されたパワー基板と、
    前記ＭＯＳトランジスタのゲート駆動回路素子を複数搭載したゲートドライブ基板と、
    絶縁部材を挟んで両側にコイルを複数備えてなる電源基板と、
    複数の前記ゲート駆動回路素子のオン／オフを同時に制御する制御ユニットと、を順に積層してなり、
    前記ＭＯＳトランジスタと前記ゲート駆動回路素子、前記ゲート駆動回路素子と前記コイル、前記ゲート駆動回路素子と前記制御ユニットが、電気的に接続されていることを特徴とする高電圧モジュール。
  4. 前記制御ユニットが、
    前記ゲート駆動回路素子に対し、オン／オフ制御用の光信号を送信するＥＯ変換器を搭載したＣＰＬＤ基板と、
    前記光信号を受信し、電気信号に変換するＯＥ変換器を備えたＯ／Ｅ基板と、を備え、
    前記制御ユニットのうち前記ＯＥ変換器が、前記ゲート駆動回路素子と電気的に接続されていることを特徴とする請求項３に記載の高電圧モジュール。
JP2019061598A 2019-03-27 2019-03-27 パワー基板とそれを備えた高電圧モジュール Active JP7170272B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019061598A JP7170272B2 (ja) 2019-03-27 2019-03-27 パワー基板とそれを備えた高電圧モジュール
PCT/JP2020/013520 WO2020196699A1 (ja) 2019-03-27 2020-03-26 パワー基板とそれを備えた高電圧モジュール
CN202080024766.7A CN113632216A (zh) 2019-03-27 2020-03-26 功率基板及具备该功率基板的高电压模块
US17/442,404 US12022604B2 (en) 2019-03-27 2020-03-26 Power substrate and high-voltage module equipped with same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019061598A JP7170272B2 (ja) 2019-03-27 2019-03-27 パワー基板とそれを備えた高電圧モジュール

Publications (2)

Publication Number Publication Date
JP2020161719A JP2020161719A (ja) 2020-10-01
JP7170272B2 true JP7170272B2 (ja) 2022-11-14

Family

ID=72611037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019061598A Active JP7170272B2 (ja) 2019-03-27 2019-03-27 パワー基板とそれを備えた高電圧モジュール

Country Status (4)

Country Link
US (1) US12022604B2 (ja)
JP (1) JP7170272B2 (ja)
CN (1) CN113632216A (ja)
WO (1) WO2020196699A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061211A1 (ja) 2012-10-15 2014-04-24 富士電機株式会社 半導体装置
WO2016199635A1 (ja) 2015-06-08 2016-12-15 ローム株式会社 パワーモジュール半導体装置およびその製造方法、およびインバータ装置
JP2017103380A (ja) 2015-12-03 2017-06-08 ローム株式会社 インテリジェントパワーモジュール、および電気自動車またはハイブリッドカー

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
DE69535775D1 (de) * 1994-10-07 2008-08-07 Hitachi Ltd Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP3114966B2 (ja) * 1997-07-22 2000-12-04 シャープ株式会社 直流安定化電源装置
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
US6212087B1 (en) * 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
US7012810B2 (en) * 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
JP5130193B2 (ja) * 2008-12-15 2013-01-30 日立オートモティブシステムズ株式会社 半導体素子駆動用集積回路及び電力変換装置
US8637964B2 (en) * 2011-10-26 2014-01-28 Infineon Technologies Ag Low stray inductance power module
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
US9899328B2 (en) * 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module
JP2015162848A (ja) 2014-02-28 2015-09-07 高橋　泰雄 デジタル放送送信システム及びその方法並びに受信装置
JP6207460B2 (ja) * 2014-05-19 2017-10-04 三菱電機株式会社 半導体装置
JP6112073B2 (ja) * 2014-06-20 2017-04-12 株式会社豊田自動織機 半導体装置
DE112015005654T5 (de) * 2014-12-18 2017-08-31 Mitsubishi Electric Corporation Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
WO2016121159A1 (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE112016003111T5 (de) * 2015-07-09 2018-04-12 Mitsubishi Electric Corporation Leistungs-halbleitermodul
JP6605393B2 (ja) * 2016-05-12 2019-11-13 株式会社日立製作所 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
CN110494977B (zh) * 2017-04-21 2023-04-18 三菱电机株式会社 电力用半导体模块、电子部件以及电力用半导体模块的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061211A1 (ja) 2012-10-15 2014-04-24 富士電機株式会社 半導体装置
WO2016199635A1 (ja) 2015-06-08 2016-12-15 ローム株式会社 パワーモジュール半導体装置およびその製造方法、およびインバータ装置
JP2017103380A (ja) 2015-12-03 2017-06-08 ローム株式会社 インテリジェントパワーモジュール、および電気自動車またはハイブリッドカー

Also Published As

Publication number Publication date
US20220174811A1 (en) 2022-06-02
JP2020161719A (ja) 2020-10-01
WO2020196699A1 (ja) 2020-10-01
CN113632216A (zh) 2021-11-09
US12022604B2 (en) 2024-06-25

Similar Documents

Publication Publication Date Title
WO2019044748A1 (ja) 半導体モジュール及び電力変換装置
US8654541B2 (en) Three-dimensional power electronics packages
JP2019140250A (ja) 半導体装置
KR20190095144A (ko) 반도체 장치
WO2021261508A1 (ja) 半導体装置
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
WO2022059272A1 (ja) 半導体装置
JP7170272B2 (ja) パワー基板とそれを備えた高電圧モジュール
WO2020170650A1 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
US10930736B2 (en) Semiconductor apparatus
WO2018142735A1 (ja) 半導体装置
CN110943062B (zh) 半导体装置
CN106252307B (zh) 半导体装置
JP2022052718A (ja) 空気調和装置の室外機
JP2020188167A (ja) 半導体装置
JP2016042525A (ja) 熱電変換モジュール
JP6468984B2 (ja) 半導体装置
KR102645308B1 (ko) 파워 모듈
WO2022264844A1 (ja) 半導体装置
US11558051B1 (en) Power electronic device with paralleled transistors and a multilayer ceramic power module
US20230011922A1 (en) Circuit board module
WO2020184383A1 (ja) 半導体装置
TWI718473B (zh) 半導體裝置
CN118213345A (zh) 功率装置
WO2020189065A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210914

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221024

R150 Certificate of patent or registration of utility model

Ref document number: 7170272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150