JP3114966B2 - 直流安定化電源装置 - Google Patents
直流安定化電源装置Info
- Publication number
- JP3114966B2 JP3114966B2 JP09196153A JP19615397A JP3114966B2 JP 3114966 B2 JP3114966 B2 JP 3114966B2 JP 09196153 A JP09196153 A JP 09196153A JP 19615397 A JP19615397 A JP 19615397A JP 3114966 B2 JP3114966 B2 JP 3114966B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- transistor
- connection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電力用半導体素子
と制御用集積回路素子との２チップを含むいわゆるシリ
ーズレギュレータである直流安定化電源装置の構成に関
する。
と制御用集積回路素子との２チップを含むいわゆるシリ
ーズレギュレータである直流安定化電源装置の構成に関
する。
【０００２】
【従来の技術】典型的な先行技術は、図６にその断面が
示されている。金属製板状放熱部材１上には、電力半導
体素子２が、電気的接続と熱伝導性とが良好なはんだ３
を介して接続され、また電力半導体素子２を制御する制
御用集積回路素子４が電気絶縁性を有するペースト５を
介して固定される。放熱部材１と電力半導体素子２と制
御用集積回路素子４とは、金属細線から成る導線６，
７，８によって相互に電気的に接続される。こうして電
力半導体素子２と制御用集積回路素子４と導線６，７，
８とは、電気絶縁性合成樹脂９によって封止される。
示されている。金属製板状放熱部材１上には、電力半導
体素子２が、電気的接続と熱伝導性とが良好なはんだ３
を介して接続され、また電力半導体素子２を制御する制
御用集積回路素子４が電気絶縁性を有するペースト５を
介して固定される。放熱部材１と電力半導体素子２と制
御用集積回路素子４とは、金属細線から成る導線６，
７，８によって相互に電気的に接続される。こうして電
力半導体素子２と制御用集積回路素子４と導線６，７，
８とは、電気絶縁性合成樹脂９によって封止される。
【０００３】図７は、図６に示される先行技術の電気回
路図である。電力半導体素子２はＰＮＰバイポーラトラ
ンジスタから成り、制御用集積回路素子４に備えられる
制御回路１０は、入力端子１１と出力端子１２との間の
電圧、すなわち電力半導体素子２の入出力間電圧Ｖｉｏ
に応答して、その電力半導体素子２のベースドライブ電
流Ｉｄを制御し、これによって負荷電流Ｉｏの最大値Ｉ
ｏｍを抑制し、これによって電力半導体素子２の過電流
または過電力による破壊を防ぎ、保護する。電力半導体
素子２の電流増幅率をｈＦＥとするとき、次式が成立す
る。
路図である。電力半導体素子２はＰＮＰバイポーラトラ
ンジスタから成り、制御用集積回路素子４に備えられる
制御回路１０は、入力端子１１と出力端子１２との間の
電圧、すなわち電力半導体素子２の入出力間電圧Ｖｉｏ
に応答して、その電力半導体素子２のベースドライブ電
流Ｉｄを制御し、これによって負荷電流Ｉｏの最大値Ｉ
ｏｍを抑制し、これによって電力半導体素子２の過電流
または過電力による破壊を防ぎ、保護する。電力半導体
素子２の電流増幅率をｈＦＥとするとき、次式が成立す
る。
【０００４】 Ｉｏｍ ＝ ｈＦＥ・Ｉｄ …（１） 図６および図７に示される先行技術では、電力半導体素
子２の電流増幅率ｈＦＥのばらつきが、たとえば最大値
／最小値＝２であり、制御用集積回路素子４のベースド
ライブ電流Ｉｄのばらつきを±２０％とするとき、負荷
電流Ｉｏｍのばらつきは、４８〜６０％であって、大き
くばらつくことになる。
子２の電流増幅率ｈＦＥのばらつきが、たとえば最大値
／最小値＝２であり、制御用集積回路素子４のベースド
ライブ電流Ｉｄのばらつきを±２０％とするとき、負荷
電流Ｉｏｍのばらつきは、４８〜６０％であって、大き
くばらつくことになる。
【０００５】図８は、図６および図７に示される先行技
術の負荷電流Ｉｏと出力電圧Ｖｏとの特性を示すグラフ
である。このように負荷電流Ｉｏの最大値Ｉｏｍが大き
くばらつくと、電力半導体素子２の過電流保護または過
電力保護としての機能精度が劣化する。このように負荷
電流Ｉｏの最大値Ｉｏｍのばらつきが大きい場合に、電
力半導体素子２の破壊を防ぐためには、前記最大値Ｉｏ
ｍのばらつきの最大値でも破壊しない大電流を流すこと
ができる電力半導体素子２を使用する必要がある。この
ようにすると、電力半導体素子２のチップコストが高く
なる。
術の負荷電流Ｉｏと出力電圧Ｖｏとの特性を示すグラフ
である。このように負荷電流Ｉｏの最大値Ｉｏｍが大き
くばらつくと、電力半導体素子２の過電流保護または過
電力保護としての機能精度が劣化する。このように負荷
電流Ｉｏの最大値Ｉｏｍのばらつきが大きい場合に、電
力半導体素子２の破壊を防ぐためには、前記最大値Ｉｏ
ｍのばらつきの最大値でも破壊しない大電流を流すこと
ができる電力半導体素子２を使用する必要がある。この
ようにすると、電力半導体素子２のチップコストが高く
なる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、構成
を簡単にし、しかも電力半導体素子の過電流保護または
過電力保護を確実に達成することができるようにした直
流安定化電源装置を提供することである。
を簡単にし、しかも電力半導体素子の過電流保護または
過電力保護を確実に達成することができるようにした直
流安定化電源装置を提供することである。
【０００７】
【課題を解決するための手段】本発明は、（ａ）金属製
板状の放熱部材１５と、 （ｂ）放熱部材１５の一表面１６上に第１のはんだ２１
によって固定されて電気的に接続される板状抵抗体１７
と、 （ｃ）抵抗体１７の平面形状よりも小さい平面形状を有
する半導体チップから成るトランジスタ１８であって、
一方の端子２４と他方の端子２６との間のインピーダン
スを制御端子２５に与える信号によって変化し、前記一
方の端子２４は、抵抗体１７上に、第２のはんだ２２に
よって固定されて電気的に接続され、前記他方の端子２
６と前記制御端子２５とは、抵抗体１７とは反対側の表
面に、形成されるトランジスタ１８と、 （ｄ）制御用集積回路素子２０であって、放熱部材１５
の前記表面１６上に、電気絶縁性ペースト１９を介して
固定され、前記ペースト１９とは反対側の表面に、第１
接続端子３５と、第２接続端子３６と、第３接続端子３
７と、第４接続端子３８と、第５接続端子３９とが設け
られ、第１および第５接続端子３５，３９間の電圧によ
って得られる基準電圧Ｖｒｅｆと、第１および第３接続
端子３５，３７間の電圧との差を表す電圧に対応する出
力を、第２接続端子３６に導出するとともに、第３およ
び第４接続端子３７，３８間の電圧が、予め設定された
弁別レベル以上であるとき、トランジスタ１８の前記一
方の端子２４と前記他方の端子２６との間に流れる負荷
電流の増大を抑制する出力を、第２接続端子３６に、導
出する制御用集積回路素子２０と、 （ｅ）前記他方の端子２６と第１接続端子３５とを接続
する第１導線４１と、 （ｆ）制御端子２５と第２接続端子３６とを接続する第
２導線４２と、 （ｇ）抵抗体１７のトランジスタ１８側の表面と第３接
続端子３７とを接続する第３導線４３と、 （ｈ）放熱部材１５の前記一表面１６と第４接続端子３
８とを接続する第４導線４４と、 （ｉ）入力端子３１と、 （ｊ）前記他方の端子２６と入力端子３１とを接続する
第５導線４１ａと、 （ｋ）放熱部材１５に接続される出力端子３２と、 （ｌ）接地端子３３と、 （ｍ）第５接続端子３９と接地端子３３とを接続する第
６導線４５とを含むことを特徴とする直流安定化電源装
置である。
板状の放熱部材１５と、 （ｂ）放熱部材１５の一表面１６上に第１のはんだ２１
によって固定されて電気的に接続される板状抵抗体１７
と、 （ｃ）抵抗体１７の平面形状よりも小さい平面形状を有
する半導体チップから成るトランジスタ１８であって、
一方の端子２４と他方の端子２６との間のインピーダン
スを制御端子２５に与える信号によって変化し、前記一
方の端子２４は、抵抗体１７上に、第２のはんだ２２に
よって固定されて電気的に接続され、前記他方の端子２
６と前記制御端子２５とは、抵抗体１７とは反対側の表
面に、形成されるトランジスタ１８と、 （ｄ）制御用集積回路素子２０であって、放熱部材１５
の前記表面１６上に、電気絶縁性ペースト１９を介して
固定され、前記ペースト１９とは反対側の表面に、第１
接続端子３５と、第２接続端子３６と、第３接続端子３
７と、第４接続端子３８と、第５接続端子３９とが設け
られ、第１および第５接続端子３５，３９間の電圧によ
って得られる基準電圧Ｖｒｅｆと、第１および第３接続
端子３５，３７間の電圧との差を表す電圧に対応する出
力を、第２接続端子３６に導出するとともに、第３およ
び第４接続端子３７，３８間の電圧が、予め設定された
弁別レベル以上であるとき、トランジスタ１８の前記一
方の端子２４と前記他方の端子２６との間に流れる負荷
電流の増大を抑制する出力を、第２接続端子３６に、導
出する制御用集積回路素子２０と、 （ｅ）前記他方の端子２６と第１接続端子３５とを接続
する第１導線４１と、 （ｆ）制御端子２５と第２接続端子３６とを接続する第
２導線４２と、 （ｇ）抵抗体１７のトランジスタ１８側の表面と第３接
続端子３７とを接続する第３導線４３と、 （ｈ）放熱部材１５の前記一表面１６と第４接続端子３
８とを接続する第４導線４４と、 （ｉ）入力端子３１と、 （ｊ）前記他方の端子２６と入力端子３１とを接続する
第５導線４１ａと、 （ｋ）放熱部材１５に接続される出力端子３２と、 （ｌ）接地端子３３と、 （ｍ）第５接続端子３９と接地端子３３とを接続する第
６導線４５とを含むことを特徴とする直流安定化電源装
置である。
【０００８】本発明に従えば、金属製板状放熱部材上に
は、電力用パワートランジスタ１８と制御用集積回路素
子とが搭載され、この放熱部材とトランジスタとの間に
は板状抵抗体が介在され、トランジスタと抵抗体とは、
金属細線などの導線４１，４２を介して電気的に接続さ
れる。負荷電流は、比較的大きく、たとえば５〜１０Ａ
程度であって、トランジスタおよび抵抗体を、その抵抗
体を介して放熱部材に流れる。抵抗体では、負荷電流
は、その厚み方向に流れる。制御用集積回路素子は、こ
の抵抗体の両端電圧を検出してトランジスタに過大電流
が流れないように、トランジスタのインピーダンスを変
化し、すなわち抵抗体の両端電圧が大きくなったときに
は、トランジスタのインピーダンスを大きく変化する。
負荷電流Ｉｏの最大値Ｉｏｍ１は、制御用集積回路素子
によって検出される抵抗体の両端電圧Ｖｓと抵抗体の厚
み方向の抵抗値Ｒとに依存する。両端電圧のばらつきお
よび抵抗体の抵抗値のばらつきを、比較的小さく抑える
ことができ、これによって負荷電流Ｉｏの最大値Ｉｏｍ
１のばらつきを小さくすることができる。これによって
トランジスタの過電流保護および過電圧保護を高精度で
達成することができる。したがってトランジスタが過大
な電流によって破壊することを防ぐために、前述の先行
技術に関連して述べたように、過度に大きい電流容量を
有するトランジスタを使用する必要がなくなり、トラン
ジスタのチップコストを低くすることができる。
は、電力用パワートランジスタ１８と制御用集積回路素
子とが搭載され、この放熱部材とトランジスタとの間に
は板状抵抗体が介在され、トランジスタと抵抗体とは、
金属細線などの導線４１，４２を介して電気的に接続さ
れる。負荷電流は、比較的大きく、たとえば５〜１０Ａ
程度であって、トランジスタおよび抵抗体を、その抵抗
体を介して放熱部材に流れる。抵抗体では、負荷電流
は、その厚み方向に流れる。制御用集積回路素子は、こ
の抵抗体の両端電圧を検出してトランジスタに過大電流
が流れないように、トランジスタのインピーダンスを変
化し、すなわち抵抗体の両端電圧が大きくなったときに
は、トランジスタのインピーダンスを大きく変化する。
負荷電流Ｉｏの最大値Ｉｏｍ１は、制御用集積回路素子
によって検出される抵抗体の両端電圧Ｖｓと抵抗体の厚
み方向の抵抗値Ｒとに依存する。両端電圧のばらつきお
よび抵抗体の抵抗値のばらつきを、比較的小さく抑える
ことができ、これによって負荷電流Ｉｏの最大値Ｉｏｍ
１のばらつきを小さくすることができる。これによって
トランジスタの過電流保護および過電圧保護を高精度で
達成することができる。したがってトランジスタが過大
な電流によって破壊することを防ぐために、前述の先行
技術に関連して述べたように、過度に大きい電流容量を
有するトランジスタを使用する必要がなくなり、トラン
ジスタのチップコストを低くすることができる。
【０００９】さらに本発明に従えば、トランジスタは板
状抵抗体を介して放熱部材上に固定されて電気的に接続
されるので、構成を小形化することができる。
状抵抗体を介して放熱部材上に固定されて電気的に接続
されるので、構成を小形化することができる。
【００１０】さらに本発明に従えば、制御用集積回路素
子は、抵抗体の両端電圧を検出してトランジスタのイン
ピーダンスを変化する構成を有し、その両端電圧の検出
のためには、導線に流れる電流は零またはほぼ零であ
る。したがって制御用集積回路素子に一端部が接続され
る導線の他端部は、抵抗体および放熱部材の接続位置に
よって誤差を生じることが抑制され、過電流保護および
過電力保護の機能精度を向上することができる。本発明
に従えば、トランジスタは、ＰＮＰまたはＮＰＮのバイ
ポーラトランジスタであり、シリコンサブストレートか
ら成るコレクタを抵抗体上に、たとえばはんだなどによ
って電気的に接続し、一端部が制御用集積回路素子に接
続された導線の他端部は、抵抗体の電力半導体素子が上
述のように固定された表面と同一の表面に、接続され
る。こうして構成の簡略化を図り、製造が容易になる。
バイポーラトランジスタの代りに、後述のように電界効
果トランジスタであってもよい。
子は、抵抗体の両端電圧を検出してトランジスタのイン
ピーダンスを変化する構成を有し、その両端電圧の検出
のためには、導線に流れる電流は零またはほぼ零であ
る。したがって制御用集積回路素子に一端部が接続され
る導線の他端部は、抵抗体および放熱部材の接続位置に
よって誤差を生じることが抑制され、過電流保護および
過電力保護の機能精度を向上することができる。本発明
に従えば、トランジスタは、ＰＮＰまたはＮＰＮのバイ
ポーラトランジスタであり、シリコンサブストレートか
ら成るコレクタを抵抗体上に、たとえばはんだなどによ
って電気的に接続し、一端部が制御用集積回路素子に接
続された導線の他端部は、抵抗体の電力半導体素子が上
述のように固定された表面と同一の表面に、接続され
る。こうして構成の簡略化を図り、製造が容易になる。
バイポーラトランジスタの代りに、後述のように電界効
果トランジスタであってもよい。
【００１１】本発明は、トランジスタ１８の負荷電流の
温度特性と、抵抗体１７の温度特性とが、相互に正負逆
に選ばれることを特徴とする。
温度特性と、抵抗体１７の温度特性とが、相互に正負逆
に選ばれることを特徴とする。
【００１２】本発明に従えば、トランジスタ１８と抵抗
体１７との温度特性は相互に正負逆であるので、負荷電
流をさらに一層高精度に設定することができるようにな
る。
体１７との温度特性は相互に正負逆であるので、負荷電
流をさらに一層高精度に設定することができるようにな
る。
【００１３】
【発明の実施の形態】図１は本発明の実施の一形態の断
面図であり、図２はその図１に示される実施形態の簡略
化した平面図である。図２の切断面線Ｉ−Ｉから見た断
面は、図１に示される。銅またはアルミニウムなどの金
属製板状の放熱部材１５の一表面１６上には、板状抵抗
体１７を介して電力半導体素子であるＰＮＰ型の電力用
パワートランジスタ１８が固定されて電気的に接続され
る。放熱部材１５の前記表面１６上にはまた、電気絶縁
性ペースト１９を介して制御用集積回路素子２０が固定
される。放熱部材１５と抵抗体１７とははんだ２１によ
って電気的に接続されるとともに固定される。抵抗体１
７とトランジスタ１８とははんだ２２によって固定され
るとともに電気的に接続される。また放熱部材１５に
は、電力半導体装置を電子機器筺体などに取付けるため
のボルトが挿通されるボルト挿通孔１５ａが形成され
る。
面図であり、図２はその図１に示される実施形態の簡略
化した平面図である。図２の切断面線Ｉ−Ｉから見た断
面は、図１に示される。銅またはアルミニウムなどの金
属製板状の放熱部材１５の一表面１６上には、板状抵抗
体１７を介して電力半導体素子であるＰＮＰ型の電力用
パワートランジスタ１８が固定されて電気的に接続され
る。放熱部材１５の前記表面１６上にはまた、電気絶縁
性ペースト１９を介して制御用集積回路素子２０が固定
される。放熱部材１５と抵抗体１７とははんだ２１によ
って電気的に接続されるとともに固定される。抵抗体１
７とトランジスタ１８とははんだ２２によって固定され
るとともに電気的に接続される。また放熱部材１５に
は、電力半導体装置を電子機器筺体などに取付けるため
のボルトが挿通されるボルト挿通孔１５ａが形成され
る。
【００１４】図３はトランジスタ１８とその付近の拡大
断面図であり、図４は図１〜図３に示される本発明の実
施の一形態の電気的構成を示すブロック図である。一方
導電形式であるｐ形シリコン半導体サブストレート２３
の図３における下面には電極２４が形成され、この電極
２４ははんだ２２によって抵抗体１７に接続される。ｐ
形サブストレート２３には、他方導電形式であるｎ形ベ
ース領域２５が形成され、さらにそのベース領域２５内
に前記一方導電形式であるｐ形エミッタ領域２６が形成
される。ベース領域２５およびエミッタ領域２６には、
電極２７，２８がそれぞれ形成される。トランジスタ１
８の半導体チップの平面形状は、たとえば縦２ｍｍ×横
２ｍｍであってもよく、縦３ｍｍ×横５ｍｍであっても
よく、さらにまた縦５ｍｍ×横５ｍｍであってもよく、
それ以上の大きい形状を有していてもよい。抵抗体１７
の平面形状は、トランジスタ１８よりも大きく形成され
ており、その厚みはたとえば約０．５ｍｍ〜２ｍｍであ
り、またたとえば１ｍｍであってもよい。
断面図であり、図４は図１〜図３に示される本発明の実
施の一形態の電気的構成を示すブロック図である。一方
導電形式であるｐ形シリコン半導体サブストレート２３
の図３における下面には電極２４が形成され、この電極
２４ははんだ２２によって抵抗体１７に接続される。ｐ
形サブストレート２３には、他方導電形式であるｎ形ベ
ース領域２５が形成され、さらにそのベース領域２５内
に前記一方導電形式であるｐ形エミッタ領域２６が形成
される。ベース領域２５およびエミッタ領域２６には、
電極２７，２８がそれぞれ形成される。トランジスタ１
８の半導体チップの平面形状は、たとえば縦２ｍｍ×横
２ｍｍであってもよく、縦３ｍｍ×横５ｍｍであっても
よく、さらにまた縦５ｍｍ×横５ｍｍであってもよく、
それ以上の大きい形状を有していてもよい。抵抗体１７
の平面形状は、トランジスタ１８よりも大きく形成され
ており、その厚みはたとえば約０．５ｍｍ〜２ｍｍであ
り、またたとえば１ｍｍであってもよい。
【００１５】本件電力半導体装置は、いわゆるシリーズ
レギュレータである直流安定化電源であって、入力端子
３１と出力端子３２と、共通電位である接地端子３３と
を有する。
レギュレータである直流安定化電源であって、入力端子
３１と出力端子３２と、共通電位である接地端子３３と
を有する。
【００１６】制御用集積回路素子２０は、接続端子３５
〜３９を有する。入力端子３１と接続端子３５とは、導
線４１ａおよび導線４１によって接続される。トランジ
スタ１８の制御端子であるベースと、接続端子３６と
は、導線４２によって接続される。放熱部材１５の前記
表面１６と接続端子３８とは、導線４４によって接続さ
れる。抵抗体１７のトランジスタ１８側の表面は、接続
端子３７と導線４３を介して接続される。さらに接続端
子３９は、接地端子３３に、導線４５を介して接続され
る。
〜３９を有する。入力端子３１と接続端子３５とは、導
線４１ａおよび導線４１によって接続される。トランジ
スタ１８の制御端子であるベースと、接続端子３６と
は、導線４２によって接続される。放熱部材１５の前記
表面１６と接続端子３８とは、導線４４によって接続さ
れる。抵抗体１７のトランジスタ１８側の表面は、接続
端子３７と導線４３を介して接続される。さらに接続端
子３９は、接地端子３３に、導線４５を介して接続され
る。
【００１７】負荷電流Ｉｏは、トランジスタ１８のコレ
クタ・エミッタを経て、さらに抵抗体１７を厚み方向
（図１の上から下）に流れ、出力端子３２から供給され
る。
クタ・エミッタを経て、さらに抵抗体１７を厚み方向
（図１の上から下）に流れ、出力端子３２から供給され
る。
【００１８】制御用集積回路素子２０において、接続端
子３８，３９間には分圧抵抗４７，４８が直列に接続さ
れる。演算増幅器４９の反転入力端子は、接続端子３７
に接続され、非反転入力端子は接続端子３８に接続され
る。演算増幅器４９のこれらの反転入力端子および非反
転入力端子は、高入力インピーダンスを有する。演算増
幅器４９の出力はライン５０から、ベース駆動回路５１
に与えられる。ライン５０の出力電圧は、抵抗体１７の
両端電圧に対応し、したがって負荷電流Ｉｏに対応す
る。演算増幅器４９の反転入力端子および非反転入力端
子は前述のように高入力インピーダンスであり、したが
って導線４３，４４に流れる電流は零またはほとんど零
である。したがって導線４３の抵抗体１７におけるトラ
ンジスタ１８側の表面の接続位置が予め定める位置から
ずれていても、また導線４４が放熱部材１５に接続され
る位置が予め定める位置からずれていても、抵抗体１７
の両端電圧を高精度で検出することができる。
子３８，３９間には分圧抵抗４７，４８が直列に接続さ
れる。演算増幅器４９の反転入力端子は、接続端子３７
に接続され、非反転入力端子は接続端子３８に接続され
る。演算増幅器４９のこれらの反転入力端子および非反
転入力端子は、高入力インピーダンスを有する。演算増
幅器４９の出力はライン５０から、ベース駆動回路５１
に与えられる。ライン５０の出力電圧は、抵抗体１７の
両端電圧に対応し、したがって負荷電流Ｉｏに対応す
る。演算増幅器４９の反転入力端子および非反転入力端
子は前述のように高入力インピーダンスであり、したが
って導線４３，４４に流れる電流は零またはほとんど零
である。したがって導線４３の抵抗体１７におけるトラ
ンジスタ１８側の表面の接続位置が予め定める位置から
ずれていても、また導線４４が放熱部材１５に接続され
る位置が予め定める位置からずれていても、抵抗体１７
の両端電圧を高精度で検出することができる。
【００１９】分圧抵抗４７，４８の接続点５２は、ベー
ス駆動回路５１に接続されるとともに、演算増幅器によ
って実現される誤差増幅器５３の一方の入力に与えられ
る。接続端子３５，３９間には、基準電圧発生回路５４
が接続され、これによって基準電圧Ｖｒｅｆが安定化し
て得られ、誤差増幅器５３の他方の入力に与えられる。
誤差増幅器５３の出力ライン５５には、出力端子３２と
接地端子３３との間の出力電圧Ｖｏが抵抗４７，４８に
よって分圧された接続点５２の電圧と、前記基準電圧Ｖ
ｒｅｆとの差を表す電圧が導出され、ベース駆動回路５
１に与えられる。さらに接続端子３５，３７間の電圧、
すなわちトランジスタ１８のコレクタ・エミッタ間電圧
Ｖｃｅは、電圧検出回路５６によって検出され、ベース
駆動回路５１に与えられる。ベース駆動回路５１は、ラ
イン５０を介する演算増幅器４９の出力、したがって抵
抗体１７の両端電圧に応答し、その検出電圧が予め設定
された弁別レベル以上であるかどうかの判断をし、検出
電圧が前記弁別レベル以上である場合には、トランジス
タ１８のベースドライブ電流Ｉｄを小さく変換して抑制
する。これによってトランジスタ１８のコレクタ・エミ
ッタに流れる負荷電流Ｉｏの増大を抑制し、過電流およ
び過電力によるトランジスタ１８の破壊を防止する。
ス駆動回路５１に接続されるとともに、演算増幅器によ
って実現される誤差増幅器５３の一方の入力に与えられ
る。接続端子３５，３９間には、基準電圧発生回路５４
が接続され、これによって基準電圧Ｖｒｅｆが安定化し
て得られ、誤差増幅器５３の他方の入力に与えられる。
誤差増幅器５３の出力ライン５５には、出力端子３２と
接地端子３３との間の出力電圧Ｖｏが抵抗４７，４８に
よって分圧された接続点５２の電圧と、前記基準電圧Ｖ
ｒｅｆとの差を表す電圧が導出され、ベース駆動回路５
１に与えられる。さらに接続端子３５，３７間の電圧、
すなわちトランジスタ１８のコレクタ・エミッタ間電圧
Ｖｃｅは、電圧検出回路５６によって検出され、ベース
駆動回路５１に与えられる。ベース駆動回路５１は、ラ
イン５０を介する演算増幅器４９の出力、したがって抵
抗体１７の両端電圧に応答し、その検出電圧が予め設定
された弁別レベル以上であるかどうかの判断をし、検出
電圧が前記弁別レベル以上である場合には、トランジス
タ１８のベースドライブ電流Ｉｄを小さく変換して抑制
する。これによってトランジスタ１８のコレクタ・エミ
ッタに流れる負荷電流Ｉｏの増大を抑制し、過電流およ
び過電力によるトランジスタ１８の破壊を防止する。
【００２０】負荷電流Ｉｏの最大値Ｉｏｍ１は、抵抗体
１７の両端電圧である検出電圧および抵抗体１７の抵抗
値Ｒによって式２のように表される。
１７の両端電圧である検出電圧および抵抗体１７の抵抗
値Ｒによって式２のように表される。
【００２１】 Ｉｏｍ１ ＝ Ｖｓ／Ｒ …（２） 式２における電圧Ｖｓは、予め定めた前記弁別レベルで
ある。抵抗体１７を、その抵抗値のばらつきが±５％の
ものを用い、演算増幅器４９およびベース駆動回路５１
による抵抗体１７の両端電圧検出電圧値のばらつきを±
１０％とすると、負荷電流Ｉｏの最大値Ｉｏｍ１のばら
つきは、−１４〜＋１７％であり、小さく抑えることが
できる。
ある。抵抗体１７を、その抵抗値のばらつきが±５％の
ものを用い、演算増幅器４９およびベース駆動回路５１
による抵抗体１７の両端電圧検出電圧値のばらつきを±
１０％とすると、負荷電流Ｉｏの最大値Ｉｏｍ１のばら
つきは、−１４〜＋１７％であり、小さく抑えることが
できる。
【００２２】ベース駆動回路５１はさらに、電圧検出回
路５６の出力に応答し、負荷電流Ｉｏが、前記弁別レベ
ルＶｓに対応する値未満である場合、トランジスタ１８
のコネク・エミッタ電圧Ｖｃｅが予め定める値であっ
て、誤差増幅器５３からライン５５に導出される誤差電
圧が零となるようにベースドライブ電流Ｉｄを制御す
る。
路５６の出力に応答し、負荷電流Ｉｏが、前記弁別レベ
ルＶｓに対応する値未満である場合、トランジスタ１８
のコネク・エミッタ電圧Ｖｃｅが予め定める値であっ
て、誤差増幅器５３からライン５５に導出される誤差電
圧が零となるようにベースドライブ電流Ｉｄを制御す
る。
【００２３】図５は、図１〜図４に示される本発明の実
施の一形態の負荷電流Ｉｏと出力電圧Ｖｏとの特性を示
す図である。本発明の実施の一形態によれば、負荷電流
Ｉｏの最大値Ｉｏｍ１のばらつきを前述の図６〜図８に
関連した述べた先行技術に比べて小さくすることができ
る。しかもトランジスタ１８のコレクタ・エミッタ間電
圧Ｖｃｅが大きくなるにつれて負荷電流Ｉｏを抑制し
て、出力電圧Ｖｏを高精度に一定値に保つことができ
る。
施の一形態の負荷電流Ｉｏと出力電圧Ｖｏとの特性を示
す図である。本発明の実施の一形態によれば、負荷電流
Ｉｏの最大値Ｉｏｍ１のばらつきを前述の図６〜図８に
関連した述べた先行技術に比べて小さくすることができ
る。しかもトランジスタ１８のコレクタ・エミッタ間電
圧Ｖｃｅが大きくなるにつれて負荷電流Ｉｏを抑制し
て、出力電圧Ｖｏを高精度に一定値に保つことができ
る。
【００２４】トランジスタ１８の負荷電流の温度依存特
性と抵抗体１７の抵抗値の温度依存特性とが異なるも
の、たとえば正負逆のものを選ぶことによって、過電流
保護の温度依存特性の調整が可能となり、前記最大値Ｉ
ｏｍ１をさらに一層、高精度に保つことができる。
性と抵抗体１７の抵抗値の温度依存特性とが異なるも
の、たとえば正負逆のものを選ぶことによって、過電流
保護の温度依存特性の調整が可能となり、前記最大値Ｉ
ｏｍ１をさらに一層、高精度に保つことができる。
【００２５】本発明の実施の他の形態では、ＰＮＰトラ
ンジスタ１８に代えてＮＰＮトランジスタを用いてもよ
く、さらにＭＯＳ（金属酸化膜半導体）電界効果トラン
ジスタであってもよい。
ンジスタ１８に代えてＮＰＮトランジスタを用いてもよ
く、さらにＭＯＳ（金属酸化膜半導体）電界効果トラン
ジスタであってもよい。
【００２６】抵抗体１７は、カーボン抵抗であってもよ
く、シリコンなどの半導体であってもよく、あるいはま
たアルミニウムＡｌもしくはニッケルＮｉなどの金属で
あってもよい。これらの抵抗体はその抵抗値が、たとえ
ばオーダの小さい値であっても、負荷電流Ｉｏが比較的
大きいので、その抵抗体１７の両端電圧を上述のように
して検出するために用いることができる。金属細線であ
る導線４１〜４５は、たとえばアルミニウムまたは金な
どの材料から成ってもよい。
く、シリコンなどの半導体であってもよく、あるいはま
たアルミニウムＡｌもしくはニッケルＮｉなどの金属で
あってもよい。これらの抵抗体はその抵抗値が、たとえ
ばオーダの小さい値であっても、負荷電流Ｉｏが比較的
大きいので、その抵抗体１７の両端電圧を上述のように
して検出するために用いることができる。金属細線であ
る導線４１〜４５は、たとえばアルミニウムまたは金な
どの材料から成ってもよい。
【００２７】
【発明の効果】本発明によれば、制御用集積回路素子に
よって検出される抵抗体の両端電圧および抵抗体の抵抗
値に依存する負荷電流Ｉｏの最大値Ｉｏｍ１のばらつき
を小さくすることができる。これによってトランジスタ
の過電流保護および過電力保護の機能精度を高くするこ
とができ、また過大な電流によってトランジスタが破壊
することを防ぐために、前述の先行技術に関連して述べ
たように過度に大きい電流を流すことができる電流容量
の大きいトランジスタを使用する必要がなく、トランジ
スタのチップコストを低くすることができる。
よって検出される抵抗体の両端電圧および抵抗体の抵抗
値に依存する負荷電流Ｉｏの最大値Ｉｏｍ１のばらつき
を小さくすることができる。これによってトランジスタ
の過電流保護および過電力保護の機能精度を高くするこ
とができ、また過大な電流によってトランジスタが破壊
することを防ぐために、前述の先行技術に関連して述べ
たように過度に大きい電流を流すことができる電流容量
の大きいトランジスタを使用する必要がなく、トランジ
スタのチップコストを低くすることができる。
【００２８】また本発明によれば、放熱部材上に板状の
抵抗体を介してトランジスタが固定されて電気的に接続
されるので、構成の簡略化を図ることができるという優
れた効果が達成される。
抵抗体を介してトランジスタが固定されて電気的に接続
されるので、構成の簡略化を図ることができるという優
れた効果が達成される。
【００２９】このようにして本発明によれば、トランジ
スタの負荷電流の異常が発生した場合、そのトランジス
タの負荷電流を高精度の一定の値に抑制することができ
る。しかも抵抗体上にトランジスタを組立てることによ
って製造されるので、先行技術の構成と比べて構成上の
大幅な変更はなく、しかも上述のように高精度で出力過
大電流の保護が可能となり、しかもその抵抗体の両端電
圧を検出して負荷電流を高精度で制限するので、トラン
ジスタの電流耐量を大幅に下げることができる。したが
ってトランジスタのチップを小形化することができ、安
価でしかも信頼性の高い直流安定化電源装置が実現され
る。
スタの負荷電流の異常が発生した場合、そのトランジス
タの負荷電流を高精度の一定の値に抑制することができ
る。しかも抵抗体上にトランジスタを組立てることによ
って製造されるので、先行技術の構成と比べて構成上の
大幅な変更はなく、しかも上述のように高精度で出力過
大電流の保護が可能となり、しかもその抵抗体の両端電
圧を検出して負荷電流を高精度で制限するので、トラン
ジスタの電流耐量を大幅に下げることができる。したが
ってトランジスタのチップを小形化することができ、安
価でしかも信頼性の高い直流安定化電源装置が実現され
る。
【００３０】トランジスタの負荷電流の温度特性と、抵
抗体の温度特性とが相互に異なるものを選び、たとえば
相互に温度特性が正負逆のものを選ぶことによって、過
電流保護の温度依存特性の調整を行い、負荷電流Ｉｏの
最大値Ｉｏｍ１を、さらに一層高精度に設定することも
また、可能である。
抗体の温度特性とが相互に異なるものを選び、たとえば
相互に温度特性が正負逆のものを選ぶことによって、過
電流保護の温度依存特性の調整を行い、負荷電流Ｉｏの
最大値Ｉｏｍ１を、さらに一層高精度に設定することも
また、可能である。
【図１】本発明の実施の一形態の断面図である。
【図２】図１に示される実施形態の簡略化した平面図で
ある。
ある。
【図３】電力用パワートランジスタ１８とその付近の拡
大断面図である。
大断面図である。
【図４】図１〜図３に示される本発明の実施の一形態の
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図５】図１〜図４に示される本発明の実施の一形態の
負荷電流Ｉｏと出力電圧Ｖｏとの特性を示す図である。
負荷電流Ｉｏと出力電圧Ｖｏとの特性を示す図である。
【図６】典型的な先行技術を示す断面図である。
【図７】図６に示される先行技術の電気回路図である。
【図８】図６および図７に示される先行技術の負荷電流
Ｉｏと出力電圧Ｖｏとの特性を示すグラフである。
Ｉｏと出力電圧Ｖｏとの特性を示すグラフである。
１５ 放熱部材 １６ 表面 １７ 板状抵抗体 １８ ＰＮＰトランジスタ １９ 電気絶縁性ペースト ２０ 制御用集積回路 ２１，２２ はんだ ２３ ｐ形サブストレート ２４，２７，２８ 電極 ２５ ｎ形ベース領域 ２６ ｐ形エミッタ領域 ３１ 入力端子 ３２ 出力端子 ３３ 接地端子 ３４ 制御用集積回路素子 ３５〜３９ 接続端子 ４１〜４５ 導線 ５０ ライン ４７，４８ 分圧抵抗 ４９ 演算増幅器 ５１ ベース駆動回路 ５２ 接続点 ５３ 誤差増幅器 ５４ 基準電圧発生回路 ５５ 出力ライン ５６ 電流検出回路
Claims (2)
- 【請求項１】 （ａ）金属製板状の放熱部材と、 （ｂ）放熱部材の一表面上に第１のはんだによって固定
されて電気的に接続される板状抵抗体と、 （ｃ）抵抗体の平面形状よりも小さい平面形状を有する
半導体チップから成るトランジスタであって、 一方の端子と他方の端子との間のインピーダンスを制御
端子に与える信号によって変化し、 前記一方の端子は、抵抗体上に、第２のはんだによって
固定されて電気的に接続され、 前記他方の端子と前記制御端子とは、抵抗体とは反対側
の表面に、形成されるトランジスタと、 （ｄ）制御用集積回路素子であって、 放熱部材の前記表面上に、電気絶縁性ペーストを介して
固定され、 前記ペーストとは反対側の表面に、第１接続端子と、第
２接続端子と、第３接続端子と、第４接続端子と、第５
接続端子とが設けられ、 第１および第５接続端子間の電圧によって得られる基準
電圧Ｖｒｅｆと、第１および第３接続端子間の電圧との
差を表す電圧に対応する出力を、第２接続端子に導出す
るとともに、 第３および第４接続端子間の電圧が、予め設定された弁
別レベル以上であるとき、トランジスタの前記一方の端
子と前記他方の端子との間に流れる負荷電流の増大を抑
制する出力を、第２接続端子に、導出する制御用集積回
路素子と、 （ｅ）前記他方の端子と第１接続端子とを接続する第１
導線と、 （ｆ）制御端子と第２接続端子とを接続する第２導線
と、 （ｇ）抵抗体のトランジスタ側の表面と第３接続端子と
を接続する第３導線と、 （ｈ）放熱部材の前記一表面と第４接続端子とを接続す
る第４導線と、 （ｉ）入力端子と、 （ｊ）前記他方の端子と入力端子とを接続する第５導線
と、 （ｋ）放熱部材に接続される出力端子と、 （ｌ）接地端子と、 （ｍ）第５接続端子と接地端子とを接続する第６導線と
を含むことを特徴とする直流安定化電源装置。 - 【請求項２】 トランジスタの負荷電流の温度特性と、
抵抗体の温度特性とが、相互に正負逆に選ばれることを
特徴とする請求項１記載の直流安定化電流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09196153A JP3114966B2 (ja) | 1997-07-22 | 1997-07-22 | 直流安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09196153A JP3114966B2 (ja) | 1997-07-22 | 1997-07-22 | 直流安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140744A JPH1140744A (ja) | 1999-02-12 |
| JP3114966B2 true JP3114966B2 (ja) | 2000-12-04 |
Family
ID=16353098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09196153A Expired - Fee Related JP3114966B2 (ja) | 1997-07-22 | 1997-07-22 | 直流安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114966B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358283A (ja) * | 2000-06-13 | 2001-12-26 | Nippon Inter Electronics Corp | 電流シャント及びそれを使用した複合半導体装置 |
| JP4689473B2 (ja) * | 2005-05-16 | 2011-05-25 | シャープ株式会社 | 直流安定化電源回路 |
| CN100448040C (zh) * | 2006-01-12 | 2008-12-31 | 聚鼎科技股份有限公司 | 具有温度控制功能的发光二极管装置 |
| JP5157247B2 (ja) * | 2006-10-30 | 2013-03-06 | 三菱電機株式会社 | 電力半導体装置 |
| JP6248066B2 (ja) * | 2015-06-23 | 2017-12-13 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
| JP7170272B2 (ja) * | 2019-03-27 | 2022-11-14 | ネクスファイ・テクノロジー株式会社 | パワー基板とそれを備えた高電圧モジュール |
-
1997
- 1997-07-22 JP JP09196153A patent/JP3114966B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140744A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847436A (en) | Bipolar transistor having integrated thermistor shunt | |
| KR930010102B1 (ko) | 전류 검출 기능 부착 트랜지스터 | |
| US6424035B1 (en) | Semiconductor bilateral switch | |
| JP4220094B2 (ja) | パワー半導体モジュール | |
| WO1996018109A2 (en) | An integrated resistor for sensing electrical parameters | |
| US7501693B2 (en) | LDO regulator with ground connection through package bottom | |
| US20080006897A1 (en) | Semiconductor Device | |
| US8689569B2 (en) | Cooling control circuit for peltier element | |
| SE432155B (sv) | Kopplingsanordning med ett stralningsdetektorelement av pyroelktriskt material | |
| JP3114966B2 (ja) | 直流安定化電源装置 | |
| US6667461B1 (en) | Multiple load protection and control device | |
| KR100272052B1 (ko) | 파워 트랜지스터 | |
| US4884161A (en) | Integrated circuit voltage regulator with transient protection | |
| US5469131A (en) | Hybrid integrated circuit device | |
| US5029322A (en) | Power MOSFET with current-monitoring | |
| US5115300A (en) | High-power semiconductor device | |
| US20050162798A1 (en) | Switch circuit and ignition apparatus employing the circuit | |
| JP3300651B2 (ja) | 安定化電源装置 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JP3477002B2 (ja) | 半導体装置 | |
| JP2003152513A (ja) | 半導体素子の温度バランス回路 | |
| JPH033356A (ja) | 混成集積回路 | |
| JP4710131B2 (ja) | 半導体装置 | |
| JP3203377B2 (ja) | 混成集積回路装置 | |
| US7279983B2 (en) | Output amplifier structure with bias compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |