JP3477002B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3477002B2 JP3477002B2 JP21251296A JP21251296A JP3477002B2 JP 3477002 B2 JP3477002 B2 JP 3477002B2 JP 21251296 A JP21251296 A JP 21251296A JP 21251296 A JP21251296 A JP 21251296A JP 3477002 B2 JP3477002 B2 JP 3477002B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- out terminal
- semiconductor device
- semiconductor element
- terminal conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、特に大電力用に
使用して好適な一体的に樹脂モールドして構成できるよ
うにした半導体装置に関する。
使用して好適な一体的に樹脂モールドして構成できるよ
うにした半導体装置に関する。
【０００２】
【従来の技術】大電力用に用いられる半導体装置は、こ
の半導体装置に流れる大電流によって発生される熱に対
処するように構成されている。図４は従来のこの種半導
体装置の構成を示すもので、放熱用の金属ベース41の表
面上に絶縁層42を形成し、この絶縁層42上に実装基板43
が積層され、この実装基板43の表面上に導体層44が形成
される。この導体層44はベース導体441 、端子導体442
および443 が形成されるパターン状とされ、これらの導
体441 〜443 にはそれぞれ立ち上がる外部導出端子導体
451 〜453 が接続されている。
の半導体装置に流れる大電流によって発生される熱に対
処するように構成されている。図４は従来のこの種半導
体装置の構成を示すもので、放熱用の金属ベース41の表
面上に絶縁層42を形成し、この絶縁層42上に実装基板43
が積層され、この実装基板43の表面上に導体層44が形成
される。この導体層44はベース導体441 、端子導体442
および443 が形成されるパターン状とされ、これらの導
体441 〜443 にはそれぞれ立ち上がる外部導出端子導体
451 〜453 が接続されている。
【０００３】そして、ベース導体441 の表面上に半導体
素子46が搭載され、この半導体素子46の裏面はコレクタ
電極とされて、ベース導体441 にはんだ付け固定され
る。また、この半導体素子46の表面部には、エミッタ電
極461 およびベース電極とされる制御電極462 が形成さ
れ、これらエミッタ電極461 と制御電極462 には、それ
ぞれ金属細線471 および472 のそれぞれ一端が接続さ
れ、これら金属配線471 および472 のそれぞれ他端は端
子導体442 および443 に接続される。
素子46が搭載され、この半導体素子46の裏面はコレクタ
電極とされて、ベース導体441 にはんだ付け固定され
る。また、この半導体素子46の表面部には、エミッタ電
極461 およびベース電極とされる制御電極462 が形成さ
れ、これらエミッタ電極461 と制御電極462 には、それ
ぞれ金属細線471 および472 のそれぞれ一端が接続さ
れ、これら金属配線471 および472 のそれぞれ他端は端
子導体442 および443 に接続される。
【０００４】ベース導体441 および端子導体442 、443
にそれぞれ接続される外部導出端子導体451 〜453 は、
それぞれ立ち上がるように取り付けられ、図では示して
いないがこの外部導出端子導体451 〜453 のそれぞれ先
端が露出されるように合成樹脂で封止し、半導体装置が
完成される。
にそれぞれ接続される外部導出端子導体451 〜453 は、
それぞれ立ち上がるように取り付けられ、図では示して
いないがこの外部導出端子導体451 〜453 のそれぞれ先
端が露出されるように合成樹脂で封止し、半導体装置が
完成される。
【０００５】この様な半導体装置において、大電力を使
用している状態でオン・オフの動作を繰り返すと、半導
体素子の温度が上昇しまた下降する動作が繰り返され、
またオン状態で電流が流れることによるエレクトロマイ
グレーションによって、半導体素子の表面エミッタ電極
と金属細線の接続部の劣化が生じ、最後には外れてしま
うようになるパワーサイクルモードの寿命が存在してい
る。この寿命は、半導体装置の動作条件や装置自体のば
らつきによって大きく異なるものであるが、半導体装置
の劣化の程度を推定し、タイムリーにこの半導体装置を
交換することは非常に困難である。したがって、この様
な半導体装置の交換以前にこの半導体装置が不良とな
り、この半導体装置を使用したシステム全体が停止する
ような事態も生ずることがある。
用している状態でオン・オフの動作を繰り返すと、半導
体素子の温度が上昇しまた下降する動作が繰り返され、
またオン状態で電流が流れることによるエレクトロマイ
グレーションによって、半導体素子の表面エミッタ電極
と金属細線の接続部の劣化が生じ、最後には外れてしま
うようになるパワーサイクルモードの寿命が存在してい
る。この寿命は、半導体装置の動作条件や装置自体のば
らつきによって大きく異なるものであるが、半導体装置
の劣化の程度を推定し、タイムリーにこの半導体装置を
交換することは非常に困難である。したがって、この様
な半導体装置の交換以前にこの半導体装置が不良とな
り、この半導体装置を使用したシステム全体が停止する
ような事態も生ずることがある。
【０００６】
【発明が解決しようとする課題】この発明は、上記のよ
うなエレクトロマイグレーションによる接続部の劣化に
起因する、パワーサイクルモードの寿命が確実に推定で
きるようにして、システム全体が停止するような状況の
発生を確実に防止できるようにした、特に大電力用に適
用して好適な半導体装置を提供しようとするものであ
る。
うなエレクトロマイグレーションによる接続部の劣化に
起因する、パワーサイクルモードの寿命が確実に推定で
きるようにして、システム全体が停止するような状況の
発生を確実に防止できるようにした、特に大電力用に適
用して好適な半導体装置を提供しようとするものであ
る。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、金属ベース上に絶縁層を形成し、この絶縁層の表
面上に複数の領域に分割して導体パターンを形成し、こ
の導体パターンの１つの領域に所定の電位が接続される
ように半導体素子が搭載される。この導体パターンは半
導体素子の同一電位の少なくとも１つの電極に接続され
る前記半導体素子の設定された領域とは異なる他の領域
を備えるもので、この他の領域は外部に導出される複数
の導出端子導体に分割して構成され、これら導出端子導
体には前記半導体素子の同一電位の少なくとも１つの電
極にそれぞれ独立した接続手段により電気的に接続され
る。ここで、半導体素子の同一電位の電極に接続される
複数の接続手段の接続される導出端子導体の相互は、抵
抗体もしくはダイオード等を介して電気的に接続されて
いる。
置は、金属ベース上に絶縁層を形成し、この絶縁層の表
面上に複数の領域に分割して導体パターンを形成し、こ
の導体パターンの１つの領域に所定の電位が接続される
ように半導体素子が搭載される。この導体パターンは半
導体素子の同一電位の少なくとも１つの電極に接続され
る前記半導体素子の設定された領域とは異なる他の領域
を備えるもので、この他の領域は外部に導出される複数
の導出端子導体に分割して構成され、これら導出端子導
体には前記半導体素子の同一電位の少なくとも１つの電
極にそれぞれ独立した接続手段により電気的に接続され
る。ここで、半導体素子の同一電位の電極に接続される
複数の接続手段の接続される導出端子導体の相互は、抵
抗体もしくはダイオード等を介して電気的に接続されて
いる。
【０００８】この様に構成される半導体装置にあって
は、例えばエミッタ電極のような同一電位の電極に金属
細線による複数の電気的な接続手段が接続され、この接
続手段それぞれが別個の導出端子導体に接続されて、こ
れら導出端子導体の相互が電気的に接続されるため、こ
の接続された導出端子導体の相互に特定される方向に電
流が流れる。これら導出端子導体の相互は、抵抗もしく
はタイオード等を介して接続されているため、相互に流
れる電流に差が生ずる。したがって、複数の接続手段そ
れぞれの接続される複数の導出端子導体それぞれとの接
続部におけるエレクロトマイグレーションによる影響に
差が生じ、したがってこれら導出端子導体間における電
圧値をモニターすることによって、１つの金属細線と端
子電極との接続部における劣化の進行が認知できる。し
たがって、この半導体装置を使用したシステムの停止以
前に、半導体装置の劣化を検知して交換することができ
て、この半導体装置を使用したシステムに影響を与える
ことなく障害の発生を効果的に防止できる。
は、例えばエミッタ電極のような同一電位の電極に金属
細線による複数の電気的な接続手段が接続され、この接
続手段それぞれが別個の導出端子導体に接続されて、こ
れら導出端子導体の相互が電気的に接続されるため、こ
の接続された導出端子導体の相互に特定される方向に電
流が流れる。これら導出端子導体の相互は、抵抗もしく
はタイオード等を介して接続されているため、相互に流
れる電流に差が生ずる。したがって、複数の接続手段そ
れぞれの接続される複数の導出端子導体それぞれとの接
続部におけるエレクロトマイグレーションによる影響に
差が生じ、したがってこれら導出端子導体間における電
圧値をモニターすることによって、１つの金属細線と端
子電極との接続部における劣化の進行が認知できる。し
たがって、この半導体装置を使用したシステムの停止以
前に、半導体装置の劣化を検知して交換することができ
て、この半導体装置を使用したシステムに影響を与える
ことなく障害の発生を効果的に防止できる。
【０００９】
【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態を実施例に基づき説明する。図１はその構
成を示したもので、放熱用の金属ベース11を備え、この
金属ベース11の表面上には絶縁層12が積層形成される。
そして、この絶縁層12の上に実装基板13を積層するもの
で、この実装基板13は例えばアルミナや窒化アルミニュ
ウム等のセラミックスによって構成され、その両面に銅
等の薄膜によって構成した導体層14が設定される。ここ
で、導体層14は回路構成に対応したベース導体141 、導
出端子導体142 、143 および144 等の回路パターンが形
成され、ベース導体１４１の表面部には、半導体素子１
５が接合設定される。
一実施の形態を実施例に基づき説明する。図１はその構
成を示したもので、放熱用の金属ベース11を備え、この
金属ベース11の表面上には絶縁層12が積層形成される。
そして、この絶縁層12の上に実装基板13を積層するもの
で、この実装基板13は例えばアルミナや窒化アルミニュ
ウム等のセラミックスによって構成され、その両面に銅
等の薄膜によって構成した導体層14が設定される。ここ
で、導体層14は回路構成に対応したベース導体141 、導
出端子導体142 、143 および144 等の回路パターンが形
成され、ベース導体１４１の表面部には、半導体素子１
５が接合設定される。
【００１０】ここで、この半導体素子15は例えば大電力
のスイッチング制御用等に用いられるトランジスタを構
成するもので、その裏面にはコレクタ電極が形成され
て、ベース導体141 に対して、機械的に且つ電気的に接
続される。また、その表面にはエミッタ電極151 と共
に、ベースとされる制御電極152 が形成される。
のスイッチング制御用等に用いられるトランジスタを構
成するもので、その裏面にはコレクタ電極が形成され
て、ベース導体141 に対して、機械的に且つ電気的に接
続される。また、その表面にはエミッタ電極151 と共
に、ベースとされる制御電極152 が形成される。
【００１１】半導体素子15に形成される制御電極152 に
は金属細線16の一端が超音波ボンディングにより接続さ
れ、エミッタ電極151 には複数本の金属細線のそれぞれ
一端が接続されており、この複数本の金属細線は複数の
グループ、例えば第１および第２の金属細線群171 およ
び172 に分割され、その各グループのそれぞれ一端が超
音波ボンディングによって、同一電位のエミッタ電極に
共通に接続される。
は金属細線16の一端が超音波ボンディングにより接続さ
れ、エミッタ電極151 には複数本の金属細線のそれぞれ
一端が接続されており、この複数本の金属細線は複数の
グループ、例えば第１および第２の金属細線群171 およ
び172 に分割され、その各グループのそれぞれ一端が超
音波ボンディングによって、同一電位のエミッタ電極に
共通に接続される。
【００１２】すなわち、この第１および第２の金属細線
群171 および172 は、同一電位に設定される半導体素子
15のエミッタ電極151 に共通に接続されるもので、この
金属細線群171 および172 のそれぞれ他端は、導出端子
導体143 および144 にそれぞれ接続される。そして、制
御電極152 に接続された金属細線16の他端は導出端子導
体142 に接続され、導出端子導体143 と144 との間は抵
抗体18によって接続されている。
群171 および172 は、同一電位に設定される半導体素子
15のエミッタ電極151 に共通に接続されるもので、この
金属細線群171 および172 のそれぞれ他端は、導出端子
導体143 および144 にそれぞれ接続される。そして、制
御電極152 に接続された金属細線16の他端は導出端子導
体142 に接続され、導出端子導体143 と144 との間は抵
抗体18によって接続されている。
【００１３】ここで、ベース導体141 、導出端子導体14
2 および143 には、それぞれ金属板体を折曲することに
より形成した外部導出端子191 、192 、193 がそれぞれ
はんだ付けによって取り付け設定され、その各導出端子
191 〜193 はそれぞれ実装基板13の表面からほぼ垂直に
立ち上がるように形成されている すなわち、外部導出端子191 はトランジスタを構成する
半導体素子15のコレクタ端子とされ、外部導出端子192
はベース制御端子とされるものであり、外部導出端子19
3 はエミッタ端子とされると共に、外部導出端子194 は
検出端子として作用される。そして、外部導出端子191
と193 との間に電源20および負荷21が接続され、外部導
出端子193 と194 との間には、エレクロトマイグレーシ
ョンによる影響を検出するための電圧計22が適宜接続さ
れる。
2 および143 には、それぞれ金属板体を折曲することに
より形成した外部導出端子191 、192 、193 がそれぞれ
はんだ付けによって取り付け設定され、その各導出端子
191 〜193 はそれぞれ実装基板13の表面からほぼ垂直に
立ち上がるように形成されている すなわち、外部導出端子191 はトランジスタを構成する
半導体素子15のコレクタ端子とされ、外部導出端子192
はベース制御端子とされるものであり、外部導出端子19
3 はエミッタ端子とされると共に、外部導出端子194 は
検出端子として作用される。そして、外部導出端子191
と193 との間に電源20および負荷21が接続され、外部導
出端子193 と194 との間には、エレクロトマイグレーシ
ョンによる影響を検出するための電圧計22が適宜接続さ
れる。
【００１４】なお、この図では特に示していないが、半
導体素子15部分を取り囲み、外部導出端子191 〜194 の
それぞれ先端部が露出されるようにして合成樹脂によっ
て封止し、半導体装置が完成される。
導体素子15部分を取り囲み、外部導出端子191 〜194 の
それぞれ先端部が露出されるようにして合成樹脂によっ
て封止し、半導体装置が完成される。
【００１５】この様に構成される半導体装置によれば、
エミッタ電極151 に流れる電流は、金属細線群171 に流
れる電流の方が、金属細線群172 に流れる電流よりもオ
ームの法則にしたがって大きくなる。このため、金属細
線群171 とエミッタ電極151との接続部分の方が、金属
細線群172 とエミッタ電極151 との接続部よりも、エレ
クトロマイグレーションによる影響が大きくなり、先に
劣化する。この金属細線群171 とエミッタ電極151 との
接続部の劣化が進行するにしたがって、他方の金属細線
群172 に流れる電流の割合が大きくなる。
エミッタ電極151 に流れる電流は、金属細線群171 に流
れる電流の方が、金属細線群172 に流れる電流よりもオ
ームの法則にしたがって大きくなる。このため、金属細
線群171 とエミッタ電極151との接続部分の方が、金属
細線群172 とエミッタ電極151 との接続部よりも、エレ
クトロマイグレーションによる影響が大きくなり、先に
劣化する。この金属細線群171 とエミッタ電極151 との
接続部の劣化が進行するにしたがって、他方の金属細線
群172 に流れる電流の割合が大きくなる。
【００１６】したがって、外部導出端子193 と194 との
間に電圧計22を接続し、その間の電圧値をモニタするこ
とによって、金属細線群171 とエミッタ電極151 との接
続部の劣化の程度がモニタできる。ここで、この様な劣
化が進行して金属細線群171とエミッタ電極151 との接
続部が、先に接続不良となっても、他方の金属細線群17
2 に抵抗体18を通して電流が流されるようになり、この
半導体装置が使用されているシステム全体の機能を停止
させることがない。この様な場合、電圧計22の電圧値の
計測によって、金属細線群171 の接続部の劣化の進行が
検出されるものであるため、システムを停止させること
なく、タイムリーに半導体装置の交換ができる。
間に電圧計22を接続し、その間の電圧値をモニタするこ
とによって、金属細線群171 とエミッタ電極151 との接
続部の劣化の程度がモニタできる。ここで、この様な劣
化が進行して金属細線群171とエミッタ電極151 との接
続部が、先に接続不良となっても、他方の金属細線群17
2 に抵抗体18を通して電流が流されるようになり、この
半導体装置が使用されているシステム全体の機能を停止
させることがない。この様な場合、電圧計22の電圧値の
計測によって、金属細線群171 の接続部の劣化の進行が
検出されるものであるため、システムを停止させること
なく、タイムリーに半導体装置の交換ができる。
【００１７】この実施例にあっては、エミッタ電極51の
接続される２グループの導出端子導体143 と144 との間
は、抵抗体18によって電気的に接続されるようにした
が、図２で示す第２の実施例のように、導出端子導体14
4 の上にダイオード23を搭載接続し、このダイオード23
と導出端子導体143 とを金属細線24によって接続する。
この場合、ダイオード23は導出端子導体143 から144 に
向けての電流に対して、すなわち半導体素子15の順方向
電流を通過させるように設定される。
接続される２グループの導出端子導体143 と144 との間
は、抵抗体18によって電気的に接続されるようにした
が、図２で示す第２の実施例のように、導出端子導体14
4 の上にダイオード23を搭載接続し、このダイオード23
と導出端子導体143 とを金属細線24によって接続する。
この場合、ダイオード23は導出端子導体143 から144 に
向けての電流に対して、すなわち半導体素子15の順方向
電流を通過させるように設定される。
【００１８】この様な構成した半導体装置にあっては、
導出端子導体143 と144 との間を接続するダイオード23
の順方向電圧によって、金属細線群171 に流れる電流の
方が金属細線群172 に流れる電流よりも大きくなり、し
たがって図１で示した実施例と同様に作用して、特に金
属細線群171 の接続部分におけるエレクトロマイグレー
ションによる劣化を検出できる。
導出端子導体143 と144 との間を接続するダイオード23
の順方向電圧によって、金属細線群171 に流れる電流の
方が金属細線群172 に流れる電流よりも大きくなり、し
たがって図１で示した実施例と同様に作用して、特に金
属細線群171 の接続部分におけるエレクトロマイグレー
ションによる劣化を検出できる。
【００１９】図１で示した第１の実施例にあっては抵抗
体18を実装部品として搭載し、図２で示した第２の実施
例にあってはダイオード23として半導体チップを使用す
るようにしたが、これら抵抗体18およびダイオード23の
いずれも表面実装部品であっても、またシリコンチップ
によって構成してもよいものであり、またリードタイプ
の部品を使用するようにしてもよい。
体18を実装部品として搭載し、図２で示した第２の実施
例にあってはダイオード23として半導体チップを使用す
るようにしたが、これら抵抗体18およびダイオード23の
いずれも表面実装部品であっても、またシリコンチップ
によって構成してもよいものであり、またリードタイプ
の部品を使用するようにしてもよい。
【００２０】図３はさらに第３の実施例を示すもので、
この実施例にあっては実装基板13上には抵抗体もしくは
ダイオードが実装されていない。そして、エミッタ電極
151に金属細線群171 および172 によって接続される導
出端子導体143 および144 にそれぞれ設定される外部導
出端子193 および194 に対して、外付けの状態で抵抗25
を接続する。この抵抗体25は、ダイオードであってもよ
い。
この実施例にあっては実装基板13上には抵抗体もしくは
ダイオードが実装されていない。そして、エミッタ電極
151に金属細線群171 および172 によって接続される導
出端子導体143 および144 にそれぞれ設定される外部導
出端子193 および194 に対して、外付けの状態で抵抗25
を接続する。この抵抗体25は、ダイオードであってもよ
い。
【００２１】さらにこれまでの説明では、半導体素子5
として大電力制御用のトランジスタを示したが、これは
サイリスのような素子であってもよい。具体的には、サ
イリスタのゲートを制御電極とし、アノードあるいはカ
ソードの一方が第１もしくは第２の導体ターンに接続さ
れるようにする。
として大電力制御用のトランジスタを示したが、これは
サイリスのような素子であってもよい。具体的には、サ
イリスタのゲートを制御電極とし、アノードあるいはカ
ソードの一方が第１もしくは第２の導体ターンに接続さ
れるようにする。
【００２２】
【発明の効果】以上のようにこの発明に係る半導体装置
にあっては、例えばエミッタ電極とされる同一電位に設
定される電極に対して例えば複数グループの金属細線群
からなる電気的な接続手段が接続され、この接続手段を
介してそれぞれ異なる導出端子導体に接続されて、この
導出端子導体が相互に抵抗体もしくはダイオードを介し
て接続されるものであり、これら導出端子導体間の電流
の流れる方向が特定されて、エレクトロマイグレーショ
ンの影響による接続部の劣化に相違が生ずる。したがっ
て、導出端子筒体を検出端子として、その相互間の電圧
値を観測することによって、金属細線の接続部における
劣化の進行が認識できるものであり、この半導体装置を
含むシステムを停止させることなく、タイムリーに劣化
した半導体装置の交換ができる。
にあっては、例えばエミッタ電極とされる同一電位に設
定される電極に対して例えば複数グループの金属細線群
からなる電気的な接続手段が接続され、この接続手段を
介してそれぞれ異なる導出端子導体に接続されて、この
導出端子導体が相互に抵抗体もしくはダイオードを介し
て接続されるものであり、これら導出端子導体間の電流
の流れる方向が特定されて、エレクトロマイグレーショ
ンの影響による接続部の劣化に相違が生ずる。したがっ
て、導出端子筒体を検出端子として、その相互間の電圧
値を観測することによって、金属細線の接続部における
劣化の進行が認識できるものであり、この半導体装置を
含むシステムを停止させることなく、タイムリーに劣化
した半導体装置の交換ができる。
【図１】この発明の一実施の形態に係る半導体装置の第
１の実施例を説明するための構成図。
１の実施例を説明するための構成図。
【図２】この発明の第２の実施例を説明する構成図。
【図３】この発明の第３の実施例を説明する構成図。
【図４】従来の半導体装置を説明する構成図。
11…金属ベース、12…絶縁層、13…実装基板、141 …ベ
ース導体、142 〜144…導出端子導体、15…半導体素
子、151 …エミッタ電極、152 …制御電極、16、24…金
属細線、171 、172 、…金属細線群、18…抵抗体、191
〜194 …外部導出導体、20…電源、21…負荷、22…電圧
計、23…ダイオード、25…抵抗。
ース導体、142 〜144…導出端子導体、15…半導体素
子、151 …エミッタ電極、152 …制御電極、16、24…金
属細線、171 、172 、…金属細線群、18…抵抗体、191
〜194 …外部導出導体、20…電源、21…負荷、22…電圧
計、23…ダイオード、25…抵抗。
Claims (7)
- 【請求項１】 金属ベース上に絶縁層を形成し、この絶
縁層の表面上に複数の領域に分割して形成した導体パタ
ーンと、 この導体パターンの１つの領域に所定の電位が接続され
るように設定された半導体素子とを具備し、 前記導体パターンは前記半導体素子の同一電位の少なく
とも１つの電極に接続される前記半導体素子の設定され
た領域とは異なる他の領域を備え、この他の領域は外部
に導出される複数の導出端子導体に分割して構成され、
これらの導出端子導体には、前記半導体素子の同一電位
の少なくとも１つの電極にそれぞれ独立した接続手段に
より電気的に接続されるようにしたことを特徴とする半
導体装置。 - 【請求項２】 前記他の領域に分割して構成した導出端
子導体は、相互に抵抗体によって接続されるようにした
請求項１記載の半導体装置。 - 【請求項３】 前記他の領域に分割して構成した導出端
子導体は、相互にタイオードを介して接続されるように
した請求項１記載の半導体装置。 - 【請求項４】 前記ダイオードは、前記半導体素子の順
方向電流を通過させる方向で接続設定されるようにした
請求項３記載の半導体装置。 - 【請求項５】 金属ベース上に絶縁層を形成し、この絶
縁層の表面上に形成されたベース導体と、 このベース導体上に搭載した半導体素子と、 前記ベース導体とは別の領域となる前記絶縁層の表面上
に形成され、前記半導体素子の電極に対応して設定され
た複数の導出端子導体と、 前記半導体素子に形成される同一電位の電極にそれぞれ
一端が接続され、他端がそれぞれ別個の前記導出端子導
体に接続された複数の電気的な接続手段とを具備し、 この複数の電気的な接続手段それぞれの他端が接続され
た前記導出端子導体は、抵抗体もしくはダイオードを介
して相互に接続されるようにしたことを特徴とする半導
体装置。 - 【請求項６】 前記半導体素子はエミッタ電極および制
御電極を備え、前記エミッタ電極には前記複数の電気的
な接続手段の一端が接続されるようにした請求項１もし
くは５のいずれかに記載の半導体装置。 - 【請求項７】 前記半導体素子の電極に接続される電気
的な接続手段は、前記電極にそれぞれ一端が接続される
金属線群によって構成され、この金属線群はそれぞれ複
数本の金属線からなる複数グループに分割され、その各
グループそれぞれの複数の金属線の他端は、それぞれ前
記複数の導出端子導体に接続されるようにした請求項１
もしくは５のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251296A JP3477002B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251296A JP3477002B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056130A JPH1056130A (ja) | 1998-02-24 |
| JP3477002B2 true JP3477002B2 (ja) | 2003-12-10 |
Family
ID=16623907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21251296A Expired - Fee Related JP3477002B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3477002B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005038918A1 (ja) * | 2003-10-15 | 2005-04-28 | Hitachi, Ltd. | パワー半導体モジュール及びそれを用いた電力変換装置並びに移動体 |
| US10978364B2 (en) | 2017-06-22 | 2021-04-13 | Mitsubishi Electric Corporation | Semiconductor module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751707B2 (ja) * | 1992-01-29 | 1998-05-18 | 株式会社日立製作所 | 半導体モジュール及びそれを使った電力変換装置 |
| JP2728561B2 (ja) * | 1990-11-30 | 1998-03-18 | 株式会社日立製作所 | プリント板絶縁劣化検出手段を備えた電子装置 |
| JPH07130815A (ja) * | 1993-11-04 | 1995-05-19 | Nec Corp | 半導体装置およびその評価方法 |
-
1996
- 1996-08-12 JP JP21251296A patent/JP3477002B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056130A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10283440B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US9370113B2 (en) | Power semiconductor module with current sensor | |
| CN110612600B (zh) | 半导体装置 | |
| US20140035605A1 (en) | Shunt Resistor Integrated in a Connection Lug of a Semiconductor Module and Method for Determining a Current Flowing Through a Load Connection of a Semiconductor Module | |
| JP2000353778A (ja) | パワー半導体モジュール | |
| JP2016146444A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20120267950A1 (en) | Engine start control apparatus | |
| JP2020013955A (ja) | 半導体装置、および、抵抗素子 | |
| JP2005129826A (ja) | パワー半導体装置 | |
| JP3477002B2 (ja) | 半導体装置 | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| US5115300A (en) | High-power semiconductor device | |
| JP4323299B2 (ja) | 半導体装置 | |
| CN111183361A (zh) | 电流测定装置 | |
| JP3114966B2 (ja) | 直流安定化電源装置 | |
| US10978364B2 (en) | Semiconductor module | |
| JP2003114241A (ja) | 分路抵抗器配置 | |
| JPH0476943A (ja) | 半導体素子 | |
| JP2500773Y2 (ja) | 半導体装置 | |
| JP3311935B2 (ja) | 半導体装置およびその計測方法 | |
| JP3693858B2 (ja) | 半導体モジュールに内蔵する分流器 | |
| JPH04102365A (ja) | ダイオード | |
| JP2001358283A (ja) | 電流シャント及びそれを使用した複合半導体装置 | |
| CN118431205A (zh) | 电容器装置 | |
| JP2024115420A (ja) | 半導体モジュールおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |