JP3300651B2 - 安定化電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定値以上の過電
流が入力された際に、その電流が出力されないように制
御するようになった安定化電源装置に関する。

【０００２】

【従来の技術】電化製品等においては、所定値以上の負
荷電流（過電流）が流れることによって、発火、発煙等
が生じるおそれがあるために、過電流が入力された際
に、その過電流を検出する安定化電源装置が使用されて
いる。このような安定化電源装置の一例を図５に示す。

【０００３】この安定化電源装置２０は、銅板によって
構成されたインナーリード２１上に、出力用素子として
のＰＮＰ型の出力用トランジスタチップ２２が、半田２
３によって導電状態でマウントされており、また、イン
ナーリード２１上には、出力用トランジスタチップに隣
接して、制御用ＩＣチップ２４が、絶縁性接着剤２５に
よって、絶縁状態でマウントされている。

【０００４】ＰＮＰ型の出力用トランジスタチップ２２
は、一対の金線２７ａおよび２７ｂによって、出力用ト
ランジスタチップ２２に隣接してインナーリード２１上
にマウントされた制御用ＩＣチップ２４に電気的に接続
されている。

【０００５】制御用ＩＣチップ２４は、金線２７ｅによ
って、長板状をした接地用アウターリード２８ｃに電気
的に接続されるとともに、金線２７ｆによって、インナ
ーリード２１に接続された出力用リード部２１ａに電気
的に接続されている。インナーリード２１上にマウント
されたＰＮＰ型の出力用トランジスタチップ２２、制御
用ＩＣチップ２４は、各金線２７ａ〜２７ｆと、出力用
リード部２１ａ、接地用アウターリード２８ｃおよび入
力用アウターリード２８ａとともに、モールド樹脂２９
によって封止されている。インナーリード２１に設けら
れた出力用リード部２１ａ、接地用アウターリード２８
ｃおよび入力用アウターリード２８ａは、それぞれ、モ
ールド樹脂２９から延出している。

【０００６】図６は、このような安定化電源装置２０の
等価回路図である。入力用アウターリード２８ａは、金
線２７ｃにより、ＰＮＰ型の出力用トランジスタチップ
２２のエミッタに接続されており、入力用アウターリー
ド２８ａから入力される電流が、出力用トランジスタチ
ップ２２のエミッタに入力されている。出力用トランジ
スタチップ２２のコレクタは、出力用トランジスタチッ
プ２２の裏面より半田２３を介して、インナーリード２
１に接続されている。また、制御用ＩＣチップ２４は、
金線２７ｆを介して、インナーリード２１の出力用リー
ド部２１ａに接続されている。

【０００７】出力用トランジスタチップ２２のベース
は、金線２７ｂを介して、抵抗２４ｂに接続されてお
り、抵抗２４ｂが、制御用ＩＣチップ２４に設けられた
制御用トランジスタ２４ｃのコレクタに接続されてい
る。

【０００８】制御用トランジスタ２４ｃのエミッタは、
抵抗２４ｈおよび金線２７ｅを介して、接地用アウター
リード２８ｃに接続されており、この接地用アウターリ
ード２８ｃが接地されている。制御用トランジスタ２４
ｃのエミッタと接地用アウターリード２８ｃとの間に設
けられた抵抗２４ｈを流れる電流Ｉｄは、過電流保護回
路２４ａによって検出されるようになっている。過電流
保護回路２４ａは、金線２７ｅおよび接地用アウターリ
ード２８ｃを介して接地されている。

【０００９】制御用トランジスタ２４ｃのベースには、
コンパレーター２４ｄの出力端子が接続されており、こ
のコンパレーター２４ｄの出力端子は、過電流保護回路
２４ａにも接続されている。コンパレーター２４ｄのプ
ラス入力端子には、金線２７ｅおよび接地用アウターリ
ード２８ｃを介して接地された電源２４ｅから所定の基
準電圧Ｖref が入力されている。また、コンパレーター
２４ｄのマイナス入力端子には、抵抗２４ｆおよび金線
２７ｆを介して、出力用トランジスタチップ２２のコレ
クタと、接地された接地用アウターリード２８ｃとの間
に直列接続された一対の抵抗２４ｆおよび２４ｇの接続
点の電位が入力されている。

【００１０】このような構成の安定化電源装置２０で
は、制御用ＩＣチップ２４に設けられたコンパレーター
２４ｄのプラス入力端子に、常時、基準電圧Ｖref が入
力されているために、通常、コンパレーター２４ｄの出
力は、ハイレベルになっている。これにより、制御用ト
ランジスタ２４ｃがオン状態になるとともに、出力用ト
ランジスタ２２もオン状態になる。従って、入力用アウ
ターリード２８ａから入力される電流Iin が、出力用ト
ランジスタチップ２２を通過し、この出力用トランジス
タチップ２２裏面より半田２３を介してインナーリード
２１の出力用リード部２１ａから、出力電流Ｉｏとして
出力される。

【００１１】このとき、出力電流Ｉｏに対応した電圧
が、制御用ＩＣチップ２４内に設けられた一対の抵抗２
４ｆおよび２４ｇによって分圧されて、コンパレーター
２４ｄのマイナス端子に入力されており、このマイナス
端子に入力された電圧が、コンパレーター２４ｄのプラ
ス入力端子に入力されている基準電圧Ｖref よりも大き
くなると、コンパレーター２４ｄの出力が反転してロー
レベルになる。これにより、制御用トランジスタ２４ｃ
がオフ状態になるとともに、出力用トランジスタ２２も
オフ状態になり、入力用アウターリード２８ａから入力
される電流が、インナーリード２１からは出力されなく
なる。従って、インナーリード２１の出力用リード部２
１ａからの出力電流Ｉｏが、コンパレーター２４ｄのプ
ラス入力端子に入力される基準電圧Ｖref に対応した電
流値以上になると、インナーリード２１の出力用リード
部２１ａから出力されない状態になる。

【００１２】このような安定化電源装置２０では、入力
用アウターリード２８ａに所定値以上の過電流Ｉopが入
力されると、出力用トランジスタチップ２２のベース電
流が増加し、制御用トランジスタ２４ｃを通って抵抗２
４ｈに流れる電流Ｉｄが増加する。抵抗２４ｈに流れる
電流Ｉｄは、電流保護回路２４ａによって検出されてお
り、抵抗２４ｈを流れる電流Ｉｄが所定値以上になる
と、電流保護回路２４ａは、コンパレーター２４ｄの出
力をローレベルとして、制御用トランジスタ２４ｃをオ
フする。これにより、出力用トランジスタチップ２２が
オフされ、入力用アウターリード２８ａに入力された過
電流は、出力用トランジスタチップ２２を流れず、イン
ナーリード２１の出力用リード部２１ａから出力されな
くなる。

【００１３】

【発明が解決しようとする課題】このように、安定化電
源装置２０では、入力電流Ｉinに対する出力用トランジ
スタチップ２２のベース電流を、制御用トランジスタ２
４に接続された抵抗２４ｈを流れる電流Ｉｄとしてモニ
ターして、出力用トランジスタチップ２２に入力される
過電流を検出するようになっている。この場合、出力用
トランジスタチップ２２を流れる過電流Ｉop（入力電流
Ｉin）は、抵抗２４ｈを流れる電流Ｉｄと、出力用トラ
ンジスタチップ２２の電流増幅率とｈfeとの積（Ｉop＝
Ｉｄ×ｈfe）になる。従って、出力用トランジスタ２２
を流れる過電流Ｉopは、出力用トランジスタチップ２２
の電流増幅率に依存することになる。

【００１４】しかしながら、出力用トランジスタチップ
２２の電流増幅率ｈfeは、量産される出力用トランジス
タチップ２２では、±３０％程度のバラツキがあり、し
かも、温度に依存して増減するとともに、出力用トラン
ジスタチップ２２の入出力端子間の電圧差によっても増
減するために、抵抗２４ｈを流れる電流Ｉｄによって
は、過電流を精度よく検出することができないという問
題がある。

【００１５】図７は、図５および図６に示す安定化電源
装置２０にて検出される過電流の温度依存性を示すグラ
フであり、また、図８は、その安定化電源装置２０にて
検出される過電流の入出力間電圧依存性を示すグラフで
ある。このように、安定化電源装置２０は、温度および
入出力間電圧によって、出力される電流値にバラツキが
生じる。このような出力電流値のバラツキは、設計上で
は３倍程度、実効値でも１．５倍程度になる。

【００１６】また、制御用ＩＣチップ２４に組み込まれ
る抵抗２４ｈは、シリコンウエハーに対する拡散抵抗を
利用して形成されているために、抵抗値のバラツキが大
きく、温度変化によっても抵抗値にバラツキが生じるお
それがあり、これによっても、過電流を精度よく検出す
ることができなくなる。

【００１７】本発明は、このような問題を解決するもの
であり、その目的は、過電流を精度よく検出することが
でき、従って、制御される過電流のバラツキを制御する
ことができる安定化電源装置を提供することにある。

【００１８】

【課題を解決するための手段】本発明の安定化電源装置
は、入力電流が出力用素子を介して出力されるようにな
っており、その出力用素子が制御用ＩＣチップによって
制御されることにより、過電流が出力されないように制
御される安定化電源装置であって、前記制御用ＩＣチッ
プには、前記出力用素子からの出力電圧が一対の抵抗に
より分圧された分圧電圧と基準電圧とを比較してその基
準電圧に対応した出力を行うように制御を行い、前記出
力用素子に入力される電流または前記出力用素子から出
力される電流のいずれか一方が流れるように抵抗体が設
けられており、この抵抗体を流れる電流をモニターして
過電流を検出すると前記出力用素子をオフする過電流保
護回路が前記制御用素子に設けられており、前記出力用
素子はインナーリード上にマウントされており、前記抵
抗体はそのインナーリードの側縁部に沿って延びる接続
部を備え前記インナーリードとは絶縁状態で設けられた
アウターリード上にダイボンディングされ、前記抵抗体
と出力用素子との間及び前記アウターリードの接続部と
制御用ＩＣチップとの間を電気的に接続してなることを
特徴とする。

【００１９】

【００２０】前記制御用ＩＣチップは、前記出力用素子
からの出力電圧が一対の抵抗により分圧された分圧電圧
と基準電圧とを比較するコンパレーターと、該コンパレ
ーターの出力素子が接続された該コンパレーターの出力
により前記出力用素子をオン状態又はオフ状態とする制
御を行う制御用トランジスタとを備えると共に、前記過
電流保護回路が前記コンパレーターの出力端子に接続さ
れている。

【００２１】前記出力用素子は、ＰＮＰ型トランジスタ
またはＰチャンネルＭＯＳ電界効果型トランジスタであ
り、前記抵抗体は、出力用素子に入力される電流が流れ
るようになっている。

【００２２】前記出力用素子は、ＮＰＮ型トランジスタ
またはＮチャンネルＭＯＳ電界効果型トランジスタであ
り、前記抵抗体は、出力用素子から出力される電流が流
れるようになっている。

【００２３】

【発明の実態の形態】以下、本発明の実施の形態を、図
面に基づいて詳細に説明する。

【００２４】図１は、本発明の安定化電源装置の基本と
なる構成例を示す斜視図である。この安定化電源装置１
０は、銅板によって構成されたインナーリード１１上
に、出力用素子としてのＰＮＰ型の出力用トランジスタ
チップ１２が、半田１３によって導伝状態でマウントさ
れており、また、インナーリード１１上には、出力用ト
ランジスタチップ１２に隣接して、制御用ＩＣチップ１
４が、絶縁性接着剤１５によって絶縁状態でマウントさ
れている。

【００２５】ＰＮＰ型の出力用トランジスタチップ１２
は、一対のＰ型半導体層の間にＮ型半導体層を挟んだ状
態で、各Ｐ型半導体層上に電極がそれぞれ設けられて構
成されている。インナーリード１１上には、一方のＰ型
半導体層上に設けられた電極が、半田１３によって導電
状態でマウントされている。このＰＮＰ型の出力用トラ
ンジスタチップ１２の他方のＰ型半導体層に設けられた
電極上には、抵抗体１６が、例えば熱圧着等によってダ
イボンディングされている。抵抗体１６は、熱圧着に限
らず、接着剤、半田等によって、ＰＮＰ型の出力用トラ
ンジスタチップ１２にダイボンディングするようにして
もよい。抵抗体１６は、適当な抵抗値を有するＣｕ、Ａ
ｕ、Ａｇ、Ａｌ、Ｎｉ等の金属、あるいはセラミック類
等によって構成されている。

【００２６】ＰＮＰ型の出力用トランジスタチップ１２
は、一対の金線１７ａおよび１７ｂによって、制御用Ｉ
Ｃチップ１４に電気的に接続されている。また、出力用
トランジスタチップ１２上にマウントされた抵抗体１６
は、金線１７ｃを介して、インナーリード１１とは絶縁
状態で設けられた長板状の入力用アウターリード１８ａ
に電気的に接続されるとともに、金線１７ｄを介して、
制御用ＩＣチップ１４に電気的に接続されている。

【００２７】制御用ＩＣチップ１４は、金線１７ｅによ
って、インナーリード１１の出力用リード部１１ａに電
気的に接続されるとともに、金線１７ｆによって、イン
ナーリード１１とは絶縁状態で設けられた長板状の接地
用アウターリード１８ｃに電気的に接続されている。イ
ンナーリード１１上にマウントされたＰＮＰ型の出力用
トランジスタチップ１２、制御用ＩＣチップ１４は、各
金線１７ａ〜１７ｆと、インナーリード１１の出力用リ
ード部１１ａ、入力用アウターリード１８ａおよび接地
用アウターリード１８ｃとともに、モールド樹脂１９に
よって封止されており、インナーリード１１の出力用リ
ード部１１ａ、入力用アウターリード１８ａおよび接地
用アウターリード１８ｃの各先端部がモールド樹脂１９
から延出している。

【００２８】図２は、このような安定化電源装置１０の
等価回路図である。入力用アウターリード１８ａに接続
された抵抗体１６は、ＰＮＰ型の出力用トランジスタチ
ップ１２のエミッタに接続されており、入力用アウター
リード１８ａからの入力電流Ｉinが抵抗体１６を通過し
て、出力用トランジスタチップ１２のエミッタに入力さ
れるようになっている。また、抵抗体１６を通過する電
流Ｉｄは、金線１７ｄおよび１７ｂによって、制御用Ｉ
Ｃチップ１４内に設けられた過電流保護回路１４ａに与
えられており、この過電流保護回路１４ａによって、抵
抗体１６を流れる電流Ｉｄがモニターされている。過電
流保護回路１４ａは、金線１７ｆおよび接地用アウター
リード１８ｃを介して接地されている。

【００２９】出力用トランジスタチップ１２のコレクタ
は、この出力用トランジスタチップ１２の裏面と半田１
３とを介して、インナーリード１１に電気的に接続され
ている。

【００３０】出力用トランジスタチップ１２のベース
は、金線１７ａを介して、制御用ＩＣチップ１４に設け
られた抵抗１４ｂに接続されており、抵抗１４ｂが、制
御用トランジスター１４ｃのコレクタに接続されてい
る。

【００３１】制御用トランジスタ１４ｃのベースは、コ
ンパレーター１４ｄの出力端子が接続されている。ま
た、制御用トランジスタ１４ｃのエミッタは、金線１７
ｆを介して接地用アウターリード１８ｃに接続されてお
り、接地用アウターリード１８ｃが接地されるようにな
っている。コンパレーター１４ｄの出力端子は、過電流
保護回路１４ａにも接続されている。

【００３２】コンパレーター１４ｄのプラス入力端子に
は、金線１７ｆおよび接地用アウターリード１８ｃを介
して接地された電源１４ｅから所定の基準電圧Ｖref が
入力されており、また、コンパレーター１４ｄのマイナ
ス入力端子には、金線１７ｅを介して接続された出力用
トランジスタチップ１２のコレクタと、金線１７ｆを介
して接続された接地用アウターリード１８ｃとの間に、
直列接続された一対の抵抗１４ｆおよび１４ｇの接続点
の電位が入力されている。

【００３３】このような構成の安定化電源装置１０で
は、制御用ＩＣチップ１４に設けられたコンパレーター
１４ｄのプラス入力端子に基準電圧Ｖref が入力されて
いるために、通常、コンパレーター１４ｄの出力はハイ
レベルになっている。これにより、制御用トランジスタ
１４ｃがオン状態になって、出力用トランジスタ１２が
オンされる。従って、入力用アウターリード１８ａから
入力される電流Ｉinが、出力用トランジスタチップ１２
上にマウントされた抵抗体１６および出力用トランジス
タチップ１２を通過し、出力用トランジスタチップ１２
裏面より半田１３を介して出力用リード部１１ａから出
力電流Ｉｏとして出力される。

【００３４】このとき、出力電流Ｉｏに対応した電圧
が、制御用ＩＣチップ１４内に設けられた一対の抵抗１
４ｆおよび１４ｇによって分圧されて、コンパレーター
１４ｄのマイナス端子に入力されており、このマイナス
端子に入力された電圧が、コンパレーター１４ｄのプラ
ス入力端子に入力されている基準電圧Ｖref よりも大き
くなると、コンパレーター１４ｄの出力が反転してロー
レベルになる。これにより、制御用トランジスタ１４ｃ
がオフ状態になって、出力用トランジスタ１２もオフさ
れ、入力用アウターリード１８ａから入力される電流Ｉ
inは、出力用リード部１１ａからは出力されない。従っ
て、出力用リード部１１ａからの出力電流Ｉｏは、コン
パレーター１４ｄのプラス入力端子に入力される基準電
圧Ｖref に対応した電流以下に制御される。

【００３５】このような安定化電源装置１０において、
入力用アウターリード１８ａに過電流が入力されると、
抵抗体１６を流れる過電流が過電流保護回路１４ａによ
って検出される。これにより、過電流保護回路１４ａ
は、コンパレーター１４ｄの出力をローレベルとして、
制御用トランジスタ１４ｃをオフ状態とし、出力用トラ
ンジスタチップ１２をオフする。その結果、入力用アウ
ターリード１８ａに入力された過電流は、インナーリー
ド１１の出力用リード部１１ａからは出力されなくな
る。

【００３６】このように、出力用トランジスタチップ１
２に過電流が入力される場合には、その過電流が抵抗体
１６によって検出され、制御用トランジスタ１４ｃがオ
フ状態とされて、出力用トランジスタチップ１２もオフ
されるために、出力用リード部１１ａから過電流が出力
されるおそれがない。

【００３７】出力用トランジスタチップ１２上にダイボ
ンディングされた抵抗体１６としては、温度依存性が小
さなものが特に好適であり、抵抗体１６の温度依存性が
小さいものを使用することにより、安定化電源装置１０
自体の温度依存性が小さくなり、温度変化による安定化
電源装置１０の出力電流のバラツキが抑制される。ま
た、抵抗体１６は、出力用トランジスタチップ１２上に
ダイボンディングされているために、抵抗体１６の抵抗
値は、出力されることを防止するための電流に対応した
ものとすることができ、これによっても、安定化電源装
置１０は、過電流を確実に制御することができる。

【００３８】図３は、本発明の安定化電源装置１０の実
施の形態を示す要部の斜視図である。この例では、入力
用アウターリード１８ａには、インナーリード１１の側
縁に沿って延びる接続部が屈曲状態で設けられており、
この接続部上に、抵抗体１６が、例えば熱圧着等によっ
てダイボンディングされている。抵抗体１６は、熱圧着
に限らず、接着剤、半田等によって、入力用アウターリ
ード１８ａにダイボンディングするようにしてもよい。
また、抵抗体１６は、前述したように、適当な抵抗値を
有するＣｕ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ等の金属、あるい
はセラミック類等によって構成されている。

【００３９】抵抗体１６は、インナーリード１１上に設
けられたＰＮＰ型の出力用トランジスタチップ１２にお
ける電極と、金線１７ｄによって電気的に接続されてお
り、また、入力用アウターリード１８ａの接続部が、イ
ンナーリード１１上に設けられた制御用トランジスタチ
ップ１４の電極に、金線１７ｂによって接続されてい
る。その他の構成は、図１に示す安定化電源装置１０と
同様になっている。

【００４０】このような安定化電源装置１０は、図２に
示す等価回路と同様の構成になっており、入力用アウタ
ーリード１８ａに過電流が入力されると、入力用アウタ
ーリード１８ａ上にダイボンディングされた抵抗体１６
を流れる過電流が、過電流保護回路１４ａによって検出
される。これにより、過電流保護回路１４ａは、コンパ
レーター１４ｄの出力をローレベルとして、制御用トラ
ンジスタ１４ｃをオフ状態とし、出力用トランジスタチ
ップ１２をオフする。その結果、入力用アウターリード
１８ａに入力された過電流は、インナーリード１１の出
力用リード部１１ａからは出力されなくなる。

【００４１】なお、上記した各実施の形態では、出力用
素子としてＰＮＰ型の出力用トランジスタチップ１２を
使用する構成であったが、Ｐチャンネル型ＭＯＳトラン
ジスタを使用してもよい。出力用素子としてＰチャンネ
ル型ＭＯＳトランジスタを使用する場合にも、Ｐチャン
ネル型ＭＯＳトランジスタ上または入力用アウターリー
ド上に抵抗体１６がダイボンディングされて、この抵抗
体１６を通ってＰチャンネル型ＭＯＳトランジスタに電
流が入力される。そして、抵抗体１６を流れる電流に基
づいて、Ｐチャンネル型ＭＯＳトランジスタに入力され
る過電流が検出され、過電流の出力が制御される。

【００４２】図４は、本発明の安定化電源装置１０の実
施の形態における等価回路図である。この安定化電源装
置１０では、出力用素子として、ＮＰＮ型の出力用トラ
ンジスタチップ１２が使用されており、このＮＰＮ型の
出力用トランジスタチップ１２上またはインナーリード
１１の出力用リード部１１ａ上に抵抗体１６がダイボン
ディングされている。ＮＰＮ型の出力用トランジスタチ
ップ１２は、コレクタに入力用アウターリード１８ａか
らの電流が入力され、エミッタから電流が出力されるよ
うになっており、エミッタから出力される電流が、出力
用トランジスタチップ１２上または出力用リード部１１
ａ上にマウントされた抵抗体１６を通って、出力用リー
ド部１１ａから出力される。出力用トランジスタチップ
１２のベースは、抵抗１４ｂを介して、制御用トランジ
スタ１４ｃのエミッタに接続されている。この制御用ト
ランジスタ１４ｃのベースには、図２に示す安定化電源
装置１０と同様に、コンパレーター１４ｄの出力端子に
接続されており、コンパレーター１４ｄの出力端子が、
抵抗体１６を流れる電流を検出する過電流保護回路１４
ａにも接続されている。制御用トランジスタ１４ｃのコ
レクタには、入力用アウターリード１８ａからの電流が
入力されている。

【００４３】このような安定化電源装置１０では、出力
用トランジスタチップ１２に過電流が入力されると、そ
の出力用トランジスタチップ１２を通過した過電流が抵
抗体１６を通過する際に、過電流保護回路１４ａによっ
て検出される。これにより、過電流保護回路１４ａは、
コンパレーター１４ｄの出力をローレベルとして、制御
用トランジスタ１４ｃをオフ状態とし、出力用トランジ
スタチップ１２がオフされる。その結果、出力用リード
部１１ａから過電流が出力されることが阻止される。

【００４４】なお、上記実施の形態では、出力用トラン
ジスタチップ１２と制御用ＩＣチップ１４とが、それぞ
れ個別のチップに構成されてインナーリード１１上にマ
ウントされていたが、出力用トランジスタチップ１２と
制御用ＩＣチップ１４とを一体化して１チップとし、こ
の１チップをインナーリード１１上にマウントするよう
にしてもよい。

【００４５】

【発明の効果】本発明の安定化電源装置によれば、出力
用素子に対する入力電流および出力電流のいずれか一方
が流れるように設けられた抵抗体によって、過電流を検
出するようになっており、かつ、この抵抗体をインナー
リードとは絶縁状態に設けられたアウターリード上にダ
イボンディングすることにより、過電流を高精度で検出
することができ、制御される過電流が、温度等によって
ばらつくおそれがなく、さらに、安定化電源装置を小型
化することができ、また、抵抗体の抵抗値を、検出する
過電流に対応させることも容易にできる。

【図面の簡単な説明】

【図１】本発明の安定化電源装置の実施の形態の一例を
示す要部の斜視図である。

【図２】その安定化電源装置の等価回路図である。

【図３】本発明の安定化電源装置の実施の形態の他の例
を示す要部の斜視図である。

【図４】本発明の安定化電源装置の実施の形態の他の例
を示す等価回路図である。

【図５】従来の安定化電源装置の一例を示す斜視図であ
る。

【図６】その安定化電源装置の等価回路図である。

【図７】その安定化電源装置の温度依存性を示すグラフ
である。

【図８】その安定化電源装置の入出力間電圧依存性を示
すグラフである。

【符号の説明】

１０ 安定化電源装置 １１ 出力用インナーリード １１ａ 出力用リード部 １２ 出力用トランジスタチップ １４ 制御用ＩＣチップ １４ａ 過電流保護回路 １４ｃ 制御用トランジスタ １６ 抵抗体 １８ａ 入力用アウターリード １８ｃ 接地用アウターリード

フロントページの続き (56)参考文献 特開 平３−136112（ＪＰ，Ａ) 特開 平５−326832（ＪＰ，Ａ) 特開 平５−335469（ＪＰ，Ａ) 特開 平９−45850（ＪＰ，Ａ) 特開 平９−45865（ＪＰ，Ａ) 特開 平４−61263（ＪＰ，Ａ) 特開 平４−57357（ＪＰ，Ａ) 特開 昭49−60879（ＪＰ，Ａ) 特開 昭62−298814（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H01L 27/06 - 27/08

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力電流が出力用素子を介して出力され
   るようになっており、その出力用素子が制御用ＩＣチッ
   プによって制御されることにより、過電流が出力されな
   いように制御される安定化電源装置であって、 前記制御用ＩＣチップには、前記出力用素子からの出力
   電圧が一対の抵抗により分圧された分圧電圧と基準電圧
   とを比較してその基準電圧に対応した出力を行うように
   制御を行い、 前記出力用素子に入力される電流または前記出力用素子
   から出力される電流のいずれか一方が流れるように抵抗
   体が設けられており、 この抵抗体を流れる電流をモニターして過電流を検出す
   ると前記出力用素子をオフする過電流保護回路が前記制
   御用素子に設けられており、 前記出力用素子はインナーリード上にマウントされてお
   り、前記抵抗体はそのインナーリードの側縁部に沿って
   延びる接続部を備え前記インナーリードとは絶縁状態で
   設けられたアウターリード上にダイボンディングされ、
   前記抵抗体と出力用素子との間及び前記アウターリード
   の接続部と制御用ＩＣチップとの間を電気的に接続して
   なることを特徴とする安定化電源装置。
2. 【請求項２】 前記制御用ＩＣチップは、前記出力用素
   子からの出力電圧が一対の抵抗により分圧された分圧電
   圧と基準電圧とを比較するコンパレーターと、該コンパ
   レーターの出力素子が接続された該コンパレーターの出
   力により前記出力用素子をオン状態又はオフ状態とする
   制御を行う制御用トランジスタとを備えると共に、前記
   過電流保護回路が前記コンパレーターの出力端子に接続
   されていることを特徴とする請求項１に記載の安定化電
   源装置。
3. 【請求項３】 前記出力用素子は、ＰＮＰ型トランジス
   タまたはＰチャンネルＭＯＳ電界効果型トランジスタで
   あり、前記抵抗体は、出力用素子に入力される電流が流
   れるようになっていることを特徴とする請求項１又は２
   に記載の安定化電源装置。
4. 【請求項４】 前記出力用素子は、ＮＰＮ型トランジス
   タまたはＮチャンネルＭＯＳ電界効果型トランジスタで
   あり、前記抵抗体は、出力用素子から出力される電流が
   流れるようになっていることを特徴とする請求項１又は
   ２に記載の安定化電源装置。