JP2873127B2 - 正負安定化電源装置 - Google Patents
正負安定化電源装置Info
- Publication number
- JP2873127B2 JP2873127B2 JP4081933A JP8193392A JP2873127B2 JP 2873127 B2 JP2873127 B2 JP 2873127B2 JP 4081933 A JP4081933 A JP 4081933A JP 8193392 A JP8193392 A JP 8193392A JP 2873127 B2 JP2873127 B2 JP 2873127B2
- Authority
- JP
- Japan
- Prior art keywords
- positive
- negative
- output
- pellet
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【産業上の利用分野】本発明は、一般的なオペレーシヨ
ンアンプや液晶用駆動回路等に用いられる正負安定化電
源装置に関し、特に、正および負の安定化された二つの
出力電圧を供給し、かつ一体的にワンチツプ化された正
負安定化電源装置に係る。
ンアンプや液晶用駆動回路等に用いられる正負安定化電
源装置に関し、特に、正および負の安定化された二つの
出力電圧を供給し、かつ一体的にワンチツプ化された正
負安定化電源装置に係る。
【０００２】
【従来の技術】従来方式による正負安定化電源装置の構
造を図３に示す。この正負安定化電源装置は、正負の安
定化された二つの出力電圧を供給するものであつて、実
装作業上の容易や実装スペースの削減を目的に、その構
成回路を全てワンデバイス化したものである。
造を図３に示す。この正負安定化電源装置は、正負の安
定化された二つの出力電圧を供給するものであつて、実
装作業上の容易や実装スペースの削減を目的に、その構
成回路を全てワンデバイス化したものである。
【０００３】図中、２０１は放熱板で、リード端子２２
２と一体になつている。
２と一体になつている。
【０００４】また、２２１はセラミツク基板等の熱伝導
性が良く電気的絶縁が可能なプリント基板である。
性が良く電気的絶縁が可能なプリント基板である。
【０００５】そして、図中斜線部のように、プリント基
板２２１上でエツチング等にてパターニングされたパツ
ド上に、正出力トランジスタペレツト２０４および負出
力トランジスタペレツト２０３を、半田２０５，２０６
によりダイボンドする。
板２２１上でエツチング等にてパターニングされたパツ
ド上に、正出力トランジスタペレツト２０４および負出
力トランジスタペレツト２０３を、半田２０５，２０６
によりダイボンドする。
【０００６】次に、ＩＣペレツト２０２を銀ペースト等
の接着剤２０７によりダイボンデイングした後、プリン
ト基板２２１をリードフレーム上の放熱板２０１上に半
田等により接着する。
の接着剤２０７によりダイボンデイングした後、プリン
ト基板２２１をリードフレーム上の放熱板２０１上に半
田等により接着する。
【０００７】その後、各ペレツト２０２〜２０４、リー
ド端子２２２、パツド間の回路形成のため、金属線２０
８〜２２０によりワイヤボンデイングする。
ド端子２２２、パツド間の回路形成のため、金属線２０
８〜２２０によりワイヤボンデイングする。
【０００８】しかる後、トランスフアモールド成形法等
によりモールド樹脂２２７で外装被覆する。
によりモールド樹脂２２７で外装被覆する。
【０００９】なお、図３中、２０３Ｅ，２０４Ｅは各出
力トランジスタペレツト２０３，２０４のエミツタ電
極、２０３Ｂ，２０４Ｂは同じくベース電極、２２９は
実装基板へのビス孔である。
力トランジスタペレツト２０３，２０４のエミツタ電
極、２０３Ｂ，２０４Ｂは同じくベース電極、２２９は
実装基板へのビス孔である。
【００１０】
【発明が解決しようとする課題】従来の正負安定化電源
装置では、回路形成および絶縁のためにプリント基板を
用いているため、 放熱が必要な正負出力トランジスタ２０３，２０４と
放熱板２０１との間にプリント基板２２１が入るため、
放熱効果が減少する。
装置では、回路形成および絶縁のためにプリント基板を
用いているため、 放熱が必要な正負出力トランジスタ２０３，２０４と
放熱板２０１との間にプリント基板２２１が入るため、
放熱効果が減少する。
【００１１】プリント基板２２１上にパターニングす
るため、入出力の大きな電流が流れる経路にパターン抵
抗が入り、比較的大きい電力、電圧のロスを生じる。
るため、入出力の大きな電流が流れる経路にパターン抵
抗が入り、比較的大きい電力、電圧のロスを生じる。
【００１２】といつた課題が生じる。
【００１３】本発明は、上記課題に鑑み、放熱効果を増
大し、電力や電圧のロスを軽減し得る正負安定化電源装
置の提供を目的とする。
大し、電力や電圧のロスを軽減し得る正負安定化電源装
置の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明請求項１による課
題解決手段は、図１，２の如く、正、負の安定化された
二つの出力電圧ＶＯ１，ＶＯ２を供給するよう、一対の
出力トランジスタペレツト１０３，１０４および制御用
ＩＣペレツト１０２を一体モールドしてなる正負安定化
電源装置であつて、正出力トランジスタペレツト１０４
を搭載するための正側放熱板１００と、負出力トランジ
スタペレツト１０３を搭載するための負側放熱板１０１
と、ＩＣペレツト１０２を搭載するためのダイパツドと
を有し、正負出力トランジスタペレツト１０３，１０４
の間にＩＣペレツト１０２が配置され、これらがボンデ
イングワイヤにより結線されて回路形成されたものであ
る。
題解決手段は、図１，２の如く、正、負の安定化された
二つの出力電圧ＶＯ１，ＶＯ２を供給するよう、一対の
出力トランジスタペレツト１０３，１０４および制御用
ＩＣペレツト１０２を一体モールドしてなる正負安定化
電源装置であつて、正出力トランジスタペレツト１０４
を搭載するための正側放熱板１００と、負出力トランジ
スタペレツト１０３を搭載するための負側放熱板１０１
と、ＩＣペレツト１０２を搭載するためのダイパツドと
を有し、正負出力トランジスタペレツト１０３，１０４
の間にＩＣペレツト１０２が配置され、これらがボンデ
イングワイヤにより結線されて回路形成されたものであ
る。
【００１５】本発明請求項２による課題解決手段は、各
放熱板１００，１０１は、各出力トランジスタペレツト
１０３，１０４からの出力電圧ＶＯ２，ＶＯ１を夫々外
部に引き出す出力端子１１８，１２２に一体成形され、
ダイパツドはグランド端子１２０に一体成形され、両放
熱板１００，１０１および出力端子１１８，１２２はダ
イパツドを取り囲むように対称に配置され、この取り囲
まれた領域にグランド端子１２０および入力端子１１
９，１２１が配されたものである。
放熱板１００，１０１は、各出力トランジスタペレツト
１０３，１０４からの出力電圧ＶＯ２，ＶＯ１を夫々外
部に引き出す出力端子１１８，１２２に一体成形され、
ダイパツドはグランド端子１２０に一体成形され、両放
熱板１００，１０１および出力端子１１８，１２２はダ
イパツドを取り囲むように対称に配置され、この取り囲
まれた領域にグランド端子１２０および入力端子１１
９，１２１が配されたものである。
【００１６】本発明請求項３による課題解決手段は、各
放熱板１００，１０１および出力端子１１８，１２２
は、一枚の金属板から打ち抜き加工にて形成されたもの
である。
放熱板１００，１０１および出力端子１１８，１２２
は、一枚の金属板から打ち抜き加工にて形成されたもの
である。
【００１７】
【作用】上記請求項１による課題解決手段において、正
出力トランジスタペレツト１０４からの正出力電圧Ｖ
Ｏ１を、放熱板１００および出力端子１１８を通じて出
力する。また、負出力トランジスタペレツト１０３から
の正出力電圧ＶＯ２を、放熱板１０１および出力端子１
２２を通じて出力する。
出力トランジスタペレツト１０４からの正出力電圧Ｖ
Ｏ１を、放熱板１００および出力端子１１８を通じて出
力する。また、負出力トランジスタペレツト１０３から
の正出力電圧ＶＯ２を、放熱板１０１および出力端子１
２２を通じて出力する。
【００１８】ここで、各ペレツト１０３，１０４で発生
した熱は、放熱板１００，１０１から直接放散する。こ
のとき、両放熱板１００，１０１を互いに分離形成して
いるため、この間の電気的絶縁が確保される。
した熱は、放熱板１００，１０１から直接放散する。こ
のとき、両放熱板１００，１０１を互いに分離形成して
いるため、この間の電気的絶縁が確保される。
【００１９】請求項２では、各放熱板１００，１０１と
出力端子１１８，１２２とを一体成形しているため、こ
れらの間の電気抵抗が低減する。さらに、限られたスペ
ース内に各ペレツト１０２〜１０４が配されているの
で、ボンデイングワイヤを減らせる。
出力端子１１８，１２２とを一体成形しているため、こ
れらの間の電気抵抗が低減する。さらに、限られたスペ
ース内に各ペレツト１０２〜１０４が配されているの
で、ボンデイングワイヤを減らせる。
【００２０】請求項３では、放熱板１００，１０１およ
び各リード端子１１８〜１２２を打ち抜き加工にて形成
し、製造上の作業を容易ならしめる。
び各リード端子１１８〜１２２を打ち抜き加工にて形成
し、製造上の作業を容易ならしめる。
【００２１】
【実施例】図１は本発明による一実施例の正負安定化電
源装置の正面図、図２は本発明による一実施例の正負安
定化電源装置の回路図である。図１中、１００は正出力
リード端子１１８と一体化された正側放熱板、１０１は
負出力リード端子１２２と一体化された負側放熱板で、
これらは隙間を介して分断されて互いに絶縁されてい
る。そして、一方の放熱板１００には正出力のＰＮＰ型
トランジスタペレツト１０４が、他方の放熱板１０１に
は負出力のＮＰＮ型トランジスタペレツト１０３が、半
田１０５，１０６により夫々ダイボンデイングされる。
源装置の正面図、図２は本発明による一実施例の正負安
定化電源装置の回路図である。図１中、１００は正出力
リード端子１１８と一体化された正側放熱板、１０１は
負出力リード端子１２２と一体化された負側放熱板で、
これらは隙間を介して分断されて互いに絶縁されてい
る。そして、一方の放熱板１００には正出力のＰＮＰ型
トランジスタペレツト１０４が、他方の放熱板１０１に
は負出力のＮＰＮ型トランジスタペレツト１０３が、半
田１０５，１０６により夫々ダイボンデイングされる。
【００２２】また、図１，２の如く、１０２は制御用Ｉ
Ｃペレツト、１１８〜１２２はリード端子である。この
うち、１１９は正入力端子（ＶＩ１）、１２０はグラン
ド端子（ＧＮＤ）、１２１は負入力端子（ＶＩ２）、１
１８は正出力端子（ＶＯ１）、１２２は負出力端子（Ｖ
Ｏ２）である。
Ｃペレツト、１１８〜１２２はリード端子である。この
うち、１１９は正入力端子（ＶＩ１）、１２０はグラン
ド端子（ＧＮＤ）、１２１は負入力端子（ＶＩ２）、１
１８は正出力端子（ＶＯ１）、１２２は負出力端子（Ｖ
Ｏ２）である。
【００２３】前記グランド端子１２０は、図１の如く、
インナーリード部にＩＣペレツト１０２搭載用のダイパ
ツドを有し、該ダイパツド上に、ＩＣペレツト１０２が
グランド端子１２０と電気的に絶縁された状態でエポキ
シペースト等の絶縁ペースト１０７によりダイボンデイ
ングされる。
インナーリード部にＩＣペレツト１０２搭載用のダイパ
ツドを有し、該ダイパツド上に、ＩＣペレツト１０２が
グランド端子１２０と電気的に絶縁された状態でエポキ
シペースト等の絶縁ペースト１０７によりダイボンデイ
ングされる。
【００２４】１０４Ｂは正出力トランジスタペレツト１
０４のベースパツド，１０４Ｅは正出力トランジスタペ
レツト１０４のエミツタパツドである。１０３Ｂは同様
に負出力トランジスタペレツト１０３のベースパツド，
１０３Ｅは負出力トランジスタペレツト１０３のエミツ
タパツドである。
０４のベースパツド，１０４Ｅは正出力トランジスタペ
レツト１０４のエミツタパツドである。１０３Ｂは同様
に負出力トランジスタペレツト１０３のベースパツド，
１０３Ｅは負出力トランジスタペレツト１０３のエミツ
タパツドである。
【００２５】前記正入力端子１１９は、ボンデイングワ
イヤ（金属線）１０８，１１０により、正出力トランジ
スタペレツト１０４のエミツタパツド１０４ＥとＩＣペ
レツト１０２の正入力パツドに接続される。
イヤ（金属線）１０８，１１０により、正出力トランジ
スタペレツト１０４のエミツタパツド１０４ＥとＩＣペ
レツト１０２の正入力パツドに接続される。
【００２６】同様に、前記負入力端子１２１は、ボンデ
イングワイヤ１１５，１１６により、負出力トランジス
タペレツト１０３のエミツタパツド１０３ＥとＩＣペレ
ツト１０２の負入力パツドに接続される。
イングワイヤ１１５，１１６により、負出力トランジス
タペレツト１０３のエミツタパツド１０３ＥとＩＣペレ
ツト１０２の負入力パツドに接続される。
【００２７】正出力トランジスタペレツト１０４のベー
スパツド１０４ＢとＩＣペレツト１０２との間は、ボン
デイングワイヤ１０９によりワイヤボンデイング接続さ
れる。負出力トランジスタペレツト１０３のベースパツ
ド１０３ＢとＩＣペレツト１０２との間は、ボンデイン
グワイヤ１１４によりワイヤボンデイング接続される。
スパツド１０４ＢとＩＣペレツト１０２との間は、ボン
デイングワイヤ１０９によりワイヤボンデイング接続さ
れる。負出力トランジスタペレツト１０３のベースパツ
ド１０３ＢとＩＣペレツト１０２との間は、ボンデイン
グワイヤ１１４によりワイヤボンデイング接続される。
【００２８】前記各正負出力端子１１８，１２２とＩＣ
ペレツト１０２との間は、ボンデイングワイヤ１１１，
１１２により夫々ワイヤボンデイング接続され、ＩＣペ
レツト１０２とグランド端子１２０との間は、ボンデイ
ングワイヤ１１３によりワイヤボンデイング接続され
る。
ペレツト１０２との間は、ボンデイングワイヤ１１１，
１１２により夫々ワイヤボンデイング接続され、ＩＣペ
レツト１０２とグランド端子１２０との間は、ボンデイ
ングワイヤ１１３によりワイヤボンデイング接続され
る。
【００２９】前記ＩＣペレツト１０２は、図２の如く、
バンドギヤツプ基準電圧回路等で構成される基準電圧回
路１と、正出力制御用の誤差増幅器２と、負出力制御用
の誤差増幅器３と、正出力電圧値設定用抵抗６，７と、
負出力電圧比設定用の抵抗８，９とから構成される。
バンドギヤツプ基準電圧回路等で構成される基準電圧回
路１と、正出力制御用の誤差増幅器２と、負出力制御用
の誤差増幅器３と、正出力電圧値設定用抵抗６，７と、
負出力電圧比設定用の抵抗８，９とから構成される。
【００３０】前記基準電圧回路１は、前記両誤差増幅器
２，３へ、入力電圧変動、温度変動等に対し変動の小さ
い一定の基準電圧Ｖｒｅｆを供給する。
２，３へ、入力電圧変動、温度変動等に対し変動の小さ
い一定の基準電圧Ｖｒｅｆを供給する。
【００３１】前記両誤差増幅器２，３の各反転入力端子
は、前記基準電圧回路１に接続される。
は、前記基準電圧回路１に接続される。
【００３２】正出力用誤差増幅器２の正転入力端子は、
前記正出力電圧値設定用抵抗６，７の接続中間点に接続
される。正出力用誤差増幅器２の出力端子は、前記正出
力トランジスタペレツト１０４のベース端子に接続され
る。
前記正出力電圧値設定用抵抗６，７の接続中間点に接続
される。正出力用誤差増幅器２の出力端子は、前記正出
力トランジスタペレツト１０４のベース端子に接続され
る。
【００３３】負出力用誤差増幅器３の正転入力端子は、
前記負出力電圧値設定用抵抗８，９の接続中間点に接続
される。負出力用誤差増幅器３の出力端子は、前記負出
力トランジスタペレツト１０３のベース端子に接続され
る。
前記負出力電圧値設定用抵抗８，９の接続中間点に接続
される。負出力用誤差増幅器３の出力端子は、前記負出
力トランジスタペレツト１０３のベース端子に接続され
る。
【００３４】なお、図１中、１１７は、上記回路を、実
装作業上の容易や実装スペースの削減を目的にワンチツ
プ化するためのモールド樹脂体であり、トランスフアモ
ールド成形法等により外装被覆する。また、１２９はモ
ールド樹脂体１１７に形成されたビス孔で、実装基板に
ビス止めされ、該実装基板上のアルミ放熱体等に放熱す
る。
装作業上の容易や実装スペースの削減を目的にワンチツ
プ化するためのモールド樹脂体であり、トランスフアモ
ールド成形法等により外装被覆する。また、１２９はモ
ールド樹脂体１１７に形成されたビス孔で、実装基板に
ビス止めされ、該実装基板上のアルミ放熱体等に放熱す
る。
【００３５】上記回路構成により、最小入出力電圧差の
小さい低損失型の安定化電源を構成している。
小さい低損失型の安定化電源を構成している。
【００３６】ここで、正出力電圧Ｖ０１は、正出力電圧
設定用抵抗６，７の抵抗値を夫々Ｒ１，Ｒ２とすると、
設定用抵抗６，７の抵抗値を夫々Ｒ１，Ｒ２とすると、
【００３７】
【数１】
【００３８】で与えられる。
【００３９】また、負出力電圧Ｖ０２は、出力電圧比設
定用抵抗８，９の抵抗値を夫々Ｒ３，Ｒ４とすると、
定用抵抗８，９の抵抗値を夫々Ｒ３，Ｒ４とすると、
【００４０】
【数２】
【００４１】で与えられる。
【００４２】このように、本実施例によれば、図３の従
来例で要した回路形成および絶縁用のプリント基板が不
要となり、次の利点が得られる。
来例で要した回路形成および絶縁用のプリント基板が不
要となり、次の利点が得られる。
【００４３】正、負出力トランジスタペレツト１０
３，１０４を熱伝導性の良い金属放熱板１００，１０１
に直接ダイボンドすることが可能となる。
３，１０４を熱伝導性の良い金属放熱板１００，１０１
に直接ダイボンドすることが可能となる。
【００４４】放熱板１００，１０１とリードとを一体
成形することにより、この間の出力抵抗を小さくするこ
とが可能となり、電力損失を低減できる。
成形することにより、この間の出力抵抗を小さくするこ
とが可能となり、電力損失を低減できる。
【００４５】入力端子１１９，１２１と各出力トラン
ジスタ１０３，１０４のエミツタ端子とを直接ボンデイ
ングワイヤ１０８，１１５でワイヤボンデイング接続す
ることにより、出力と同様に入力側の抵抗を小さくする
ことが可能となり、電力損失を低減できる。
ジスタ１０３，１０４のエミツタ端子とを直接ボンデイ
ングワイヤ１０８，１１５でワイヤボンデイング接続す
ることにより、出力と同様に入力側の抵抗を小さくする
ことが可能となり、電力損失を低減できる。
【００４６】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００４７】
【発明の効果】以上の説明から明らかな通り、本発明に
よると、正出力トランジスタペレツトを搭載するための
放熱板と、負出力トランジスタペレツトを搭載するため
の放熱板と、ＩＣペレツトを搭載するためのダイパツド
とを有し、正負出力トランジスタペレツトの間にＩＣペ
レツトが配置され、これらがボンデイングワイヤにより
結線されて回路形成されているので、プリント基板を用
いずに、１パツケージ化できる。しかも、限られたスペ
ースに納まるように各ペレツトや端子を配置して、パツ
ケージの大型化を防いでいる。また、両トランジスタペ
レツトを異なる放熱板上に電気的に接続しながら直接搭
載でき、プリント基板を介さない分、放熱効果を向上で
きる。
よると、正出力トランジスタペレツトを搭載するための
放熱板と、負出力トランジスタペレツトを搭載するため
の放熱板と、ＩＣペレツトを搭載するためのダイパツド
とを有し、正負出力トランジスタペレツトの間にＩＣペ
レツトが配置され、これらがボンデイングワイヤにより
結線されて回路形成されているので、プリント基板を用
いずに、１パツケージ化できる。しかも、限られたスペ
ースに納まるように各ペレツトや端子を配置して、パツ
ケージの大型化を防いでいる。また、両トランジスタペ
レツトを異なる放熱板上に電気的に接続しながら直接搭
載でき、プリント基板を介さない分、放熱効果を向上で
きる。
【００４８】また、プリント基板の省略により、部品点
数を低減でき、信頼性の向上とコストの低減を同時に行
い得、さらにプリント基板のリードフレームへの搭載工
程の削減、ボンデイングワイヤ数の削減によるコストダ
ウンを図り得る。
数を低減でき、信頼性の向上とコストの低減を同時に行
い得、さらにプリント基板のリードフレームへの搭載工
程の削減、ボンデイングワイヤ数の削減によるコストダ
ウンを図り得る。
【００４９】そして、放熱板と出力端子を一体成形して
いるので、入出力抵抗を小さくして電力損失を低減でき
る。したがつて、大容量のＩＣペレツトを用いなくても
済み、装置の小型化が可能となる。
いるので、入出力抵抗を小さくして電力損失を低減でき
る。したがつて、大容量のＩＣペレツトを用いなくても
済み、装置の小型化が可能となる。
【００５０】また、各放熱板および各出力端子を一枚の
金属板から打ち抜き加工にて形成しているので、従来で
は必要としたプリント基板上の配線パターン形成工程を
省略できる。したがつて、打ち抜き生産工程の自動化に
より、量産に適した正負安定化電源装置を実現できると
いつた優れた効果がある。
金属板から打ち抜き加工にて形成しているので、従来で
は必要としたプリント基板上の配線パターン形成工程を
省略できる。したがつて、打ち抜き生産工程の自動化に
より、量産に適した正負安定化電源装置を実現できると
いつた優れた効果がある。
【図１】本発明による一実施例の正負安定化電源装置の
正面図
正面図
【図２】本発明による一実施例の正負安定化電源装置の
回路図
回路図
【図３】従来の正負安定化電源装置の正面図
ＶＯ１，ＶＯ２ 出力電圧 １００，１０１ 放熱板 １０２ 制御用ＩＣペレツト １０３ 負出力トランジスタペレツト １０４ 正出力トランジスタペレツト １１８，１２２ 出力端子 １１９，１２１ 入力端子 １２０ グランド端子
Claims (3)
- 【請求項１】 正、負の安定化された二つの出力電圧を
供給するよう一対の出力トランジスタペレツトおよび制
御用ＩＣペレツトを一体モールドしてなる正負安定化電
源装置であつて、正出力トランジスタペレツトを搭載す
るための正側放熱板と、負出力トランジスタペレツトを
搭載するための負側放熱板と、ＩＣペレツトを搭載する
ためのダイパツドとを有し、正負出力トランジスタペレ
ツトの間にＩＣペレツトが配置され、これらがボンデイ
ングワイヤにより結線されて回路形成されたことを特徴
とする正負安定化電源装置。 - 【請求項２】 各放熱板は、各出力トランジスタペレツ
トからの出力電圧を夫々外部に引き出す出力端子に一体
成形され、ダイパツドはグランド端子に一体成形され、
両放熱板および出力端子はダイパツドを取り囲むように
対称に配置され、この取り囲まれた領域にグランド端子
および入力端子が配されたことを特徴とする請求項１記
載の正負安定化電源装置。 - 【請求項３】 各放熱板および出力端子は、一枚の金属
板から打ち抜き加工にて形成されたことを特徴とする請
求項２記載の正負安定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081933A JP2873127B2 (ja) | 1992-04-03 | 1992-04-03 | 正負安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081933A JP2873127B2 (ja) | 1992-04-03 | 1992-04-03 | 正負安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283582A JPH05283582A (ja) | 1993-10-29 |
| JP2873127B2 true JP2873127B2 (ja) | 1999-03-24 |
Family
ID=13760286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081933A Expired - Fee Related JP2873127B2 (ja) | 1992-04-03 | 1992-04-03 | 正負安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2873127B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100222300B1 (ko) * | 1996-12-16 | 1999-10-01 | 김덕중 | 리드 프레임 및 그를 이용한 트랜지스터 패키지 |
| DE102005016830A1 (de) | 2004-04-14 | 2005-11-03 | Denso Corp., Kariya | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| JP2014170800A (ja) * | 2013-03-01 | 2014-09-18 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2015219473A (ja) * | 2014-05-21 | 2015-12-07 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3051849U (ja) * | 1998-02-26 | 1998-09-02 | 東洋ラジエーター株式会社 | オイルクーラ内蔵のドローンカップ型ラジエータ |
-
1992
- 1992-04-03 JP JP4081933A patent/JP2873127B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283582A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901091B2 (ja) | 半導体装置 | |
| JP2000049184A (ja) | 半導体装置およびその製造方法 | |
| US6841866B2 (en) | Power semiconductor device | |
| JPH0758277A (ja) | 半導体装置 | |
| JPH1174433A (ja) | 半導体装置 | |
| JP2873127B2 (ja) | 正負安定化電源装置 | |
| JP2005129826A (ja) | パワー半導体装置 | |
| JP2801810B2 (ja) | 樹脂封止型半導体装置 | |
| JP4051027B2 (ja) | パワー半導体デバイスモジュール | |
| JPH02201949A (ja) | 半導体装置 | |
| JP2919674B2 (ja) | 混成集積回路 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JPH08340082A (ja) | 電力用半導体装置 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2006237144A (ja) | プリント基板、及び温度検出素子の実装構造 | |
| JPH0770653B2 (ja) | 高出力混成集積回路組立方法 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPS6329413B2 (ja) | ||
| JPH07122680A (ja) | 混成集積回路装置 | |
| JPH05275822A (ja) | 電子回路の実装装置 | |
| JP2005327791A (ja) | 半導体装置およびその実装構造 | |
| EP4123700A1 (en) | A semiconductor device and a method of manufacturing of a semiconductor device | |
| US20230027138A1 (en) | Power module | |
| JPH10303537A (ja) | パワー回路実装ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |