WO2020196699A1 - パワー基板とそれを備えた高電圧モジュール - Google Patents

パワー基板とそれを備えた高電圧モジュール Download PDF

Info

Publication number
WO2020196699A1
WO2020196699A1 PCT/JP2020/013520 JP2020013520W WO2020196699A1 WO 2020196699 A1 WO2020196699 A1 WO 2020196699A1 JP 2020013520 W JP2020013520 W JP 2020013520W WO 2020196699 A1 WO2020196699 A1 WO 2020196699A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate drive
drive circuit
board
insulating substrates
mos transistors
Prior art date
Application number
PCT/JP2020/013520
Other languages
English (en)
French (fr)
Inventor
西岡　圭
俊雄 花田
中村　孝
舟木　剛
Original Assignee
福島ＳｉＣ応用技研株式会社
国立大学法人大阪大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 福島ＳｉＣ応用技研株式会社, 国立大学法人大阪大学 filed Critical 福島ＳｉＣ応用技研株式会社
Priority to CN202080024766.7A priority Critical patent/CN113632216A/zh
Priority to US17/442,404 priority patent/US20220174811A1/en
Publication of WO2020196699A1 publication Critical patent/WO2020196699A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Definitions

  • the present invention relates to a power board and a high voltage module including the power board.
  • the present application claims priority based on Japanese Patent Application No. 2019-061598 filed in Japan on March 27, 2019, the contents of which are incorporated herein by reference.
  • SiC has a bandgap three times larger than Si and dielectric breakdown strength about ten times higher.
  • Next-generation semiconductor devices such as MOS transistors using SiC handle high voltage and large current. It is attracting attention as a power element of.
  • High-voltage modules have been developed by combining a plurality of MOS transistors according to various uses to improve switching characteristics, withstand voltage characteristics, temperature characteristics, and the like (see, for example, Patent Document 1).
  • a plurality of MOS transistors constituting the high voltage module are directly mounted on the printed circuit board in a discrete state, and they are connected in series with each other. In this state, heat cannot be sufficiently dissipated from the mounted MOS transistor, so that the magnitude of the current flowing through the MOS transistor must be limited.
  • the gates of the MOS transistors in the high voltage module are configured to be individually driven by the electromagnetic induction method, the gate delay variation among a plurality of MOS transistors connected in series is large, and these can be prevented. It is difficult to use in combination.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a power board capable of improving heat dissipation and suppressing gate delay variation low, and a high voltage module provided with the power board.
  • the present invention employs the following means.
  • the power substrate according to one aspect of the present invention is formed on a plurality of insulating substrates arranged side by side along a plurality of current paths extending in the same direction, and on one main surface of the plurality of insulating substrates.
  • a plurality of MOS transistors mounted via the first conductive layer and the first solder joint layer, and heat dissipation in contact with the other main surfaces of all the insulating substrates via the second conductive layer and the second solder joint layer.
  • Each of the current paths includes a member, and one or more of the MOS transistors mounted on different insulating substrates are connected in series.
  • the solder joint may be a sintered joint material (silver sintered, copper sintered, etc.), a conductive resin, or the like.
  • a resistor is provided between the adjacent insulating substrates, and the resistor is connected in parallel to the MOS transistor.
  • the high-voltage module includes the power board described in (1) above, a gate drive board on which a plurality of gate drive circuit elements of the MOS transistor are mounted, and both sides of an insulating member.
  • a power supply board provided with a plurality of coils and a control unit for simultaneously controlling the on / off of the plurality of gate drive circuit elements are stacked in this order, and the MOS transistor, the gate drive circuit element, and the gate drive are laminated.
  • the circuit element and the coil, and the gate drive circuit element and the control unit are electrically connected.
  • the CPLD substrate on which the control unit transmits an EO converter for transmitting an optical signal for on / off control to the gate drive circuit element and the above.
  • An O / E board including an OE converter that receives an optical signal and converts it into an electric signal is provided, and the OE converter of the control unit is electrically connected to the gate drive circuit element. Is preferable.
  • the heat radiating property can be improved as compared with the conventional MOS transistor mounted in the discrete state.
  • a plurality of gate drive circuit elements are connected to one control unit so that each gate drive circuit element can be controlled at the same time. Therefore, since the gate signal can be simultaneously input to each of the plurality of MOS transistors connected in series via the gate drive circuit element, the gate delay variation among the MOS transistors can be suppressed to a low level.
  • FIG. 1 is a cross-sectional view of the high voltage module 100 according to the embodiment of the present invention.
  • the high-voltage module 100 is mainly composed of a power board 101, a gate drive board 102, a power supply board 103, and a control unit 104 stacked in order in each thickness direction. More specifically, the resin 105 is sandwiched between the power board 101 and the gate drive board 102, between the gate drive board 102 and the power supply board 103, and between the power supply board 103 and the control unit 104, respectively.
  • the power substrate 101 is a substrate on which a functional element such as a MOS transistor is mounted and includes a heat radiating member having a large area, it is preferably arranged in the lowermost layer of the high voltage module 100 as shown in FIG. ..
  • a plurality of power boards 101 are mounted on a plurality of insulating boards 106 and one main surface of the insulating board 106 via a conductive layer 107 (first conductive layer) and a solder bonding layer 109 (first solder bonding layer).
  • a functional element (chip) such as a MOS transistor 108 was brought into contact with the other main surface of all the insulating substrates 106 via a conductive layer 107 (second conductive layer) and a solder joint layer 109 (second solder joint layer). It includes a heat radiating member (heat spreader) 110.
  • the illustration of functional elements other than the MOS transistor 108 is omitted.
  • the insulating substrate 106 is mainly made of an insulating material such as alumina (Al 2 O 3 ), aluminum nitride (Al N), and silicon nitride (Si 3 N 4 ).
  • the conductive layer 107 is mainly made of a conductive material such as copper or aluminum. The surface of the conductive layer 107 may be plated with nickel, silver, or the like.
  • FIG. 2 is a perspective view of the power substrate 101.
  • the plurality of insulating substrates 106 are arranged side by side along a plurality of current paths P (P 1 , P 2 , ..., P n ) extending in the same direction.
  • n is set to 3, but it may be less than 3 or 4 or more.
  • One end of each current path P is connected to a common input terminal (not shown), and the other end is connected to a common output terminal (not shown).
  • the "same direction” here means the direction connecting the common input terminal and the output terminal, and the extending directions of the plurality of current paths P are aligned in parallel in the geometrical sense. It does not have to be.
  • FIG. 3A is a cross-sectional view of the power substrate 101 of FIG. 2 cut along a surface through which ⁇ - ⁇ rays pass.
  • MOS transistors 108 of the MOS transistors 108 mounted on different insulating substrates 106 are connected to each other. It is connected in series. That is, a single or a plurality of MOS transistors mounted on the same insulating substrate 106 are connected in series with a single or a plurality of MOS transistors mounted on the other insulating substrate 106.
  • one current path P is composed of 16 MOS transistors 108 is illustrated, but there is no limitation on the number of MOS transistors 108 connected in series.
  • FIG. 3 (b) and 3 (c) are diagrams showing a modified example of the power substrate 101 shown in FIG. 3 (a).
  • FIG. 3A exemplifies the case where the number of MOS transistors 108 mounted on the same insulating substrate 106 belonging to the same current path P is 4, but the number is not limited. Absent.
  • the number of MOS transistors 108 mounted on the same insulating substrate 106 and belonging to the same current path P may be increased.
  • the insulating substrate 106 becomes large, which facilitates assembly.
  • the number of MOS transistors 108 mounted on the same insulating substrate 106 and belonging to the same current path P may be reduced.
  • the cost can be suppressed low, and the occurrence of cracks and warpage can be suppressed.
  • the MOS transistors 108 that form the same current path P are in series with each other, and the MOS transistors 108 that form different current paths P are in parallel with each other. Further, the plurality of MOS transistors 108 mounted on different insulating substrates 106 are in a series relationship with each other, and the plurality of MOS transistors 108 mounted on the same insulating substrate 106 are in a parallel relationship with each other.
  • the MOS transistors 108 are arranged so as to form an m ⁇ n matrix.
  • the current path P here exemplifies a case where it has a U-shape including a folded portion, but when the number of MOS transistors 108 is small, it has a linear shape not including a folded portion. You may.
  • FIG. 4 is an equivalent circuit diagram relating to one current path (any of P 1 , P 2 , and P 3 ) among the plurality of current paths P configured in the power board 101 of FIG.
  • a case where 16 MOS transistors 108 are connected in series in one current path is illustrated.
  • a plurality of (16 in this case) MOS transistors 108 constituting one current path are mounted on separate insulating substrates 106, and are configured so as not to conduct electricity on the body side. Further, the gate electrodes of the plurality of MOS transistors 108 are connected to separate gate drive circuit elements GD.
  • a resistor 111 is provided between the adjacent insulating substrates 106.
  • Examples of the material of the resistor 111 include carbon and the like.
  • the heat radiating member 110 is made of a material having high thermal conductivity (for example, copper, aluminum, alloy material, etc.), and has at least one surface in direct contact with all the insulating substrates 106 constituting the power substrate 101.
  • the insulating substrate 106 comes into contact with the heat radiating member 110 on the surface opposite to the surface on which the functional element is mounted. Since the insulating substrate 106 on which the functional element is mounted is in contact with the heat radiating member, the heat generated in the functional element can be easily released to the outside via the insulating substrate 106 and the heat radiating member 110. Therefore, a large current can be continuously applied to the functional element by reducing the damage caused by heat generation.
  • the plurality of insulating substrates 106 are arranged apart from each other so as to form islands on one surface of the heat radiating member 110. Therefore, it is possible to prevent the MOS transistors 108 mounted on the adjacent insulating substrates 106 from short-circuiting with each other, and to improve the withstand voltage of each insulating substrate 106.
  • the MOS transistors 108 mounted on the respective insulating substrates 106 are connected in series over a plurality of stages via wiring (not shown) straddling the grooves 106a formed between the adjacent insulating substrates 106. That is, each of the plurality of MOS transistors 108 mounted on one of the adjacent insulating substrates 106 is connected in series with each of the plurality of MOS transistors 108 mounted on the other insulating substrate 106 on a one-to-one basis. More specifically, of the two adjacent MOS transistors 108, one source electrode or drain electrode is connected to the other drain electrode or source electrode, and the source electrode and drain electrode are alternately arranged over the entire current path P. There is.
  • the gate drive board 102 is a board on which a plurality of gate drive circuit elements 112 of MOS transistors 108 are mounted.
  • the gate drive substrate 102 is arranged and connected so as to be laminated on the side on which the functional element is mounted on the surface of the power substrate 101.
  • Each of the plurality of gate drive circuit elements 112 is electrically connected to each of the plurality of MOS transistors 108 on the insulating substrate 106 via a wiring 113 penetrating between the gate drive substrate 102 and the power substrate 101. .. That is, one gate drive circuit element 112 is configured so that a gate voltage can be applied to a plurality of (here, three) MOS transistors 108 mounted on one conductive layer 107 via wiring 113. There is. From the viewpoint of reducing the influence of noise, the gate drive circuit element 112 is preferably arranged directly above the MOS transistor 108 to which the gate voltage is applied so that the wiring 113 is shortened.
  • the gate drive board 102 is arranged directly above the power board 101 and so as to be substantially parallel to the power board 101.
  • the distance between the gate drive circuit element 112 and the MOS transistor 108 becomes substantially uniform at the shortest regardless of the position, and the length of the wiring 113 becomes substantially uniform. Therefore, it is possible to avoid a problem that a voltage such as noise is applied to some of the MOS transistors 108.
  • the power supply board 103 is provided with a plurality of coils 115 and 116 on both sides of the insulating member 114.
  • the voltage input to the coil (primary coil) 115 provided on one side of the insulating member 114 is converted to a desired size by magnetic field coupling, and the coil provided on the other side. It is configured to output a voltage from the (secondary coil) 116.
  • FIG. 5 is a plan view of the power supply board 103 as viewed from the primary coil 115 side.
  • the secondary coil 116 is arranged at a position overlapping the primary coil 115 on the opposite side of the insulating member 114.
  • the power supply board 103 is arranged so that the secondary coil 116 side faces the gate drive board 102, and the output voltage is applied to the gate drive circuit element 112. More specifically, the plurality of secondary coils 116 are electrically connected to each of the plurality of gate drive circuit elements 112 via wiring 117 penetrating between the power supply board 103 and the gate drive board 102, respectively. There is. That is, one secondary coil 116 is configured so that a signal voltage can be applied to one gate drive circuit element 112 via the wiring 117.
  • the control unit 104 receives a CPLD (Complexed Programmable Logic Device) board 118 equipped with an EO converter that simultaneously transmits an optical signal for on / off control to a plurality of gate drive circuit elements 112, and the optical signal thereof. It also includes an O / E board 119 with an OE converter that converts it into an electrical signal.
  • the optical transmitter 120 on the CPLD substrate 118 and the optical receiver 121 on the O / E substrate 119 are connected via an optical fiber 122.
  • the optical receiver 121 is electrically connected to the gate drive circuit element 112 via a wiring 123 that penetrates between the O / E substrate 119 and the gate drive substrate 102.
  • the heat radiating property can be improved as compared with the conventional MOS transistor mounted in the discrete state. it can.
  • a plurality of gate drive circuit elements 112 are connected to one control unit 104 so that each gate drive circuit element 112 can be controlled at the same time. It is configured. Therefore, since the gate signal can be simultaneously input to each of the plurality of MOS transistors 108 connected in series via the gate drive circuit element 112, the gate delay variation among the MOS transistors 108 can be suppressed to a low level. it can.

Abstract

本発明のパワー基板（１０１）は、同一方向に延在する複数の電流経路（Ｐ）に沿って、並んで配置された複数の絶縁基板（１０６）と、複数の絶縁基板（１０６）の一方の主面に、第一導電層（１０７）、第一はんだ接合層（１０９）を介して複数搭載されたＭＯＳトランジスタ（１０８）と、全ての前記絶縁基板の他方の主面に、第二導電層（１０７）、第二はんだ接合層（１０９）を介して接触した放熱部材（１０８）と、を備え、一つ一つの電流経路（Ｐ）は、異なる絶縁基板（１０６）に搭載された単数または複数のＭＯＳトランジスタ（１０８）同士が、直列に接続されてなる。

Description

パワー基板とそれを備えた高電圧モジュール
　本発明は、パワー基板とそれを備えた高電圧モジュールに関する。
　本願は、２０１９年３月２７日に、日本に出願された特願２０１９－０６１５９８号に基づき優先権を主張し、その内容をここに援用する。
　ＳｉＣは、Ｓｉに比べてバンドギャップが３倍大きく、絶縁破壊強度が約１０倍高いことが知られており、ＳｉＣを用いたＭＯＳトランジスタ等の半導体素子が、高電圧、大電流を扱う次世代のパワー素子として注目されている。様々な用途に合わせて複数のＭＯＳトランジスタを組み合わせ、スイッチング特性、耐圧特性、温度特性等を高めた高電圧モジュールが開発されている（例えば、特許文献１参照）。
特開２０１５－１６２８４５号公報
　高電圧モジュールを構成する複数のＭＯＳトランジスタは、プリント基板に対し、ディスクリートの状態で直接実装され、それらは互いに直列接続される。この状態では、実装されたＭＯＳトランジスタの放熱を十分に行うことができないため、ＭＯＳトランジスタに流す電流の大きさについて、制限せざるを得ない。
　また、高電圧モジュール内のＭＯＳトランジスタのゲートは、電磁誘導方式で個別に駆動されるように構成されているため、直列接続された複数のＭＯＳトランジスタの間でのゲート遅延ばらつきが大きく、それらを組み合わせて使用することは難しい。
　本発明は上記事情に鑑みてなされたものであり、放熱性を高め、ゲート遅延ばらつきを低く抑えることを可能とするパワー基板と、それを備えた高電圧モジュールを提供することを目的とする。
　上記課題を解決するため、本発明は以下の手段を採用している。
（１）本発明の一態様に係るパワー基板は、同一方向に延在する複数の電流経路に沿って、並んで配置された複数の絶縁基板と、複数の前記絶縁基板の一方の主面に、第一導電層、第一はんだ接合層を介して複数搭載されたＭＯＳトランジスタと、全ての前記絶縁基板の他方の主面に、第二導電層、第二はんだ接合層を介して接触した放熱部材と、を備え、一つ一つの前記電流経路は、異なる前記絶縁基板に搭載された単数または複数の前記ＭＯＳトランジスタ同士が、直列に接続されてなる。前記はんだ接合は焼結系接合材（銀焼結、銅焼結等）や導電性樹脂等であっても良い。
（２）前記（１）に記載のパワー基板において、隣接する前記絶縁基板同士の間に抵抗体が設けられ、前記抵抗体が、前記ＭＯＳトランジスタに対して並列に接続されていることが好ましい。
（３）本発明の一態様に係る高電圧モジュールは、前記（１）に記載されたパワー基板と、前記ＭＯＳトランジスタのゲート駆動回路素子を複数搭載したゲートドライブ基板と、絶縁部材を挟んで両側にコイルを複数備えてなる電源基板と、複数の前記ゲート駆動回路素子のオン／オフを同時に制御する制御ユニットと、を順に積層してなり、前記ＭＯＳトランジスタと前記ゲート駆動回路素子、前記ゲート駆動回路素子と前記コイル、前記ゲート駆動回路素子と前記制御ユニットが、電気的に接続されている。
（４）前記（３）に記載の高電圧モジュールにおいて、前記制御ユニットが、前記ゲート駆動回路素子に対し、オン／オフ制御用の光信号を送信するＥＯ変換機を搭載したＣＰＬＤ基板と、前記光信号を受信し、電気信号に変換するＯＥ変換器を備えたＯ／Ｅ基板と、を備え、前記制御ユニットのうち前記ＯＥ変換器が、前記ゲート駆動回路素子と電気的に接続されていることが好ましい。
　本発明のパワー基板では、ＭＯＳトランジスタを搭載する絶縁基板が放熱部材に接触しているため、ディスクリート状態で実装される従来のＭＯＳトランジスタに比べて、放熱性を高めることができる。また、本発明のパワー基板を備えた高電圧モジュールでは、複数のゲート駆動回路素子が、一つの制御ユニットに接続され、それぞれのゲート駆動回路素子を同時に制御できるように構成されている。したがって、ゲート駆動回路素子を介して、直列接続された複数のＭＯＳトランジスタのそれぞれに対し、ゲート信号を同時に入力することができるため、ＭＯＳトランジスタ間でのゲート遅延ばらつきを低く抑えることができる。
本発明の一実施形態に係る高電圧モジュールの断面図である。 図１の高電圧モジュールを構成するパワー基板の斜視図である。 （ａ）図２のパワー基板の断面図である。（ｂ）、（ｃ）（ａ）のパワー基板の変形例を示す図である。 図２のパワー基板において形成される電流経路の等価回路図である。 図１の高電圧モジュールを構成する電源基板の平面図である。
　以下、本発明を適用した実施形態に係るパワー基板と、それを備えた高電圧モジュールについて、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
　図１は、本発明の一実施形態に係る高電圧モジュール１００の断面図である。高電圧モジュール１００は、主に、パワー基板１０１と、ゲートドライブ基板１０２と、電源基板１０３と、制御ユニット１０４とを、それぞれの厚み方向に順に積層してなる。より詳細には、パワー基板１０１とゲートドライブ基板１０２の間、ゲートドライブ基板１０２と電源基板１０３の間、電源基板１０３と制御ユニット１０４の間に、それぞれ樹脂１０５が挟まれている。
　パワー基板１０１は、ＭＯＳトランジスタ等の機能素子を搭載した基板であり、大面積を有する放熱部材を含むため、図１に示すように、高電圧モジュール１００の最下層に配置されていることが好ましい。パワー基板１０１は、複数の絶縁基板１０６と、絶縁基板１０６の一方の主面に、導電層１０７（第一導電層）、はんだ接合層１０９（第一はんだ接合層）を介して複数搭載されたＭＯＳトランジスタ１０８等の機能素子（チップ）と、全ての絶縁基板１０６の他方の主面に、導電層１０７（第二導電層）、はんだ接合層１０９（第二はんだ接合層）を介して接触した放熱部材（ヒートスプレッダ）１１０と、を備えている。ここでは、ＭＯＳトランジスタ１０８以外の機能素子の図示を省略している。
　絶縁基板１０６は、主に、アルミナ（Ａｌ２Ｏ３）、窒化アルミ（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁材料からなる。導電層１０７は、主に、銅、アルミニウム等の導電材料からなる。導電層１０７の表面は、ニッケル、銀等によってメッキされていてもよい。
　図２は、パワー基板１０１の斜視図である。複数の絶縁基板１０６は、同一方向に揃って延在する複数の電流経路Ｐ（Ｐ１、Ｐ２、・・・、Ｐｎ）に沿って、並んで配置されている。図２では、ｎを３としているが、３未満でも４以上であってもよい。いずれの電流経路Ｐも、一端が共通の入力端子（不図示）に接続され、他端が共通の出力端子（不図示）に接続されている。なお、ここでの「同一方向」は、共通する入力端子と出力端子との間を結ぶ方向を意味しており、複数の電流経路Ｐの延在方向は、幾何学的な意味で平行に揃っていなくてもよい。
　図３（ａ）は、図２のパワー基板１０１をα－α線が通る面で切断した場合の断面図である。一つ一つの電流経路Ｐ１、Ｐ２、・・・、Ｐｎは、異なる絶縁基板１０６に搭載されたＭＯＳトランジスタ１０８のうち、１つ以上（ここでは４つ）のＭＯＳトランジスタ１０８同士が、直列に接続されてなる。つまり、同じ絶縁基板１０６に搭載された単数または複数のＭＯＳトランジスタが、他の絶縁基板１０６に搭載された単数または複数のＭＯＳトランジスタと直列接続している。ここでは一つの電流経路Ｐが１６個のＭＯＳトランジスタ１０８で構成されている場合について例示されているが、直列接続するＭＯＳトランジスタ１０８の数についての制限はない。
　図３（ｂ）、（ｃ）は、図３（ａ）に示すパワー基板１０１の変形例を示す図である。
図３（ａ）では、同じ絶縁基板１０６に搭載されるＭＯＳトランジスタ１０８のうち、同じ電流経路Ｐに属するものの数が、４である場合について例示しているが、この数について限定されることはない。
　例えば図３（ｂ）に示すように、同じ絶縁基板１０６に搭載され、かつ同じ電流経路Ｐに属するＭＯＳトランジスタ１０８の数を増加させてもよい。この場合には、絶縁基板１０６が大きくなるため、組み立てが容易になる。反対に、例えば図３（ｃ）に示すように、同じ絶縁基板１０６に搭載され、かつ同じ電流経路Ｐに属するＭＯＳトランジスタ１０８の数を減少させてもよい。この場合には、絶縁基板１０６が小さくなるため、コストを低く抑えることができ、また、割れや反りの発生を抑えることができる。
　同じ電流経路Ｐを構成するＭＯＳトランジスタ１０８同士は、互いに直列の関係にあり、異なる電流経路Ｐを構成するＭＯＳトランジスタ１０８同士は、互いに並列の関係にある。また、異なる絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８同士は、互いに直列の関係にあり、同じ絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８同士は、互いに並列の関係にある。
　直列接続の数をｍとすると、ＭＯＳトランジスタ１０８は、ｍ×ｎのマトリックスを構造を形成するように配置されていることになる。ここでの電流経路Ｐは、折り返し部分を含むＵ字状を有している場合について例示しているが、ＭＯＳトランジスタ１０８の数が少ない場合には、折り返し部分を含まない直線状を有していてもよい。
　図４は、図２のパワー基板１０１において構成される複数の電流経路Ｐのうち、一つの電流経路（Ｐ１、Ｐ２、Ｐ３のいずれか）に関する等価回路図である。ここでは、一つの電流経路において１６個のＭＯＳトランジスタ１０８が直列に接続されている場合について例示している。１つの電流経路を構成する複数（ここでは１６個）のＭＯＳトランジスタ１０８は、それぞれ別々の絶縁基板１０６に搭載され、ボディ側で導通しないように構成されている。また、複数のＭＯＳトランジスタ１０８のゲート電極は、それぞれ別々のゲート駆動回路素子ＧＤに接続されている。
　一つ一つの絶縁基板１０６の分圧を維持するため、隣接する絶縁基板１０６同士の間には、抵抗体１１１が設けられていることが好ましい。抵抗体１１１の材料としては、例えば、炭素等が挙げられる。
　放熱部材１１０は、熱伝導性の高い材料（例えば、銅、アルミあるいは合金材料等）からなり、少なくともパワー基板１０１を構成する全ての絶縁基板１０６と直接接触する一面を有する。絶縁基板１０６は、機能素子を搭載する面と反対側の面において、放熱部材１１０と接触する。機能素子を搭載する絶縁基板１０６が放熱部材に接触していることにより、機能素子に発生する熱を、絶縁基板１０６、放熱部材１１０を経由して容易に外部に放出することができる。そのため、機能素子に対し、発熱によるダメージを低減することにより、大電流を流し続けることができる。
　複数の絶縁基板１０６は、放熱部材１１０の一面において、それぞれ島を形成するように互いに離間して配置されている。そのため、隣接する絶縁基板１０６に搭載されたＭＯＳトランジスタ１０８同士がショートするのを防ぎ、かつ絶縁基板１０６ごとの耐圧を向上させることができる。
　それぞれの絶縁基板１０６に搭載されているＭＯＳトランジスタ１０８同士は、隣接する絶縁基板１０６間に形成された溝１０６ａを跨ぐ配線（不図示）を介して、複数段にわたって直列に接続されている。つまり、隣接する一方の絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８のそれぞれが、他方の絶縁基板１０６に搭載された複数のＭＯＳトランジスタ１０８のそれぞれと、一対一で直列接続されている。より詳細には、隣接する二つのＭＯＳトランジスタ１０８のうち、一方のソース電極またはドレイン電極が、他方のドレイン電極またはソース電極と接続され、電流経路Ｐ全体にわたってソース電極とドレイン電極が交互に並んでいる。
　ゲートドライブ基板１０２は、ＭＯＳトランジスタ１０８のゲート駆動回路素子１１２を複数搭載した基板である。ゲートドライブ基板１０２は、パワー基板１０１の表面のうち、機能素子が搭載されている側に積層するように配置、接続されてなる。
　複数のゲート駆動回路素子１１２は、それぞれ、ゲートドライブ基板１０２とパワー基板１０１の間を貫通する配線１１３を介して、絶縁基板１０６上の複数のＭＯＳトランジスタ１０８のそれぞれと電気的に接続されている。つまり、一つのゲート駆動回路素子１１２が、配線１１３を介し、一つの導電層１０７に搭載される複数（ここでは三つ）のＭＯＳトランジスタ１０８に対して、ゲート電圧を印加できるように構成されている。ノイズの影響を軽減する観点から、ゲート駆動回路素子１１２は、配線１１３が短くなるように、ゲート電圧を印加するＭＯＳトランジスタ１０８の直上に、配置されていることが好ましい。
　さらに、ゲートドライブ基板１０２は、パワー基板１０１の直上に、かつ略平行になるように、配置されていることが好ましい。このように配置されていることにより、ゲート駆動回路素子１１２とＭＯＳトランジスタ１０８との距離が、位置によらず最短でほぼ均等になり、配線１１３の長さがほぼ均等になる。そのため、一部のＭＯＳトランジスタ１０８に対して、ノイズ等の電圧が印加されてしまうような問題を回避することができる。
　電源基板１０３は、絶縁部材１１４を挟んで両側にコイル１１５、１１６を複数備えてなる。電源基板１０３は、絶縁部材１１４を挟んで一方の側に備えたコイル（一次コイル）１１５に対して入力された電圧が、磁界結合によって所望の大きさに変換され、他方の側に備えたコイル（二次コイル）１１６から電圧を出力するように構成されている。
　図５は、電源基板１０３を一次コイル１１５側から見た平面図である。二次コイル１１６は、絶縁部材１１４を挟んで反対側において、一次コイル１１５と重なる位置に配置されている。磁界結合の効率を高めるため、一次コイル１１５と二次コイル１１６とは、中心軸同士が重なるように配置されていることが好ましい。
　電源基板１０３は、二次コイル１１６側がゲートドライブ基板１０２と対向するように配置され、出力された電圧が、ゲート駆動回路素子１１２に印加されるように構成されている。より詳細には、複数の二次コイル１１６は、それぞれ、電源基板１０３とゲートドライブ基板１０２の間を貫通する配線１１７を介して、複数のゲート駆動回路素子１１２のそれぞれと電気的に接続されている。つまり、一つの二次コイル１１６が、配線１１７を介し、一つのゲート駆動回路素子１１２に対して、信号電圧を印加できるように構成されている。
　制御ユニット１０４は、複数のゲート駆動回路素子１１２に対し、オン／オフ制御用の光信号を同時に送信するＥＯ変換器を搭載した、ＣＰＬＤ（Complexed Programmable Logic Device）基板１１８と、その光信号を受信し、電気信号に変換するＯＥ変換器を備えたＯ／Ｅ基板１１９と、を備えている。ＣＰＬＤ基板１１８における光送信部１２０と、Ｏ／Ｅ基板１１９における光受信部１２１とは、光ファイバー１２２を介して接続されている。光受信部１２１は、Ｏ／Ｅ基板１１９とゲートドライブ基板１０２の間を貫通する配線１２３を介して、ゲート駆動回路素子１１２と電気的に接続されている。
　本実施形態に係るパワー基板１０１では、ＭＯＳトランジスタ１０８を搭載する絶縁基板１０６が放熱部材１１０に接触しているため、ディスクリート状態で実装される従来のＭＯＳトランジスタに比べて、放熱性を高めることができる。また、本実施形態に係るパワー基板１０１を備えた高電圧モジュール１００では、複数のゲート駆動回路素子１１２が、一つの制御ユニット１０４に接続され、それぞれのゲート駆動回路素子１１２を同時に制御できるように構成されている。したがって、ゲート駆動回路素子１１２を介して、直列接続された複数のＭＯＳトランジスタ１０８のそれぞれに対し、ゲート信号を同時に入力することができるため、ＭＯＳトランジスタ１０８間でのゲート遅延ばらつきを低く抑えることができる。
１００・・・高電圧モジュール
１０１・・・パワー基板
１０２・・・ゲートドライブ基板
１０３・・・電源基板
１０４・・・制御ユニット
１０５・・・樹脂
１０６・・・絶縁基板
１０６ａ・・・溝
１０７・・・導電層
１０８・・・ＭＯＳトランジスタ
１０９・・・はんだ接合層
１１０・・・放熱部材
１１１・・・抵抗体
１１２・・・ゲート駆動回路素子
１１３・・・配線
１１４・・・絶縁部材
１１５・・・一次コイル
１１６・・・二次コイル
１１７・・・配線
１１８・・・ＣＰＬＤ基板
１１９・・・Ｏ／Ｅ基板
１２０・・・光送信部
１２１・・・光受信部
１２２・・・光ファイバー
１２３・・・配線
Ｐ、Ｐ１、Ｐ２、Ｐ３・・・電流経路

Claims (4)

  1. 　同一方向に延在する複数の電流経路に沿って、並んで配置された複数の絶縁基板と、
    　複数の前記絶縁基板の一方の主面に、第一導電層、第一はんだ接合層を介して複数搭載されたＭＯＳトランジスタと、
    　全ての前記絶縁基板の他方の主面に、第二導電層、第二はんだ接合層を介して接触した放熱部材と、を備え、
    　一つ一つの前記電流経路は、異なる前記絶縁基板に搭載された単数または複数の前記ＭＯＳトランジスタ同士が、直列に接続されてなることを特徴とするパワー基板。
  2. 　隣接する前記絶縁基板同士の間に抵抗体が設けられ、前記抵抗体が、前記ＭＯＳトランジスタに対して並列に接続されていることを特徴とする請求項１に記載のパワー基板。
  3. 　請求項１に記載されたパワー基板と、
    　前記ＭＯＳトランジスタのゲート駆動回路素子を複数搭載したゲートドライブ基板と、
    　絶縁部材を挟んで両側にコイルを複数備えてなる電源基板と、
    　複数の前記ゲート駆動回路素子のオン／オフを同時に制御する制御ユニットと、を順に積層してなり、
    　前記ＭＯＳトランジスタと前記ゲート駆動回路素子、前記ゲート駆動回路素子と前記コイル、前記ゲート駆動回路素子と前記制御ユニットが、電気的に接続されていることを特徴とする高電圧モジュール。
  4. 　前記制御ユニットが、
    　前記ゲート駆動回路素子に対し、オン／オフ制御用の光信号を送信するＥＯ変換器を搭載したＣＰＬＤ基板と、
    前記光信号を受信し、電気信号に変換するＯＥ変換器を備えたＯ／Ｅ基板と、を備え、
    　前記制御ユニットのうち前記ＯＥ変換器が、前記ゲート駆動回路素子と電気的に接続されていることを特徴とする請求項３に記載の高電圧モジュール。
PCT/JP2020/013520 2019-03-27 2020-03-26 パワー基板とそれを備えた高電圧モジュール WO2020196699A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080024766.7A CN113632216A (zh) 2019-03-27 2020-03-26 功率基板及具备该功率基板的高电压模块
US17/442,404 US20220174811A1 (en) 2019-03-27 2020-03-26 Power substrate and high-voltage module equipped with same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019061598A JP7170272B2 (ja) 2019-03-27 2019-03-27 パワー基板とそれを備えた高電圧モジュール
JP2019-061598 2019-03-27

Publications (1)

Publication Number Publication Date
WO2020196699A1 true WO2020196699A1 (ja) 2020-10-01

Family

ID=72611037

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/013520 WO2020196699A1 (ja) 2019-03-27 2020-03-26 パワー基板とそれを備えた高電圧モジュール

Country Status (4)

Country Link
US (1) US20220174811A1 (ja)
JP (1) JP7170272B2 (ja)
CN (1) CN113632216A (ja)
WO (1) WO2020196699A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061211A1 (ja) * 2012-10-15 2014-04-24 富士電機株式会社 半導体装置
WO2016199635A1 (ja) * 2015-06-08 2016-12-15 ローム株式会社 パワーモジュール半導体装置およびその製造方法、およびインバータ装置
JP2017103380A (ja) * 2015-12-03 2017-06-08 ローム株式会社 インテリジェントパワーモジュール、および電気自動車またはハイブリッドカー

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
US6212087B1 (en) * 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
US7012810B2 (en) * 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
US9899328B2 (en) * 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module
JP6207460B2 (ja) * 2014-05-19 2017-10-04 三菱電機株式会社 半導体装置
DE112015006049T5 (de) * 2015-01-26 2017-10-12 Mitsubishi Electric Corporation Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061211A1 (ja) * 2012-10-15 2014-04-24 富士電機株式会社 半導体装置
WO2016199635A1 (ja) * 2015-06-08 2016-12-15 ローム株式会社 パワーモジュール半導体装置およびその製造方法、およびインバータ装置
JP2017103380A (ja) * 2015-12-03 2017-06-08 ローム株式会社 インテリジェントパワーモジュール、および電気自動車またはハイブリッドカー

Also Published As

Publication number Publication date
JP2020161719A (ja) 2020-10-01
JP7170272B2 (ja) 2022-11-14
CN113632216A (zh) 2021-11-09
US20220174811A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
WO2017209191A1 (ja) 半導体パワーモジュール
US10249551B2 (en) Electronic component having a heat-sink thermally coupled to a heat-spreader
WO2021002166A1 (ja) 半導体装置
US8654541B2 (en) Three-dimensional power electronics packages
JP6604926B2 (ja) 半導体モジュール
JP2019140250A (ja) 半導体装置
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
WO2020196699A1 (ja) パワー基板とそれを備えた高電圧モジュール
US11538725B2 (en) Semiconductor module arrangement
JP7098953B2 (ja) 半導体装置
WO2019138861A1 (ja) コイル装置および電力変換装置
JP2022052718A (ja) 空気調和装置の室外機
JP2006339257A (ja) 磁気結合素子ならびに送受信装置
JP2002164585A (ja) 熱電変換モジュール
CN110943062B (zh) 半导体装置
JP7139799B2 (ja) 半導体装置
KR102645308B1 (ko) 파워 모듈
JP2016042525A (ja) 熱電変換モジュール
JP2016101071A (ja) 半導体装置
JP2020188167A (ja) 半導体装置
EP3396839A1 (en) Semiconductor arrangement with controllable semiconductor elements
KR102336649B1 (ko) 단결정 열전소재를 구비한 열전모듈 및 이의 제조방법
US20230207418A1 (en) Semiconductor module
JP6450933B2 (ja) 半導体装置
WO2022059052A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20777749

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20777749

Country of ref document: EP

Kind code of ref document: A1