JPWO2014034411A1 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JPWO2014034411A1 JPWO2014034411A1 JP2014532910A JP2014532910A JPWO2014034411A1 JP WO2014034411 A1 JPWO2014034411 A1 JP WO2014034411A1 JP 2014532910 A JP2014532910 A JP 2014532910A JP 2014532910 A JP2014532910 A JP 2014532910A JP WO2014034411 A1 JPWO2014034411 A1 JP WO2014034411A1
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- electrode
- semiconductor device
- bonding
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04034—Bonding areas specifically adapted for strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37012—Cross-sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4024—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
- H01L2224/411—Disposition
- H01L2224/4118—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/83424—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/8346—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/84399—Material
- H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/84447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10254—Diamond [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
- H01L2924/15724—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/1576—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1617—Cavity coating
- H01L2924/16171—Material
- H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
絶縁層(8)を介して放熱部材(9)が接合される伝熱板(4)と、伝熱板(4)に対して、所定の間隔をあけて配置され、外側面に形成された電極パターン(32)の近傍に開口部(3a)が設けられたプリント基板(3)と、伝熱板(4)とプリント基板(3)との間に配置され、裏面が伝熱板(4)に接合された電力用半導体素子(2)と、電力用半導体素子(2)の表面に形成された主電力用電極(21C)の第1の接合部に一端が接合され、他端が第2の接合部(32p)に接合された配線部材(5)と、を備え、主電力用電極(21C)からプリント基板(3)に向かって垂直方向に延びる空間に、第2の接合部(32p)の少なくとも一部が入るとともに、開口部(3a)から垂直方向に延びる空間に、第1の接合部が包含されるように構成した。
Description
本発明は、半導体装置に関するもので、とくに、放熱性を必要とする電力用半導体装置に関するものである。
産業機器から家電・情報端末まであらゆる製品に電力用半導体装置が普及しつつあり、とくに家電用途では、小型化と高い信頼性が求められる。また、電力用半導体装置は高電圧・大電流を扱うため発熱が大きく、外部に効率的に放熱する必要がある。さらに、動作温度が高く、効率に優れている点で、今後の主流となる可能性の高いSiCのようなワイドバンドギャップ半導体材料にも対応できることも同時に求められている。
一般的に、小型の電力用半導体装置は、電子回路が形成された基板上に電力用半導体素子が配置される場合が多いが、電力用半導体素子で発生した熱を基板を介して外部に放熱する場合、基板自体の熱伝導率が放熱性に大きく影響することになる。しかしながら、熱伝導性に優れるとされるAlN基板は入手性に乏しい。一方、入手の容易なアルミナ基板やガラスエポキシ(ガラエポ)基板は、銅などの熱伝導性に優れた金属に比べて、20分の1〜千分の1程度の熱伝導率しか有しておらず、高い放熱性を望めない。
そこで、電力用半導体素子の裏面側を、熱伝導性に優れた絶縁層を介して直接放熱部材に接続することで、放熱性を確保することが考えられる。その場合、表面側は、インタポーザ基板にはんだ接合することで配線することが考えられる(例えば、特許文献1参照。)。しかし、ワイヤボンディングを前提として形成された一般的な電力用半導体素子の表面の電極は、はんだ接合に対応しておらず、はんだ接合するためには、特殊な加工が必要となる。そこで、電力用半導体素子をインタポーザ基板の開口内にはめ込み、一般的な電力用半導体素子とワイヤボンディングで配線できる技術(例えば、特許文献2または3参照。)を取り入れることも考えられる。
しかしながら、上記のような構成では、電力用半導体素子とインタポーザ基板との間に面の延在方向において隙間を設ける必要があり、基板上に電力用半導体素子や電極パターンを配置する通常のベアチップ実装に比較すると実装面積が拡大してしまうという問題があった。
この発明は、上記のような問題点を解決するためになされたものであり、小型で放熱性に優れた電力用半導体装置を容易に得ることを目的とする。
本発明にかかる電力用半導体装置は、実装面の反対側の面に、絶縁層を介して放熱部材が接合される伝熱板と、前記伝熱板の実装面に対して、所定の間隔をあけて対向するように配置され、前記伝熱板への対向面の反対側の面に電極パターンが形成されるとともに、前記電極パターンの近傍に開口部が設けられたプリント基板と、前記伝熱板と前記プリント基板との間に配置され、裏面が前記伝熱板の実装面に接合された電力用半導体素子と、前記電力用半導体素子の表面に形成された素子電極の第1の接合部に一端が接合され、他端が前記電極パターンの第2の接合部に接合された配線部材と、を備え、前記素子電極から前記プリント基板に向かって前記実装面の垂直方向に延びる空間に、前記第2の接合部の少なくとも一部が入るとともに、前記開口部から前記素子電極に向かって前記垂直方向に延びる空間に、前記第1の接合部が包含されるように、前記電極パターンと前記開口部が配置されていることを特徴とする。
この発明によれば、プリント基板の電極パターンを電力用半導体素子の電極面の領域内にまで近接させることができるので、小型で放熱性に優れた電力用半導体装置を容易に得ることができる。
実施の形態1.
図1は、本発明の実施の形態1にかかる電力用半導体装置の構成を説明するためのもので、図1(a)は電力用半導体装置の部分平面図、図1(b)は図1(a)と同じ部分を示す平面図であるが、封止樹脂およびインタポーザ基板の基材部分を透過させた場合の平面図、図1(c)は封止樹脂部分を除いた状態での、図1(b)のC1−C2線(平行線)による異なる切断位置を含む断面図である。
図1は、本発明の実施の形態1にかかる電力用半導体装置の構成を説明するためのもので、図1(a)は電力用半導体装置の部分平面図、図1(b)は図1(a)と同じ部分を示す平面図であるが、封止樹脂およびインタポーザ基板の基材部分を透過させた場合の平面図、図1(c)は封止樹脂部分を除いた状態での、図1(b)のC1−C2線(平行線)による異なる切断位置を含む断面図である。
本実施の形態1にかかる電力用半導体装置1では、放熱部材が装着されたヒートスプレッダの反対側の面に、電力用半導体素子の裏面電極が接合されており、さらに電力用半導体素子の表面の主電力を流す表面電極が、インタポーザ基板上に形成された電極パターンのうち、表面電極の面に垂直な方向から見たときに、表面電極の一部とオーバーラップする部分とワイヤボンディングで電気接続するようにしたものである。以下、詳細に説明する。
図1(b)、(c)に示すように、銅製のヒートスプレッダ4(15mm×20mm×厚さ1mm)には、裏面側に絶縁層8を介して放熱部材9として機能するアルミニウム製のシャーシが装着されており、表面(実装面)側には、電力用半導体素子2である10mm×10mmのIGBT(Insulated Gate Bipolar Transistor)の裏面電極21Eが、はんだ6(Sn−Ag−Cu:融点217℃)によって接合されている。そして、ヒートスプレッダ4の電力用半導体素子2を接合した面側には、ヒートスプレッダ4と所定の間隔を開けて対向するように、ポッティング樹脂71を介してインタポーザ基板3が配置されている。つまり、電力用半導体素子2は、裏面がヒートスプレッダ4に接合され、表面がインタポーザ基板3の裏面に対向するように、ヒートスプレッダ4とインタポーザ基板3間の間隙内に配置されることになる。
インタポーザ基板3は、ガラス繊維にエポキシ樹脂を含浸させて形成したガラスエポキシ(通称ガラエポ)製の基材31に、銅の電極パターン32が形成されたもので、開口部3a(幅2mm×長さ15mm)から、電力用半導体素子2の表面側の電極である主電力用電極21C、制御用電極21Gの少なくとも一部が露出するように設置されている。そして、電極パターン32のうち、少なくとも電力用半導体素子2の表側の主電力用電極21C(例えば、コレクタ電極)と接続するためのボンディング電極32p(ワイヤボンドパッド)が、インタポーザ基板3の面に垂直な方向(z)から見たときに、主電力用電極21Cの少なくとも一部にオーバーラップする位置に配置されている。
そして、主電力用電極21Cの開口部3aから露出している部分には、ボンディング電極32pと電気接続するためのボンディング位置及びボンディングに必要なスペースが含まれている。これにより、表面の主電力用電極21Cとボンディング電極32pは、インタポーザ基板の上方から太さ0.5mmのアルミニウムのボンディングワイヤ5によってワイヤボンディングが可能となる。このとき、ボンディングワイヤ5の面(xy)の延在方向での行程長は、主電力用電極21Cの中心から端までの距離(5mm)よりも短くなる。なお、本実施の形態では、制御用電極21G(例えば、ゲート電極)と接続するためのボンディング電極32pも、インタポーザ基板3の面に垂直な方向から見たときに、主電力用電極21Cの少なくとも一部にオーバーラップする位置に配置されている。そして、主電力用電極21Cと同様に、工程長の短いボンディングワイヤ5によって、ゲート電極用のボンディング電極32pと電気接続されている。
また、開口部3aは、電力用半導体素子2のy方向長さよりも長く開口している。そして、開口部3aから露出するヒートスプレッダ4の所定位置と別のボンディング電極32pとがボンディングワイヤ5により電気接続されている。
そして、電力用半導体素子2およびボンディングワイヤ5を包むように、ヒートスプレッダ4とインタポーザ基板3との間およびインタポーザ基板3の上面側の所定領域を樹脂で形成した封止体7で封止する。これにより図1(a)に示すような外観(一部)の電力用半導体装置1が形成できる。なお、電極パターン32は、ボンディング電極32p部分からソルダレジスト35で被覆される部分32bを経由して外部端子部32e(図1(a)で露出している部分)に連なっている。これにより、電力用半導体素子2に形成された各電極21C、21G、21Eは、封止体7から露出した外部端子部32eによって外部と電気接続される。
このように構成した電力用半導体装置1は、インタポーザ基板3に設けた開口部3aを、表側の主電力用電極21Cと接続するためのボンディング電極32pを主電力用電極21Cの少なくとも一部にオーバーラップする位置に配置した。これにより、電極パターン32を面の延在方向(xy)において電力用半導体素子2の領域内に食いこむように形成でき、実装面積を抑制することができる。また、ヒートスプレッダ4と放熱部材9とを接合するための絶縁層8には、回路基板のような剛性が求められないので、熱伝導性を容易に確保することができる。
このように構成した電力用半導体装置1を動作させると、電力用半導体素子2に電流が流れ、電力用半導体素子2が発熱する。電力用半導体素子2で発生した熱は、ヒートスプレッダ4を介して、放熱部材9に伝わる。このとき、電力用半導体素子2から放熱部材9にかけては、熱伝導性に優れた材料で連なっているので、発生した熱を効率よく放熱部材9から放熱することができる。つまり、電力用半導体素子2との位置関係を調整した開口部3aを設けることにより、はんだ接合対応の処理をしておらず、ワイヤボンディングのような超音波接合のように所定方向からの操作が必要な配線を行う必要がある電力用半導体素子を用いても、小型で放熱性の高く、信頼性の高い電力用半導体装置を得ることができる。
なお、開口部3aの幅(ワイヤボンディングの方向に平行な方向:図ではx方向)幅としては、ワイヤボンドの接合長さよりは大きくする必要があるが、ワイヤボンドのツールの挿入スペースも考慮すると、ワイヤ径の200%以上は必要と考えられる。
なお、ボンディングワイヤ5の変形防止や高い絶縁性の確保のために、封止体7には、柔軟性に富む材料が用いられることが多い。スペーサとなるポッティング樹脂71は、ヒートスプレッダ4とインタポーザ基板3との間に、所望の間隔を形成するために必要で、トレンチ構造など複雑な形状を有する電力用半導体素子2の表面がインタポーザ基板3に直接接触するのを防止する効果がある。また、放熱性を確保するために、ヒートスプレッダ4を放熱部材9に押し付ける目的で、インタポーザ基板3を放熱部材9に対してネジ止めする場合が多い。このときの応力をスペーサとなるポッティング樹脂71が受けてヒートスプレッダ4に伝えることにより、柔軟な封止体が変形して電力用半導体素子2やボンディングワイヤ5に応力を伝えないようにする効果がある。そのため、ポッティング樹脂71が、封止体7に比較して硬い(弾性率が高い)方が、効果が大きいと考えられる。
また、本実施の形態および以降の実施の形態では、プリント基板のひとつであるインタポーザ基板3を例に説明しているが、インタポーザ基板3に限らず、例えばマザー基板を含めた各種プリント基板に適用可能である。つまり、本実施の形態および以降の各実施の形態にかかる電力用半導体装置においては、インタポーザ基板3をプリント基板と読み替えて適用することができる。
以上のように、本発明の実施の形態1にかかる電力用半導体装置1によれば、実装面の反対側の面に、絶縁層8を介して放熱部材9が接合される伝熱板であるヒートスプレッダ4と、伝熱板(ヒートスプレッダ4)の実装面に対して、所定の間隔をあけて対向するように配置され、伝熱板(ヒートスプレッダ4)への対向面(内側)の反対側の面(外側)に電極パターン32が形成されるとともに、電極パターン32の近傍に開口部3aが設けられたプリント基板(インタポーザ基板3)と、伝熱板(ヒートスプレッダ4)とプリント基板(インタポーザ基板3)との間に配置され、裏面が伝熱板(ヒートスプレッダ4)の実装面に接合された電力用半導体素子2と、電力用半導体素子2の表面に形成された素子電極である例えば、主電力用電極21Cの第1の接合部に一端が接合され、他端が電極パターン32の第2の接合部であるボンディング電極32pに接合された配線部材であるボンディングワイヤ5と、を備え、素子電極(主電力用電極21C)からプリント基板(インタポーザ基板3)に向かって実装面の垂直方向(z)に延びる空間に、第2の接合部(ボンディング電極32p)の少なくとも一部が入るとともに、開口部3aから素子電極(主電力用電極21C)に向かって垂直方向(z)に延びる空間に、第1の接合部が包含されるように、電極パターン32と開口部3aが配置されているように構成した。これにより、放熱性が確保でき、しかも、はんだ接合用に表面の電極を調整した電力用半導体素子を用いず表面側からの操作が必要な超音波接合で配線しても、電極パターン32を表面の電極の領域に食い込ませて実装面積を縮小することができる。つまり、小型で放熱性に優れた電力用半導体装置を容易に得ることができる。
また、電力用半導体素子2の上面は、ほとんどすべてがワイヤボンディング用電極であり、この電極を全面露出させるには、電力用半導体素子2よりも大きなスリット(本実施の形態の開口部3aに対応)を形成する必要があり、通常のベアチップ実装に比較すると実装面積が拡大してしまうという問題があった。しかし、本実施の形態1にかかる電力用半導体装置1では、電力用半導体素子2の上面電極に対して、接続するべきプリント基板(インタポーザ基板3)上の電極パターン32の少なくとも一部が、上方(実装面に垂直な方向に離れた位置)から見たときに重なるように配置した。そのため、スリット(開口部3a)の縮小による、実装面積とプリント基板(インタポーザ基板3)の占有面積の小型化を実現することが可能となる。
とくに、配線部材は、ボンディング用のワイヤであるボンディングワイヤ5であり、開口部3aは、ボンディングワイヤ5を素子電極(主電力用電極21C)の第1の接合部にボンディングするために必要な領域を包含しているように構成したので、開口部3aごしにボンディングでき、効率よく製造できる。さらに、ボンディングの行程が短くなるので電気抵抗も低減できる。
また、電力用半導体素子2は、裏面にも電極21Eが形成されたIGBT等の縦型半導体素子であり、電極21Eが接合された伝熱板(ヒートスプレッダ4)と電極パターン32の他の接合部(別のボンディング電極32p)とが、開口部3aを介して配線部材であるボンディングワイヤ5によって電気接続されているので、小型で放熱性に優れた電力用半導体装置1を容易に製造することができる。
実施の形態2.
本実施の形態2では、実施の形態1と較べてインタポーザ基板の支持構造を変え、さらに支持構造を利用して電気接続経路も変更したものである。図2は本実施の形態2にかかる電力用半導体装置の構成を説明するための部分断面図で、実施の形態1における図1(c)に対応するものであるが、切断位置は図1(b)のC2線延長した部分に対応する。図中、実施の形態1で説明したものと同様のものには同様の符号を付して説明を省略する。
本実施の形態2では、実施の形態1と較べてインタポーザ基板の支持構造を変え、さらに支持構造を利用して電気接続経路も変更したものである。図2は本実施の形態2にかかる電力用半導体装置の構成を説明するための部分断面図で、実施の形態1における図1(c)に対応するものであるが、切断位置は図1(b)のC2線延長した部分に対応する。図中、実施の形態1で説明したものと同様のものには同様の符号を付して説明を省略する。
図2に示すように、本実施の形態2においては、ヒートスプレッダ4の両端を実装面から立ち上げてトレイ形状とし、両端に形成した支持部4sでインタポーザ基板3を支えるようにしたものである。インタポーザ基板3の裏面には、支持部4sに対応した位置に裏側電極パターン33が形成されており、裏側電極パターン33と支持部4sとをはんだ接合することで、インタポーザ基板3のヒートスプレッダ4に対する位置を固定している。そのため、実施の形態1で示したポッティング樹脂71を使用していない。
さらに、インタポーザ基板3の裏側電極パターン33の一部は、封止体7の外側に延伸しており、その部分で外部と電気接続できるようになっている。これにより、電力用半導体素子2の裏面電極21Eとの接続には、実施の形態1で示したように開口部3aを介したワイヤボンディングを必要とせず、開口部3aの長さを表面側の主電力用電極21Cの長さより小さくすることができる。これにより、表面側の電極パターン32の配置の制約も少なくなり、より実装面積を縮小することが可能になる。
以上のように、本発明の実施の形態2にかかる電力用半導体装置1によれば、伝熱板(ヒートスプレッダ4)の対向する端部に、それぞれ実装面からプリント基板(インタポーザ基板3)に向かって立ち上がり、プリント基板(インタポーザ基板3)を支える支持部4sが形成されているので、プリント基板(インタポーザ基板3)とのギャップを確保し、生産性を高め、封止体7による気密性を高めることが可能となる。
また、電力用半導体素子2は、裏面にも電極21Eが形成されたIGBT等の縦型半導体素子であり、プリント基板(インタポーザ基板3)に形成された電極部(裏側電極パターン33)と支持部4sとが電気接続されているように構成したので、例えば、開口部3aの長さを素子寸法よりも小さくでき、より一層、実装面積を縮小できる。
実施の形態3.
本実施の形態3では、上記実施の形態1および2と較べて、電力用半導体素子の表面電極とインタポーザ基板との電気接続部材を変更したものである。さらに、実施の形態2と較べてインタポーザ基板とヒートスプレッダの電気接続する部分の構造を変更したものである。図3は本実施の形態3にかかる電力用半導体装置の構成を説明するための部分断面図で、実施の形態2における部分断面図に対応する部分である。図中、実施の形態2で説明したものと同様のものには同様の符号を付して説明を省略する。
本実施の形態3では、上記実施の形態1および2と較べて、電力用半導体素子の表面電極とインタポーザ基板との電気接続部材を変更したものである。さらに、実施の形態2と較べてインタポーザ基板とヒートスプレッダの電気接続する部分の構造を変更したものである。図3は本実施の形態3にかかる電力用半導体装置の構成を説明するための部分断面図で、実施の形態2における部分断面図に対応する部分である。図中、実施の形態2で説明したものと同様のものには同様の符号を付して説明を省略する。
図3に示すように、本実施の形態3においては、電力用半導体素子2の表面の主電力用電極21Cとインタポーザ基板3の接合電極32j(実施の形態1、2で説明したボンディング電極32pに相当)との接続に、ボンディングワイヤではなく、電極部材51を用いた。電極部材51は、銅製で、円筒形の一端に平坦な底部51fが形成され、他端に外縁側に延伸するつば状の端子部51tが形成された、いわゆるかんかん帽のような形状をなす。そして、底部51f側を開口部3aから挿入し、底部51fを主電力用電極21Cと超音波接続し、端子部51tを接合電極32jとはんだ接合している。これにより、電力用半導体素子2の表面の主電力用電極21Cの外部への電気接続経路が形成される。この場合、電気接合経路の断面積を容易に増加させることができ、電気抵抗の小さな信頼性の高い電気接続が可能になる。
さらに、ヒートスプレッダ4の両端は、一端は実施の形態2と同様の支持部4sが形成されているが、他端は、支持部4sと同様に、面の延在方向(xy)に延伸したのち、垂直方向(z)に突出する突出部4pが形成されている。インタポーザ基板3の突出部4pに対応する位置には銅で被覆された貫通孔が形成されており、貫通孔を貫通した突出部4pが、貫通孔内の電極34とはんだにより接合されている。これにより、インタポーザ基板3のヒートスプレッダ4に対する位置を固定するとともに、インタポーザ基板3の表面側に裏面電極21Eとの電気接続経路が形成される。
これにより、ポッティング樹脂71を用いなくとも、インタポーザ基板3とヒートスプレッダ4との間隔を固定できるとともに、面の延在方向(xy)での位置決めも可能になる。また、実施の形態2と同様に、開口部3aを縮小して、表面側の電極パターン32の配置の制約も少なくなり、より実装面積を縮小することが可能になる。
以上のように、本実施の形態3にかかる電力用半導体装置1によれば、主電力用電極21Cと接合する配線部材は、第1の接合部と超音波接合するための平坦部である底部51fと、第2の接合部である接合電極32jとはんだ接合するための端子部51tとが設けられた電極部材51にしたので、例えば、はんだバンプとスルーホールを用いた場合と比較しても電気抵抗の小さな回路形成が可能となる。
また、伝熱板(ヒートスプレッダ4)の対向する端部に形成された支持部4sの内、少なくとも一方の支持部には、プリント基板(インタポーザ基板3)に設けられた貫通孔内を貫通して第2の面(外側)側に露出する突出部4pが設けられているようにしたので、プリント基板(インタポーザ基板3)の面の延在方向(xy)における位置決めも容易にできる。
さらに、電力用半導体素子2は、裏面にも電極21Eが形成されたIGBT等の縦型半導体素子であり、プリント基板(インタポーザ基板3)の電極部である貫通孔の電極34と支持部4sの突出部4pとが電気接続されているように構成したので、プリント基板(インタポーザ基板3)の片方の面(外側)だけで配線できるので、効率よく配線できる。
実施の形態4.
本実施の形態4では、上記実施の形態1〜3と較べて、ヒートスプレッダが絶縁体によって複数の独立板に分割されており、それぞれの独立板に搭載された電力用半導体素子間の接続を、インタポーザ基板の配線を介さずに、直接ワイヤボンドで行うように変更したものである。さらにヒートスプレッダの突出部を電気的に絶縁して複数に分割することで、それぞれを外部電極として活用できるように変更したものである。図4は本実施の形態4にかかる電力用半導体装置の構成を説明するための部分断面図で、実施の形態2における部分断面図に対応する部分である。図中、実施の形態1〜3で説明したものと同様のものには同様の符号を付して説明を省略する。
本実施の形態4では、上記実施の形態1〜3と較べて、ヒートスプレッダが絶縁体によって複数の独立板に分割されており、それぞれの独立板に搭載された電力用半導体素子間の接続を、インタポーザ基板の配線を介さずに、直接ワイヤボンドで行うように変更したものである。さらにヒートスプレッダの突出部を電気的に絶縁して複数に分割することで、それぞれを外部電極として活用できるように変更したものである。図4は本実施の形態4にかかる電力用半導体装置の構成を説明するための部分断面図で、実施の形態2における部分断面図に対応する部分である。図中、実施の形態1〜3で説明したものと同様のものには同様の符号を付して説明を省略する。
図4に示すように、ヒートスプレッダ4は、絶縁樹脂による分離部4iによって、独立板4a、4bおよび図示しない奥行き方向の独立板によって分けられている。独立板4aには、電力用半導体素子2aの裏面電極21Eaが、はんだ6によって接合され、独立板4bには、電力用半導体素子2bの裏面電極21Ebが、はんだ6によって接合されている。独立板4bの一端側(図中右)には、実施の形態3で説明したのと同様に、インタポーザ基板3に形成された貫通孔を貫通し、貫通孔内の電極34とはんだにより接合されている突出部4pが形成されている。一方、独立板4aの一端側(図中左)には、インタポーザ基板3に向けて突出するが、インタポーザ基板3には達しない支持部4sが形成されている。
インタポーザ基板3とヒートスプレッダ4との間には、スペーサとなるポッティング樹脂71として、71sと71rが形成されており、ポッティング樹脂71rは実施の形態1と同様に、独立板4bとインタポーザ基板3との間に介在するように形成されている。一方、ポッティング樹脂71sの一端は、インタポーザ基板3に正対しているが、他端は、支持部4sが食い込むように形成されている。
インタポーザ基板3に形成された開口部3aからは、独立板4aに接合された電力用半導体素子2aの表面側の電極である主電力用電極21Ca、図示しない制御用電極21Gaの少なくとも一部が露出するように設置されている。そして、電極パターン32のうち、少なくとも電力用半導体素子2aの表側の主電力用電極21Caと接続するためのボンディング電極32p部分が、インタポーザ基板3の面に垂直な方向(z)から見たときに、主電力用電極21Caの少なくとも一部にオーバーラップする位置に配置されている。
そして、表面の主電力用電極21Caとボンディング電極32pは、インタポーザ基板3の上方から太さ0.5mmのアルミニウムのボンディングワイヤ5aによってワイヤボンディングにより電気接続されている。なお、本実施の形態4でも、制御用電極21Gaと接続するためのボンディング電極32pも、インタポーザ基板3の面に垂直な方向から見たときに、主電力用電極21Caの少なくとも一部にオーバーラップする位置に配置されている。そして、主電力用電極21Caと同様に、工程長の短いボンディングワイヤによって、ゲート電極用のボンディング電極32pと電気接続されている。
一方、インタポーザ基板3の独立板4bに接合された電力用半導体素子2bの直上には開口部は形成されておらず、電力用半導体素子2bの主電力用電極21Cbは、ボンディングワイヤ5bによって、独立板4aに電気接続されている。電力用半導体素子2bの裏面電極21Ebが接合され独立板4bは、突出部4pにより、インタポーザ基板3の表側の電極34に電気接続されている。つまり、2つの電力用半導体素子2a、2bが直列接続され、一端が開口部3aを介して電極パターン32に他端が突出部4pを経由して電極34から接続できるように構成されている。
なお、電力用半導体素子2bの図示しないゲート電極21Gbは、図示しない(図中、独立板4bの後方に位置)独立板4cにボンディングワイヤ5で電気接続され、さらに図中の突出部4pと絶縁された別の図示しない突出部を介して、インタポーザ基板3の表側から接続できるように構成している。
電力用半導体装置において、複数の電力用半導体素子を用いる場合、複数の電力用半導体装置を相互に接続して用いる場合が多い。このとき、各電力用半導体素子のすべての電極をボンディングワイヤでインタポーザ基板に接続するよりも、直接素子間を接続することで外部に取り出すワイヤの本数を減らすことができる。このとき、ヒートスプレッダ4を電気的に絶縁した複数の独立板に分割しておき、電気的に端部となる位置の電力用半導体素子に対して開口部を設けるようにする。その際、両端の電力用半導体素子に対してそれぞれ開口部を設けるようにすることも可能であるが、本実施の形態のように、もう一方の端部となる電力用半導体素子に対しては、突出部4pを利用するようにしてもよい。
その際、複数の突出部が互いに絶縁されている場合は、各突出部を電気接続のための外部電極として利用することができる。また、ヒートスプレッダ4の支持部4sを絶縁樹脂(ポッティング樹脂71s)によって被覆することで、支持部4sを電気的に絶縁しつつ、補強することが可能となる。さらに、互いに絶縁された独立板4a、4b、・・・が分離部4iによって機械的に連結されているので、電力用半導体素子間(一方の電力用半導体素子と隣の独立板間)の電気接続(ワイヤボンディング)を単独のヒートスプレッダ4上でも行うことができる。
以上のように、本実施の形態4にかかる電力用半導体装置1によれば、伝熱板(ヒートスプレッダ4)は、電気的に絶縁された複数の独立板4a、4b、・・・からなり、複数の独立板4a、4b、・・・には、それぞれ配線部材(ボンディングワイヤ5a)が接合された電力用半導体素子2aを含めた複数の電力用半導体素子(2a、2b)が分かれて実装されており、複数の電力用半導体素子のうち、異なる独立板に実装された電力用半導体素子同士が、当該伝熱板(ヒートスプレッダ4)とプリント基板(インタポーザ基板3)との間に配置された他の配線部材(ボンディングワイヤ5b)で電気接続されているように構成したので、空間を有効利用してより小型化が可能になる。
なお、本実施の形態4に示したように、ヒートスプレッダ4に突出部4pが形成されている場合でも、ポッティング樹脂71によって、突出部4pのはんだ接合部にかかる、基板ネジ止めの応力を低減できる。したがって、実施の形態2あるいは3にかかる電力用半導体装置1においても、実施の形態1のように、スペーサとなる絶縁体のポッティング樹脂71を形成することで、支持部4sや突出部4pのはんだ接合部にかかる、基板ネジ止めの応力を低減できる。
なお、上記各実施の形態において、ヒートスプレッダ4の素材は銅のみならず、アルミニウムや鉄、銅―タングステンなどの金属でも同様の効果が得られる。また、ワイヤボンドの素材としてここではアルミニウムの例を示したが、銅や金ワイヤでも同様の効果が得られる。はんだ接合には、Sn―Ag―Cu系の例を示したが、SnSbやSnBiでも同様の効果が得られる。さらにはんだに替えて、導電性接着剤を用いても同様の効果が得られる。また、絶縁層8には、いわゆる絶縁シートに替えて、熱伝導グリスを用いることも可能である。封止体7を構成する樹脂については、シリコンゲルに置き換えることも可能であるし、耐候性の問題がなければ省略してもかまわない。
また、上記各実施の形態では、インタポーザ基板の材料として、熱伝導性を考慮せずに容易に入手できる材料として、ガラスエポキシ基板を例に挙げたが、紙フェノール基板やポリイミド基板、アルミナ基板やアルミベース金属基板などにおいても同様の効果が得られる。
また、上記各実施の形態においては、表面の電極の内、少なくとも主電力用電極に対して開口部3aの位置を規定している。これは、制御用電極(21G)と主電力用電極(21C)が同じ面に形成されている場合、主電力用電極(コレクタ電極21C)が面の大部分を占めるため、その面を占有する電極とオーバーラップさせる方が実装面積を減らす効果が高いからである。しかし、占有面積の小さな電極に対して合わせても、効果はあるので、必ずしも、主電力用電源に対してオーバーラップさせなければならないということはない。また、上述した各実施の形態1〜3の構成要素は、適宜増減させたり組み合わせたりできることはいうまでもない。
なお、電力用半導体装置1として、上記説明で用いた図に示す構成は、主要部材のみを示した簡略図であって、実際の電力用半導体装置では様々な構成がなされることは言うまでもない。また、図において、電力用半導体装置1内での主な発熱源となる電力用半導体素子2は、IGBTに限ることなく、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの他のスイッチング素子、あるいは整流素子として、電力を制御する素子である。なお、本発明の効果としては、表面の電極がはんだ接合に対応していない素子を用いても放熱性と小型化できることを示したが、これにより、はんだ接合に対応した例えば、表面に銅や金の層を形成させた表面電極を有する素子を排除するものではない。
そして、本発明の電力用半導体装置の効果を顕著に発揮できるための好適な半導体材料としては、炭化ケイ素(SiC)を基材とするいわゆるワイドバンドギャップ半導体が挙げられる。ワイドバンドギャップ半導体材料としては、炭化ケイ素以外にも、窒化ガリウム系材料、ダイヤモンドなどが用いられる。
これは、たとえば、スイッチング素子や整流素子として機能する電力用半導体素子2に、ワイドバンドギャップ半導体素子を用いた場合、従来から用いられてきたケイ素で形成された素子よりも電力損失が低いため、電力用半導体装置の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、電力用半導体装置の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、放熱部材9の小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
しかし、SiC素子は従来のSi素子よりも高温の温度に耐え得るという特徴があることから、このような電力用半導体素子2を実装した電力用半導体装置の使用温度環境は、従来よりも更に高温の温度領域に達する可能性がある。したがって、放熱性の重要度がますます増大し、本発明による放熱性が高く、小型化できる効果がより顕著に表れる。
つまり、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めても電力用半導体装置のヒートサイクル耐性、パワーサイクル耐性を向上させ、電力用半導体装置の長寿命化を実現することができる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
1:電力用半導体装置、 2:電力用半導体素子、
21C:主電力用電極(素子電極)、 21E:裏面電極、
3:インタポーザ基板(プリント基板)、 3a:開口部、
31:基材、 32:電極パターン、
32p:ボンディング電極(第2の接合部)、
32j:接合電極(第2の接合部)、
33:裏側電極パターン(電極部)、
34:貫通孔の電極(電極部)、 35:ソルダレジスト、
4:ヒートスプレッダ(伝熱板)、 4s:支持部、
4p:突出部、 5:ボンディングワイヤ(配線部材)、
8:絶縁層、 9:放熱部材、 51:電極部材(配線部材)、
51f:底部(平坦部)、 51t:端子部。
21C:主電力用電極(素子電極)、 21E:裏面電極、
3:インタポーザ基板(プリント基板)、 3a:開口部、
31:基材、 32:電極パターン、
32p:ボンディング電極(第2の接合部)、
32j:接合電極(第2の接合部)、
33:裏側電極パターン(電極部)、
34:貫通孔の電極(電極部)、 35:ソルダレジスト、
4:ヒートスプレッダ(伝熱板)、 4s:支持部、
4p:突出部、 5:ボンディングワイヤ(配線部材)、
8:絶縁層、 9:放熱部材、 51:電極部材(配線部材)、
51f:底部(平坦部)、 51t:端子部。
なお、開口部3aの幅(ワイヤボンディングの方向に平行な方向:図ではx方向)としては、ワイヤボンドの接合長さよりは大きくする必要があるが、ワイヤボンドのツールの挿入スペースも考慮すると、ワイヤ径の200%以上は必要と考えられる。
図3に示すように、本実施の形態3においては、電力用半導体素子2の表面の主電力用電極21Cとインタポーザ基板3の接合電極32j(実施の形態1、2で説明したボンディング電極32pに相当)との接続に、ボンディングワイヤではなく、電極部材51を用いた。電極部材51は、銅製で、円筒形の一端に平坦な底部51tが形成され、他端に外縁側に延伸するつば状の端子部51jが形成された、いわゆるかんかん帽のような形状をなす。そして、底部51t側を開口部3aから挿入し、底部51tを主電力用電極21Cと超音波接続し、端子部51jを接合電極32jとはんだ接合している。これにより、電力用半導体素子2の表面の主電力用電極21Cの外部への電気接続経路が形成される。この場合、電気接合経路の断面積を容易に増加させることができ、電気抵抗の小さな信頼性の高い電気接続が可能になる。
以上のように、本実施の形態3にかかる電力用半導体装置1によれば、主電力用電極21Cと接合する配線部材は、第1の接合部と超音波接合するための平坦部である底部51tと、第2の接合部である接合電極32jとはんだ接合するための端子部51jとが設けられた電極部材51にしたので、例えば、はんだバンプとスルーホールを用いた場合と比較しても電気抵抗の小さな回路形成が可能となる。
1:電力用半導体装置、 2:電力用半導体素子、
21C:主電力用電極(素子電極)、 21E:裏面電極、
3:インタポーザ基板(プリント基板)、 3a:開口部、
31:基材、 32:電極パターン、
32p:ボンディング電極(第2の接合部)、
32j:接合電極(第2の接合部)、
33:裏側電極パターン(電極部)、
34:貫通孔の電極(電極部)、 35:ソルダレジスト、
4:ヒートスプレッダ(伝熱板)、 4s:支持部、
4p:突出部、 5:ボンディングワイヤ(配線部材)、
8:絶縁層、 9:放熱部材、 51:電極部材(配線部材)、
51t:底部(平坦部)、 51j:端子部。
21C:主電力用電極(素子電極)、 21E:裏面電極、
3:インタポーザ基板(プリント基板)、 3a:開口部、
31:基材、 32:電極パターン、
32p:ボンディング電極(第2の接合部)、
32j:接合電極(第2の接合部)、
33:裏側電極パターン(電極部)、
34:貫通孔の電極(電極部)、 35:ソルダレジスト、
4:ヒートスプレッダ(伝熱板)、 4s:支持部、
4p:突出部、 5:ボンディングワイヤ(配線部材)、
8:絶縁層、 9:放熱部材、 51:電極部材(配線部材)、
51t:底部(平坦部)、 51j:端子部。
本発明にかかる電力用半導体装置は、実装面の反対側の面に、絶縁層を介して放熱部材が接合される伝熱板と、前記伝熱板の実装面に対して、所定の間隔をあけて対向するように配置され、前記伝熱板への対向面の反対側の面に電極パターンが形成されるとともに、前記電極パターンの近傍に開口部が設けられたプリント基板と、前記伝熱板と前記プリント基板との間に配置され、裏面が前記伝熱板の実装面に接合された電力用半導体素子と、前記電力用半導体素子の表面に形成された素子電極の第1の接合部に一端が接合され、他端が前記電極パターンの第2の接合部に接合された配線部材と、を備え、前記素子電極から前記プリント基板に向かって前記実装面の垂直方向に延びる空間に、前記第2の接合部の少なくとも一部が入るとともに、前記開口部から前記素子電極に向かって前記垂直方向に延びる空間に、前記第1の接合部が包含されるように、前記電極パターンと前記開口部が配置されており、前記配線部材を含むように、前記伝熱板と前記プリント基板との間から前記開口部を介して前記電極パターンの第2の接合部までが樹脂で封止されていることを特徴とする。
Claims (10)
- 実装面の反対側の面に、絶縁層を介して放熱部材が接合される伝熱板と、
前記伝熱板の実装面に対して、所定の間隔をあけて対向するように配置され、前記伝熱板への対向面の反対側の面に電極パターンが形成されるとともに、前記電極パターンの近傍に開口部が設けられたプリント基板と、
前記伝熱板と前記プリント基板との間に配置され、裏面が前記伝熱板の実装面に接合された電力用半導体素子と、
前記電力用半導体素子の表面に形成された素子電極の第1の接合部に一端が接合され、他端が前記電極パターンの第2の接合部に接合された配線部材と、を備え、
前記素子電極から前記プリント基板に向かって前記実装面の垂直方向に延びる空間に、前記第2の接合部の少なくとも一部が入るとともに、前記開口部から前記素子電極に向かって前記垂直方向に延びる空間に、前記第1の接合部が包含されるように、前記電極パターンと前記開口部が配置されていることを特徴とする電力用半導体装置。 - 前記配線部材は、ボンディング用のワイヤであり、
前記開口部は、前記ワイヤを前記第1の接合部にボンディングするために必要な領域を有していることを特徴とする請求項1に記載の電力用半導体装置。 - 前記配線部材は、前記第1の接合部と超音波接合するための平坦部と、前記第2の領域とはんだ接合するための端子部とが設けられた電極部材であることを特徴とする請求項1に記載の電力用半導体装置。
- 前記伝熱板の対向する端部に、それぞれ前記実装面から前記プリント基板に向かって立ち上がり、前記プリント基板を支える支持部が形成されていることを特徴とする請求項1ないし3のいずれか1項に記載の電力用半導体装置。
- 前記対向する端部に形成された支持部の内、少なくとも一方の支持部には、前記プリント基板に設けられた貫通孔内を貫通して第2の面側に露出する突出部が設けられていることを特徴とする請求項4に記載の電力用半導体装置。
- 前記電力用半導体素子は、裏面にも電極が形成された縦型半導体素子であり、
前記伝熱板と前記電極パターンの他の接合部とが、前記開口部を介して配線部材によって電気接続されていることを特徴とする請求項1ないし5のいずれか1項に記載の電力用半導体装置。 - 前記電力用半導体素子は、裏面にも電極が形成された縦型半導体素子であり、
前記プリント基板に形成された電極部と前記支持部とが電気接続されていることを特徴とする請求項4または5に記載の電力用半導体装置。 - 前記伝熱板は、電気的に絶縁された複数の独立板からなり、
前記複数の独立板には、それぞれ前記配線部材が接合された電力用半導体素子を含めた複数の電力用半導体素子が分かれて実装されており、
前記複数の電力用半導体素子のうち、異なる独立板に実装された電力用半導体素子同士が、当該伝熱板と前記プリント基板との間に配置された他の配線部材で電気接続されていることを特徴とする請求項1ないし7のいずれか1項に記載の電力用半導体装置 - 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1ないし8のいずれか1項に記載の電力用半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項9に記載の電力用半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012186243 | 2012-08-27 | ||
JP2012186243 | 2012-08-27 | ||
PCT/JP2013/071622 WO2014034411A1 (ja) | 2012-08-27 | 2013-08-09 | 電力用半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016156174A Division JP6218898B2 (ja) | 2012-08-27 | 2016-08-09 | 電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014034411A1 true JPWO2014034411A1 (ja) | 2016-08-08 |
Family
ID=50183227
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014532910A Pending JPWO2014034411A1 (ja) | 2012-08-27 | 2013-08-09 | 電力用半導体装置 |
JP2016156174A Active JP6218898B2 (ja) | 2012-08-27 | 2016-08-09 | 電力用半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016156174A Active JP6218898B2 (ja) | 2012-08-27 | 2016-08-09 | 電力用半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9433075B2 (ja) |
EP (1) | EP2889902B1 (ja) |
JP (2) | JPWO2014034411A1 (ja) |
KR (1) | KR101614669B1 (ja) |
CN (1) | CN104603934B (ja) |
WO (1) | WO2014034411A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112015000141B4 (de) * | 2014-03-31 | 2021-11-11 | Fuji Electric Co., Ltd. | Stromrichtvorrichtung |
JP6207460B2 (ja) * | 2014-05-19 | 2017-10-04 | 三菱電機株式会社 | 半導体装置 |
CN104332458B (zh) * | 2014-11-05 | 2018-06-15 | 中国电子科技集团公司第四十三研究所 | 功率芯片互连结构及其互连方法 |
WO2017209191A1 (ja) * | 2016-06-01 | 2017-12-07 | ローム株式会社 | 半導体パワーモジュール |
EP3389090A1 (en) * | 2017-04-11 | 2018-10-17 | ABB Schweiz AG | Power electronics module |
TWI677958B (zh) * | 2017-05-19 | 2019-11-21 | 學校法人早稻田大學 | 功率半導體模組裝置及功率半導體模組製造方法 |
DE112018006382T5 (de) * | 2017-12-13 | 2020-08-27 | Mitsubishi Electric Corporation | Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit |
TWI692291B (zh) * | 2018-01-05 | 2020-04-21 | 威剛科技股份有限公司 | 動態隨機存取記憶體模組 |
JP7042651B2 (ja) * | 2018-02-28 | 2022-03-28 | 三菱電機株式会社 | 電力用半導体装置および電力変換装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
JP2001024143A (ja) * | 1999-07-12 | 2001-01-26 | Nippon Inter Electronics Corp | 複合半導体装置 |
JP2005109147A (ja) * | 2003-09-30 | 2005-04-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3143893U (ja) * | 2008-02-14 | 2008-08-07 | 華泰電子股▲分▼有限公司 | マルチチップ封止パッケージ |
JP2009231296A (ja) * | 2008-03-19 | 2009-10-08 | Powertech Technology Inc | 放熱型多穿孔半導体パッケージ |
JP2009252771A (ja) * | 2008-04-01 | 2009-10-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2011249582A (ja) * | 2010-05-27 | 2011-12-08 | Elpida Memory Inc | 半導体装置 |
JP2012109521A (ja) * | 2010-10-19 | 2012-06-07 | Kyushu Institute Of Technology | Ledモジュール装置及びその製造方法 |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3406528A1 (de) * | 1984-02-23 | 1985-08-29 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleitermodul |
JP2753767B2 (ja) | 1990-08-29 | 1998-05-20 | イビデン株式会社 | 電子部品搭載用基板 |
US5340771A (en) * | 1993-03-18 | 1994-08-23 | Lsi Logic Corporation | Techniques for providing high I/O count connections to semiconductor dies |
JPH077033A (ja) | 1993-06-17 | 1995-01-10 | Ibiden Co Ltd | 電子部品搭載装置の製造方法 |
US5467251A (en) * | 1993-10-08 | 1995-11-14 | Northern Telecom Limited | Printed circuit boards and heat sink structures |
JPH07161925A (ja) * | 1993-12-09 | 1995-06-23 | Mitsubishi Electric Corp | パワーモジュール |
US5463250A (en) * | 1994-04-29 | 1995-10-31 | Westinghouse Electric Corp. | Semiconductor component package |
JP3448159B2 (ja) | 1996-06-20 | 2003-09-16 | 株式会社東芝 | 電力用半導体装置 |
US5811878A (en) * | 1996-07-09 | 1998-09-22 | Asea Brown Boveri Ag | High-power semiconductor module |
US6060772A (en) | 1997-06-30 | 2000-05-09 | Kabushiki Kaisha Toshiba | Power semiconductor module with a plurality of semiconductor chips |
JP3690171B2 (ja) * | 1999-03-16 | 2005-08-31 | 株式会社日立製作所 | 複合材料とその製造方法及び用途 |
US6424026B1 (en) * | 1999-08-02 | 2002-07-23 | International Rectifier Corporation | Power module with closely spaced printed circuit board and substrate |
EP2244289B1 (en) * | 2000-04-19 | 2014-03-26 | Denso Corporation | Coolant cooled type semiconductor device |
JP4009056B2 (ja) * | 2000-05-25 | 2007-11-14 | 三菱電機株式会社 | パワーモジュール |
US6483705B2 (en) * | 2001-03-19 | 2002-11-19 | Harris Corporation | Electronic module including a cooling substrate and related methods |
JP4479121B2 (ja) * | 2001-04-25 | 2010-06-09 | 株式会社デンソー | 半導体装置の製造方法 |
JP2002359329A (ja) * | 2001-05-30 | 2002-12-13 | Hitachi Ltd | 半導体装置 |
US7278474B2 (en) * | 2001-10-09 | 2007-10-09 | Mikros Manufacturing, Inc. | Heat exchanger |
JP3676719B2 (ja) * | 2001-10-09 | 2005-07-27 | 株式会社日立製作所 | 水冷インバータ |
JP2004014052A (ja) | 2002-06-10 | 2004-01-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4064741B2 (ja) | 2002-06-25 | 2008-03-19 | 株式会社日立製作所 | 半導体装置 |
US7420807B2 (en) * | 2002-08-16 | 2008-09-02 | Nec Corporation | Cooling device for electronic apparatus |
JP4099072B2 (ja) | 2003-01-08 | 2008-06-11 | イビデン株式会社 | 部品内蔵モジュール |
TWI226689B (en) | 2003-02-25 | 2005-01-11 | Via Tech Inc | Chip package and process for forming the same |
JP4426341B2 (ja) | 2004-03-05 | 2010-03-03 | 本田技研工業株式会社 | 伝熱装置 |
JP4565879B2 (ja) | 2004-04-19 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4158738B2 (ja) * | 2004-04-20 | 2008-10-01 | 株式会社デンソー | 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材 |
US7696532B2 (en) * | 2004-12-16 | 2010-04-13 | Abb Research Ltd | Power semiconductor module |
CN100435324C (zh) * | 2004-12-20 | 2008-11-19 | 半导体元件工业有限责任公司 | 具有增强散热性的半导体封装结构 |
KR100719702B1 (ko) * | 2005-05-25 | 2007-05-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 |
KR101081724B1 (ko) * | 2007-05-18 | 2011-11-08 | 가부시키가이샤 산샤덴키세이사쿠쇼 | 아크방전장치 |
KR100838089B1 (ko) * | 2007-07-30 | 2008-06-16 | 삼성에스디아이 주식회사 | 회로 기판 조립체 및 이를 구비하는 플라즈마 디스플레이장치 |
JP5277597B2 (ja) | 2007-09-21 | 2013-08-28 | ダイキン工業株式会社 | モジュール |
TW200915970A (en) * | 2007-09-27 | 2009-04-01 | Sanyo Electric Co | Circuit device, circuit module and outdoor equipment |
US7911792B2 (en) * | 2008-03-11 | 2011-03-22 | Ford Global Technologies Llc | Direct dipping cooled power module and packaging |
JP2010010434A (ja) | 2008-06-27 | 2010-01-14 | Sumitomo Electric Ind Ltd | 半導体装置および半導体モジュール |
WO2010032520A1 (ja) * | 2008-09-17 | 2010-03-25 | シャープ株式会社 | 表示装置およびテレビ受信装置 |
JP4797077B2 (ja) * | 2009-02-18 | 2011-10-19 | 株式会社日立製作所 | 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法 |
JP4775475B2 (ja) * | 2009-04-14 | 2011-09-21 | 株式会社デンソー | 電力変換装置 |
US8570132B2 (en) * | 2009-10-27 | 2013-10-29 | GM Global Technology Operations LLC | Power electronics assembly with multi-sided inductor cooling |
US8218320B2 (en) * | 2010-06-29 | 2012-07-10 | General Electric Company | Heat sinks with C-shaped manifolds and millichannel cooling |
JP2012169520A (ja) | 2011-02-16 | 2012-09-06 | Semiconductor Components Industries Llc | 回路装置 |
-
2013
- 2013-08-09 CN CN201380044807.9A patent/CN104603934B/zh active Active
- 2013-08-09 JP JP2014532910A patent/JPWO2014034411A1/ja active Pending
- 2013-08-09 WO PCT/JP2013/071622 patent/WO2014034411A1/ja active Application Filing
- 2013-08-09 EP EP13832786.1A patent/EP2889902B1/en active Active
- 2013-08-09 US US14/417,370 patent/US9433075B2/en active Active
- 2013-08-09 KR KR1020157004946A patent/KR101614669B1/ko active IP Right Grant
-
2016
- 2016-08-09 JP JP2016156174A patent/JP6218898B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
JP2001024143A (ja) * | 1999-07-12 | 2001-01-26 | Nippon Inter Electronics Corp | 複合半導体装置 |
JP2005109147A (ja) * | 2003-09-30 | 2005-04-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3143893U (ja) * | 2008-02-14 | 2008-08-07 | 華泰電子股▲分▼有限公司 | マルチチップ封止パッケージ |
JP2009231296A (ja) * | 2008-03-19 | 2009-10-08 | Powertech Technology Inc | 放熱型多穿孔半導体パッケージ |
JP2009252771A (ja) * | 2008-04-01 | 2009-10-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2011249582A (ja) * | 2010-05-27 | 2011-12-08 | Elpida Memory Inc | 半導体装置 |
JP2012109521A (ja) * | 2010-10-19 | 2012-06-07 | Kyushu Institute Of Technology | Ledモジュール装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101614669B1 (ko) | 2016-04-21 |
KR20150038364A (ko) | 2015-04-08 |
EP2889902A1 (en) | 2015-07-01 |
CN104603934B (zh) | 2018-01-16 |
EP2889902A4 (en) | 2016-05-04 |
EP2889902B1 (en) | 2021-09-22 |
JP2017005259A (ja) | 2017-01-05 |
US9433075B2 (en) | 2016-08-30 |
WO2014034411A1 (ja) | 2014-03-06 |
JP6218898B2 (ja) | 2017-10-25 |
CN104603934A (zh) | 2015-05-06 |
US20150223316A1 (en) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6218898B2 (ja) | 電力用半導体装置 | |
KR100536115B1 (ko) | 전력 반도체장치 | |
JP2007234690A (ja) | パワー半導体モジュール | |
JP5895220B2 (ja) | 半導体装置の製造方法 | |
JP2015076562A (ja) | パワーモジュール | |
WO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
JP4146888B2 (ja) | 半導体モジュールと半導体モジュールの製造方法 | |
KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
CN115547967A (zh) | 半导体封装件用夹片结构体及包括其的半导体封装件 | |
JP6480856B2 (ja) | 半導体モジュール | |
JP2016167480A (ja) | 電力用半導体装置 | |
CN112864113A (zh) | 功率器件、功率器件组件与相关装置 | |
CN112530915A (zh) | 半导体装置 | |
JP2020184561A (ja) | 半導体装置 | |
JP7392319B2 (ja) | 半導体装置 | |
JP2014041876A (ja) | 電力用半導体装置 | |
JP2015149363A (ja) | 半導体モジュール | |
CN215008199U (zh) | 功率器件、功率器件组件、电能转换装置及电能转换设备 | |
KR101897304B1 (ko) | 파워 모듈 | |
JP6887476B2 (ja) | 半導体パワーモジュール | |
US20200358211A1 (en) | Semiconductor module | |
US20230109985A1 (en) | Semiconductor module | |
JP2011176087A (ja) | 半導体モジュール、及び電力変換装置 | |
JP2018133448A (ja) | 半導体装置 | |
KR20160009950A (ko) | 리드프레임 및 이를 갖는 전력 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160510 |