TWI677958B - 功率半導體模組裝置及功率半導體模組製造方法 - Google Patents

功率半導體模組裝置及功率半導體模組製造方法 Download PDF

Info

Publication number
TWI677958B
TWI677958B TW107117094A TW107117094A TWI677958B TW I677958 B TWI677958 B TW I677958B TW 107117094 A TW107117094 A TW 107117094A TW 107117094 A TW107117094 A TW 107117094A TW I677958 B TWI677958 B TW I677958B
Authority
TW
Taiwan
Prior art keywords
thick film
film plating
semiconductor element
plating layer
electrode
Prior art date
Application number
TW107117094A
Other languages
English (en)
Other versions
TW201911530A (zh
Inventor
巽宏平
Kohei Tatsumi
Original Assignee
學校法人早稻田大學
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人早稻田大學, Waseda University filed Critical 學校法人早稻田大學
Publication of TW201911530A publication Critical patent/TW201911530A/zh
Application granted granted Critical
Publication of TWI677958B publication Critical patent/TWI677958B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本發明提供一種將排列於平面上之半導體元件間以絕緣體予以支持，並且自正面側或背面側之至少一者將半導體元件間藉由厚膜鍍覆而電性連接，並同時自上方向或下方向之至少一方予以支持之功率半導體模組裝置及功率半導體模組製造方法。
本發明之功率半導體模組裝置將於平面上排列於同一平面之複數個半導體元件間以絕緣性之支持體加以固定，且具有第1厚膜鍍覆層14，其係作為將該半導體元件彼此於正面側或背面側之至少一面電性連接之第1面側電極而形成，第1厚膜鍍覆層14自上下方向之至少一方支持半導體元件。又，能夠於與上述第1面側電極為相反側之面具有配線金屬基板83，該配線金屬基板83具有與上述半導體元件之電極透過邊緣而連接之連接面，上述第1厚膜鍍覆層14與上述配線金屬板83可自上下方向支持半導體元件。

Description

功率半導體模組裝置及功率半導體模組製造方法
本發明係關於一種於隔著絕緣材料排列之半導體元件之正面側或背面側之至少一者利用厚膜鍍覆而形成配線之功率半導體模組裝置等。
以往，為了將半導體元件電極與外部端子加以連接而利用打線接合或焊料連接。然而，打線接合中配線長度變長，並且因超音波接合而有向半導體元件之應力負載導致損傷之顧慮。又，於焊料連接之情形時，難以確保半導體元件於高溫時之動作可靠性。
因此，認為有效的是藉由鍍覆連接將半導體元件電極與外部端子加以連接，但於鍍覆連接之情形時，有可能於連接部分產生孔隙，導致品質降低。因此，作為防止於鍍覆連接中產生孔隙之技術，揭示有例如專利文獻1、2中所示之技術。
專利文獻1所示之技術係於半導體元件1與金屬板2之間，使鍍覆4以突起3為中心呈輻射狀生長之構成。專利文獻2所示之技術係於使電性連接之電路之複數個電極間之至少一部分直接或間接地接觸，且鍍覆液於該接觸部分之周邊流通之狀態下將電極間鍍覆連接。
又，作為以塑模樹脂將半導體元件等埋入而再構成之技術，已知有扇出型晶圓級封裝(FOWLP)技術(例如，參照專利文獻3)。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2007-335473號公報
[專利文獻2]國際公開第2015/053356號
[專利文獻3]日本特開2014-179429號公報
專利文獻1、2所示之技術均係可抑制於鍍覆連接中產生孔隙之技術，但並非係將各個半導體元件排列，且將各個電極利用鍍覆而接合之技術。又，關於FOWLP，其係以多層構造與外部端子連接，並非將排列於平面上之各個零件間以單層厚膜連接而支持半導體。
本發明提供一種將排列於平面上之半導體元件間以絕緣體予以支持，並且自正面側或背面側之至少一者將半導體元件間藉由厚膜鍍覆而電性連接，並同時自上方向或下方向之至少一方予以支持之功率半導體模組裝置及功率半導體模組製造方法。
本發明之功率半導體模組裝置將於平面上排列於同一平面之複數個半導體元件間以絕緣性之支持體加以固定，且具有第1厚膜鍍覆層，其係作為將上述半導體元件彼此於正面側或背面側之至少一面電性連接之第1面側電極而形成，上述第1厚膜鍍覆層係自上下方向之至少一方支持上述半導體元件者。
如此，於本發明之功率半導體模組裝置中，將於平面上排列於同一平面之複數個半導體元件間以絕緣性之支持體加以固定，且具有第1厚膜鍍覆層，其係作為將上述半導體元件彼此於正面側或背面側之至少一面電性連 接之第1面側電極而形成，上述第1厚膜鍍覆層自上下方向之至少一方支持上述半導體元件，故發揮如下效果，即，能夠利用鍍覆形成半導體元件之機械支持構造，從而可使半導體模組為簡單之構造。
本發明之功率半導體模組裝置於與上述第1面側電極為相反側之面具有導電配線金屬板，該導電配線金屬板具有與上述半導體元件之電極透過邊緣而鍍覆連接之連接面，上述第1厚膜鍍覆層與上述導電配線金屬板自上下方向支持上述半導體元件。
如此，於本發明之功率半導體模組裝置中，於與上述第1面側電極為相反側之面具有導電配線金屬板，該導電配線金屬板具有與上述半導體元件之電極透過邊緣而連接之連接面，上述第1厚膜鍍覆層與上述導電配線金屬板自上下方向支持上述半導體元件，故於僅一面需要圖案化之情形時等，能夠藉由導電配線金屬板而以簡單之製程進行配線，並且半導體元件之電極與導電配線金屬板之連接面介隔有邊緣，藉此可使鍍覆液充分地流通於半導體元件電極與導線之連接面之間，可不會產生孔隙等地實現高品質之鍍覆連接。
此外，上述邊緣係指電極面與鍍覆連接之被接合體之界面以山形、圓錐、球、圓筒狀之形狀形成時之線狀或點狀、又或球狀或圓狀之頂點之突起部，藉由將電極面與邊緣部周邊之間隙部透過邊緣進行鍍覆連接而可牢固地形成熱損耗、電流損耗較少之傳輸接合部。
本發明之功率半導體模組裝置於與上述第1面側電極為相反側之面具有第2厚膜鍍覆層，該第2厚膜鍍覆層係作為將上述半導體元件彼此電性連接之第2面側電極而形成，上述第1厚膜鍍覆層與上述第2厚膜鍍覆層自上下方向支持上述半導體元件。
如此，於本發明之功率半導體模組裝置中，於與上述第1面側電極為相反側之面具有第2厚膜鍍覆層，該第2厚膜鍍覆層係作為將上述半導體元 件彼此電性連接之第2面側電極而形成，上述第1厚膜鍍覆層與上述第2厚膜鍍覆層自上下方向支持上述半導體元件，故發揮如下效果，即，能夠利用鍍覆形成半導體元件之機械支持構造，從而可使半導體模組為簡單之構造。又，發揮能夠以相同之鍍覆製程簡單地形成第1面側電極與第2面側電極之效果。
本發明之功率半導體模組裝置中，上述第1厚膜鍍覆層與上述第2厚膜鍍覆層為大致相同之厚度，上述第1厚膜鍍覆層之正面側電極之投影面積為上述半導體元件之投影面積之30%以上，上述第2厚膜鍍覆層之背面側電極之投影面積為上述半導體元件之投影面積之50%以上，上述正面側電極之投影面積與上述背面側電極之投影面積之差為50%以內。
如此，於本發明之功率半導體模組裝置中，上述第1厚膜鍍覆層與上述第2厚膜鍍覆層為大致相同之厚度，上述第1厚膜鍍覆層之正面側電極之投影面積為上述半導體元件之投影面積之30%以上，上述第2厚膜鍍覆層之背面側電極之投影面積為上述半導體元件之投影面積之50%以上，上述正面側電極之投影面積與上述背面側電極之投影面積之差為50%以內，故發揮如下效果，即，可利用正面側及背面側之電極而提高散熱效果，並且可將正面側與背面側之熱膨脹所造成之影響之差異抑制於最小限度而保持為高品質。
本發明之功率半導體模組裝置中，上述第1厚膜鍍覆層及上述第2厚膜鍍覆層之鍍覆厚度至少為50μm以上。
如此，於本發明之功率半導體模組裝置中，上述第1厚膜鍍覆層及上述第2厚膜鍍覆層之鍍覆厚度至少為50μm以上，故發揮如下效果，即，可一面於功率半導體模組中流通大電流，一面牢固地支持半導體元件。又，較理想為於形成厚膜配線之後以150℃以上之溫度進行熱處理，於該情形時，若厚度薄於50μm，則由與半導體元件之熱膨脹差所引起之熱應力而使翹曲量增大，但藉由設為50μm以上之厚度而發揮可維持作為構造材之形狀之效果。此 外，鍍覆厚度更佳為100μm以上，再佳亦可為200μm以上。
本發明之功率半導體模組裝置中，上述第1厚膜鍍覆層及/或上述第2厚膜鍍覆層之表面之一部分或全部由1μm以上之厚度之Ni或Ni合金被覆。
如此，於本發明之功率半導體模組裝置中，上述第1厚膜鍍覆層及/或上述第2厚膜鍍覆層之表面之一部分或全部由1μm以上之厚度之Ni或Ni合金被覆，故發揮如下效果，即，可形成導電性優異、且高溫下之耐蝕性亦優異之配線構造。
本發明之功率半導體模組裝置中，複數個上述半導體元件中之一個上述半導體元件為開關元件，除該開關元件以外之其他上述半導體元件中之至少一個上述半導體元件為二極體，於上述半導體元件間配設有導電體，該導電體具有用以將上述第1面側電極與上述第2面側電極電性連接之與上述半導體元件大致相同之厚度，該導電體與上述第1面側電極及上述第2面側電極電性連接。
如此，於本發明之功率半導體模組裝置中，複數個上述半導體元件中之一個上述半導體元件為開關元件，除該開關元件以外之其他上述半導體元件中之至少一個上述半導體元件為二極體，於上述半導體元件間配設有導電體，該導電體具有用以將上述第1面側電極與上述第2面側電極電性連接之與上述半導體元件大致相同之厚度，該導電體與上述第1面側電極及上述第2面側電極電性連接，故發揮如下效果，即，可以如上所示之簡單之構造實現高性能之開關元件，並且可將第1面側電極與第2面側電極藉由透過導電體之鍍覆連接而確實地電性連接。
本發明之功率半導體模組裝置中，於上述導電配線金屬板之表面利用鍍覆形成有用以使熱擴散之散熱片。
如此，於本發明之功率半導體模組裝置中，於導電配線金屬板之表面利用鍍覆形成有用以使熱擴散之散熱片，故發揮可效率良好地釋出熱之效果。又，利用鍍覆形成有散熱片，故發揮如下效果，即，能夠將導電配線金屬板之熱效率良好地傳輸至散熱片而無需於導電配線金屬板與散熱片之間介隔焊料等。
D1、D2‧‧‧二極體
SW1、SW2‧‧‧開關元件
1‧‧‧開關電源電路
11‧‧‧絕緣支持體
12‧‧‧第1正面側電極
13‧‧‧第2正面側電極
14‧‧‧第1厚膜鍍覆層
15‧‧‧第1背面側電極
16‧‧‧第2背面側電極
17‧‧‧第2厚膜鍍覆層
18‧‧‧導電體
21‧‧‧基板
22‧‧‧樹脂
23‧‧‧抗蝕劑溝槽
26‧‧‧樹脂
31‧‧‧晶種
41‧‧‧背面側晶種
61‧‧‧面
62‧‧‧邊緣部
63‧‧‧第1配對
64‧‧‧第2配對
71‧‧‧金屬配線
72‧‧‧基板
73‧‧‧暫時接合膠帶
74‧‧‧半導體元件
81‧‧‧陶瓷基板
82‧‧‧半導體元件
82a‧‧‧二極體
82b‧‧‧MOSFET
83‧‧‧導電配線金屬板
83a‧‧‧導線
83b‧‧‧邊緣部分
84‧‧‧凸塊
85‧‧‧厚膜鍍覆層
92‧‧‧基板
95‧‧‧貫通孔
98‧‧‧銅薄膜
120‧‧‧散熱片
121‧‧‧抗蝕劑
122‧‧‧樹脂
圖1係表示第1實施形態之功率半導體模組裝置之電路圖之一例之圖。
圖2係表示第1實施形態之功率半導體模組裝置之構成之側剖面圖。
圖3係表示第1實施形態之功率半導體模組裝置之製造方法之第1圖。
圖4係表示第1實施形態之功率半導體模組裝置之製造方法之第2圖。
圖5係表示第1實施形態之功率半導體模組裝置之製造方法之第3圖。
圖6係表示第1實施形態之功率半導體模組裝置之其他構成之圖。
圖7係表示第2實施形態之功率半導體模組裝置之製造方法之圖。
圖8係表示第3實施形態之功率半導體模組裝置之構成之第1圖。
圖9係表示第3實施形態之功率半導體模組裝置之構成之第2圖。
圖10係表示第3實施形態之功率半導體模組裝置之製造方法之圖。
圖11係表示第3實施形態之功率半導體模組裝置之其他構成之第1圖。
圖12係表示第3實施形態之功率半導體模組裝置之其他構成之第2圖。
圖13係表示第4實施形態之功率半導體模組裝置之散熱片之形成方法之圖。
以下，說明本發明之實施形態。又，貫穿本實施形態之整體對於相同要素標註相同符號。
(本發明之第1實施形態)
使用圖1至圖7對本實施形態之功率半導體模組裝置進行說明。本實施形態之功率半導體模組裝置將於平面上排列於同一平面之複數個半導體元件間以絕緣性之支持體加以固定，並且形成：第1厚膜鍍覆層，其係作為將半導體元件彼此於第1面側(以下，稱為正面側)電性連接之第1面側電極(以下，稱為正面側電極)；及第2厚膜鍍覆層，其係作為將半導體元件彼此於第2面側(以下，稱為背面側)電性連接之第2面側電極(以下，稱為背面側電極)；且將第1厚膜鍍覆層與第2厚膜鍍覆層作為自上下方向支持半導體元件之支持體而形成。
於本實施形態之功率半導體模組裝置中，對開關電源電路進行說明，該開關電源電路例如係將第1半導體元件設為高電壓側之開關元件SW1，將第2半導體元件設為與開關元件SW1對應之二極體D1，將第3半導體元件設為低電壓側之開關元件SW2，且將第4半導體元件設為與開關元件SW2對應之二極體D2。此外，對於除開關電源電路以外之功率半導體，亦能夠應用本實施形態之技術。又，作為開關元件，能夠利用Si、SiC等元件，且能夠進行SiCMOS與二極體、IGBT與二極體等之組合。
圖1係表示本實施形態之功率半導體模組裝置之電路圖之一例之圖。於圖1中，開關電源電路1係將直流電流轉換成交流電流且供給至負載者。供給至開關電源電路1之直流電流藉由開關元件之互補切換而轉換為交流電流。高電壓側之開關元件SW1與低電壓側之開關元件SW2串聯連接，自其連接點T例如對馬達等負載M供給電力。於開關元件SW1、SW2，以不會由反電動勢使該開關元件SW1、SW2受到破壞之方式，與各個開關元件SW1、SW2反並 聯地連接有二極體D1及二極體D2。
此外，本實施形態之功率半導體模組裝置以基板級一次性形成複數個模組，最後分割成各模組單位，藉此可製造各個模組。關於製造方法之詳情將於以下敍述。
圖2係表示本實施形態之功率半導體模組裝置之構成之圖。圖2(A)係側剖面圖，圖2(B)係俯視投影圖，圖2(C)係仰視投影圖。構成功率半導體模組裝置之開關電源電路1具備：分別於平面上排列於同一平面之開關元件SW1、二極體D1、開關元件SW2及二極體D2之各半導體元件；絕緣支持體11，其填充於該各半導體元件間且至少自側面方向支持上述各半導體元件；第1厚膜鍍覆層14，其作為將開關元件SW1及二極體D1之正面側電性連接之第1正面側電極12、以及將開關元件SW2及二極體D2之正面側電性連接之第2正面側電極13而形成；第2厚膜鍍覆層17，其作為將第1開關元件SW1及第1二極體D1之背面側電性連接之第1背面側電極15、以及將第2開關元件SW2及第2二極體D2之背面側電性連接之第2背面側電極16而形成；及導電體18，其用以將第1背面側電極15與第2正面側電極13之間透過鍍覆層而電性連接。
如圖2(A)所示，於平面上排列於同一平面之各半導體元件成為如下構造，即，藉由介存於該半導體元件間之絕緣支持體11自側面方向支持，並且自上下方向以第1厚膜鍍覆層14及第2厚膜鍍覆層17更牢固地支持。第1厚膜鍍覆層14及第2厚膜鍍覆層17至少具有50μm(更佳為100μm，再佳為200μm)以上之厚度，能夠進行與半導體元件間及外部之電性連接，並且將各半導體元件牢固地支持固定。即，第1厚膜鍍覆層14及第2厚膜鍍覆層17能夠作為配線金屬基板而發揮功能，於本實施形態中，成為無需作為零件之配線金屬基板之構造。又，較理想為於形成厚膜鍍覆層之後以150℃以上之溫度進行熱處理，故於該情形時，若厚膜鍍覆層薄於50μm，則由與半導體元件之熱膨脹差 所引起之熱應力而使翹曲量增大，但藉由設為50μm以上之厚度而能夠維持作為構造材之形狀。
又，如圖2(B)、(C)所示，關於第1厚膜鍍覆層14及第2厚膜鍍覆層17之電極部分(第1正面側電極12、第2正面側電極13、第1背面側電極15及第2背面側電極16)之投影面積，對於具有閘極電極之側，亦即第1正面側電極12及第2正面側電極13，如圖2(B)所示成為各半導體元件之投影面積之至少30%以上之大小，對於不具有閘極電極之側，亦即第1背面側電極15及第2背面側電極16，如圖2(C)所示成為各半導體元件之投影面積之至少50%以上之大小，以上情形均能夠流過大電流，並且自上下方向牢固地支持各半導體元件。
又，如上所述，第1厚膜鍍覆層14及第2厚膜鍍覆層17之厚度均為50μm(更佳為100μm，再佳為200μm)以上且具有大致相同之厚度，第1厚膜鍍覆層14之第1正面側電極12及第2正面側電極13之投影面積、與第2厚膜鍍覆層17之第1背面側電極15及第2背面側電極16之投影面積之差(即，圖2(B)所示之第1正面側電極12及第2正面側電極13之投影面積、與圖2(C)所示之第1背面側電極15及第2背面側電極16之投影面積之差)成為50%以內。亦即，第1厚膜鍍覆層14與第2厚膜鍍覆層17中不易產生熱膨脹之差，故能夠防止由熱膨脹之變形應力等而導致品質降低。尤其於積層為多層時能夠將上下間之撓曲抑制於最小限度而保持品質。
此外，第1厚膜鍍覆層14之第1正面側電極12及第2正面側電極13、以及第2厚膜鍍覆層17之第1背面側電極15及第2背面側電極16較佳為例如銅、銅合金、鎳、鎳合金、銀、鋁、鋅、鈀等。又，亦可至少將最表面由鍍鎳被覆以防止腐蝕等。
例如，藉由鍍Cu而形成主鍍覆層，且於表面以1μm以上之厚度 形成被覆層，藉此可形成導電性優異、高溫下之耐蝕性亦優異之配線構造。於用以鍍覆之基底層，可與絕緣材料及半導體元件電極一起將密著性優異之Cr、Ni、Ti、Pd等金屬、或該等之合金或多層該等金屬進行濺鍍沉積，形成作為晶種層之金屬鍍覆。
又，較佳為自電極側朝Cr、Ni、Pd或最表面，進而形成與鍍覆金屬相同種類者、或用於抗氧化之Ag或Au膜。
進而，作為用以形成第1厚膜鍍覆層14及第2厚膜鍍覆層17之鍍覆處理之方法，能夠利用除電氣鍍覆外之熔融鍍覆。作為熔融鍍覆金屬，亦可為較低熔點之Zn、Al或其合金。該情形時之半導體元件亦可設為耐熱性優異之GaN或SiC等之化合物半導體元件。
進而，又，上述各半導體元件之任一個或複數個亦可為SiC或GaN半導體。藉此，能夠提高散熱效果。
其次，對本實施形態之功率半導體模組裝置之製造方法進行說明。首先，如圖3(A)所示，於基板21上將開關元件SW1、二極體D1、開關元件SW2及二極體D2之各半導體元件排列於同一平面，並且於由開關元件SW1及二極體D1所構成之第1配對、與由開關元件SW2及二極體D2所構成之第2配對之間配置導電體18。配置各半導體元件及導電體18後，如圖3(B)所示，以將上述各半導體元件與導電體18埋入之方式由樹脂22進行塑模。如圖3(C)所示，對經塑模之樹脂22，以使上述各半導體元件之電極部分及導電體18之正面露出之方式形成溝槽23。於該處理中可應用使用有抗蝕劑之通常之曝光、蝕刻處理。例如，於樹脂22上塗佈抗蝕劑，進行選擇性之曝光處理之後進行抗蝕劑去除，於抗蝕劑上形成開口部。對開口部進行乾式蝕刻或藥液處理，去除開口部之樹脂22而形成溝槽23，其後，去除抗蝕劑。此外，作為其他方法，亦可繼圖3(A)之製程之後，於應開口之部分配置耐熱性之遮罩，將樹脂塑模之後， 將遮罩連同其上之樹脂一起去除而形成溝槽23。
繼而，如圖4(A)所示，將未形成電極之區域S1以遮罩24遮蔽之狀態下於表面形成用於鍍覆處理之晶種31。可使用抗蝕劑作為遮罩24，且藉由以如先前所說明之方法進行曝光與選擇性去除而可僅於區域S1上殘存抗蝕劑。形成晶種31後，如圖4(B)所示，於遮蔽區域S1之狀態下進行鍍覆處理而形成作為第1正面側電極12及第2正面側電極13之第1厚膜鍍覆層14。於形成第1厚膜鍍覆層14之後去除用作遮罩24之抗蝕劑，繼而如圖4(C)所示，剝離基板，進入至背面側之製程。此外，為了容易地進行基板剝離，亦可預先於基板與元件之接著中使用能夠利用加熱或紫外線而剝離之耐熱性雙面接著片材。
對於背面側，如圖5(A)所示，與圖4(A)之情形同樣地，將未形成電極之區域S2以遮罩25遮蔽之狀態下於背面側表面形成用於鍍覆處理之晶種41。形成背面側之晶種41後，如圖5(B)所示，於遮蔽區域S2之狀態下以不使鍍覆滲入至區域S2之下方空間之方式實施抗蝕劑處理，且進行鍍覆處理而形成作為第1背面側電極15及第2背面側電極16之第2厚膜鍍覆層17。於形成第2厚膜鍍覆層17之後去除用作遮罩25之抗蝕劑，繼而如圖5(C)所示，將整體以樹脂26塑模之後，以模組單位進行切割，藉此製造本實施形態之功率半導體模組。
此外，上述鍍覆處理能夠應用於電解鍍覆、無電解鍍覆或熔融鍍覆之任一者。又，樹脂22之絕緣體例如亦可使用溶膠凝膠法進行而形成陶瓷，或亦可塗佈磷酸鹽玻璃。進而，如圖5(C)所示，亦可於最上層以增層形成樹脂26之層，進而藉由金屬熔融(壓鑄法)而形成散熱基板或散熱片。
又，如圖6所示，於上述製造製程中，亦可不配設導電體18，而是於導電體18之位置進行切割以分斷成由開關元件SW1及二極體D1所構成之第1配對63、與由開關元件SW2及二極體D2所構成之第2配對64，將各個零件於外 部連接或於縱向積層，且於接近之面61透過金屬線或球等邊緣部62進行鍍覆連接，藉此將分斷成第1配對63與第2配對64之各個半導體元件(開關元件SW1、二極體D1、開關元件SW2及二極體D2)電性連接而形成積層構造。此時，可使用例如國際公開第2015/053356號所揭示之鍍覆技術。
如上，於本實施形態之功率半導體模組裝置中，將於平面上排列於同一平面之複數個半導體元件間以絕緣體固定，將半導體元件彼此於正面側及背面側電性連接，並於正面側及背面側之各者具有第1厚膜鍍覆層及第2厚膜鍍覆層，第1厚膜鍍覆層與第2厚膜鍍覆層自上下方向支持半導體元件，故能夠由鍍覆形成半導體元件之機械支持構造，可使半導體模組為簡單之構造。
(本發明之第2實施形態)
使用圖7對本實施形態之功率半導體模組裝置之製造方法進行說明。除上述第1實施形態之圖3~圖5所示之功率半導體模組裝置之製造方法以外，還可使用如圖7所示之製造方法製造功率半導體模組。此外，於本實施形態中，省略與上述第1實施形態重複之說明。
具體而言，準備於正面側及背面側之兩面形成有導電性(例如，Cu等)之導電配線金屬板71之陶瓷或樹脂基板(基板72)，將成為正面側之面以支持用之暫時接合膠帶73進行暫時接合(圖7(A))。於圖7(A)之基板72上設置較半導體元件74大之貫通孔75(圖7(B))，於貫通孔內配置半導體元件74(圖7(C))。將基板72與半導體元件74間例如藉由分配器以絕緣樹脂或陶瓷粒子漿等填充(圖7(D))。於所填充之絕緣樹脂或陶瓷粒子漿硬化後，剝掉暫時接合膠帶73(圖7(E))。對於正面側，對準配線圖案而以例如金屬遮罩或遮罩膠帶遮蔽，形成晶種層，使厚膜鍍覆金屬沈積且由第1厚膜鍍覆層14形成配線(圖7(F))。背面側亦同樣地使厚膜鍍覆金屬沈積且由第2厚膜鍍覆層17形成配線(圖7(G))。使用此種製造方法能夠形成與圖2所示 之構造相同之構造。
此外，樹脂基板亦可為例如以聚醯亞胺材將導電配線金屬板接著於兩面而成者。又，絕緣材之厚度較佳為50μm至1mm，銅板之厚度較佳為50μm~0.5mm左右。
(本發明之第3實施形態)
使用圖8至圖11對本實施形態之功率半導體模組裝置進行說明。本實施形態之功率半導體模組裝置係以上述各實施形態所說明之厚膜鍍覆形成正面側或背面側之任一者之電極，對於其他面側之電極，則由導電配線金屬板形成。此時，導電配線金屬板與半導體元件之電極連接面透過邊緣部而鍍覆連接。於本實施形態中，例如，於需要圖案化之面以導電配線金屬板形成電極，於無需圖案化之面以厚膜鍍覆形成電極。此外，本實施形態中，省略與上述各實施形態重複之說明。
圖8係表示本實施形態之功率半導體模組裝置之構成之第1圖。此外，於圖8及圖9中，表示使用有二極體與MOSFET之情形時之構造作為一例。圖8(A)係俯視圖，圖8(B)係圖8(A)之箭頭a之剖面圖。於圖8中，將半導體元件82(此處，二極體82a與MOSFET 82b)埋入至於兩面配設有導電配線金屬板之陶瓷基板81，於各個半導體元件82之側面之間隙中填充陶瓷材料，而自半導體元件82之側面方向予以支持。表面側將導電配線金屬板83之導線83a與半導體元件82之電極82c透過凸塊84之邊緣部分且藉由鍍覆而連接。如圖8(B)所示，由於導線83a間空開有間隙，故可使鍍覆液充分地於半導體元件82之電極82c與導線83a之連接面之間流通，因此藉由進行透過邊緣部分之鍍覆連接可不會產生孔隙等地實現高品質之鍍覆連接。背面側如上述第1實施形態中所說明，成為將厚膜鍍覆層85作為配線而形成之構造。
於圖9中，圖9(A)表示俯視圖，圖9(B)表示圖9(A)之箭 頭a之剖面圖，與圖8之情形同樣地，將半導體元件82埋入至於兩面配設有導電配線金屬板之陶瓷基板81，於半導體元件82之側面之間隙中填充陶瓷材料，而自半導體元件82之側面方向予以支持。表面側以山形形成有導電配線金屬板83之導線83a之連接面，且透過該山形之邊緣部分而與半導體元件82之電極82c藉由鍍覆而連接。此處亦如圖9(A)所示，由於導線83a間空開有間隙，故可使鍍覆液充分地於半導體元件82之電極82c與導線83a之連接面之間流通，因此藉由進行透過邊緣部分之鍍覆連接可不會產生孔隙等地實現高品質之鍍覆連接。背面側如上述第1實施形態中所說明，成為將厚膜鍍覆層85作為配線而形成之構造。
其次，對本實施形態之功率半導體模組裝置之製造方法進行說明。此處，對圖9之構造進行說明。圖10係表示本實施形態之功率半導體模組裝置之製造製程之圖。首先，準備陶瓷或樹脂基板(基板92)，且設置較半導體元件82(此處，二極體82a與MOSFET 82b)大之貫通孔95(圖10(A))。將導電配線金屬板83接著於基板92之正面側及背面側(圖10(B))。此時，正面側之導電配線金屬板83至少接著於除貫通孔95以外之區域，且於貫通孔95之區域，隔開間隔而配設有複數個導線83a。該等導線83a以使於下述製程中埋入至貫通孔95內之半導體元件82之正面電極之位置、與形成於導線83a之山形之邊緣部分83b之位置對應之方式接著。又，背面側之導電配線金屬板83接著於除貫通孔95以外之區域，貫通孔95之區域成為開口之狀態。
自背面側之開口部將半導體元件82嵌入至貫通孔95，且將基板92與半導體元件82間例如藉由分配器以絕緣樹脂或陶瓷粒子等填充並固定(圖10(C))。對導線83a之邊緣部分83b進行鍍覆處理而將正面側之導電配線金屬板83與半導體元件82連接(圖10(D))。使銅薄膜98藉由濺鍍而黏附於半導體元件82之背面側電極(圖10(E))，其後，考慮標準電流量，形成必要 厚度之厚膜鍍覆層85作為電流配線層(圖10(F))。
此外，形成於導電配線金屬板83之導線83a之連接面之山形之突起，較理想為相對於接觸面以5~30度左右之傾斜角度形成。又，突起之形狀除山形以外，只要為如梯形、圓弧狀、波狀等形成有邊緣部分之形狀即可。
如此，由導電配線金屬板形成一面之電極，且由厚膜鍍覆形成另一面，故於需要僅對一面實施圖案化之情形時等，能夠藉由導電配線金屬板而以簡單之製程進行配線，並且半導體元件之電極與導電配線金屬板之連接面介隔有邊緣，藉此可使鍍覆液充分地於半導體元件電極與導線之連接面之間流通，可不會產生孔隙等地實現高品質之鍍覆連接。
此外，例如圖11及圖12所示，不僅正面側、而且對於背面側亦能夠設為如下構成，即，透過邊緣部分而與導電配線金屬板連接，形成電流配線層。此處，圖11(A)及圖12(A)表示俯視圖，圖11(B)及圖12(B)表示仰視圖，圖11(C)及圖12(C)表示圖11(A)及圖12(A)之箭頭a之剖面圖。
(本發明之第4實施形態)
使用圖13對本實施形態之功率半導體模組裝置進行說明。本實施形態之功率半導體模組裝置於上述第3實施形態之功率半導體模組裝置之導電配線金屬板83之正面藉由鍍覆形成散熱片。
於功率半導體模組裝置中，不僅需將半導體元件與導電配線金屬板83連接，而且亦需連接散熱用之熱導率較高之金屬(散熱片)。於將散熱片連接於導電配線金屬板83之情形時，有透過焊料而連接之方法，但焊料之熱導率較差，故若於散熱片與導電配線金屬板83之間介隔有焊料，則無法充分地發揮散熱片之效果。因此，於本實施形態中，於導電配線金屬板83之正面藉由鍍覆直接形成散熱片而無需介隔如焊料之類之熱導率較差之材料。
此外，本實施形態之鍍覆中包含電解鍍覆、無電解鍍覆、及熔融鍍覆，於電解鍍覆或無電解鍍覆中，亦可使鍍覆金屬直接析出於導電配線金屬板83之正面而形成散熱片。又，於熔融鍍覆中，亦可將較低熔點之鋅或鋁熔解並鑄造，或如三維印表機般自噴嘴吹送熔融金屬而形成散熱片。
對本實施形態之功率半導體模組裝置之散熱片之形成方法詳細地進行說明。圖13係表示本實施形態之功率半導體模組裝置之散熱片之形成方法之一例之圖。圖13所示之散熱片之形成方法表示如圖9般於正面側配設導電配線金屬板83、且由厚膜鍍覆層85形成背面側之情形時之將散熱片形成於導電配線金屬板83正面之形成方法。此外，此處，表示將圖9所示之功率半導體模組裝置以樹脂塑模之後，以增層型形成散熱片之情形之處理。於背面側進行有厚膜之銅鍍覆等，且於該背面側未形成散熱片之情形時，亦可不以塑模樹脂覆蓋，或於塑模後利用研磨等將樹脂去除。
首先，準備以樹脂122塑模後之功率半導體模組裝置1(圖13(A))，將導電配線金屬板83之部位利用雷射開孔，於無需散熱片120之部位塗佈剝離用抗蝕劑121。此時，背面側之樹脂利用研磨去除(圖13(B))。為了進行鍍覆處理而於圖13(B)中所形成之功率半導體模組裝置1之正面側以Ti-Au之晶種31成膜(圖13(C))。剝離抗蝕劑121，同時去除抗蝕劑部位之晶種層。藉由鍍覆處理形成散熱片120(圖13(D))。此時之鍍覆處理亦可使用如上所述之電解鍍覆、無電解鍍覆、熔融鍍覆之任一方法。晶種31為金屬且約1μm以下，故即便為熱傳導低於散熱片之材質，亦幾乎不會成為散熱性降低之原因。
如此，於本實施形態之功率半導體模組裝置中，於導電配線金屬板83之正面由鍍覆形成有用以使熱擴散之散熱片120，故可將熱效率良好地釋出，並且由於利用鍍覆形成散熱片120，故無需於導電配線金屬板83與散熱 片120之間介隔熱導率不佳之焊料等，能夠將導電配線金屬板83之熱效率良好地傳輸至散熱片120。
此外，本實施形態之散熱片之構造及形成方法除應用於圖9所示之功率半導體模組裝置以外，亦能夠應用於圖8、圖11、圖12所示之功率半導體模組裝置。尤其於圖11及圖12所示之功率半導體模組裝置之情形時，將各自之背面側設為與圖13之正面側相同之構造，且將圖13所示之製程應用於該背面側，藉此成為於功率半導體模組裝置之兩面形成有散熱片之構造。此外，於閘極電極等無需散熱之電極部分亦可不形成散熱片。

Claims (16)

  1. 一種功率半導體模組裝置，其將於平面上排列於同一平面之複數個半導體元件間以絕緣性之支持體加以固定，且具有第1厚膜鍍覆層，該第1厚膜鍍覆層係作為將上述半導體元件彼此於正面側或背面側之至少一面電性連接之第1面側電極而形成，上述第1厚膜鍍覆層自上下方向之至少一方支持上述半導體元件；於與上述第1面側電極為相反側之面具有導電配線金屬板，該導電配線金屬板具有與上述半導體元件之電極透過邊緣而連接之連接面，上述第1厚膜鍍覆層與上述導電配線金屬板自上下方向支持上述半導體元件。
  2. 如請求項1所述之功率半導體模組裝置，其中於上述導電配線金屬板之表面，利用鍍覆形成有用以使熱擴散之散熱片。
  3. 一種功率半導體模組裝置，其將於平面上排列於同一平面之複數個半導體元件間以絕緣性之支持體加以固定，且具有第1厚膜鍍覆層，該第1厚膜鍍覆層係作為將上述半導體元件彼此於正面側或背面側之至少一面電性連接之第1面側電極而形成，上述第1厚膜鍍覆層自上下方向之至少一方支持上述半導體元件；於與上述第1面側電極為相反側之面具有第2厚膜鍍覆層，該第2厚膜鍍覆層係作為將上述半導體元件彼此電性連接之第2面側電極而形成，上述第1厚膜鍍覆層與上述第2厚膜鍍覆層自上下方向支持上述半導體元件；上述第1厚膜鍍覆層與上述第2厚膜鍍覆層為大致相同之厚度，上述第1厚膜鍍覆層之正面側電極之投影面積為上述半導體元件之投影面積之30%以上，上述第2厚膜鍍覆層之背面側電極之投影面積為上述半導體元件之投影面積之50%以上，上述正面側電極之投影面積與上述背面側電極之投影面積之差為50%以內。
  4. 如請求項3所述之功率半導體模組裝置，其中上述第1厚膜鍍覆層及上述第2厚膜鍍覆層之鍍覆厚度至少為50μm以上。
  5. 如請求項3或4所述之功率半導體模組裝置，其中上述第1厚膜鍍覆層及/或上述第2厚膜鍍覆層之表面之一部分或全部由1μm以上之厚度之Ni或Ni合金被覆。
  6. 一種功率半導體模組裝置，其將於平面上排列於同一平面之複數個半導體元件間以絕緣性之支持體加以固定，且具有第1厚膜鍍覆層，該第1厚膜鍍覆層係作為將上述半導體元件彼此於正面側或背面側之至少一面電性連接之第1面側電極而形成，上述第1厚膜鍍覆層自上下方向之至少一方支持上述半導體元件；複數個上述半導體元件中之一個上述半導體元件為開關元件，除該開關元件以外之其他上述半導體元件中之至少一個上述半導體元件為二極體，於上述半導體元件間配設有導電體，該導電體具有用以將上述第1面側電極與形成於該第1面側電極之相反側之第2面側電極電性連接之與上述半導體元件大致相同之厚度，且該導電體與上述第1面側電極及上述第2面側電極電性連接。
  7. 一種功率半導體模組製造方法，其包含以下步驟：將複數個半導體元件於排列基板上排列於同一平面；以絕緣材料埋入所排列之半導體元件間；於上述半導體元件之配線部分形成抗蝕劑溝槽；於第1面側形成鍍覆晶種，進行厚膜鍍覆處理；剝離上述排列基板；對將上述排列基板剝離後之第2面側，形成將上述半導體元件彼此電性連接之第2面側電極；及以模組單位進行切割；形成上述第2面側電極之步驟中，利用鍍覆將具有透過邊緣而連接於上述半導體元件之電極之連接面之導電配線金屬板與上述半導體元件之電極接合。
  8. 一種功率半導體模組製造方法，其包含以下步驟：將複數個半導體元件於排列基板上排列於同一平面；以絕緣材料埋入所排列之半導體元件間；於上述半導體元件之配線部分形成抗蝕劑溝槽；於第1面側形成鍍覆晶種，進行厚膜鍍覆處理；剝離上述排列基板；對將上述排列基板剝離後之第2面側，形成將上述半導體元件彼此電性連接之第2面側電極；及以模組單位進行切割；將複數個上述半導體元件排列於上述排列基板上，並且將具有與上述半導體元件大致相同之厚度之導電體配置於上述半導體元件間。
  9. 如請求項8所述之功率半導體模組製造方法，其中形成上述第2面側電極之步驟中，利用鍍覆將具有透過邊緣而連接於上述半導體元件之電極之連接面之導電配線金屬板與上述半導體元件之電極接合。
  10. 如請求項8所述之功率半導體模組製造方法，其中形成上述第2面側電極之步驟包含以下步驟：於上述半導體元件之第2面側之配線部分形成抗蝕劑溝槽；及於第2面側之表面形成鍍覆晶種，進行厚膜鍍覆處理。
  11. 一種功率半導體模組製造方法，其包含以下步驟：於絕緣基板形成較成為埋入對象之半導體元件大之尺寸之貫通孔；於上述絕緣基板之兩面，將導電配線金屬板至少接著於除上述貫通孔以外之區域；將上述半導體元件嵌入至上述貫通孔；於上述貫通孔內以絕緣材料埋入上述基板與上述半導體元件之間；於第1面側形成鍍覆晶種，進行厚膜鍍覆處理；於第2面側將具有透過邊緣而連接於上述半導體元件之電極之連接面之導電配線金屬板與上述半導體元件之電極利用鍍覆接合；及以模組單位進行切割。
  12. 如請求項11所述之功率半導體模組製造方法，其中於將上述半導體元件嵌入至上述貫通孔之情形時，將具有與上述半導體元件大致相同之厚度之導電體嵌入至其他貫通孔。
  13. 如請求項7或11所述之功率半導體模組製造方法，其包含以下步驟，即，於上述導電配線金屬板之表面利用鍍覆形成用以使熱擴散之散熱片。
  14. 一種功率半導體模組製造方法，其包含以下步驟：於兩面形成有導電配線金屬板之基板，形成較成為埋入對象之半導體元件大之尺寸之貫通孔；將上述半導體元件嵌入至上述貫通孔；於上述貫通孔內以絕緣材料埋入上述基板與上述半導體元件之間；於第1面側及第2面側形成鍍覆晶種，進行厚膜鍍覆處理；及以模組單位進行切割。
  15. 如請求項14所述之功率半導體模組製造方法，其中於將上述半導體元件嵌入至上述貫通孔之情形時，將具有與上述半導體元件大致相同之厚度之導電體嵌入至其他貫通孔。
  16. 如請求項7至11、12、14、15中任一項所述之功率半導體模組製造方法，其中上述厚膜鍍覆處理由Cu或Cu合金完成，且包含將所形成之厚膜鍍覆之表面之一部分或全部以1μm以上之Ni或Ni合金鍍覆之步驟。
TW107117094A 2017-05-19 2018-05-18 功率半導體模組裝置及功率半導體模組製造方法 TWI677958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017099869 2017-05-19
JPJP2017-099869 2017-05-19

Publications (2)

Publication Number Publication Date
TW201911530A TW201911530A (zh) 2019-03-16
TWI677958B true TWI677958B (zh) 2019-11-21

Family

ID=64274098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117094A TWI677958B (zh) 2017-05-19 2018-05-18 功率半導體模組裝置及功率半導體模組製造方法

Country Status (4)

Country Link
US (1) US11152286B2 (zh)
JP (1) JP7178713B2 (zh)
TW (1) TWI677958B (zh)
WO (1) WO2018212342A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503491B (en) * 1999-08-25 2002-09-21 Hitachi Ltd Semiconductor apparatus and its manufacturing method
CN101110293A (zh) * 2006-06-20 2008-01-23 富士电机电子设备技术株式会社 超小型电力变换装置及其制造方法
US20130241040A1 (en) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
TWI500138B (zh) * 2008-05-23 2015-09-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356138A (ja) 2003-05-27 2004-12-16 Sharp Corp 配線基板の積層構造
JP4997837B2 (ja) * 2006-06-12 2012-08-08 日産自動車株式会社 半導体素子の接合方法および半導体装置
EP2244288A4 (en) 2008-02-14 2011-11-02 Mitsubishi Heavy Ind Ltd SEMICONDUCTOR ELEMENT MODULE AND METHOD FOR THE PRODUCTION THEREOF
JP5017228B2 (ja) 2008-09-29 2012-09-05 ルネサスエレクトロニクス株式会社 半導体装置
WO2013002249A1 (ja) * 2011-06-27 2013-01-03 ローム株式会社 半導体モジュール
KR101614669B1 (ko) * 2012-08-27 2016-04-21 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
DE102012218868B3 (de) * 2012-10-17 2013-11-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP6041262B2 (ja) 2012-11-29 2016-12-07 国立研究開発法人産業技術総合研究所 半導体モジュール
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
JP5897486B2 (ja) 2013-03-14 2016-03-30 株式会社東芝 半導体装置
JP6551909B2 (ja) 2013-10-09 2019-07-31 学校法人早稲田大学 電極接続方法及び電極接続構造
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP2016086082A (ja) 2014-10-27 2016-05-19 パナソニックＩｐマネジメント株式会社 電子部品パッケージおよびその製造方法
JP6538396B2 (ja) 2015-03-27 2019-07-03 株式会社ジェイデバイス 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503491B (en) * 1999-08-25 2002-09-21 Hitachi Ltd Semiconductor apparatus and its manufacturing method
CN101110293A (zh) * 2006-06-20 2008-01-23 富士电机电子设备技术株式会社 超小型电力变换装置及其制造方法
TWI500138B (zh) * 2008-05-23 2015-09-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20130241040A1 (en) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20190198428A1 (en) 2019-06-27
WO2018212342A1 (ja) 2018-11-22
JP7178713B2 (ja) 2022-11-28
JPWO2018212342A1 (ja) 2020-03-19
TW201911530A (zh) 2019-03-16
US11152286B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
EP2731128B1 (en) Low profile surface mount package with isolated tab
TW201830590A (zh) 功率覆蓋結構及其製造方法
TW201804579A (zh) 功率覆蓋結構及其製造方法
JP2008016818A (ja) 半導体装置およびその製造方法
JP2014033092A (ja) 半導体装置および半導体装置の製造方法
TW201027697A (en) Mount board and semiconductor module
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP5607092B2 (ja) パッケージ構造およびその製造方法
US11107945B2 (en) Component with end-side mounted light emitting semiconductor chip
JP2018117149A (ja) 表面実装可能な半導体デバイス
JP2012004527A (ja) 放熱基板及びその製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
TWI677958B (zh) 功率半導體模組裝置及功率半導體模組製造方法
JP5134108B2 (ja) 半導体素子の放熱体の製造方法
JP2018093114A (ja) 半導体装置
KR100923784B1 (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP2004140064A (ja) 熱電素子およびその製造方法
CN111952190B (zh) 半导体封装方法
JP2016219707A (ja) 半導体装置及びその製造方法
JP2006210369A (ja) 半導体装置およびその製造方法
WO2022009705A1 (ja) 半導体装置および半導体モジュール
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004095757A (ja) 金属板積層配線基板及びその製造方法