TWI500138B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI500138B
TWI500138B TW098116913A TW98116913A TWI500138B TW I500138 B TWI500138 B TW I500138B TW 098116913 A TW098116913 A TW 098116913A TW 98116913 A TW98116913 A TW 98116913A TW I500138 B TWI500138 B TW I500138B
Authority
TW
Taiwan
Prior art keywords
insulator
semiconductor device
antenna
integrated circuit
conductive layer
Prior art date
Application number
TW098116913A
Other languages
English (en)
Other versions
TW201013894A (en
Inventor
山崎舜平
及川欣聰
小路博信
鹽野入豐
加藤清
中田昌孝
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201013894A publication Critical patent/TW201013894A/zh
Application granted granted Critical
Publication of TWI500138B publication Critical patent/TWI500138B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及半導體裝置的製造方法
本發明係關於半導體裝置及半導體裝置的製造方法。
在以透過天線的無線通信進行資料收發的半導體裝置(也稱為非接觸信號處理裝置、半導體積體電路晶片、IC晶片)中，來自外部的靜電放電造成的半導體裝置的損壞(靜電損壞)的問題是在製造步驟、檢查步驟、作為產品的使用步驟等所有步驟中導致可靠性或生產性的降低的重大問題，已經有關於解決方案的報告(例如，參照專利文獻1)。
專利文獻1為在上述半導體裝置中作為基板或接合劑使用導電聚合物層而防止靜電損壞的實例。
[專利文獻1]日本專利申請公開2007-241999號公報
隨著上述半導體裝置的市場的擴大，對其形狀或需要的特性的要求也各種各樣。因此，需要對靜電損壞具有更高耐受性並具備所要求的特性的半導體裝置。
此外，在謀求更小型化、更薄型化的上述半導體裝置中，提高對應於外部壓力的強度也是重要的。
由此，發明的目的在於提供實現薄型化及小型化，並且對外部壓力及靜電放電具有耐受性的可靠性高的半導體裝置。此外，發明的目的還在於在製造步驟中也防止起因於外部壓力或靜電放電的形狀不良或特性不良，以高產量地製造半導體裝置。
根據本發明的一個實施例的半導體裝置具有天線、夾住與該天線電連接的半導體積體電路的一對絕緣體、以及分別設置在絕緣體外側(與半導體積體電路相反一側)的遮罩體。根據本發明的一個實施例的半導體裝置是具有以無線通信與外部裝置進行信號收發的功能的非接觸信號處理裝置。由此，遮罩體使包括在半導體裝置中的天線要收發的電磁波透過，並且遮斷來自外部的靜電施加到半導體裝置內部的半導體積體電路。
根據本發明的一個實施例的半導體裝置具有設置為彼此對置的第一絕緣體及第二絕緣體；被第一絕緣體及第二絕緣體夾住並設置在其內側區域的半導體積體電路；設置在該半導體積體電路上的天線；以及設置為覆蓋第一絕緣體及第二絕緣體的整個表面的遮罩體。
根據本發明的一個實施例的半導體裝置具有設置為彼此對置的第一絕緣體及第二絕緣體；被第一絕緣體及第二絕緣體夾住並設置在其內側區域的半導體積體電路；設置在該半導體積體電路上的第一天線；設置為覆蓋第一絕緣體及第二絕緣體的整個表面的遮罩體；以及與第一天線電磁耦合，並且設置在第一絕緣體或第二絕緣體的外側的一方的第二天線。
由於遮罩體將因靜電放電而施加的靜電擴散並釋放，或者防止電荷的局部存在(局在化)(不使產生局部電位差)，所以可以防止半導體積體電路的靜電損壞。遮罩體形成為隔著絕緣體覆蓋(圍繞)半導體積體電路的兩個面及側面(藉由分割產生的側面。也表示為分割面)。或者，遮罩體形成為隔著絕緣體覆蓋(圍繞)半導體積體電路的整個面。
另外，遮罩體不與天線及半導體積體電路電連接。
作為遮罩體的材料，只要具有導電性即可，可以採用使用導電材料形成的導電層。
這種遮罩體也稱為導電遮罩體，它由使被導電遮罩體覆蓋(圍繞)的天線及半導體積體電路要收發的電磁波透過，並且遮斷靜電的厚度及材料形成。由此，可以提供對靜電損壞具有耐受性、可靠性高、並且以透過天線的無線通信可以進行資料收發的半導體裝置。
夾住半導體積體電路的一對絕緣體還用作對抗從外部施加到半導體裝置的力量(外部壓力)的耐衝擊層及擴散其力的衝擊擴散層。藉由設置絕緣體，可以減少局部施加的力量，因此可以防止外部壓力造成的半導體裝置的損壞或特性不良等。
在半導體裝置中，半導體積體電路被一對絕緣體夾住。半導體積體電路在基板上製造，接合到絕緣體，並且從基板剝離。在本說明書中，將藉由從基板剝離半導體積體電路而在半導體積體電路上產生的面稱為剝離面。
作為導電遮罩體，可以使用金屬、金屬氮化物、金屬氧化物等的膜、以及它們的疊層。導電遮罩體的厚度大於0且在1μm以下。
例如使用選自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、鋇中的元素、或者以上述元件為主要成分的合金材料、化合物材料、氮化物材料、氧化物材料形成導電遮罩體即可。
作為氮化物材料可以使用氮化鉭、氮化鈦等。
作為氧化物材料，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅等。此外，也可以使用含有氧化鋅(ZnO)的銦鋅氧化物(IZO(indium zinc oxide))、摻雜了鎵(Ga)的氧化鋅、氧化錫(SnO2 )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。
此外，可以使用藉由對半導體添加雜質元素等而賦予導電性的半導體膜等。例如，可以使用摻雜了磷等的雜質元素的多晶矽膜等。
再者，作為導電遮罩體也可以使用導電高分子(也稱為導電聚合物)。作為導電高分子，可以使用所謂的π電子共軛導電高分子。例如，可以舉出聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、它們中的兩種以上的共聚物等。
作為共軛導電高分子的具體實例，可以舉出聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3,4-二甲基吡咯)、聚(3,4-二丁基吡咯)、聚(3-羥基吡咯)、聚(3-甲基-4-羥基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3,4-乙烯二氧噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-異丁基苯胺)、聚(3-異丁基苯胺)、聚(2-苯胺磺酸鹽)、聚(3-苯胺磺酸鹽)等。
在含有導電高分子的導電遮罩體中，也可以含有有機樹脂、摻雜劑(鹵素類、路易士酸(Lewisacid)、無機酸、有機酸、遷移金屬鹵化物、有機氰化合物、非離子介面活性劑等)。
可以藉由如濺射法、電漿CVD法、蒸鍍法等的各種乾法或如塗敷法、印刷法、液滴噴射法(噴墨法)等的各種濕法形成導電遮罩體。
此外，也可以在導電遮罩體上層疊保護層。例如，最好作為導電遮罩體形成鈦膜，並且在鈦膜上作為保護層層疊氧化鈦膜。藉由設置保護層，即使在半導體裝置的表面設置導電遮罩體時，保護層成為最外表面，因此，可以防止導電遮罩體的退化。
作為絕緣體，可以使用在纖維體中浸滲有機樹脂而成的結構體。
此外，作為絕緣體，也可以使用彈性低且破斷強度高的材料。
最好使用高強度材料形成絕緣體。作為高強度材料的代表例子，有聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺類樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。當設置使用具有彈性的高強度材料形成的絕緣體時，局部性的按壓等負荷擴散到層整體而被吸收，從而可以防止半導體裝置的損壞。
更具體而言，作為絕緣體，可以使用芳族聚醯胺樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂等。
在本說明書中，轉置(也稱為轉載)是指將形成在某個基板上的半導體積體電路從該基板剝離，並移動到其他基板上。就是說，也可以說將設置半導體積體電路的地方移動到其他基板。
絕緣體和半導體積體電路也可以由接合層彼此接合，在此情況下，在半導體積體電路和絕緣體之間具有接合層。此外，可以藉由加熱及加壓處理，直接接合絕緣體和半導體積體電路。
另外，在本發明的一個實施例中，半導體裝置指的是能夠利用半導體特性來工作的裝置。藉由使用本發明的一個實施例，可以製造具有包括半導體元件(電晶體、記憶體元件、二極體等)的電路的裝置或具有處理器電路的晶片等的半導體裝置。
覆蓋半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，可以提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。此外，在製造步驟中也可以防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。
將參照附圖詳細說明本發明的實施例模式。但是，本發明不局限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其實施例及詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。另外，在以下說明的本發明的結構中，在不同附圖中共同使用相同的附圖標記來表示相同部分或具有相同功能的部分，而省略其重複說明。
實施例模式1
在本實施例模式中，使用圖1A至圖3D詳細說明具有更高可靠性的半導體裝置及更高產量的半導體裝置的製造方法。
至於本實施例模式中的半導體裝置，半導體積體電路被從製造時使用的基板剝離，並且由具有撓性的絕緣體夾住。另外，在本說明書中，還將在其上製造半導體積體電路的基板稱為製造基板。由此，在製造基板上隔著剝離層形成半導體積體電路。
圖1A和1B示出本實施例模式的半導體裝置。在圖1A中，天線101及與天線101電連接的半導體積體電路100由第一絕緣體112和第二絕緣體102夾住，並且在第一絕緣體112及第二絕緣體102的外側(與半導體積體電路100相反一側)分別設置有導電遮罩體140。
以覆蓋(圍繞)半導體積體電路100的方式在與半導體積體電路100重疊的整個區域設置有導電遮罩體140。就是說，以覆蓋(圍繞)第一絕緣體112、第二絕緣體102、天線101及半導體積體電路100的疊層體的方式在疊層體的側面也設置有導電遮罩體。
另外，導電遮罩體140和半導體積體電路100及導電遮罩體140和天線101都不電連接。
本實施例模式的半導體裝置為具有以無線通信與外部裝置進行信號的收發的功能的非接觸信號處理裝置。由此，導電遮罩體140使包括在半導體裝置中的天線101要收發的電磁波透過，並且遮斷來自外部的靜電施加到半導體裝置內部的半導體積體電路100。由於導電遮罩體140使因靜電放電而施加的靜電擴散並釋放，或者防止電荷的局部存在(局部化)(不使產生局部電位差)，因此可以防止半導體積體電路100的靜電損壞。
半導體積體電路100因為其表面、背面及兩個側面設置有導電遮罩體140，所以其較大區域受到保護而免受來自外部的靜電的影響，所以可以獲得更高的靜電損壞防止效應。
最好以步驟上相同的條件(方法、材料、厚度)形成導電遮罩體140，但是也可以互不相同的條件形成它。例如，與半導體積體電路100相比，天線101的與半導體積體電路100相反一側的面的對靜電放電(ESD)的耐受性低，所以也可以將天線101的與半導體積體電路100相反一側的導電遮罩體的厚度形成得比半導體積體電路100一側的導電遮罩體厚。
此外，本實施例模式所示的半導體裝置是利用來自外部的電磁波產生感應電動勢而工作(具有無線功能)的裝置。由此，需要使用防止靜電造成的半導體積體電路的損壞並且使電磁波透過的導電材料形成導電遮罩體。
一般已知電磁波在物質中衰減。該衰減尤其在導電材料中很明顯。由此，在本實施例模式中，將導電遮罩體形成得十分薄，以使電磁波透過導電遮罩體。
基於利用通信的電磁波的頻率、用作導電遮罩體的導電材料的電阻率或磁導率來設定導電遮罩體的厚度即可。
例如，在以電磁波的頻率為13.56MHz並作為導電遮罩體使用鈦(電阻率ρ:5.5×10-7 Ω‧m)的情況下，將厚度至少設定為100nm以下左右。據此，可以抑制起因於靜電放電的半導體裝置的損壞並可以與外部進行良好的通信。
當然，作為導電遮罩體使用的材料不局限於鈦。例如，在使用其電阻率高於鈦的含有氧化矽的銦錫氧化物(也稱為ITSO)的情況下，將其形成為其厚度至少有700nm以下左右即可。
此外，最好根據電阻率決定導電遮罩體的厚度下限。例如，作為導電遮罩體使用的導電材料的電阻率高時，為了使靜電有效地擴散，最好將導電遮罩體形成得厚。這是因為如下緣故：若使用電阻率高的導電材料並過度減少導電遮罩體的厚度，則薄層電阻變大，在產生靜電放電時不能使靜電有效地擴散，有時在半導體積體電路中產生大電流而損壞。
由此，為了有效地防止靜電造成的半導體裝置的損壞，最好以將導電遮罩體的薄層電阻成為1.0×107 Ω/□以下，最好成為1.0×104 Ω/□以下，更最好成為1.0×102 Ω/□以下的方式設定厚度。
另外，若導電遮罩體的薄層電阻在上述範圍內，從使電磁波透過的觀點來看，最好儘量減小其厚度。
另外，在使用電阻率低的鈦等作為導電材料的情況下，即使將其厚度設定為極薄，也可以將薄層電阻設定得充分小並使電磁波容易透過，但是，當考慮製造步驟等時，將其厚度設定為大於或等於5nm(最好為大於或等於100nm)左右即可。
另一方面，在使用電阻率較高的氧化矽和銦錫氧化物的化合物等時，最好將其厚度至少設定為大於或等於5nm，更最好為大於或等於5nm且小於或等於100nm。
藉由形成上述那樣的導電遮罩體，可以有效地抑制起因於靜電放電的半導體裝置的損壞，並且可以得到能夠與外部進行良好通信的半導體裝置。
接下來，詳細地說明可應用於圖1A和1B所示的結構的材料等。
作為導電遮罩體，只要具有導電性即可，可以採用使用導電材料形成的導電層。
這種導電遮罩體140由使被覆蓋的天線及半導體積體電路要收發的電磁波透過並且遮斷靜電的厚度及材料形成。由此，可以提供對靜電損壞具有耐受性、可靠性高、並且以透過天線的無線通信可以進行資料收發的半導體裝置。
作為導電遮罩體140可以使用金屬、金屬氮化物、金屬氧化物等的膜、以及它們的疊層。
導電遮罩體140例如使用選自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、鋇中的元素或以所述元素為主要成分的合金材料、化合物材料、氮化物材料、氧化物材料形成即可。
作為氮化物材料可以使用氮化鉭、氮化鈦等。
作為氧化物材料可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅等。另外，也可以使用含有氧化鋅(ZnO)的銦鋅氧化物(IZO(indium zinc oxide))、氧化鋅(ZnO)、含有鎵(Ga)的氧化鋅、氧化錫(SnO2 )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。
另外，可以使用在半導體中添加雜質元素等而附加導電性的半導體膜等。例如，可以使用摻雜了磷等的雜質元素的多晶矽膜等。
再者，作為導電遮罩體140，也可以使用導電高分子(也稱為導電聚合物)。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、或者由這些中的兩種以上構成的共聚物等。
作為共軛類導電高分子的具體例子，可以舉出聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3,4-二甲基吡咯)、聚(3,4-二丁基吡咯)、聚(3-羥基吡咯)、聚(3-甲基-4-羥基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3,4-乙烯二氧噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-異丁基苯胺)、聚(3-異丁基苯胺)、聚(2-氨基苯磺酸)、聚(3-氨基苯磺酸)等。
在含有導電高分子的導電遮罩體140中，也可以含有有機樹脂、摻雜劑(鹵素類、路易士酸(Lewisacid)、無機酸、有機酸、遷移金屬鹵化物、有機氰化合物、非離子介面活性劑等)。
可以藉由如濺射法、電漿CVD法、蒸鍍法等的各種乾法或如塗敷法、印刷法、液滴噴射法(噴墨法)等的各種濕法形成導電遮罩體140。
此外，也可以在導電遮罩體140上層疊保護層。例如，最好作為導電遮罩體140形成鈦膜(厚度為大於或等於5nm且小於或等於100nm左右)，並且在鈦膜上作為保護層層疊氧化鈦膜。藉由設置保護層，即使在半導體裝置的表面設置導電遮罩體140時，保護層成為最外表面，因此，可以防止導電遮罩體140的退化。將保護層的厚度設定為大於或等於10nm且小於或等於200nm左右即可。
作為絕緣體，可以使用在纖維體中浸滲有機樹脂而成的結構體。圖2A至2C示出將在纖維體中浸滲有機樹脂而成的結構體用於第一絕緣體112及第二絕緣體102的實例。圖2A和2B對應於圖1A和1B。
第一絕緣體112及第二絕緣體102使用在纖維體中浸滲有機樹脂而成的結構體。第一絕緣體112為在纖維體160中浸滲有機樹脂161而成的結構體，並且第二絕緣體102為在纖維體150中浸滲有機樹脂151而成的結構體。
圖2C示出纖維體160的平面圖，其中該纖維體160是將纖維絲束用於經線和緯線而形成的紡織物。
如圖2C所示，纖維體160是用以固定距離間隔的經線和以固定距離間隔的緯線紡織的。使用這種經線及緯線形成的纖維體具有沒有經線及緯線的區域。浸滲在這樣的纖維體160中的有機樹脂161的比例增加，因此可以提高纖維體160與半導體積體電路之間的緊密性。
藉由如圖2C所示那樣使排列在平面上的使用了玻璃等的纖維彼此正交而紡織成布料，並且在其中浸滲有機樹脂，而可以抑制結構體在水準方向上伸縮並且使其在垂直方向上具有撓性。
此外，纖維體160也可以是經線及緯線的密度高且經線及緯線不存在的區域的比例低的纖維體。
在纖維體160中浸滲有機樹脂161而成的結構體也被稱為預浸料(prepreg)。預浸料具體地說是在將使用有機溶劑稀釋矩陣樹脂而成的清漆浸滲在使纖維體中之後，藉由進行乾燥使有機溶劑揮發來使矩陣樹脂半固化而成的。結構體的厚度最好為大於或等於10μm且小於或等於100μm，更最好為大於或等於10μm且小於或等於30μm。藉由使用具有這樣的厚度的結構體，可以製造薄型且可彎曲的半導體裝置。例如，作為絕緣體，可以使用彈性為大於或等於13GPa且小於或等於15GPa、破斷係數為140MPa的預浸料。
另外，在纖維體中浸滲有機樹脂而成的結構體可以層疊多個層。在此情況下，既可以層疊多個在單層纖維體中浸滲有機樹脂而成的結構體來形成結構體，又可以使用在多個層疊的纖維體中浸滲有機樹脂而成的結構體。此外，當層疊多個在單層纖維體中浸滲有機樹脂而成的結構體時，也可以將另一個層插在各個結構體之間。
此外，作為有機樹脂161，可以使用熱固性樹脂，諸如環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂、或氰酸鹽樹脂；熱可塑性樹脂，諸如聚苯氧基樹脂、聚醚醯亞胺樹脂、或氟樹脂；或者上述熱固性樹脂及熱塑性樹脂中的多種。藉由使用上述有機樹脂，可以藉由熱處理將纖維體固定在半導體積體電路上。另外，有機樹脂161的玻璃化轉變溫度越高，越不容易因局部性的按壓而損壞，所以是最好的。
也可以將高導熱性填料分散在有機樹脂161中或纖維絲束中。作為高導熱性填料，可以舉出氮化鋁、氮化硼、氮化矽、釩土等。此外，作為高電熱性填料，還有銀、銅等的金屬顆粒。藉由有機樹脂或纖維絲束中含有高導熱性填料，可以容易地將在半導體積體電路中產生的熱釋放到外面。因此，可以抑制半導體裝置中的蓄熱，並且可以減少半導體裝置的損壞。
纖維體160是使用有機化合物或無機化合物的高強度纖維的紡織物或無紡織物，並且佈置為部分重疊。高強度纖維具體地說是具有高拉伸彈性模量或高楊氏模量的纖維。作為高強度纖維的典型例子，可以舉出聚乙烯醇類纖維、聚酯類纖維、聚醯胺類纖維、聚乙烯類纖維、芳族聚酸胺類纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維、或碳纖維。作為玻璃纖維，可以舉出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。另外，纖維體160可以由上述高強度纖維中的一種或多種形成。
此外，纖維體160還可以是將纖維(單股線)的束(以下稱為線束)用於經線和緯線來形成的紡織物，或者藉由以隨機方式或在一個方向上堆疊多種纖維的線束而得到的無紡織物。在紡織物的情形中，可以適當地使用平紋織物、斜紋織物、緞紋織物等。
線束可以具有圓形或橢圓形的截面。作為纖維絲束，還可以使用藉由高壓水流、以液體為介質的高頻振動、連續超聲振動、以及利用滾筒的壓緊等受開纖加工的纖維絲束。經過開纖加工的纖維絲束的寬度變寬，並且可以減少厚度方向上的單股線數目，而線束的截面成為橢圓形或平板狀。此外，藉由使用弱撚紗線作為纖維絲束，容易將線束扁平化，而線束的截面成為橢圓形或平板狀。像這樣，其截面是橢圓形或平板狀的線束，可以減少纖維體160的厚度。因此，可以將結構體的厚度變薄，從而可以製造薄型的半導體裝置。
另外，在本實施例模式的附圖中，纖維體160為使用其截面為橢圓形的線束平紋編織的織物。
此外，還可以對纖維進行表面處理，以便提高有機樹脂向纖維絲束內部滲透的比例。例如有為了使纖維表面啟動的電暈放電處理、電漿放電處理等。此外，還有使用了矽氧烷耦合劑、鈦酸鹽耦合劑的表面處理。
此外，作為第一絕緣體112及第二絕緣體102也可以使用彈性低且破斷強度高的材料。例如，作為第一絕緣體112及第二絕緣體102可以使用彈性為大於或等於5GPa且小於或等於12GPa、破斷係數為大於或等於300MPa的具有橡膠彈性的膜。
第一絕緣體112及第二絕緣體102最好由高強度材料形成。作為高強度材料的代表實例，有聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺類樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。當設置由具有彈性的高強度材料形成的第一絕緣體112及第二絕緣體102時，局部性的按壓等負荷擴散到層整體而被吸收，從而可以防止半導體裝置的損壞。
更具體而言，作為第一絕緣體112及第二絕緣體102，可以使用芳族聚醯胺樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂等。
也可以使用接合層將半導體積體電路100和第一絕緣體112及第二絕緣體102接合。接合層只要可以使絕緣體和半導體積體電路固定即可，可以使用熱固化樹脂、紫外線固化樹脂、丙烯酸樹脂類、聚氨酯樹脂類、環氧樹脂類、矽酮樹脂類等。接合層的厚度為大於或等於3μm且小於或等於15μm左右即可。在藉由加熱及加壓處理將半導體電路100和第一絕緣體112及第二絕緣體102接合的情況下，也可以不使用接合層。
此外，也可以在半導體積體電路上形成保護層。圖1B和圖2B示出在半導體積體電路100上作為保護層形成無機絕緣層105的實例。此外，圖1B和圖2B為在半導體積體電路100上形成天線101，並且在天線101上形成無機絕緣層105的實例。藉由使用無機絕緣層105覆蓋天線101，可以防止用作天線的導電層的氧化等。
藉由濺射法、電漿CVD法、塗敷法、印刷法等使用無機化合物以單層或疊層形成無機絕緣層105。作為無機化合物的代表例，可以舉出矽氧化物或矽氮化物。作為矽氧化物及矽氮化物的代表實例，有氧化矽、氧氮化矽、氮化矽、氮氧化矽等。另外，本說明書中的氧氮化矽膜是指作為其組成氧含量比氮含量多，並且在使用盧瑟福背散射分析(RBS:Rutherford Backscattering Spectrometry)或氫前方散射分析(HFS:Hydrogen Forward Scattering)測量的情況下，作為濃度範圍含有50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的Si、0.1原子%至10原子%的氫的膜。此外，氮氧化矽膜是指作為其組成氮含量比氧含量多，並且在使用RBS及HFS測量的情況下，作為濃度範圍含有5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的Si、10原子%至30原子%的氫的膜。但是，當將構成氧氮化矽或氮氧化矽的原子的合計設定為100%時，氮、氧、Si及氫的含量比包括在上述範圍內。
再者，也可以採用疊層結構形成無機絕緣層105。例如，也可以層疊無機化合物，典型地說，也可以層疊氧化矽、氮氧化矽、以及氧氮化矽來形成。
參照圖3A至3D說明根據本實施例模式的一個實施例的半導體裝置的製造方法。在作為製造基板的具有絕緣表面的基板110上隔著剝離層111形成天線101及半導體積體電路100(參照圖3A)。
作為製造基板的基板110可以使用玻璃基板、石英基板、藍寶石基板、陶瓷基板、表面上形成有絕緣層的金屬基板等。此外。也可以使用具有可承受本實施例模式的處理溫度的耐熱性的塑膠基板。在半導體裝置的製造步驟中，可以根據要進行的步驟適當地選擇製造基板。
藉由濺射法、電漿CVD法、塗敷法、印刷法等，並且使用由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)以及矽(Si)中的元素、以上述元素為主要成分的合金材料或以上述元素為主要成分的化合物材料構成的層以單層或疊層形成剝離層111。含有矽的層的結晶結構可以為非晶、微晶、多晶中的任意一種。另外，在此，塗敷法包括旋塗法、液滴吐射法、分配器法。
在剝離層111是單層結構的情況下，最好形成鎢層、鉬層、或含有鎢和鉬的混合物的層。或者，形成含有鎢的氧化物或氧氮化物的層、含有鉬的氧化物或氧氮化物的層、或者含有鎢和鉬的混合物的氧化物或氧氮化物的層。另外，鎢和鉬的混合物例如相當於鎢和鉬的合金。
在剝離層111是疊層結構的情況下，最好形成鎢層、鉬層或含有鎢和鉬的化合物的層作為第一層，並且形成鎢層、鉬層或含有鎢和鉬的混合物的氧化物層、氮化物層、氧氮化物層或氮氧化物層作為第二層。
在作為剝離層111形成含有鎢的層和含有鎢的氧化物的層的疊層結構的情況下，可以利用如下現象：藉由形成含有鎢的層並且在其上形成由氧化物形成的絕緣層，在鎢層和絕緣層的介面形成含有鎢的氧化物的層。再者，也可以對含有鎢的層的表面進行熱氧化處理、氧電漿處理、使用臭氧水等氧化力大的溶液的處理等形成含有鎢的氧化物的層。此外，也可以在氧、氮、一氧化二氮、一氧化二氮單體、或上述氣體和其他氣體的混合氣體氣氛中進行電漿處理或加熱處理。形成含有鎢的氮化物、氧氮化物及氮氧化物的層時也同樣，最好在形成含有鎢的層之後在其上形成氮化矽層、氧氮化矽層、氮氧化矽層。
此外，雖然在上述步驟中，與基板110接觸地形成剝離層111，但是本發明的一個實施例不受限於該步驟。也可以與基板110接觸地形成用作基底的絕緣層，與該絕緣層接觸地設置剝離層111。
將半導體積體電路100和第一絕緣體112接合，並且使用剝離層111將半導體積體電路100從基板110剝離。由此，半導體積體電路100設置在第一絕緣體112一側(參照圖3B)。
在本實施例模式中，作為第一絕緣體112採用在纖維體160中浸滲有機樹脂161而成的結構體。加熱並壓合結構體，以使結構體的有機樹脂可塑化或固化。另外，在有機樹脂為可塑性有機樹脂的情況下，藉由之後將其冷卻至室溫，使可塑化了的有機樹脂固化。藉由加熱及壓合，有機樹脂與半導體積體電路緊接地均勻擴展並固化。在大氣壓下或減壓下進行上述壓合結構體的步驟。
另外，作為轉置到另一個基板的步驟，可以適當地採用如下方法：在基板和半導體積體電路之間形成剝離層，在剝離層和半導體積體電路之間設置金屬氧化膜，藉由進行結晶化使該金屬氧化膜脆弱化，以剝離所述半導體元件層的方法；在高耐熱性基板和半導體積體電路之間設置含有氫的非晶矽膜，並且藉由雷射照射或蝕刻去除該非晶矽膜，以剝離所述半導體積體電路的方法；在基板和半導體積體電路之間形成剝離層，在剝離層和半導體積體電路之間設置金屬氧化物膜，藉由進行結晶化使該金屬氧化物膜脆弱化，並且藉由利用溶液或諸如NF3 、BrF3 或ClF3 等的氟化鹵氣體進行蝕刻來去除剝離層的一部分，然後在被脆弱化了的金屬氧化物膜中進行剝離的方法；機械地進行去除或藉由利用溶液或諸如NF3 、BrF3 或ClF3 等的氟化鹵氣體進行蝕刻來去除形成有半導體積體電路的基板的方法；等等。此外，還可以採用如下方法：將含有氮、氧、氫等的膜(例如，含有氫的非晶矽膜、含有氫的合金膜、含有氧的合金膜等)用作剝離層，將雷射照射到剝離層使含在剝離層中的氮、氧或氫作為氣體釋放，從而促進半導體積體電路和基板之間的剝離的方法。
藉由組合上述剝離方法，可以更容易地進行轉置步驟。即，也可以首先進行雷射照射，藉由利用氣體或溶液等對剝離層進行蝕刻，或藉由利用鋒利的刀或手術刀等機械地進行去除以使剝離層和半導體元件層處於容易剝離的狀態，然後藉由物理力(藉由機械等)進行剝離。
另外，也可以藉由將液體浸滲在剝離層和半導體積體電路的介面而從製造基板剝離半導體積體電路。
與第一絕緣體112相同，第二絕緣體102也具有在纖維體150中浸滲有機樹脂151而成的結構體。
藉由加熱並壓合結構體，將第二絕緣體102接合在半導體積體電路100露出的剝離面上，以在第一絕緣體112及第二絕緣體102之間夾住天線101及半導體積體電路100(參照圖3C)。
雖然未圖示，但是第一絕緣體112及第二絕緣體102夾有多個半導體積體電路，藉由以每個半導體積體電路100進行分割，製造半導體積體電路晶片。作為分割方法，只要可以物理分割就沒有特別限定，在本實施例模式中藉由照射雷射來分割。藉由分割，天線101及半導體積體電路100被第一絕緣體112和第二絕緣體102密封。由此，第一絕緣體112及第二絕緣體102與分割面(藉由分割而產生的側面)一致。
接下來，覆蓋(圍繞)第一絕緣體112及第二絕緣體102地形成導電遮罩體140a、140b。首先，在第一絕緣體112的表面及分割面上形成導電遮罩體140a，並且在第二絕緣體102的表面及分割面上形成導電遮罩體140b(參照圖3D)。在本實施例模式中，作為導電遮罩體140a、140b，藉由濺射法形成厚度為10nm(大於0且在1μm以下，最好為大於或等於5nm且小於或等於100nm)的鈦膜。
藉由這樣形成，得到如下結構：天線101及半導體積體電路100被第一絕緣體112和第二絕緣體102密封，並且因有設置在相當於半導體裝置的表面及背面的第一絕緣體112和第二絕緣體102的外側及分割面上的導電遮罩體140a、140b而被保護免受靜電放電影響。
覆蓋半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，而可以提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。此外，在製造步驟中也可防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。
實施例模式2
在本實施例模式中，參照圖14A至圖16D說明以附加高可靠性為目的的半導體裝置的其他實例。在以下說明的本實施例模式的結構中，在不同附圖之間使用相同的附圖標記來表示與實施例模式1相同的部分或具有同樣功能的部分，而省略其重複說明。
在本實施例模式中示出以疊層結構形成絕緣體的實例。在圖14A中，第一絕緣體112及第二絕緣體102夾住天線101及與該天線101連接的半導體積體電路100，在半導體積體電路100和第二絕緣體102之間設置第三絕緣體103，並且在第一絕緣體112及第二絕緣體102的外側(與半導體積體電路100相反一側)及分割面上設置導電遮罩體140。
圖14B示出使用接合層104固定半導體積體電路100和第三絕緣體103的實例。在圖14B中，作為接合層104使用丙烯酸樹脂。
由於設置在半導體積體電路100和第二絕緣體102之間的第三絕緣體103用作衝擊擴散層，因此最好的是，與第一絕緣體112及第二絕緣體102相比，其彈性低並且破斷強度高。
藉由在半導體積體電路的附近，更最好的是與其接觸而設置，第三絕緣體103具有擴散並減少從外部施加到半導體積體電路的力量的效果。
作為圖14A和14B中的第一絕緣體112及第二絕緣體102，可以使用在纖維體中浸滲有機樹脂而成的結構體。圖14A和14B中的第一絕緣體112及第二絕緣體102最好具有大於或等於13GPa的彈性及小於或等於300MPa的破斷係數。
作為第三絕緣體103，最好使用彈性低且破斷強度高的材料。例如，第三絕緣體103可以使用彈性為大於或等於5GPa且小於或等於12GPa，破斷係數為大於或等於300MPa的具有橡膠彈性的膜。
第三絕緣體103最好由高強度材料形成。作為高強度材料的代表例子，有聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺類樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。當設置由具有彈性的強度材料形成的第三絕緣體103時，局部性的按壓等負荷擴散到層整體而被吸收，從而可以防止半導體裝置的損壞。
更具體而言，作為第三絕緣體103，可以使用芳族聚醯胺樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂等。在本實施例模式中，作為第三絕緣體103使用芳族聚醯胺樹脂薄膜(彈性為10GPa，破斷強度為480MPa)。
此外，如圖15A和15B所示，在第一絕緣體112的外側(與天線101相反一側)也可以設置與第三絕緣體103同樣的第四絕緣體113。
圖15A示出使用接合層114將與第三絕緣體103同樣的第四絕緣體113固定在第一絕緣體112外側的實例。在本實施例模式中，作為第四絕緣體113使用芳族聚醯胺薄膜，並且作為接合層114使用丙烯酸樹脂。在藉由加熱及加壓處理接合第一絕緣體112和第四絕緣體113的情況下，也可以不使用接合層114。在此情況下，如圖15B所示那樣，直接接合天線101、第一絕緣體112及第四絕緣體113。接合天線101和第一絕緣體112的步驟及接合第一絕緣體112和第四絕緣體113的步驟可以同時進行，也可以藉由不同的步驟進行。
使用圖16A至16D說明根據本發明的一個實施例的半導體裝置的製造方法。在作為製造基板的具有絕緣表面的基板110上隔著剝離層111形成天線101及半導體積體電路100(參照圖16A)。
接合天線101及半導體積體電路100和第一絕緣體112，並且利用剝離層111從基板110剝離半導體積體電路100。由此，半導體積體電路100設置在第一絕緣體112一側(參照圖16B)。
在圖16B至16D中也使用在纖維體160中浸滲有機樹脂161而成的結構體作為第一絕緣體112。藉由加熱並壓合結構體，將結構體的有機樹脂可塑化或固化。
與第一絕緣體112相同，第二絕緣體102也具有在纖維體150中浸滲有機樹脂151而成的結構體。藉由加熱並壓合結構體，接合第三絕緣體103和第二絕緣體102。在第三絕緣體103的與第二絕緣體102相反的面上設置接合層104。
在半導體積體電路100露出的剝離面上接合接合層104(參照圖16C)。
雖然未圖示，但是第一絕緣體112及第二絕緣體102夾有多個半導體積體電路，藉由以每個半導體積體電路100進行分割，並且在其外側形成導電遮罩體140，而製造半導體積體電路晶片。作為分割方法，只要可以物理分割就沒有特別限定，在本實施例模式中，藉由照射雷射來分割。
接下來，覆蓋(圍繞)第一絕緣體112及第二絕緣體102地形成導電遮罩體140a、140b(參照圖16D)。首先，在第一絕緣體112的表面及分割面上形成導電遮罩體140a，並且在第二絕緣體102的表面及分割面上形成導電遮罩體140b。在本實施例模式中，在第一絕緣體及第二絕緣體的表面上藉由濺射法使用厚度為10nm(最好為大於或等於5nm且小於或等於100nm)的鈦膜形成導電遮罩體。
藉由這樣形成，得到如下結構：天線101及半導體積體電路100被第一絕緣體112和第二絕緣體102密封，並且因有設置在相當於半導體裝置的表面及背面的第一絕緣體112和第二絕緣體102的外側及分割面上的導電遮罩體140a、140b而被保護免受靜電放電影響。
第三絕緣體103和第四絕緣體113具有提高半導體裝置對於外部壓力的強度的效果，尤其在如第三絕緣體103那樣設置在半導體積體電路100和第二絕緣體102之間時，還具有如下效果：在製造步驟中，即使進行加壓處理，第三絕緣體也使力量擴散，而不會對半導體積體電路100造成損壞或特性不良等的不良影響。由此，可以高產量地製造半導體裝置。
導電遮罩體140a、140b使半導體裝置所包括的天線101要收發的電磁波透過，並且遮斷來自外部的靜電施加到半導體裝置內部的半導體積體電路100中。由於導電遮罩體140a、140b使因靜電放電而施加的靜電擴散並釋放，或者防止電荷的局部存在(局部化)(不使產生局部電位差)，因此可以防止半導體積體電路100的靜電損壞。
此外，藉由設置對抗從外部施加到半導體裝置的力量的第一絕緣體112及第二絕緣體102、以及擴散其力量的第四絕緣體113及第三絕緣體103，可以減少局部施加的力量，從而可以防止半導體裝置的損壞或特性不良等。
此外，在本實施例模式的圖15A的結構中，絕緣體由作為主要用作耐衝擊層的在纖維體中浸滲有機樹脂而成的結構體的第一絕緣體112及第二絕緣體102、以及主要用作衝擊擴散層的彈性低且破斷強度高的第三絕緣體103及第四絕緣體113的四層構成，但是，至少有夾住天線101及半導體積體電路100的二層絕緣體即可。由此，也可以為採用上述四層之中的三層或二層的結構。導電遮罩體140設置在絕緣體的與半導體積體電路100相反一側的外側或當絕緣體為疊層時設置在層疊的絕緣體之間即可。
覆蓋(圍繞)半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，可以提供實現薄型化及小型化並且具有耐受性之可靠性高的半導體裝置。此外，還可以在製造步驟中防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。
實施例模式3
在本實施例模式中，參見圖4A至4C及圖5A至5B詳細說明具有更高可靠性的半導體裝置及高產量地製造半導體裝置的方法。在本實施例模式中，作為半導體裝置的一例，說明CMOS(互補金屬氧化物半導體：Complementary Metal Oxide Semiconductor)。
在作為製造基板的具有絕緣表面的基板200上隔著剝離層201和基底膜202設置電晶體210、電晶體211、絕緣膜212、絕緣膜213、絕緣層214，以形成半導體積體電路250(參照圖4A)。
電晶體210為薄膜電晶體，包括源區或汲區224a、224b；比源區或汲區224a、224b濃度低的雜質區域223a、223b；通道形成區域226；閘極絕緣層227；閘極電極層228；側壁結構的絕緣層229a、229b。源區或汲區224a、224b與用作源電極層或汲電極層的佈線層230a、230b接觸並電連接。在本實施例模式中，電晶體210為p通道型薄膜電晶體，含有對源區或汲區224a、224b、作為LDD(輕摻雜汲)區域的雜質區域223a、223b賦予p型的雜質元素(例如硼(B)、鋁(Al)或鎵(Ga)等)。
電晶體211為薄膜電晶體，包括源區或汲區204a、204b；比源區或汲區204a、204b濃度低的雜質區域205a、205b；通道形成區域206；閘極絕緣層207；閘極電極層208；側壁結構的絕緣層209a、209b。源區或汲區204a、204b與用作源電極層或汲電極層的佈線層210a、210b接觸並電連接。在本實施例模式中，電晶體211為n通道型薄膜電晶體，含有對源區或汲區204a、204b、作為LDD(lightly doped drain：輕摻雜汲)區域的雜質區域205a、205b賦予n型的雜質元素(例如磷(P)或砷(As)等)。
接下來，在絕緣層214上形成用作天線的導電層263，並且在導電層263上作為保護層形成無機絕緣層254。在本實施例模式中，作為無機絕緣層254形成氮化矽膜。導電層263與半導體積體電路250電連接。
作為第一絕緣體262，使用在纖維體280中浸滲有機樹脂281而成的結構體。接合無機絕緣層254、導電層263及半導體積體電路250與第一絕緣體262，並且利用剝離層201從基板200剝離無機絕緣層254、導電層263及半導體積體電路250。由此，半導體積體電路250設置在第一絕緣體262一側(參照圖4B和4C)。
與第一絕緣體262相同，作為第二絕緣體252也使用在纖維體270中浸滲有機樹脂271而成的結構體。
藉由加熱並壓合結構體，將第二絕緣體252接合在半導體積體電路250露出的剝離面上，以在第一絕緣體262及第二絕緣體252之間夾住無機絕緣層254、導電層263及半導體積體電路250(參照圖5A)。
雖然未圖示，但是第一絕緣體262及第二絕緣體252夾有多個半導體積體電路，藉由以每個半導體積體電路250進行分割，製造半導體積體電路晶片。作為分割方法，只要可以物理分割就沒有特別限定，在本實施例模式中藉由照射雷射來分割。藉由分割，天線及半導體積體電路250被第一絕緣體262及第二絕緣體252密封。由此，第一絕緣體262及第二絕緣體252與分割面(藉由分割而產生的側面)一致。
接下來，覆蓋(圍繞)第一絕緣體262及第二絕緣體252地形成導電遮罩體260a、260b。首先，在第一絕緣體262的表面及分割面上形成導電遮罩體260a，並且在第二絕緣體252的表面及分割面上形成導電遮罩體260b(參照圖5B)。在本實施例模式中，藉由濺射法使用厚度為10nm(最好為大於或等於5nm且小於或等於100nm)的鈦膜形成導電遮罩體260a、260b。
藉由這樣形成，得到如下結構：作為天線的導電層263及半導體積體電路250被第一絕緣體262和第二絕緣體252密封，並且因有設置在相當於半導體裝置的表面及背面的第一絕緣體262和第二絕緣體252的外側及分割面上的導電遮罩體260a、260b而被保護免受靜電放電影響。
導電遮罩體260a、260b使半導體裝置所包括的作為天線的導電層263要收發的電磁波透過，並且遮斷來自外部的靜電施加到半導體裝置內部的半導體積體電路250中。由於導電遮罩體260a、260b使因靜電放電而施加的靜電擴散並釋放，或者防止電荷的局部存在(局部化)(不使產生局部電位差)，因此可以防止半導體積體電路250的靜電損壞。
另外，因為夾住半導體積體電路而設置絕緣體及導電遮罩體，從而在製造步驟中也可以防止外部壓力或靜電放電導致的半導體積體電路的損壞或特性不良等的負面影響。由此，可以高產量地製造半導體裝置。
藉由使用具有撓性的絕緣體形成在本實施例模式中製造的半導體裝置，可以做出具有撓性的半導體裝置。
作為形成電晶體210、211所具有的半導體層的材料可以使用如下材料：使用以矽烷或鍺烷為代表的半導體材料氣體並採用氣相沉積法或濺射法製造的非晶(下文中也稱為“AS”)半導體、利用光能或熱能使該非晶半導體晶化的多晶半導體、或微結晶(也被稱為半非晶或微晶。下文中也稱為“SAS”)半導體等。可以使用濺射法、LPCVD法、或電漿CVD法等形成半導體層。
當考慮吉布斯自由能(Gibbs free energy)時，微晶半導體膜屬於非晶和單晶之中間的亞穩定狀態。就是說，微晶半導體膜是具有在自由能方面上穩定的第三狀態的半導體，並且具有短程有序和晶格畸變。在微晶半導體膜中，柱狀或針狀結晶沿面向基板表面的法線方向生長。作為微晶半導體的典型例子的微晶矽的拉曼光譜偏移到比表示單晶矽的520cm-1 低波數一側。就是說，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1 和表示非晶矽的480cm-1 之間。另外，含有至少1原子%以上的氫或鹵素，以飽和懸空鍵(dangling bond)。再者，藉由含有氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，可以得到穩定性提高的優良微晶半導體膜。
可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD裝置形成該微晶半導體膜。典型地說，可以使用氫稀釋SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等的氫化矽來形成微晶半導體層。此外，除了氫化矽及氫以外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。將氫的流量比設定為此時的氫化矽的5倍以上且200倍以下，最好為50倍以上且150倍以下，更最好為100倍。
作為非晶半導體可以典型地舉出氫化非晶矽，而作為結晶半導體可以典型地舉出多晶矽等。多晶矽包括所謂的高溫多晶矽，該高溫多晶矽使用在800℃以上的處理溫度下形成的多晶矽作為主要材料；所謂的低溫多晶矽，該低溫多晶矽使用在600℃以下的處理溫度下形成的多晶矽作為主要材料；以及藉由使用促進晶化的元素等使非晶矽晶化的多晶矽等。當然，如上所述那樣，也可以使用微晶半導體或在半導體層的一部分含有結晶相的半導體。
此外，作為半導體的材料，除了矽(Si)或鍺(Ge)等的單一元素之外，還可以使用化合物半導體如GaAs、InP、SiC、ZnSe、GaN、SiGe等。此外，可以使用作為氧化物半導體的氧化鋅(ZnO)、氧化錫(SnO2 )、氧化鎂鋅、氧化鎵、銦氧化物、以及由多種上述氧化物半導體構成的氧化物半導體等。例如，還可以使用由氧化鋅、銦氧化物和氧化鎵構成的氧化物半導體等。另外，當使用氧化鋅作為半導體層時，作為閘極絕緣層最好使用Y2 O3 、Al2 O3 、TiO2 及其疊層等，作為閘極電極層、源電極層、及汲電極層最好使用ITO、Au、Ti等。此外，也可以對ZnO添加In、Ga等。
在使用結晶半導體層作為半導體層的情況下，作為該結晶半導體層的製造方法，可以採用各種方法(雷射晶化法、熱晶化法、使用鎳等的促進晶化的元素的熱晶化法等)。此外，也可以照射雷射來使作為SAS的微晶半導體晶化，從而提高結晶性。在不引入促進晶化的元素的情況下，當對非晶矽膜照射雷射之前，藉由在氮氣氣氛中以500℃加熱1小時，將非晶矽膜中含有的氫的濃度釋放為小於或等於1×1020 atoms/cm3 。這是因為，含有多氫的非晶矽膜當被照射雷射時會受到損傷的緣故。
作為將金屬元素引入到非晶半導體層中的方法並沒有特別的限制，只要能夠使該金屬元素存在於非晶半導體層表面上或其內部。例如，可以採用濺射法、CVD法、電漿處理法(也包括電漿CVD法)、吸附法、或者塗敷金屬鹽溶液的方法。在這些方法之中，使用溶液的方法較簡單方便，並且從容易調整金屬元素濃度的角度來看很有用。此外，此時最好藉由氧氣氣氛中的UV光照射、熱氧化法、使用含有羥基的臭氧水或過氧化氫的處理等形成氧化膜，以改善非晶半導體層表面的潤濕性並將水溶液擴展到非晶半導體層的整個表面上。
此外，也可以在使非晶半導體層晶化來形成結晶半導體層的晶化步驟中，對非晶半導體層添加促進晶化的元素(也表示為催化元素或金屬元素)，並進行熱處理(550℃至750℃下3分鐘至24小時)，以進行晶化。作為促進晶化的元素，可以使用選自下述元素中的一種或多種：鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)以及金(Au)。
為了從結晶半導體層去除或減少促進晶化的元素，與結晶半導體層接觸地形成含有雜質元素的半導體層，並將它用作吸氣裝置。作為雜質元素，可以使用賦予n型的雜質元素、賦予p型的雜質元素、或者稀有氣體元素等。例如，可以使用選自下述元素中的一種或多種：磷(P)、氮(N)、砷(As)、銻(Sb)、鉍(Bi)、硼(B)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、及氙(Xe)。在含有促進晶化的元素的結晶半導體層上形成含有稀有氣體元素的半導體層，並進行熱處理(550℃至750℃下3分鐘至24小時)。在結晶半導體層中所含有的促進晶化的元素移動到含有稀有氣體元素的半導體層中，並結晶半導體層中的促進晶化的元素被去除或減少。之後，去除用作吸氣裝置的含有稀有氣體元素的半導體層。
既可以組合藉由熱處理和雷射照射的晶化來進行非晶半導體層的晶化，又可以多次地單獨進行熱處理或雷射照射。
此外，也可以藉由電漿法將結晶半導體層直接形成在基板上。此外，還可以採用電漿法將結晶半導體層選擇性地形成在基板上。
使用氧化矽、或氧化矽和氮化矽的疊層結構形成閘極絕緣層207、227即可。閘極絕緣層207、227既可以藉由電漿CVD法或減壓CVD法沉積絕緣膜來形成，又可以藉由利用電漿處理的固相氧化或固相氮化來形成。這是因為藉由電漿處理將單晶半導體層氧化或氮化而形成的閘極絕緣層很緻密且絕緣耐壓高並具有優越的可靠性的緣故。例如，使用Ar將一氧化二氮(N2 O)稀釋為1倍至3倍(流量比)，在10Pa至30Pa的壓力下施加3kW至5kW的微波(2.45GHz)功率而使半導體層的表面氧化或氮化。藉由該處理，形成1nm至10nm(最好為2nm至6nm)的絕緣膜。再者，藉由引入一氧化二氮(N2 O)和矽烷(SiH4 )，在10Pa至30Pa的壓力下施加3kW至5kW的微波(2.45GHz)功率，藉由氣相沉積法形成氧氮化矽膜，以形成閘極絕緣層。藉由組合固相反應和氣相沉積法的反應，可以形成介面態密度低且絕緣耐壓性好的閘極絕緣層。
此外，作為閘極絕緣層207、227，也可以使用高介電常數材料如二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等。藉由將高介電常數材料用於閘極絕緣層207、227，可以降低閘極洩漏電流。
可以使用CVD法或濺射法、液滴噴射法等形成閘極電極層208、228。只要使用選自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba中的元素、以所述元素為主要成分的合金材料或化合物材料形成閘極電極層即可。此外，也可以使用以摻雜了磷等的雜質元素的多晶矽膜為代表的半導體膜、AgPdCu合金。此外，可以採用單層結構或多層結構，例如，可以採用氮化鎢膜和鉬膜的兩層結構，或者，也可以採用按順序層疊了50nm厚的鎢膜、500nm厚的鋁和矽的合金(Al-Si)膜、以及30nm厚的氮化鈦膜的三層結構。此外，在採用三層結構的情況下，也可以使用氮化鎢膜代替第一導電膜的鎢膜，也可以使用鋁和鈦的合金(Al-Ti)膜代替第二導電膜的鋁和矽的合金(Al-Si)膜，並且，也可以使用鈦膜代替第三導電膜的氮化鈦膜。
也可以將對可見光具有透過性的透光材料用於閘極電極層208、228。作為透光導電材料，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅等。此外，也可以使用含有氧化鋅(ZnO)的銦鋅氧化物(IZO(Indium Zinc Oxide))、摻雜了鎵(Ga)的ZnO、氧化錫(SnO2 )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。
在需要進行蝕刻來加工以形成閘極電極層208、228的情況下，只要形成掩模並且藉由乾法蝕刻或濕法蝕刻加工即可。藉由使用ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法並適當地調整蝕刻條件(施加到線圈電極上的電力量、施加到基板一側的電極上的電力量、基板一側的電極溫度等)，可以將電極層蝕刻成錐形形狀。另外，作為蝕刻氣體，可以適當地使用以Cl2 、BCl3 、SiCl4 或CCl4 等為代表的氯類氣體；以CF4 、SF6 或NF3 等為代表的氟類氣體或O2 。
絕緣層209a、209b、229a、229b藉由如下步驟形成即可：在形成覆蓋閘極絕緣層、半導體層的絕緣層之後，藉由利用RIE(Reactive Ion Etching；反應性離子蝕刻)法的各向異性蝕刻對該絕緣層進行加工，以自對準的方式形成側壁結構的絕緣層209a、209b、229a、229b。這裏，對絕緣層沒有特別的限制，最好採用藉由使TEOS(Tetra-Ethyl-Ortho-Silicate；四乙氧基矽烷)或矽烷等和氧或氧化亞氮等起反應而形成的氧化矽，該氧化矽具有優越的臺階覆蓋性。絕緣層可以藉由熱CVD、電漿CVD、常壓CVD、偏壓(bias)ECRCVD、濺射等的方法而形成。
在本實施例模式中，雖然說明了單閘極結構，但是也可以採用多閘極結構如雙閘極結構等。在這種情況下，可以採用將閘極電極層設置在半導體層上方、下方的結構，或者，也可以採用只在半導體層的單側(上方或下方)設置多個閘極電極層的結構。
此外，也可以採用在電晶體的源區及汲區設置矽化物的結構。矽化物是在半導體層的源區及汲區上形成導電膜，並且藉由加熱處理、GRTA法、LRTA法等使露出的源區及汲區的半導體層中的矽和導電膜起反應來形成的。也可以藉由雷射照射或利用燈的光照射形成矽化物。作為形成矽化物的導電膜的材料，可以使用鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)等。
在使用PVD法、CVD法、蒸鍍法等形成導電膜之後，將它蝕刻成所希望的形狀，可以形成用作源電極層或汲電極層的佈線層210a、210b、230a、230b。此外，藉由使用印刷法、電鍍法等，可以將佈線層選擇性地形成在預定的地方。並且，也可以使用回流法、金屬鑲嵌法。作為佈線層210a、210b、230a、230b的材料，可以使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等的金屬、Si、Ge等的半導體或其合金、或其氮化物。此外，也可以使用透光材料。
此外，只要是透光導電材料，就可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、含有氧化鋅(ZnO)的銦鋅氧化物(IZO(indium zinc oxide))、氧化鋅(ZnO)、摻雜了鎵(Ga)的ZnO、氧化錫(SnO2 )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。
絕緣膜212、213、絕緣層214可以使用氧化矽、氮化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁、以及其他無機絕緣材料。
覆蓋半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，可以提供實現薄型化及小型化並且具有耐受性之可靠性高的半導體裝置。此外，在製造步驟中也可防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。
根據本發明的一個實施例的半導體裝置作為半導體元件除了場效應電晶體之外，還可以應用使用半導體層的記憶元件等，可以製造並提供在多個用途中滿足所要求的功能的半導體裝置。
實施例模式4
在本實施例模式中，使用圖6A至6E、圖7A至7C及圖8A至8B說明以賦予更高可靠性為目的的半導體裝置及在半導體裝置的製造方法中具有記憶體的半導體裝置的一例。
本實施例模式的半導體裝置在記憶體中具有記憶單元陣列及驅動記憶單元陣列的驅動電路部。
在具有絕緣表面的製造基板的基板300上形成剝離層301，在剝離層301上形成用作基底膜的絕緣膜302。
接下來，在絕緣膜302上形成半導體膜。藉由濺射法、LPCVD法、或電漿CVD法等方法以25nm至200nm(最好為30nm至150nm)的厚度形成半導體膜，即可。
在本實施例模式中，在絕緣膜302上形成非晶半導體膜，並使非晶半導體膜雷射晶化，形成作為結晶半導體膜的半導體膜。
對於這樣所得到的半導體膜，為了控制薄膜電晶體的臨界值電壓，選擇性地摻雜微量的雜質元素(硼或磷)。該雜質元素的摻雜也可以對晶化步驟之前的非晶半導體膜進行。若在非晶半導體膜的狀態下摻雜雜質元素，則藉由後面進行的用於晶化的加熱處理還可以使雜質啟動。此外，還可以改善摻雜時產生的缺陷等。
接下來，使用掩模將半導體膜加工為所希望的形狀。在本實施例模式中，在去除形成在半導體膜上的氧化膜之後，重新形成氧化膜。然後，製造光掩模，並進行使用光刻法的加工處理，來形成半導體層303、304、305及306。也可以在半導體層的端部設置傾斜角(錐形角)。
作為蝕刻加工，電漿蝕刻(乾蝕刻)或濕蝕刻都可以採用，但是當處理大面積基板時，最好採用電漿蝕刻。作為蝕刻氣體，使用諸如CF4 、NF3 等的氟類氣體或Cl2 、BCl3 等的氯類氣體，也可以適當地添加He或Ar等惰性氣體。此外，在應用大氣壓放電的蝕刻加工時，能夠進行局部放電加工，因此不需要在基板的整個表面上形成掩模。
在半導體層305上形成絕緣膜310。絕緣膜310採用氧化矽、或氧化矽和氮化矽的疊層結構形成即可。絕緣膜310可以藉由使用電漿CVD法或減壓CVD法堆積絕緣層而形成，但是最好藉由進行利用電漿處理的固相氧化或固相氮化而形成。這是因為藉由對半導體層(典型地為矽層)進行電漿處理來使它氧化或氮化而形成的絕緣層很緻密且具有高絕緣耐壓性和良好的可靠性的緣故。絕緣膜310用作向電荷累積層311注入電荷的隧道絕緣層，所以最好為如上所述那樣結實的絕緣層。該絕緣膜310最好以1nm至20nm，更最好以3nm至6nm的厚度形成。
作為藉由電漿處理形成的理想的絕緣膜310的一例，在氧氣氣氛中進行電漿處理夾在半導體層上以3nm至6nm的厚度形成氧化矽層，然後在氮氣氣氛中對該氧化矽層的表面進行氮化電漿處理來形成氮電漿處理層。具體而言，首先，在氧氣氣氛中藉由電漿處理在半導體層上以3nm至6nm的厚度形成氧化矽層。之後，藉由在氮氣氣氛中接著進行電漿處理而在氧化矽層的表面或表面附近設置氮濃度高的氮電漿處理層。另外，表面附近是指離氧化矽層的表面大約有0.5nm至1.5nm的深度的部分。例如，藉由在氮氣氣氛中進行電漿處理，得到在使用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或氫前方散射分析(HFS:Hydrogen Forward Scattering)測量的情況下，在離氧化矽層的表面大約有1nm的深度的部分以20原子%至50原子%的比例含有氮的結構。
藉由對作為半導體層的典型例子的矽層的表面進行電漿處理而使其氧化，可以形成在介面上沒有歪斜的緻密氧化層。此外，藉由對該氧化層進行電漿處理而使其氮化，並以氮代替表層部的氧來形成氮化層，可以進一步實現緻密化。由此，可以形成絕緣耐壓高的絕緣層。
總之，藉由採用上述利用電漿處理的固相氧化處理或固相氮化處理，即使使用耐熱溫度是700℃以下的玻璃基板，也可以得到與以950℃至1050℃形成的熱氧化膜同等的絕緣層。換句話說，作為非易失性記憶元件的隧道絕緣層可以形成可靠性高的隧道絕緣層。
在絕緣膜310上形成電荷累積層311。該電荷累積層311可以是單層或多個層的疊層。
電荷累積層311可以是由半導體材料或導電材料的層或顆粒形成的浮閘。作為半導體材料，有矽、矽鍺等。在採用矽時，可以採用非晶矽或多晶矽。再者，也採用摻雜有磷的多晶矽。作為導電材料，採用從鉭(Ta)、鈦(Ti)、鉬(Mo)和鎢(W)中選出的元素；以上述元素作為其主要成分的合金；組合了上述元素的合金膜(典型地為Mo-W合金膜、Mo-Ta合金膜)；或者具有導電性的矽膜即可。在由這些材料構成的導電層下，可以形成有諸如氮化鉭、氮化鎢、氮化鈦或氮化鉬等的氮化物；或者諸如矽化鎢、矽化鈦或矽化鉬等的矽化物。再者，可以採用由上述半導體材料和上述半導體材料、上述導電材料和上述導電材料、或上述半導體材料和上述導電材料構成的疊層結構。例如，也可以採用矽層和鍺層的疊層結構。
此外，作為電荷累積層311，也可以形成具有絕緣性且能夠保持電荷的陷阱的層。作為這種材料的典型例子，可以採用矽化合物或鍺化合物。作為矽化合物，有氮化矽、氧氮化矽、添加了氫的氧氮化矽等。作為鍺化合物，有氮化鍺、添加了氧的氮化鍺、添加了氮的氧化鍺、添加了氧和氫的氮化鍺、添加了氮和氫的氧化鍺等的鍺化合物等。
接下來，形成覆蓋半導體層303、304、306的掩模。以掩模、電荷累積層311為掩模添加賦予n型的雜質元素，形成n型雜質區域362a、n型雜質區域362b。在本實施例模式中，作為雜質元素使用賦予n型的雜質元素的磷(P)。在此，以1×1017 /cm3 至5×1018 /cm3 左右的濃度含有在n型雜質區域362a、n型雜質區域362b中地添加n型雜質元素。去除覆蓋半導體層303、304、306的掩模。
去除半導體層306上的氧化膜，形成覆蓋半導體層305、半導體層306、絕緣膜310、電荷累積層311的閘極絕緣層309。若在記憶單元陣列中形成厚度大的閘極絕緣層309，則可以提高薄膜電晶體及記憶元件對高電壓的耐受性，因此可以提高可靠性。
另外，雖然形成在半導體層305上方的閘極絕緣層309在後面完成的記憶元件中用作控制絕緣層，但是在使用半導體層306形成的薄膜電晶體中用作閘極絕緣層，因此在本說明書中，將它稱為閘極絕緣層309。
去除半導體層303、304上的氧化膜，形成覆蓋半導體層303、半導體層304的閘極絕緣層308(參照圖6A)。藉由使用電漿CVD法或濺射法等形成閘極絕緣層308。將設置在驅動電路部的薄膜電晶體的閘極絕緣層308的厚度設定為大於或等於1nm且小於或等於10nm，更最好為5nm左右即可。藉由將閘極絕緣層308薄膜化，有效於在驅動電路部中使電晶體以低電壓進行高速工作。
閘極絕緣層308可以採用氧化矽、或氧化矽和氮化矽的疊層結構來形成。閘極絕緣層308可以藉由電漿CVD法或減壓CVD法堆積絕緣膜而形成，或者，最好藉由進行利用電漿處理的固相氧化或固相氮化而形成。這是因為藉由對半導體層進行電漿處理來使它氧化或氮化而形成的閘極絕緣層很緻密且具有高絕緣耐壓性和良好的可靠性的緣故。
此外，作為閘極絕緣層308，也可以使用高介電常數材料。藉由使用高介電常數材料作為閘極絕緣層308，可以降低閘極洩漏電流。作為高介電常數材料，可以使用二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等。此外，也可以藉由進行利用電漿處理的固相氧化形成氧化矽層。
此外，膜厚度薄的氧化矽膜也可以藉由如下方法而形成：使用GRTA法、LRTA法等將半導體區域的表面氧化，來形成熱氧化膜。另外，為了在低成膜溫度下形成閘極洩漏電流小的緻密絕緣膜，最好將氬等的稀有氣體元素含在反應氣體中，來將它混入所形成的絕緣膜中。
接下來，在閘極絕緣層308、309上層疊形成用作閘極電極層的20nm至100nm厚的第一導電膜和100nm至400nm厚的第二導電膜。第一導電膜及第二導電膜可採用諸如濺射法、蒸鍍法、CVD法等的方法形成。第一導電膜及第二導電膜可由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)中的元素、或者以上述元素為主成分的合金材料或化合物材料形成。此外，作為第一導電膜及第二導電膜還可使用以摻雜了磷等雜質元素的多晶矽膜為代表的半導體膜或AgPdCu合金。此外，不限於兩層結構，例如，也可以採用按順序層疊了50nm厚的鎢膜作為第一導電膜、500nm厚的鋁和矽的合金(Al-Si)膜作為第二導電膜、30nm厚的氮化鈦膜作為第三導電膜而成的三層結構。此外，在採用三層結構的情況下，還可以使用氮化鎢膜代替第一導電膜的鎢膜，使用鋁和鈦的合金(Al-Ti)膜代替第二導電膜的鋁和矽的合金(Al-Si)膜，使用鈦膜代替第三導電膜的氮化鈦膜。此外，還可以採用單層結構。在本實施例模式中，形成30nm厚的氮化鉭作為第一導電膜，並且形成370nm厚的鎢(W)作為第二導電膜。
對第一導電膜和第二導電膜進行蝕刻加工，形成第一閘極電極層312、313、314、第二閘極電極層316、317、318、第一控制閘極電極層315、以及第二控制閘極電極層319(參照圖6B)。
本實施例模式雖然示出將第一閘極電極層及第二閘極電極層(第一控制閘極電極層、第二控制閘極電極層)形成為具有垂直的側面的例子，但是本發明的一個實施例不局限於此，第一閘極電極層及第二閘極電極層(第一控制閘極電極層、第二控制閘極電極層)雙方都可以具有錐形形狀，或者可以只有閘極電極層(第一控制閘極電極層、第二控制閘極電極層)中的某一方具有錐形形狀，而另一方藉由各向異性蝕刻具有垂直的側面。錐形角度在層疊的閘極電極層之間可以不同或相同。由於藉由形成為錐形形狀，在其上層疊的膜的覆蓋度提高，並且缺陷減少，因此可靠性提高。
藉由在形成閘極電極層(及控制閘極電極層)時的蝕刻步驟，閘極絕緣層308及309稍微被蝕刻，其厚度有可能變薄(所謂的膜減少)。
接下來，形成覆蓋半導體層304、305及306的掩模321、363。以掩模321、363、第一閘極電極層312、以及第二閘極電極層316為掩模添加賦予p型的雜質元素320，來形成p型雜質區域322a、p型雜質區域322b。在本實施例模式中，作為雜質元素使用硼(B)。這裏，進行添加，來使p型雜質區域322a、p型雜質區域322b以大約1×1020 /cm3 至5×1021 /cm3 的濃度含有賦予p型的雜質元素。此外，在半導體層303中形成通道形成區域323(參照圖6C)。
p型雜質區域322a、p型雜質區域322b為高濃度p型雜質區域，它們用作源區、汲區。
接下來，在藉由O2 灰化或抗蝕劑剝離液去除掩模321、363之後，形成覆蓋半導體層303的掩模325。以掩模325、第一閘極電極層313、第二閘極電極層317、第一閘極電極層314、第二閘極電極層318、第一控制閘極電極層315、以及第二控制閘極電極層319為掩模添加賦予n型的雜質元素324，來形成n型雜質區域326a、326b、364a、364b、327a、327b、328a、328b。在本實施例模式中，作為雜質元素使用磷(P)。這裏，進行添加，來使n型雜質區域326a、326b、327a、327b、328a、328b以大約5×1019 /cm3 至5×1020 /cm3 的濃度含有賦予n型的雜質元素。此外，在半導體層304中形成通道形成區域329，在半導體層305中形成通道形成區域330，並且在半導體層306中形成通道形成區域331(參照圖6D)。
n型雜質區域326a、326b、327a、327b、328a、328為高濃度n型雜質區域，它們用作源區及汲區。另一方面，n型雜質區域364a、n型雜質區域364b為低濃度雜質區域，它們用作LDD區域。
藉由O2 灰化或抗蝕劑剝離液去除掩模325，還去除氧化膜。之後，可以以覆蓋閘極電極層側面的方式形成絕緣膜，即所謂的側壁。側壁可以藉由使用電漿CVD法或減壓CVD(LPCVD)法，由具有矽的絕緣膜形成。
為了啟動雜質元素，可以進行加熱處理、強光照射或雷射照射。在啟動的同時，可以恢復對於閘極絕緣層的電漿損壞或對於閘極絕緣層和半導體層的介面的電漿損壞。
接下來，形成覆蓋閘極電極層及閘極絕緣層的層間絕緣層。在本實施例模式中，採用絕緣膜367和絕緣膜368的疊層結構。絕緣膜367及絕緣膜368可以使用採用了濺射法或電漿CVD的氮化矽膜、氮氧化矽膜、氧氮化矽膜或氧化矽膜，也可以使用其他含有矽的絕緣膜的單層或三層以上的疊層結構。
再者，在氮氣氣氛中以300℃至550℃進行1小時至12小時的熱處理，進行使半導體層氫化的步驟。最好在400℃至500℃下進行。這一步驟是藉由作為層間絕緣層的絕緣膜367所含的氫來飽和半導體層中的懸空鍵的步驟。在本實施例模式中，在410℃下進行1小時的加熱處理。
絕緣膜367和絕緣膜368還可以使用選自氮化鋁(AlN)、氧氮化鋁(AlON)、其中氮的含量多於氧的含量的氮氧化鋁(AlNO)、氧化鋁、類金剛石碳(DLC)、含氮碳膜(CN)以及含有無機絕緣材料的其他物質中的材料來形成。此外，也可以使用矽氧烷樹脂。另外，矽氧烷樹脂相當於含有Si-O-Si鍵的樹脂。
接下來，藉由使用由抗蝕劑構成的掩模，在絕緣膜367、絕緣膜368、閘極絕緣層308及309中形成到達半導體層的接觸孔(開口部)。根據所使用的材料的選擇比，可以進行一次或多次的蝕刻。藉由進行蝕刻，去除絕緣膜368、絕緣膜367、閘極絕緣層308及309，來形成到達作為源區或汲區的p型雜質區域322a及322b、n型雜質區域326a、326b、327a、327b、328a及328b的開口部。蝕刻可以採用濕蝕刻及乾蝕刻中的單方或雙方。作為濕蝕刻的蝕刻劑，最好使用諸如含有氟化氫銨和氟化銨的混合溶液之類的氫氟酸類溶液。作為蝕刻用氣體，可適當地使用以Cl2 、BCl3 、SiCl4 或CCl4 等為代表的氯類氣體，以CF4 、SF6 或NF3 等為代表的氟類氣體或O2 。此外，也可以將惰性氣體添加到所使用的蝕刻用氣體。作為所添加的惰性氣體，可以使用選自He、Ne、Ar、Kr、Xe中的一種或多種元素。
覆蓋開口部地形成導電膜，並藉由蝕刻導電膜而形成分別電連接到各個源區或汲區的一部分的源電極層或汲電極層，即佈線層369a、佈線層369b、佈線層370a、佈線層370b、佈線層371a、佈線層371b、佈線層372a及佈線層372b。佈線層可以藉由在使用PVD法、CVD法、蒸鍍法等形成導電膜之後將它蝕刻為所希望的形狀而形成。此外，也可以藉由使用液滴噴射法、印刷法、電鍍法等在預定的部分選擇性地形成導電層。另外，還可以採用回流方法或鑲嵌方法。使用諸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等的金屬、Si、Ge、其合金或其氮化物來形成源電極層或汲電極層。也可以採用它們的疊層結構。在本實施例模式中，形成60nm厚的鈦(Ti)膜、40nm厚的氮化鈦膜、700nm厚的鋁膜、200nm厚的鈦(Ti)膜以形成疊層結構，並將其加工成所希望的形狀。
藉由上述步驟，可以製造具有如下薄膜電晶體的半導體積體電路350(參照圖6E)：作為具有p型雜質區域的p通道型薄膜電晶體的薄膜電晶體373及作為具有n型雜質區域的n通道型薄膜電晶體的薄膜電晶體374作為驅動電路部，以及具有n型雜質區域的記憶元件375及作為具有n型雜質區域的n通道型薄膜電晶體的薄膜電晶體376作為記憶單元陣列。
在本實施例模式中，在半導體積體電路350上形成絕緣層390(參照圖7A)。接著，在絕緣層390上形成用作天線的導電層380，並且在導電層380上作為保護層形成無機絕緣層381(參照圖7B)。
作為第一絕緣體382，使用在纖維體383中浸滲有機樹脂384而成的結構體。加熱並壓合結構體，接合半導體積體電路350、第一絕緣體382、第四絕緣體391，使用剝離層301從基板300剝離半導體積體電路350。由此，半導體積體電路350設置在第一絕緣體382一側(參照圖7C)。
與第一絕緣體382相同，第二絕緣體385也使用在纖維體386中浸滲有機樹脂387而成的結構體。加熱並壓合結構體，接合第三絕緣體388和第二絕緣體385。在第三絕緣體388的與第二絕緣體385相反的面上設置接合層389。
在半導體積體電路350露出的剝離面接合接合層389，在第四絕緣體391及第一絕緣體382和第三絕緣體388及第二絕緣體385之間夾住半導體積體電路350(參照圖8A)。
雖然未圖示，但是第一絕緣體382及第二絕緣體385夾有多個半導體積體電路，以每個半導體積體電路350進行分割，而製造半導體積體電路晶片。作為分割方法，只要可以物理分割就沒有特別限定，在本實施例模式中藉由照射雷射來分割。藉由分割，用作天線的導電層380及半導體積體電路350被第一絕緣體382及第二絕緣體385密封。由此，第一絕緣體382及第二絕緣體385與分割面(藉由分割而產生的側面)一致。
接下來，覆蓋(圍繞)第一絕緣體382及第二絕緣體385地形成導電遮罩體395a、395b。首先，在第一絕緣體382的表面及分割面上形成導電遮罩體395a，並且在第二絕緣體385的表面及分割面上形成導電遮罩體395b(參照圖8B)。在本實施例模式中，作為導電遮罩體395a、395b藉由濺射法形成厚度為10nm(最好為大於或等於5nm且小於或等於100nm)的鈦膜。
藉由這樣形成，得到如下結構：用作天線的導電層380及半導體積體電路350被第一絕緣體382和第二絕緣體385密封，並且因有設置在相當於半導體裝置的表面及背面的第一絕緣體382和第二絕緣體385的外側及分割面上的導電遮罩體395a、395b而被保護免受靜電放電影響。
在本實施例模式中製造的半導體裝置藉由使用具有撓性的絕緣體，可以成為具有撓性的半導體裝置。
導電遮罩體395a、395b使作為半導體裝置所包括的天線的導電層380要收發的電磁波透過，並且遮斷來自外部的靜電施加到半導體裝置內部的半導體積體電路350中。由於導電遮罩體395a、395b使因靜電放電而施加的靜電擴散並釋放，或者防止電荷的局部存在(局部化)(不使產生局部電位差)，因此可以防止半導體積體電路350的靜電損壞。
此外，由於以夾住半導體積體電路的方式設置絕緣體，所以在製造步驟中也可以防止半導體積體電路的靜電放電造成的損壞和特性不良等負面影響。由此，可以高產量地製造半導體裝置。
覆蓋半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，可以提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。此外，也在製造步驟中可防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。
實施例模式5
在本實施例模式中，說明以給予更高可靠性為目的的半導體裝置的實例。詳細地說，作為半導體裝置的一例說明微處理器及能夠以非接觸的方式進行資料收發的具有運算功能的半導體裝置的一例。
作為半導體裝置的一例，圖12表示微處理器500的實例。該微處理器500是藉由使用根據上述實施例模式的半導體裝置來製造的。該微處理器500包括運算電路501(運算邏輯單元；Arithmetic logic unit，也稱為ALU)、運算電路控制器502(ALU Controller)、指令解碼器503(Instruction Decoder)、中斷控制器504(Interrupt Controller)、時序控制器505(Timing Controller)、暫存器506(Register)、暫存器控制器507(Register Controller)、匯流排界面508(Bus I/F)、唯讀記憶體509、以及記憶體介面510(ROM I/F)。
透過匯流排界面508輸入到微處理器500的指令輸入到指令解碼器503並被解碼之後輸入到運算電路控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505。運算電路控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505根據被解碼的指令進行各種控制。具體地說，運算電路控制器502產生用來控制運算電路501的工作的信號。此外，中斷控制器504在執行微處理器500的程式時，對來自外部輸入輸出裝置或週邊電路的中斷要求根據其優先度或掩模狀態進行判斷而處理。暫存器控制器507產生暫存器506的位址，並且根據微處理器500的狀態進行暫存器506的讀出或寫入。時序控制器505產生控制運算電路501、運算電路控制器502、指令解碼器503、中斷控制器504及暫存器控制器507的工作時序的信號。例如，時序控制器505包括根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部，並且將時鐘信號CLK2提供給上述各種電路。注意，圖12所示的微處理器500只是將其結構簡化來顯示的一個實例，實際上可以根據其用途具有多種多樣的結構。
接下來，參照圖13說明可以以非接觸的方式進行資料收發的具有運算功能的半導體裝置的一例。圖13表示以無線通信與外部裝置進行信號的收發而工作的電腦(以下稱為RFCPU)的一例。RFCPU511包括類比電路部512和數位電路部513。類比電路部512包括具有諧振電容的諧振電路514、整流電路515、恒壓電路516、重設電路517、振盪電路518、解調電路519、以及調變電路520。數位電路部513包括RF介面521、控制暫存器522、時鐘控制器523、介面524、中央處理單元525、隨機存取記憶體526、以及唯讀記憶體527。
下面說明具有這種結構的RFCPU511的工作概要。天線528所接收的信號透過諧振電路514產生感應電動勢。感應電動勢經過整流電路515而充到電容部529。該電容部529最好由陶瓷電容器和雙電層電容器等的電容器構成。電容部529無須與RFCPU511一體形成，作為另外的部件安裝在構成RFCPU511的具有絕緣表面的基板上即可。
重設電路517產生對數位電路部513進行重設和初始化的信號。例如，作為重設信號產生相對於電源電壓的上升而延遲升高的信號。振盪電路518根據由恒壓電路516產生的控制信號改變時鐘信號的頻率和占空比。由低通濾波器形成的解調電路519例如將振幅調變(ASK)方式的接收信號的振幅的變動二值化。調變電路520藉由使振幅調變(ASK)方式的發送信號的振幅變動來發送發送資料。調變電路520藉由改變諧振電路514的諧振點來改變通信信號的振幅。時鐘控制器523根據電源電壓或中央處理單元525中的耗電流，產生用來改變時鐘信號的頻率和占空比的控制信號。電源管理電路530監視電源電壓。
從天線528輸入到RFCPU511的信號被解調電路519解調後，在RF介面521中分解為控制指令、資料等。控制指令記憶在控制暫存器522中。控制指令包括記憶在唯讀記憶體527中的資料的讀出指令、向隨機存取記憶體526的資料的寫入指令、向中央處理單元525的運算指令等。中央處理單元525透過介面524對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522進行存取。介面524具有如下功能：根據中央處理單元525所要求的位址，產生對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522中的任一個的存取信號。
作為中央處理單元525的運算方式，可以採用將OS(作業系統)記憶在唯讀記憶體527中且在啟動的同時讀出並執行程式的方式。此外，也可以採用由專用電路構成運算電路且以硬體方式進行運算處理的方式。作為使用硬體和軟體的雙方的方式，可以採用如下方式：利用專用運算電路進行一部分的處理，並且中央處理單元525使用程式來進行其他部分的運算。
在本實施例模式的微處理器中，覆蓋半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，可以提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。此外，也在製造步驟中可防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。
實施例模式6
在本實施例模式中，對於上述實施例模式所示的半導體裝置的使用方式的一例進行說明。具體地說，下面使用附圖對於可以非接觸的方式進行資料登錄/輸出的半導體裝置的應用例進行說明。可以非接觸的方式進行資料登錄/輸出的半導體裝置根據利用方式也被稱為RFID標籤、ID標籤、IC標籤、RF標籤、無線標籤、電子標籤或無線晶片。
參照圖17A說明本實施例模式所示的半導體裝置的俯視結構的一例。圖17A和17C所示的半導體裝置包括設置有天線(也表示為片上天線)的半導體積體電路晶片400和設置有天線405(也表示為增益天線)的支撐基板406。半導體積體電路晶片400設置在形成在支撐基板406及天線405上的絕緣層410上。
在設置在半導體積體電路晶片400內的半導體積體電路中設置構成記憶部或邏輯部的多個電晶體等的元件。根據本實施例模式的半導體裝置作為半導體元件除了應用場效應電晶體，也可以應用利用半導體層的記憶元件等，因此可以製造並提供在多個用途中滿足所要求的功能的半導體裝置。
圖20A示出圖17A所示的半導體積體電路晶片400所包括的天線和半導體積體電路的放大圖。雖然在圖20A中天線101是具有一個線圈的矩形環路天線，但本發明不限於這種結構。環路天線的形狀不限於矩形，還可以是具有曲線的形狀，例如圓形。線圈的數目不限於一個而是可以是多個。注意，當天線101具有一個線圈時，可以減小半導體積體電路100與天線101之間產生的寄生電容。
此外，在圖17A和20A中，天線101佈置為圍繞半導體積體電路100的週邊。天線101佈置在沒有設置半導體積體電路100的區域中，與虛線所示的供電點408相應的部分除外。然而，本發明不限於這種結構，並且如圖20B所示，天線101可以佈置為至少部分地與半導體積體電路100重疊，與虛線所示的供電點408相應的部分除外。注意，當如圖17A和20A所示，藉由將天線101佈置在沒有設置半導體積體電路100的區域中，可以減小半導體積體電路100與天線101之間產生的寄生電容。
在圖17A中，天線405主要在虛線407圍繞的環狀部分中，可以藉由電磁感應向/從天線101發送和接收信號或供電。此外，天線405主要在除虛線407圍繞的部分之外的區域中，可以透過電波向/從詢問器發送和接收信號或供電。在詢問器與半導體裝置之間，用作載體(載波)的頻率最好為大於或等於30MHz且小於或等於5GHz，例如可以使用950MHz、2.45GH等z的頻帶。
此外，天線405為在被虛線407圍繞的區域中具有一個線圈的矩形環狀，但是本發明不限於這種結構。天線405的環狀部分不限於矩形，還可以是具有曲線的形狀，例如圓形。線圈的數目不限於一個，還可以是多個。
根據本發明的半導體裝置也可以應用電磁感應方式、電磁耦合方式、微波方式。在採用微波方式的情況下，可以根據所使用的電磁波的波長而適當地設定天線101、天線405的形狀。
例如，在利用微波方式(例如，UHF頻帶(860MHz頻帶到960MHz頻帶)、2.45GHz頻帶等)作為半導體裝置的信號傳輸方式的情況下，根據用於信號傳輸的電磁波的波長來適當地設定天線的長度或形狀等即可。例如，可以將天線形成為線形(例如，偶極天線)、平坦的形狀(例如，貼片天線或蝴蝶狀)等。此外，天線的形狀不限於直線形，也可以鑒於電磁波的波長，將其設置為曲線形、蛇形或組合它們的形狀。
圖10示出以線圈狀設置天線101、天線405，並應用電磁感應方式或電磁耦合方式的實例。
在圖10中，在作為增益天線設置線圈狀的天線405的支撐基板406上設置設置有線圈狀的天線101的半導體積體電路晶片400。另外，作為增益天線的天線405夾住支撐基板406，以形成電容411。
接下來，將說明半導體積體電路晶片400和增益天線的結構及其佈置。圖17B相當於圖17A所示的半導體積體電路晶片400和形成在支撐基板406上的天線405層疊的半導體裝置的立體圖。圖17C相當於圖17B的虛線X-Y的截面圖。
圖17C所示的半導體積體電路晶片400可以使用實施例模式1至實施例模式5所示的半導體裝置，在此，將被分割成一個一個的晶片狀的半導體積體電路稱為半導體積體電路晶片。另外，圖17C所示的半導體積體電路晶片為使用實施例模式1的實例，但是，本實施例模式也可以應用其他實施例模式而不局限於該結構。
圖17C所示的半導體積體電路100被第一絕緣體112、第二絕緣體102夾住，並且其側面也被密封。在本實施例模式中，在夾住多個半導體積體電路並接合第一絕緣體和第二絕緣體之後，以各個半導體積體電路進行分割，製造半導體積體電路晶片400。作為分割方法，只要可以物理分割，就不特別限制。在本實施例模式中，藉由照射雷射而分割。
根據本發明的一個實施例的半導體裝置具有天線、夾住與該天線電連接的半導體積體電路的一對絕緣體的外側(半導體積體電路側、與其相反一側及側面)的導電遮罩體140。導電遮罩體140使包括在半導體裝置中的天線要收發的電磁波透過，並且遮斷來自外部的靜電施加到半導體裝置內部的半導體積體電路中。
在圖17C中，半導體積體電路100佈置為比天線101更接近於天線405的位置，但是本發明的一個實施例不局限於該結構。也可以在比半導體積體電路100更接近於天線405的位置佈置有天線101。此外，半導體積體電路100和天線101可以直接固定在第一絕緣體112、第二絕緣體102上，也可以由用作接合劑的接合層固定。
接下來，說明根據本實施例模式的半導體裝置的工作。圖19為示出根據本實施例模式的半導體裝置的結構的方塊圖的一例。圖19中所示的半導體裝置420包括用作增益天線的天線422、半導體積體電路423、用作晶片上天線的天線424。電磁波從詢問器421發出時，天線422接收該電磁波，因此，天線422中產生交流電流，而天線422周圍產生磁場。然後，天線422所具有的環狀部分和具有環形形狀的天線424相互電磁耦合，使得天線424中產生感應電動勢。半導體積體電路423藉由使用該感應電動勢接收來自詢問器421的信號或功率。相反，當電流依照半導體積體電路423中產生的信號流過天線424使得天線422中產生感應電動勢時，信號可以在從詢問器421發出的電波的反射波上被發送到詢問器421。
另外，天線422可以分為主要電磁耦合到天線424的環狀部分和主要接收來自詢問器421的電波的部分。只要主要接收來自詢問器421的電波的部分中的天線422具有可以接收電波的形狀即可。例如，可以具有偶極天線、折疊偶極天線、槽縫天線、彎折線天線、微帶天線等的形狀。
此外，雖然圖17A至17C說明只包括一個天線的半導體積體電路的結構，但是本發明的一個實施例不限於這種結構。半導體積體電路也可以包括兩個天線，其中一個天線用於接收功率，另一個天線用於接收信號。若有兩個天線時，則可以獨立使用用於供電的電波的頻率和用於發送信號的電波的頻率。
在根據本實施例模式的半導體裝置中，使用晶片上天線，並且可以在增益天線與晶片上天線之間以非接觸的方式進行信號或功率的發送和接收。因此，與外部天線連接到半導體積體電路的情形不同，半導體積體電路與天線之間的連接不容易被外力切斷，並且可以抑制該連接的初始缺陷的產生。此外，由於在本實施例模式中使用增益天線，所以與只使用晶片上天線的情形不同，可以獲得外部天線所具有的下列優點：晶片上天線的尺寸或形狀較少受到半導體積體電路的面積的限制，天線能接收的電波的頻帶不受到限制，而且可以延長通信距離。
在應用本發明的一個實施例的半導體裝置中，覆蓋半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，可以提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。此外，在製造步驟中也可防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。由此，在採用本實施例模式所示那樣的可以非接觸方式進行資料登錄和輸出的小型半導體裝置時有用。由於本實施例模式的半導體裝置相對於外力的可靠性高，所以可以擴大可使用半導體裝置的環境條件，並且可以擴大半導體裝置的用途範圍。
實施例模式7
在本實施例模式中，以下將參照附圖說明藉由使用上述本發明的一個實施例來形成的可以非接觸的方式進行資料登錄/輸出的半導體裝置的應用例。可以非接觸的方式進行資料登錄/輸出的半導體裝置根據利用方式還被稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。
半導體裝置800具有以非接觸的方式進行資料通訊的功能，包括高頻電路810、電源電路820、重設電路830、時鐘產生電路840、資料解調電路850、資料調變電路860、控制其他電路的控制電路870、記憶電路880、以及天線890(參照圖11A)。高頻電路810是接收來自天線890的信號並且將從資料調變電路860接收的信號從天線890輸出的電路。電源電路820是根據接收信號產生電源電位的電路。重設電路830是產生重設信號的電路。時鐘產生電路840是基於從天線890被輸入的接收信號產生各種時鐘信號的電路。資料解調電路850是解調接收信號且將該信號輸出到控制電路870的電路。資料調變電路860是調變從控制電路870接收的信號的電路。此外，作為控制電路870，例如設置有取碼電路910、判碼電路920、CRC判定電路930、以及輸出單元電路940。另外，取碼電路910是分別抽出傳送到控制電路870的指令所包括的多個代碼的電路。判碼電路920是比較被抽出的代碼與相當於參考值的代碼而判定指令內容的電路。CRC判定電路930是基於被判定的代碼檢測出是否存在發送錯誤等的電路。
接下來，對上述半導體裝置的工作的一例進行說明。首先，天線890接收無線信號。無線信號經由高頻電路810而傳送到電源電路820，並且產生高電源電位(以下，表示為VDD)。VDD提供給半導體裝置800所具有的各個電路。此外，經由高頻電路810傳送到資料解調電路850的信號被解調(以下，解調信號)。而且，經由高頻電路810並且經過重設電路830及時鐘產生電路840的信號以及解調信號傳送到控制電路870。傳送到控制電路870的信號藉由取碼電路910、判碼電路920、以及CRC判定電路930等被分析。然後，根據被分析的信號輸出記憶在記憶電路880內的半導體裝置的資訊。被輸出的半導體裝置的資訊經過輸出單元電路940而被編碼。再者，被編碼的半導體裝置800的資訊，經過資料調變電路860，由天線890作為無線信號發送。另外，在構成半導體裝置800的多個電路中低電源電位(以下，VSS)是共同的，可以將VSS作為GND來使用。
如此，藉由將信號從通信裝置傳送到半導體裝置800並且使用通信裝置接收從該半導體裝置800傳送來的信號，可以讀出半導體裝置的資料。
此外，半導體裝置800既可以是不安裝電源(電池)而由電磁波將電源電壓供應給各個電路的樣式，又可以是安裝電源(電池)並且由電磁波和電源(電池)將電源電壓供應給各個電路的樣式。
接下來，將說明可以非接觸的方式進行資料登錄/輸出的半導體裝置的使用方式的一例。包括顯示部3210的可擕式終端的側面設置有通信裝置3200，並且產品3220的側面設置有半導體裝置3230(圖11B)。當將通信裝置3200接近於產品3220所包括的半導體裝置3230時，有關產品的資訊諸如產品的原材料、原產地、各個生產過程的檢查結果、流通過程的歷史、以及產品說明等被顯示在顯示部3210上。此外，當使用傳送帶搬運產品3260時，可以利用通信裝置3240和設置在產品3260上的半導體裝置3250，對該產品3260進行檢查(圖11C)。如此，藉由將半導體裝置利用於系統，可以容易獲得資訊並且實現高功能化和高附加價值化。
如上所述，根據本發明的一個實施例的可靠性高的半導體裝置的應用範圍極為廣泛，可以使用於廣泛領域的電子設備。
實施例模式8
藉由使用上述實施例模式，可以形成用作包括處理器電路的晶片的半導體裝置(也被稱為RFID標籤、ID標籤、IC標籤、RF標籤、無線標籤、電子標籤、或無線晶片)。這種半導體裝置的用途廣泛，可以應用於藉由以非接觸的方式確認物件物的歷史等的資訊而有助於生產及管理等的任何產品。例如，可以將這種半導體裝置設置於紙幣、硬幣、有價證券、證書、無記名債券、包裝容器、書籍、記錄介質、身邊帶的東西、交通工具、食品、衣物、保健用品、生活用品、藥品、以及電子設備等而使用。對這些實例參照圖9A至9G進行說明。
紙幣和硬幣是在市場中流通的貨幣，並包括在特定領域中作為真實金錢流通的票據(代金券)、紀念硬幣等。有價證券是指支票、證券、期票等，且可以設置有包括處理器電路的晶片190(參照圖9A)。證書是指駕駛執照、居民卡等，且可以設置有包括處理器電路的晶片191(參照圖9B)。身邊帶的東西是指包、眼鏡等，且可以設置有包括處理器電路的晶片197(參照圖9C)。無記名債券是指郵票、米票、各種禮品票等。包裝容器是指用於包裝盒飯等的紙、塑膠瓶等，且可以設置有包括處理器電路的晶片193(參照圖9D)。書籍是指書、本等，且可以設置有包括處理器電路的晶片194(參照圖9E)。記錄介質是指DVD軟體、錄影帶等，且可以設置有包括處理器電路的晶片195(參照圖9F)。交通工具是指自行車等的車輛、船舶等，且可以設置有包括處理器電路的晶片196(參照圖9G)。食品是指食料品、飲料等。衣物是指衣服、鞋等。保健用品是指醫療設備、保健設備等。生活用品是指傢俱、照明裝置等。藥品是指醫藥、農藥等。電子設備是指液晶顯示裝置、EL顯示裝置、電視機(電視接收機或薄型電視接收機)、移動電話等。
作為這種半導體裝置的設置方式，貼在物品的表面上或者嵌入在物品中。例如，如果是書，就嵌入在紙中，而如果是由有機樹脂構成的包裝，就嵌入在該有機樹脂中即可。
如此，藉由將半導體裝置設置到包裝容器、記錄介質、身邊帶的東西、食品、衣物、生活用品、電子設備等，可以實現檢查系統或租賃店的系統等的效率化。此外，藉由將半導體裝置設置到交通工具，可以防止對其的偽造或偷竊。此外，藉由將半導體裝置嵌入到動物等生物中，可以容易識別各個生物。例如，藉由將具有感測器的半導體裝置嵌入或安裝到家畜等生物中，不僅可以識別生年、性別或種類等，而且可以容易地管理體溫等健康狀態。
另外，本實施例模式可以與上述實施例模式1至7適當地組合而實施。
實施例模式9
在本實施例模式中，使用圖18A至18D說明根據本發明的一個實施例的半導體裝置的安裝實例。
如實施例模式8所示那樣，根據本發明的一個實施例的半導體裝置可以安裝在各種各樣的物品上。在本實施例模式中示出將根據本發明的一個實施例的半導體裝置安裝在撓性基板上而製造撓性半導體裝置的實例。
圖18A至18C為將半導體積體電路晶片埋入撓性基板中的實例。半導體積體電路晶片可以使用實施例模式1至實施例模式6所示的半導體裝置，在此，將被分割成一個一個的晶片狀的半導體裝置稱為半導體積體電路晶片。圖18D示出半導體積體電路晶片600的詳細結構。圖18D的半導體積體電路晶片雖然採用實施例模式1的結構，但是本實施例模式可以應用其他實施例模式，而不局限於該結構。
在圖18D中，天線101及半導體積體電路100被第一絕緣體112、第二絕緣體102夾住，並且其側面也被密封。在本實施例模式中，第一絕緣體112和第二絕緣體102夾住半導體積體電路，以各個天線101及半導體積體電路100分割，製造半導體積體電路晶片。作為分割方法，只要可以物理分割，就不特別限制。在本實施例模式中，藉由照射雷射而分割。藉由分割，天線101及半導體積體電路100由第一絕緣體112和第二絕緣體102密封。第一絕緣體112及第二絕緣體102和分割面(藉由分割而產生的側面)一致，第一絕緣體112及第二絕緣體102露出在分割面上。
覆蓋(圍繞)第一絕緣體112及第二絕緣體102地形成導電遮罩體140。導電遮罩體140形成在第一絕緣體、第二絕緣體102的表面及分割面。由此，天線101及半導體積體電路100具有如下結構，即由第一絕緣體112和第二絕緣體102密封，並且由設置在相當於半導體裝置的表面及背面的第一絕緣體112和第二絕緣體102的外側的導電遮罩體140保護免受靜電放電影響的結構。
覆蓋半導體積體電路的導電遮罩體，可防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)。此外，藉由使用夾住半導體積體電路的一對絕緣體，可以提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。此外，也在製造步驟中可防止起因於外部壓力或靜電放電的形狀不良或特性不良，而可以高產量地製造半導體裝置。
圖18A為被撓性基板601和撓性基板602夾住的半導體積體電路晶片600，該半導體積體電路晶片600佈置在設置在撓性基板601的凹部。
佈置有半導體積體電路晶片600的凹部可以設置在一方撓性基板，也可以設置在雙方撓性基板。圖18B為在設置在撓性基板601及撓性基板602雙方的凹部佈置半導體積體電路晶片600的實例。
再者，也可以採用三層結構形成撓性基板，並且在中央的撓性基板中設置用來佈置半導體積體電路晶片600的開口。圖18C為在撓性基板603中設置開口，在該開口中佈置半導體積體電路晶片600，使用撓性基板601和撓性基板602夾住撓性基板603及半導體積體電路晶片600的實例。
在圖18A至18C中，還可以在撓性基板601、撓性基板602的外側層疊撓性基板。
作為撓性基板601、602、603，可以使用將纖維(單股線)把(以下稱為線束)用於經線及緯線編織而成的織物、或將多種纖維的線束任意或在一個方向上堆積而成的無紡織物、紙等。此外，具體而言，由PET(聚對苯二甲酸乙二酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚碸)、聚丙烯、聚丙烯硫醚、聚碳酸酯、聚醚醯亞胺、聚苯硫醚、聚苯醚、聚碸、聚鄰苯二甲醯胺等構成的基板；由聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯、聚酯、聚醯胺等構成的基板；薄膜；由纖維材料構成的紙等。可以使用與接合合成樹脂薄膜(丙烯酸類合成樹脂、環氧類合成樹脂等)層疊的薄膜等。在基板或薄膜與被處理物接合時，也可以使用接合層。可以根據基板或薄膜的種類選擇條件，而藉由加熱處理或加壓進行接合。接合層相當於含有諸如熱固化樹脂、紫外線固化樹脂、環氧樹脂類接合劑、樹脂添加劑等的接合劑的層。
如本實施例模式，若在要安裝的撓性基板內設置凹部或開口並埋入半導體積體電路晶片600，則不形成藉由設置半導體積體電路晶片600而產生的凸部，因此，撓性基板表面平坦，而可以使厚度均勻。由此，即使使用滾筒等進行加壓處理以進行接合而將半導體積體電路晶片安裝在撓性基板上，也可以防止局部壓力施加(壓力集聚)到半導體積體電路晶片。由此，可以減輕在安裝步驟中產生的半導體積體電路晶片的損壞，而提高半導體裝置的產量。此外，安裝之後也可以做出耐受外部壓力並可靠性高的半導體裝置。
此外，由於可以將表面形成為平坦且平滑，所以對保管、層疊在機械上的性質、搬運性具有優越性。而且，由於從外部不能識別半導體積體電路晶片(在表面上不產生反映半導體積體電路晶片的形狀的凸部)，所以可以做出安全性高的半導體裝置。
實施例1
在本實施例中示出製造根據本發明的一個實施例的半導體裝置並對其可靠性進行評估的結果。
形成將半導體積體電路及天線夾在第一絕緣體和第二絕緣體之間的疊層結構，並且使用導電遮罩體覆蓋(圍繞)該疊層結構來製造試樣。在試樣中，作為第一絕緣體及第二絕緣體使用在纖維體(玻璃纖維)中浸滲有機樹脂(溴化環氧樹脂)而成的結構體的預浸料(厚度為20μm)。至於導電遮罩體，以使用10nm厚的鈦膜形成的試樣作為樣品A，以使用10nm厚的氧化矽和銦錫氧化物的化合物(以下表示為ITSO)的試樣作為樣品B，以使用100nm厚的ITSO形成的試樣作為樣品C，以不設置導電遮罩體的試樣作為樣品D。對這些試樣的每一個作為可靠性評估進行ESD(Electro Static Discharge：靜電放電)測量。
作為ESD測量，將試樣放在玻璃基板(厚度為0.5mm)、鋁板、導電薄膜的疊層上，使用ESD試驗機(簡單應答評估Takaya股份公司製作)從試樣的形成有導電遮罩體一側向積體電路中央部施加電壓，在施加ESD之後進行除電(1分鐘)，進行工作確認。另外，對於半導體積體電路以天線一側為表面，而對於半導體積體電路以與天線相反側的面為背面，進行工作確認。
在樣品A、樣品B、樣品C及樣品D的試樣中，至於樣品A對五個進行ESD測量，至於樣品B、樣品C、樣品D分別對於四個進行ESD測量。圖表1表示直到非工作狀態的ESD外加電壓[kV]的平均值、最大值、最小值。
直到非工作狀態的ESD外加電壓[kV]的值如下：在樣品D的背面一側的平均值為2.7kV，最大值為7.0kV，最小值為2.0kV；在樣品A的背面一側的平均值為15.0kV，最大值為15.0kV，最小值為15.0kV；在樣品B的背面一側的平均值為12.0kV，最大值為13.0kV，最小值為11.0kV；在樣品C的背面一側的平均值為15.0kV，最大值為15.0kV，最小值為15.0kV。可以知道，與樣品D相比，具有包括導電遮罩體的結構的樣品A、樣品B及樣品C在更高電壓值下也可以工作。從上述結果可確認，藉由使用導電遮罩體覆蓋半導體積體電路，對於靜電放電的耐受性提高，而不容易產生靜電損壞。
從上述結果可確認，藉由採用本發明的一個實施例，覆蓋半導體積體電路的導電遮罩體，可以防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)，而可以提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。
實施例2
接下來，將說明對根據本發明的一個實施例的半導體裝置進行彎曲試驗的結果。
首先，以具有與樣品A相同的結構的試樣為樣品E，以具有與樣品B相同的結構的試樣為樣品F，以具有與樣品D相同的結構的試樣為樣品G，並且分別準備五個試樣。接著，在聚萘二甲酸乙二醇酯的膠帶上分別排列五個試樣，並且在卷有紙的金屬活塞杆上使在其單側上具有670g的秤錘的聚萘二甲酸乙二醇酯的膠帶往返。
圖表2至圖表4表示對於樣品E、樣品F及樣品G的每五個試樣以每往返三十次進行應答評估，並且到往返三百次進行樣品G、樣品E、樣品F的每個應答評估的結果。
可知，樣品G的五個試樣中的兩個試樣在往返三十次後不應答。剩下的三個試樣到往返三十次應答，但是在往返六十次後不應答。至於樣品E及樣品F而言，每五個試樣到往返三百次均應答。
從上述結果可知，藉由採用本發明的一個實施例，覆蓋半導體積體電路的導電遮罩體，可以防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)，並且可以提高對於彎曲壓力的可靠性。可以確認，能提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。
實施例3
在本實施例中表示製造根據本發明的一個實施例的半導體裝置並對其可靠性進行評估的結果。
作為試樣製造導電遮罩體、第四絕緣體、第一絕緣體、天線、半導體積體電路、第三絕緣體、第二絕緣體、導電遮罩體的疊層結構(樣品H、樣品I、樣品J)。在試樣中，作為第一絕緣體及第二絕緣體使用在纖維體(玻璃纖維)中浸滲有機樹脂(溴化環氧樹脂)而成的結構體的預浸料(厚度為20μm)，作為第三絕緣體及第四絕緣體使用芳族聚醯胺薄膜(厚度為12μm)。另外，在天線上作為保護層形成氮化矽膜，並且在第三絕緣體和半導體積體電路之間作為接合層形成環氧樹脂(厚度為10μm)。
作為導電遮罩體，以使用鈦膜形成的試樣為樣品H，以使用ITSO膜形成的試樣為樣品I，以使用鎳膜形成的試樣為樣品J。並且，在各個試樣結構中，在使用鈦膜及ITSO膜形成導電遮罩體的情況下，將厚度設定為5nm、10nm、50nm、100nm。此外，在使用鎳膜形成導電遮罩體的情況下，將厚度設定為10nm、50nm、100nm。另外，導電遮罩體的厚度為0nm是指不形成導電遮罩體的試樣，即樣品。
對樣品H、樣品I、樣品J進行ESD測量(各個厚度、試樣為五個)、彎曲試驗(各個厚度、試樣為五個)、薄層電阻的測量(各個厚度、試樣為五個)。
採用與實施例1相同的方法進行ESD測量。此外，以與實施例2相同的方法進行彎曲試驗。在玻璃上分別形成鈦膜、ITSO膜、鎳膜而進行薄層電阻的測量。在使用鈦膜及ITSO膜形成導電遮罩體的情況下，將厚度設為5nm、10nm、50nm、100nm，而在使用鎳膜形成導電遮罩體的情況下，將厚度設為10nm、50nm、100nm。使用電阻率測量儀(NPS,INC.製造)藉由直流4探針法進行對各個試樣的測量。
接下來，圖21示出樣品H、樣品I的通信距離的結果，圖22示出樣品H、樣品I、樣品J的諧振頻率的結果。圖21及圖22示出對各個厚度測量十個試樣的結果的平均值。從圖21的結果可知，樣品H、樣品I的通信距離幾乎不受材料或厚度的影響。此外，從圖22的結果也可知，樣品H、樣品I、樣品J的諧振頻率幾乎不受材料或厚度的影響。就是說，電磁波透過導電遮罩體，而可以與外部進行良好的通信。
接下來，圖23示出樣品H、樣品I、樣品J的電阻率的測量結果。樣品H、樣品I、樣品J的厚度越厚，其薄層電阻越低。從上述結果可知，在樣品H、樣品I、樣品J中，藉由使厚度增大，在薄層電阻降低而產生靜電放電時可以有效的擴散靜電。此外，還可知，導電遮罩體的厚度和薄層電阻之間有相關關係，可以基於厚度控制薄層電阻。
接下來，圖表5、圖表6以及圖表7分別示出樣品H、樣品I、樣品J的ESD測量的結果。對各個樣品、各個厚度進行五個試樣的測量。在圖表5至圖表7中，測量結果的分母表示試驗試樣數，而分子表示工作試樣數。
在不設置導電遮罩體的樣品中，在施加5kV的電壓時，五個試樣中的只有一個工作，在施加10kV的電壓時，一個也不工作。在樣品H中，在將厚度設定為5nm並且從背面一側施加15kV的電壓時，五個試樣中的三個工作，而在將厚度設定為5nm以外的厚度並且從表面和背面都施加15kV的電壓時，五個均工作。此外，在樣品I中，在將厚度設定為50nm、100nm並且施加15kV的電壓時，五個均工作，而在將厚度設定為5nm、10nm並且施加15kV的電壓時，五個試樣中的四個工作。在樣品J中，無關厚度和電壓，五個均工作。從上述結果可知，藉由使導電遮罩體的厚度增大，可以防止靜電放電造成的靜電損壞。
接下來，圖表8表示樣品H、樣品I、樣品J的彎曲試驗的結果。在圖表8中，判定表示進行三百次彎曲試驗後是否可以確認正常工作，並且判定結果的分母表示試驗試樣數，而分子表示工作試樣數。對於各個厚度分別測量五個試樣。
從圖表8的結果可知，至於不形成有導電遮罩體的樣品而言，在往返三百次以後五個均不應答，與此相反，至於樣品H、樣品I、樣品J而言，各個厚度的五個試樣在往返三百次以後均應答。從上述結果可知，藉由使用導電遮罩體覆蓋積體電路，可以防止靜電放電造成的靜電損壞。
從上述結果可知，藉由採用本發明的一個實施例，覆蓋半導體積體電路的導電遮罩體，可以防止靜電放電造成的半導體積體電路的靜電損壞(電路的故障或半導體元件的損壞)，並且可以提高對於彎曲壓力的可靠性。可以確認，能提供實現薄型化及小型化並具有耐受性之可靠性高的半導體裝置。
本說明書根據2008年5月23日在日本專利局受理的日本專利申請編號2008-136082而製作，所述申請內容包括在本說明書中。
100．．．半導體積體電路
101．．．天線
102．．．第二絕緣體
103．．．第三絕緣體
104．．．接合層
105．．．無機絕緣層
110．．．基板
111．．．剝離層
112．．．第一絕緣體
113．．．第四絕緣體
114．．．接合層
122a．．．p型雜質區域
140．．．導電遮罩體
140a．．．導電遮罩體
140b．．．導電遮罩體
150．．．纖維體
151．．．有機樹脂
160．．．纖維體
161．．．有機樹脂
190．．．晶片
191．．．晶片
193．．．晶片
194．．．晶片
195．．．晶片
196．．．晶片
197．．．晶片
200．．．基板
201．．．剝離層
202．．．基底膜
204a．．．汲區
205a．．．雜質區域
206．．．通道形成區域
207．．．閘極絕緣層
208．．．閘極電極層
209a．．．絕緣層
210．．．電晶體
210a．．．佈線層
211．．．電晶體
212．．．絕緣膜
213．．．絕緣膜
214．．．絕緣層
223a．．．雜質區域
224a．．．汲區
226．．．通道形成區域
227．．．閘極絕緣層
228．．．閘極電極層
229a．．．絕緣層
230a．．．佈線層
250．．．半導體積體電路
252．．．第二絕緣體
254．．．無機絕緣層
260a．．．導電遮罩體
260b．．．導電遮罩體
262．．．第一絕緣體
263．．．導電層
270．．．纖維體
271．．．有機樹脂
280．．．纖維體
281．．．有機樹脂
300．．．基板
301．．．剝離層
302．．．絕緣膜
303．．．半導體層
304．．．半導體層
305．．．半導體層
306．．．半導體層
308．．．閘極絕緣層
309．．．閘極絕緣層
310．．．絕緣膜
311．．．電荷累積層
312．．．第一閘極電極層
313．．．第一閘極電極層
314．．．第一閘極電極層
315．．．第一控制閘極電極層
316．．．第二閘極電極層
317．．．第二閘極電極層
318．．．第二閘極電極層
319．．．第二控制閘極電極層
320．．．雜質元素
321．．．掩模
322a．．．p型雜質區域
322b．．．p型雜質區域
323．．．通道形成區域
324．．．雜質元素
325．．．掩模
326a．．．n型雜質區域
326b．．．n型雜質區域
327a．．．n型雜質區域
327b．．．n型雜質區域
328a．．．n型雜質區域
328b．．．n型雜質區域
329．．．通道形成區域
330．．．通道形成區域
331．．．通道形成區域
350．．．半導體積體電路
362a．．．n型雜質區域
362b．．．n型雜質區域
364a．．．n型雜質區域
364b．．．n型雜質區域
367．．．絕緣膜
368．．．絕緣膜
369a．．．佈線層
369b．．．佈線層
370a．．．佈線層
370b．．．佈線層
371a．．．佈線層
371b．．．佈線層
372a．．．佈線層
372b．．．佈線層
373．．．薄膜電晶體
374．．．薄膜電晶體
375．．．記憶元件
376．．．薄膜電晶體
380．．．導電層
381．．．無機絕緣層
382．．．第一絕緣體
383．．．纖維體
384．．．有機樹脂
385．．．第二絕緣體
386．．．纖維體
387．．．有機樹脂
388．．．第三絕緣體
389．．．接合層
390．．．絕緣層
391．．．第四絕緣體
395a．．．導電遮罩體
395b．．．導電遮罩體
400．．．半導體積體電路晶片
405．．．天線
406．．．支撐基板
407．．．虛線
408．．．供電點
410．．．絕緣層
411．．．電容
420．．．半導體裝置
421．．．詢問器
422．．．天線
423．．．半導體積體電路
424．．．天線
500．．．微處理器
501．．．運算電路
502．．．運算電路控制器
503．．．指令解碼器
504．．．中斷控制器
505．．．時序控制器
506．．．暫存器
507．．．暫存器控制器
508．．．匯流排界面
509．．．唯讀記憶體
510．．．記憶體介面
511．．．RFCPU
512．．．類比電路部
513．．．數位電路部
514．．．諧振電路
515．．．整流電路
516．．．恒壓電路
517．．．重設電路
518．．．振盪電路
519．．．解調電路
520．．．調變電路
521．．．RF介面
522．．．控制暫存器
523．．．時鐘控制器
524．．．介面
525．．．中央處理單元
526．．．隨機存取記憶體
527．．．唯讀記憶體
528．．．天線
529．．．電容部
530．．．電源管理電路
600．．．半導體積體電路晶片
601．．．撓性基板
602．．．撓性基板
603．．．撓性基板
800．．．半導體裝置
810．．．高頻電路
820．．．電源電路
830．．．重設電路
840．．．時鐘產生電路
850．．．資料解調電路
860．．．資料調變電路
870．．．控制電路
880．．．記錄電路
890．．．天線
910．．．取碼電路
920．．．判碼電路
930．．．CRC判定電路
940．．．輸出單元電路
3200．．．通信裝置
3210．．．顯示部
3220．．．產品
3230．．．半導體裝置
3240．．．通信裝置
3250．．．半導體裝置
3260．．．產品
在附圖中：
圖1A和1B為說明根據本發明的一個實施例的半導體裝置的圖；
圖2A至2C為說明根據本發明的一個實施例的半導體裝置的圖；
圖3A至3D為說明根據本發明的一個實施例的半導體裝置的製造方法的圖；
圖4A至4C為說明根據本發明的一個實施例的半導體裝置的製造方法的圖；
圖5A和5B為說明根據本發明的一個實施例的半導體裝置的製造方法的圖；
圖6A至6E為說明根據本發明的一個實施例的半導體裝置的製造方法的圖；
圖7A至7C為說明根據本發明的一個實施例的半導體裝置的製造方法的圖；
圖8A和8B為說明根據本發明的一個實施例的半導體裝置的製造方法的圖；
圖9A至9G為說明根據本發明的一個實施例的半導體裝置的應用例子的圖；
圖10為說明根據本發明的一個實施例的半導體裝置的圖；
圖11A至11C為說明根據本發明的一個實施例的半導體裝置的圖；
圖12為示出藉由根據本發明的一個實施例的半導體裝置得到的微處理器的結構的方塊圖；
圖13為示出藉由根據本發明的一個實施例的半導體裝置得到的RFCPU的結構的方塊圖；
圖14A和14B為說明根據本發明的一個實施例的半導體裝置的圖；
圖15A和15B為說明根據本發明的一個實施例的半導體裝置的圖；
圖16A至16D為說明根據本發明的一個實施例的半導體裝置的製造方法的圖；
圖17A至17C為說明根據本發明的一個實施例的半導體裝置的圖；
圖18A至18D為說明根據本發明的一個實施例的半導體裝置的圖；
圖19為說明根據本發明的一個實施例的半導體裝置的圖；
圖20A和20B為說明根據本發明的一個實施例的半導體裝置的圖；
圖21為說明實施例3的通信距離的圖；
圖22為說明實施例3的諧振頻率的圖；
圖23為說明實施例3的薄層電阻的圖。
100．．．半導體積體電路
101．．．天線
102．．．第二絕緣體
112．．．第一絕緣體
140．．．導電遮罩體

Claims (37)

  1. 一種半導體裝置，包括：設置為彼此對置的第一絕緣體及第二絕緣體；由該第一絕緣體及該第二絕緣體密封的半導體積體電路和設置在該半導體積體電路上的第一天線；覆蓋該第一絕緣體之外表面及該第二絕緣體之外表面的導電材料，該導電材料包含：在該第一絕緣體下的第一區域；以及在該第二絕緣體上的第二區域；以及在該第一區域下的第二天線，其中該第一區域的厚度大於該第二區域的厚度。
  2. 一種半導體裝置，包括：設置為彼此對置的第一絕緣體及第二絕緣體；由該第一絕緣體及該第二絕緣體密封的半導體積體電路和設置在該半導體積體電路上的第一天線；覆蓋該第一絕緣體之外表面及該第二絕緣體之外表面的導電材料，該導電材料包含：在該第一絕緣體下的第一區域；以及在該第二絕緣體上的第二區域；以及在該第一區域下的第二天線，該第二天線與該第一天線電磁耦合，其中該第一區域的厚度大於該第二區域的厚度。
  3. 如申請專利範圍第2項的半導體裝置，其中該半導體積體電路透過該第二天線與外部進行無線通信。
  4. 如申請專利範圍第2項的半導體裝置，其中該第二天線設置在基板上，其中絕緣膜形成在該第二天線上，以及其中由該第一絕緣體及該第二絕緣體密封並且由該導電材料覆蓋的該半導體積體電路和該第一天線係設置在該絕緣膜上。
  5. 如申請專利範圍第1項或第2項的半導體裝置，其中該導電材料具有單層結構或疊層結構。
  6. 如申請專利範圍第1項或第2項的半導體裝置，其中該導電材料為金屬膜。
  7. 如申請專利範圍第6項的半導體裝置，其中該金屬膜為厚度大於或等於5nm且小於或等於100nm的鈦膜。
  8. 如申請專利範圍第1項或第2項的半導體裝置，其中該導電材料為金屬氧化物膜。
  9. 如申請專利範圍第8項的半導體裝置，其中該金屬氧化物膜為厚度大於或等於5nm且小於或等於100nm的含有氧化矽的銦錫氧化物膜。
  10. 如申請專利範圍第1項或第2項的半導體裝置，其中該導電材料含有半導體膜或金屬氮化物膜。
  11. 如申請專利範圍第1項或第2項的半導體裝置，其中該第一絕緣體及該第二絕緣體的至少其中之一的厚度為大於或等於5μm且小於或等於50μm。
  12. 如申請專利範圍第1項或第2項的半導體裝置，其中至少該第一絕緣體及該第二絕緣體中之一者包括有纖 維體及有機樹脂。
  13. 如申請專利範圍第1項或第2項的半導體裝置，其中該第一絕緣體及該第二絕緣體的至少其中之一具有在纖維體中浸滲有機樹脂而成的結構體。
  14. 如申請專利範圍第1項或第2項的半導體裝置，其中該導電材料用作遮罩體。
  15. 如申請專利範圍第1項或第2項的半導體裝置，其中該導電材料透過電磁波，並且遮斷靜電。
  16. 如申請專利範圍第1項的半導體裝置，其中該第一天線和由該第一絕緣體及該第二絕緣體夾住的該半導體積體電路係由該導電材料完全圍繞。
  17. 如申請專利範圍第2項的半導體裝置，其中該第一天線和由該第一絕緣體及該第二絕緣體夾住的該半導體積體電路係由該導電材料完全圍繞。
  18. 一種半導體裝置，包括：設置為彼此對置的第一絕緣體及第二絕緣體，其中該第一絕緣體具有面向該第二絕緣體的第一表面以及面向與該第一表面相反方向的第二表面，並且其中該第二絕緣體具有面向該第一絕緣體的第三表面以及面向與該第三表面相反方向的第四表面；該第一絕緣體及該第二絕緣體之間的半導體積體電路；該半導體積體電路及該第一絕緣體之間的第一天線；接觸於該第一絕緣體的該第二表面的第一導電層，該 第一導電層包含第一區域；接觸於該第二絕緣體的該第四表面的第二導電層，該第二導電層包含第二區域；以及在該第二導電層下的第二天線，其中該第二區域的厚度大於該第一區域的厚度，其中該第一導電層及該第二導電層的至少其中之一係接觸於該第一絕緣體的側面及該第二絕緣體的側面，且其中該第一絕緣體的該側面係位於該第二絕緣體的該側面的同一平面上。
  19. 一種半導體裝置，包括：設置為彼此對置的第一絕緣體及第二絕緣體，其中該第一絕緣體具有面向該第二絕緣體的第一表面以及面向與該第一表面相反方向的第二表面，並且其中該第二絕緣體具有面向該第一絕緣體的第三表面以及面向與該第三表面相反方向的第四表面；該第一絕緣體及該第二絕緣體之間的半導體積體電路；該半導體積體電路及該第一絕緣體之間的第一天線；接觸於該第一絕緣體的該第二表面的第一導電層，該第一導電層包含第一區域；接觸於該第二絕緣體的該第四表面的第二導電層，該第二導電層包含第二區域；以及在該第二導電層下的第二天線，該第二天線與該第一天線電磁耦合， 其中該第二區域的厚度大於該第一區域的厚度，其中該第一導電層及該第二導電層的至少其中之一係接觸於該第一絕緣體的側面及該第二絕緣體的側面，且其中該第一絕緣體的該側面係位於該第二絕緣體的該側面的同一平面上。
  20. 如申請專利範圍第19項的半導體裝置，其中該半導體積體電路透過該第二天線與外部進行無線通信。
  21. 如申請專利範圍第19項的半導體裝置，其中該第二天線設置在基板上，其中絕緣膜形成在該第二天線上，且其中夾在該第一絕緣體及該第二絕緣體之間並且由該第一導電層及該第二導電層覆蓋的該半導體積體電路和該第一天線係設置在該絕緣膜上。
  22. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一導電層及該第二導電層的至少其中之一具有疊層結構。
  23. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一導電層及該第二導電層的至少其中之一包含金屬膜。
  24. 如申請專利範圍第23項的半導體裝置，其中該金屬膜為厚度大於或等於5nm且小於或等於100nm的鈦膜。
  25. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一導電層及該第二導電層的至少其中之一包 含金屬氧化物膜。
  26. 如申請專利範圍第25項的半導體裝置，其中該金屬氧化物膜為厚度大於或等於5nm且小於或等於100nm的含有氧化矽的銦錫氧化物膜。
  27. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一導電層及該第二導電層的至少其中之一含有半導體膜或金屬氮化物膜。
  28. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一絕緣體及該第二絕緣體的至少其中之一的厚度為大於或等於5μm且小於或等於50μm。
  29. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一絕緣體及該第二絕緣體的至少其中之一含有纖維體和有機樹脂。
  30. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一絕緣體及該第二絕緣體的至少其中之一具有在纖維體中浸滲有機樹脂而成的結構體。
  31. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一導電層及該第二導電層用作遮罩體。
  32. 如申請專利範圍第18項或第19項的半導體裝置，其中該第一導電層及該第二導電層透過電磁波，並且遮斷靜電。
  33. 如申請專利範圍第18項的半導體裝置，其中該第一天線和由該第一絕緣體及該第二絕緣體夾住的該半導體積體電路係由該第一導電層及該第二導電層完全圍繞。
  34. 如申請專利範圍第19項的半導體裝置，其中該第一天線和由該第一絕緣體及該第二絕緣體夾住的該半導體積體電路係由該第一導電層及該第二導電層完全圍繞。
  35. 一種半導體裝置的製造方法，包括如下步驟：以中間夾著剝離層的方式在基板上形成半導體積體電路；在該半導體積體電路上形成第一天線；夾著該第一天線而將第一絕緣體與該半導體積體電路接合；從該基板剝離該半導體積體電路和該第一天線；將該半導體積體電路和該第一天線與第二絕緣體接合；將該第一絕緣體及該第二絕緣體分割，以便密封該半導體積體電路及該第一天線；接觸於該第一絕緣體地形成第一導電層；接觸於該第二絕緣體地形成第二導電層；以及形成在該第二導電層下的第二天線，其中由該第一導電層及該第二導電層覆蓋該第一絕緣體的外表面及該第二絕緣體的外表面，其中該第一導電層包含第一區域，其中該第二導電層包含第二區域，且其中該第二區域的厚度大於該第一區域的厚度。
  36. 如申請專利範圍第35項的半導體裝置的製造方法， 其中該第一導電層係使用濺射法而形成，且其中該第二導電層係使用濺射法而形成。
  37. 如申請專利範圍第35項的半導體裝置的製造方法，其中由該第一絕緣體及該第二絕緣體夾住的該半導體積體電路和該第一天線係由該第一導電層及該第二導電層完全覆蓋。
TW098116913A 2008-05-23 2009-05-21 半導體裝置及半導體裝置的製造方法 TWI500138B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008136082 2008-05-23

Publications (2)

Publication Number Publication Date
TW201013894A TW201013894A (en) 2010-04-01
TWI500138B true TWI500138B (zh) 2015-09-11

Family

ID=41340236

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116913A TWI500138B (zh) 2008-05-23 2009-05-21 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US8148818B2 (zh)
JP (1) JP5380156B2 (zh)
TW (1) TWI500138B (zh)
WO (1) WO2009142310A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677958B (zh) * 2017-05-19 2019-11-21 學校法人早稻田大學 功率半導體模組裝置及功率半導體模組製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
WO2009148001A1 (en) * 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
US20120262660A1 (en) * 2010-04-09 2012-10-18 Sharp Kabushiki Kaisha Display device
US8519509B2 (en) 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5081284B2 (ja) * 2010-08-31 2012-11-28 Ｔｄｋ株式会社 信号伝送装置、フィルタ、ならびに基板間通信装置
DE102011080620B4 (de) * 2011-08-08 2014-06-05 Siemens Aktiengesellschaft Verfahren für die Beschichtung eines Isolationsbauteils und Isolationsbauteil sowie elektrisch leitfähiges Heizkabel
US8777112B2 (en) * 2011-09-15 2014-07-15 Tagstar Systems Gmbh RFID gasket structure
WO2013130842A1 (en) 2012-03-02 2013-09-06 Pulse Electronics, Inc. Deposition antenna apparatus and methods
US10020561B2 (en) 2013-09-19 2018-07-10 Pulse Finland Oy Deposited three-dimensional antenna apparatus and methods
WO2015125028A2 (en) 2014-02-12 2015-08-27 Pulse Finland Oy Methods and apparatus for conductive element deposition and formation
US9833802B2 (en) 2014-06-27 2017-12-05 Pulse Finland Oy Methods and apparatus for conductive element deposition and formation
US11605883B2 (en) * 2017-07-28 2023-03-14 Samsung Electro-Mechanics Co., Ltd. Antenna module including a flexible substrate
WO2019159913A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 高周波モジュール
KR102551339B1 (ko) * 2019-08-19 2023-07-05 해성디에스 주식회사 플렉시블 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879502A (en) * 1994-05-27 1999-03-09 Gustafson; Ake Method for making an electronic module and electronic module obtained according to the method
US20060099738A1 (en) * 2004-09-24 2006-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, and electric appliance
US20060246269A1 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
CN1993829A (zh) * 2004-06-02 2007-07-04 株式会社半导体能源研究所 层压系统

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63154397A (ja) * 1986-12-19 1988-06-27 昭和電工株式会社 Ｉｃカ−ド
WO1990008802A1 (en) 1989-01-25 1990-08-09 Asahi Kasei Kogyo Kabushiki Kaisha New prepreg and composite molding, and production of composite molding
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH02125343U (zh) * 1989-03-24 1990-10-16
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3428070B2 (ja) 1993-06-07 2003-07-22 株式会社東芝 印刷配線板の製造方法
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3468954B2 (ja) 1995-12-01 2003-11-25 日立化成工業株式会社 Ｉｃカード
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10198778A (ja) 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH10211784A (ja) 1997-01-31 1998-08-11 Denso Corp Ｉｃカードおよびその製造方法
JP3500908B2 (ja) 1997-04-28 2004-02-23 松下電器産業株式会社 カードリーダ
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6800223B2 (en) 2001-08-24 2004-10-05 E. I. Du Pont De Nemours And Company Thermosetting electroconductive paste for electroconductive bump use
JP2003141486A (ja) 2001-11-08 2003-05-16 Oji Paper Co Ltd 非接触ｉｃカードとその製造方法
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
EP1709688A4 (en) 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
US7342490B2 (en) 2004-11-23 2008-03-11 Alien Technology Corporation Radio frequency identification static discharge protection
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8427380B2 (en) 2005-07-29 2013-04-23 Foster-Miller, Inc. Dual function composite system and method of making same
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2007043285A1 (en) 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5063066B2 (ja) 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
DE602007013478D1 (de) 2006-02-08 2011-05-12 Semiconductor Energy Lab RFID-Vorrichtung
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN101479747B (zh) * 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
JP5063256B2 (ja) * 2006-08-31 2012-10-31 株式会社半導体エネルギー研究所 クロック生成回路、クロック生成回路が有するカウンター回路、及び半導体装置
KR101381359B1 (ko) 2006-08-31 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 클록 생성 회로 및 이 클록 생성 회로를 구비한 반도체장치
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5268395B2 (ja) 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102037556B (zh) 2008-05-23 2016-02-10 株式会社半导体能源研究所 半导体器件
JP5248412B2 (ja) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879502A (en) * 1994-05-27 1999-03-09 Gustafson; Ake Method for making an electronic module and electronic module obtained according to the method
CN1993829A (zh) * 2004-06-02 2007-07-04 株式会社半导体能源研究所 层压系统
US20060099738A1 (en) * 2004-09-24 2006-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, and electric appliance
US20060246269A1 (en) * 2005-04-28 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677958B (zh) * 2017-05-19 2019-11-21 學校法人早稻田大學 功率半導體模組裝置及功率半導體模組製造方法

Also Published As

Publication number Publication date
JP2010003296A (ja) 2010-01-07
TW201013894A (en) 2010-04-01
WO2009142310A1 (en) 2009-11-26
JP5380156B2 (ja) 2014-01-08
US8148818B2 (en) 2012-04-03
US20090289340A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
TWI500138B (zh) 半導體裝置及半導體裝置的製造方法
TWI453892B (zh) 半導體裝置
JP6140244B2 (ja) 半導体装置
TWI452675B (zh) 半導體裝置和其製造方法
TWI489534B (zh) 半導體裝置的製造方法
US8053253B2 (en) Method for manufacturing semiconductor device
JP5415713B2 (ja) 半導体装置
JP5306705B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees