TWI452675B

TWI452675B - 半導體裝置和其製造方法

Info

Publication number: TWI452675B
Application number: TW098131612A
Authority: TW
Inventors: Yoshiaki Oikawa; Shingo Eguchi
Original assignee: Semiconductor Energy Lab
Priority date: 2008-09-25
Filing date: 2009-09-18
Publication date: 2014-09-11
Also published as: TW201023340A; US20100072611A1; JP2010103502A; JP5469972B2; WO2010035625A1; US8143708B2

Description

半導體裝置和其製造方法

本發明係關於一種半導體裝置及其製造方法。

至於以經由天線的無線通信進行資料收發的半導體裝置(也稱為非接觸信號處理裝置、半導體積體電路晶片、IC晶片)，有時因從外部的靜電放電(Electrostatic Discharge：ESD)而元件受到破壞(靜電破壞)。這個問題是在半導體裝置的製造階段、檢查階段、作為產品的使用階段等所有階段中導致可靠性或生產率的降低的重大問題，已經報告其對策(例如，參照專利文獻1)。

專利文獻1公開如下實例：在上述半導體裝置中將導電聚合體層使用於基板、黏結劑來防止靜電破壞。

[專利文獻1]日本專利申請公開第2007-241999號公報

上述半導體裝置的市場越大，對其形狀和需要的特性的要求越多。特別是，對形狀激烈地要求小型化、薄型化。同時，要求對上述靜電破壞的進一步高的耐受性、或者對外部壓力的強度的提高。此外，需要的是；提高上述可靠性；將本來的功能的無線通信的功能確保為與現有產品同等以上。

鑒於上述課題，本發明的一個實施例的目的之一在於提供一種半導體裝置，該半導體裝置在不損傷無線通信的功能並實現小型化、薄型化的同時提高對靜電破壞的耐受性或者對外部壓力的強度。此外，本發明的一個實施例的目的之一在於在製程中也防止起因於靜電破壞的形狀和功能工作的不良而成品率高地製造半導體裝置。本發明的一個實施例的目的之一還在於成本低且生產率高地製造半導體裝置。

本發明的一個實施例的半導體裝置包括從上下夾持半導體積體電路的絕緣體以及覆蓋絕緣體的外側地設置的導電遮蔽體。此外，在導電遮蔽體上具有與從半導體積體電路引出的端子電連接的天線。本發明的一個實施例的半導體裝置是具有利用無線通信與外部裝置進行信號的收發的功能的非接觸信號處理裝置。因此，導電遮蔽體不妨礙應該經由電連接到半導體積體電路的天線進行收發的電磁波，並且遮斷來自外部的靜電被施加到半導體裝置內部的半導體積體電路。

根據本發明的一個實施例的半導體裝置之一包括半導體積體電路、從上下夾持半導體積體電路地設置的絕緣體、覆蓋絕緣體的表面地設置的導電遮蔽體、設置在導電遮蔽體上並與從半導體積體電路引出的端子電連接的天線。

因為導電遮蔽體擴散並放掉藉由靜電放電施加的靜電，或者防止電荷的局部性的存在(局部化)(防止在半導體裝置上產生局部性的電位差)，所以可以防止半導體積體電路的靜電破壞。導電遮蔽體以隔著絕緣體覆蓋半導體積體電路的上面、下面以及側面(由於分割而產生的截面、也記為分割面)的方式形成。

設置在導電遮蔽體上的天線和從半導體積體電路引出的端子之間的電連接可以藉由設置在絕緣體及導電遮蔽體中的接觸孔來實現。

或者，設置在導電遮蔽體上的天線和從半導體積體電路引出的端子之間的電連接也可以藉由如下區域來實現，該區域藉由在導電遮蔽體中設置接觸孔並且使在設置接觸孔的位置露出的絕緣體浸滲導電材料而受到導電性。此外，為了防止導電遮蔽體和天線直接接觸，也可以去掉電連接天線和半導體積體電路的區域，並且在導電遮蔽體和天線之間設置絕緣層。

導電遮蔽體只要具有導電性即可，而可以使用由導電材料形成的導電層。

這種導電遮蔽體的材料、厚度被決定，以使導電遮蔽體不妨礙應該藉由電連接到由導電遮蔽體覆蓋的半導體積體電路的天線進行收發的電磁波並且遮斷靜電。因此，可以不損傷無線通信的功能而提供對靜電破壞具有耐受性的半導體裝置。

從上下夾持半導體積體電路地設置的絕緣體也用作對從外部施加到半導體裝置的物理力(也稱為外部壓力)的抗衝擊層、擴散該物理力的衝擊擴散層。藉由設置絕緣體，可以減輕對半導體裝置局部地施加的力，所以可以防止外部壓力所引起的半導體裝置的破損、功能工作的不良等。

半導體裝置所具有的半導體積體電路也可以藉由如下步驟來形成，即在基板上製造，將其一面黏結到成為其他支撐基板的絕緣體，然後從基板剝離。在此情況下，將從基板剝離半導體積體電路而產生的半導體積體電路及基板的面稱為剝離面。

或者，半導體裝置所具有的半導體積體電路也可以在具有撓性的基板上直接形成。作為具有撓性的基板的例子，可以舉出聚對苯二甲酸乙二醇酯(PET)樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂等薄膜狀樹脂基板等，但是當然不局限於這些。

此外，在本說明書中，轉置(也稱為轉載)是指將形成在某基板上的半導體積體電路從該基板剝離並移動到其他基板的情況。也就是，可以說，將設置半導體積體電路的地方移動到其他基板。

成為支撐基板的絕緣體也可以利用黏結層與半導體積體電路黏結。在此情況下，在半導體積體電路和絕緣體之間具有黏結層。此外，也可以藉由利用加熱及加壓處理使絕緣體和半導體積體電路直接黏結。

作為導電遮蔽體，可以使用金屬膜、金屬氮化物膜、金屬氧化物膜等以及它們的疊層。考慮到上述無線通信功能和靜電遮蔽能力的平衡，而導電遮蔽體的厚度較佳的為1μm以下。

導電遮蔽體例如由選自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、鋇中的元素；以上述元素為主要成分的合金材料、化合物材料、氮化物材料、氧化物材料等形成即可。

作為氮化物材料，可以使用氮化鉭、氮化鈦等。

作為氧化物材料，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅(ZnO)等。此外，還可以使用含有氧化鋅的銦鋅氧化物(IZO(Indium Zinc Oxide))、含有鎵(Ga)的氧化鋅、氧化錫(SnO₂ )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。

此外，也可以使用藉由對半導體添加雜質元素等而賦予導電性的半導體膜等。例如，可以使用摻雜了磷等的雜質元素的多晶矽膜等。

再者，作為導電遮蔽體，也可以使用導電高分子(也稱為導電聚合體)。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如可以舉出聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、它們中的兩種以上的共聚物等。

作為共軛導電高分子的具體例子，可以舉出聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3,4-二甲基吡咯)、聚(3,4-二丁基吡咯)、聚(3-羥基吡咯)、聚(3-甲基-4-羥基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3,4-乙烯基二氧基噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-異丁基苯胺)、聚(3-異丁基苯胺)、聚(2-苯胺磺酸)、聚(3-苯胺磺酸)等。

也可以使包括導電高分子的導電遮蔽體包含有機樹脂、摻雜劑(鹵素類、路易士酸、無機酸、有機酸、過渡金屬鹵化物、有機氰化合物、非離子性表面活性劑等)。

導電遮蔽體可以藉由濺射法、電漿CVD法、蒸鍍法等各種乾法或者塗布法、印刷法、液滴噴射法(噴墨法)等各種濕法來形成。

此外，也可以在導電遮蔽體上層疊保護層，以不使設置在導電遮蔽體上的天線和導電遮蔽體接觸。例如，形成鈦膜作為導電遮蔽體並且在鈦膜上層疊氧化鈦膜作為保護層，即可。由於保護層，即使在半導體裝置的表面上設置導電遮蔽體的情況下，保護層也成為最外表面，而可以防止導電遮蔽體的退化。在此情況下，與導電遮蔽體同樣，也可以在保護層中設置接觸孔，以不妨礙天線和半導體積體電路的電連接。

作為成為支撐體的絕緣體，例如可以使用在纖維體中浸滲有機樹脂的結構體。

此外，作為成為支撐體的絕緣體，也可以使用彈性模數低且破斷強度高的材料。

作為成為支撐體的絕緣體的主要功能，要求如上所述的對從外部施加到半導體裝置的物理力(也稱為外部壓力)的抗衝擊性、擴散該物理力的衝擊擴散性。因此，成為支撐體的絕緣體優選由高強度材料形成。作為高強度材料的代表例子，有聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺類樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。當設置由具有彈性的高強度材料形成的絕緣體時，將局部推壓等負荷擴散到層的整體並吸收，從而可以防止半導體裝置的破損。

更具體而言，作為成為支撐體的絕緣體，可以使用芳族聚醯胺樹脂、聚對苯二甲酸乙二醇酯(PET)樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂等。

更佳的是，利用上述的在纖維體中浸滲有機樹脂的結構體夾持半導體積體電路，並且還利用使用上述樹脂的絕緣體夾持，即可。

另外，在本發明的一個實施例中，半導體裝置是指藉由利用半導體特性而能夠工作的裝置。根據本發明，可以製造具有包括半導體元件(電晶體、記憶元件、二極體等)的電路的裝置、具有處理器電路的晶片等半導體裝置。

根據本發明的一個實施例，藉由利用覆蓋半導體積體電路的導電遮蔽體，防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的絕緣體，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。此時，天線以與由導電遮蔽體及絕緣體覆蓋的半導體積體電路電連接的方式設置在導電遮蔽體上。從而，在發揮上述效果的同時，與現有的裝置相比，不妨礙無線通信的能力。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。

參照附圖詳細說明本發明的實施例。但是，本發明不局限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。從而，本發明不應該被解釋為僅限定在以下示出的實施例所記載的內容中。另外，在以下說明的本發明的結構中，在不同的附圖之間共同使用相同的附圖標記來表示相同部分或具有相同功能的部分，而省略其重複說明。

實施例1

在本實施例中，以從製造時的基板剝離並由具有撓性的絕緣體夾持的半導體積體電路為實例進行說明。注意，在本說明書中，將用來製造半導體積體電路的基板也稱為製造基板。從而，半導體積體電路隔著剝離層而形成在製造基板上。但是，如上所述，也包括如下情況：半導體積體電路不經過剝離工序等而直接形成在具有撓性的基板上。

圖1A和1B示出本實施例的半導體裝置。在圖1A中，半導體積體電路100由第一絕緣體112和第二絕緣體102夾持，並且其外側由第三絕緣體113和第四絕緣體103夾持。在第三絕緣體113和第四絕緣體103的外側設置有導電遮蔽體140。天線101設置在導電遮蔽體140上並且藉由設置在導電遮蔽體140、第三絕緣體113、第一絕緣體112中的接觸孔105(虛線的邊線)與半導體積體電路100電連接。雖然在此不特別圖示，但是較佳的在天線101和導電遮蔽體140之間設置絕緣層，這是因為如下緣故：由於它們都是導電材料，因此防止它們彼此直接接觸。

第三絕緣體113和第四絕緣體103分別從上面和下面設置，並且以覆蓋半導體積體電路100的截面地彼此接觸的方式設置。作為形成這種結構的方法，例如可以舉出如下方法等：利用當藉由雷射等分割半導體積體電路100時產生的熱來使第三絕緣體113和第四絕緣體103熔融並熔接。但是，如果藉由使第一絕緣體112和第二絕緣體102熔融並熔接，可以良好地覆蓋半導體積體電路100的截面，則也可以不特別設置第三絕緣體113和第四絕緣體103。

導電遮蔽體140以覆蓋(包圍)半導體積體電路100的方式設置在重疊於半導體積體電路100的整個區域。就是說，以覆蓋(包圍)半導體積體電路100、第一絕緣體112、第二絕緣體102、第三絕緣體113、第四絕緣體103的疊層體的方式在疊層體的側面(截面)也延伸有導電遮蔽體140。

雖然在圖1A中覆蓋半導體積體電路的上側、下側、側面地均勻形成導電遮蔽體140，但是根據製程，也可以對於表面、背面依次階段性地形成導電遮蔽體140。在此情況下，如圖1B所示，有時側面成為導電遮蔽體140a和140b的疊層，而其厚度變厚。

本實施例的半導體裝置是具有利用無線通信與外部裝置進行信號的收發的功能的非接觸信號處理裝置。因此，導電遮蔽體140不妨礙包括在半導體裝置中的天線101應該收發的電磁波並且遮斷從外部施加到半導體裝置內部的半導體積體電路100的靜電。因為導電遮蔽體140擴散並放掉由於靜電放電而施加的靜電，或者防止電荷的局部性的存在(局部化)(防止發生局部性的電位差)，所以可以防止半導體積體電路100的靜電破壞。

此外，天線101設置在導電遮蔽體140上並且藉由設置在導電遮蔽體140、第三絕緣體113、第一絕緣體112中的接觸孔105(虛線的邊線)與半導體積體電路100電連接。藉由採用這種結構，可以使導電遮蔽體140的對於收發的影響最小，而可以確保良好的通信功能。

因為半導體積體電路100的表面、背面及側面設置有導電遮蔽體140，所以半導體積體電路100的較大區域受到保護免受來自外部的靜電的影響。因此，可以得到更高的靜電破壞防止效果。

此外，雖然在製程上較佳的以相同的條件(方法、材料、厚度)形成導電遮蔽體140，但是也可以互不相同的條件形成它。例如，在與半導體積體電路100相比，導電遮蔽體140的上側及下側中的任一個面的對於靜電放電(ESD)的耐受性相對弱的情況下，也可以使導電遮蔽體的與半導體積體電路100相比耐受性弱的面一側的厚度變更厚。

另外，本實施例所示的半導體裝置是利用來自外部的電磁波產生感應電動勢而進行工作(具有無線功能)的半導體裝置。由此，導電遮蔽體140需要藉由利用如下導電材料來形成：防止靜電所引起的半導體積體電路100的破壞並且透過電磁波。

一般已知，電磁波在物質中衰減。該衰減尤其在導電材料中很明顯。由此，在本實施例中，只要導電遮蔽體140具有容易使靜電擴散而需要的厚度，就足夠。較佳的將導電遮蔽體140的厚度設定得十分薄，以使電磁波可以透過。

根據用於通信的電磁波的頻率、所使用的導電材料的電阻率或磁導率來設定導電遮蔽體140的厚度，即可。

例如，在電磁波的頻率為13.56MHz並作為導電遮蔽體140使用鈦(電阻率ρ：5.5×10^-7 (Ω‧m))的情況下，將厚度至少設定為100nm以下左右。據此，可以抑制起因於靜電放電的半導體裝置的破壞並可以良好地進行與外部的通信。

當然，用於導電遮蔽體140的材料不局限於鈦。例如，在使用其電阻率高於鈦的含有氧化矽的銦錫氧化物(也稱為ITSO)的情況下，將其厚度至少設定為700nm以下左右，即可。

此外，較佳的根據電阻率決定導電遮蔽體的厚度的下限。例如，在用於導電遮蔽體的導電材料的電阻率高的情況下，較佳的將導電遮蔽體形成得厚，以使靜電有效地擴散。這是因為如下緣故：當使用電阻率高的導電材料並且將導電遮蔽體設定得極薄時，薄層電阻變大，並且在產生靜電放電的情況下不能有效地擴散靜電，而大電流流過半導體積體電路來產生破壞。

從而，較佳的將導電遮蔽體的厚度設定得使其薄層電阻成為1.0×10⁷ Ω/□以下，較佳的為1.0×10⁴ Ω/□以下，更佳為1.0×10² Ω/□以下，以有效地防止靜電所引起的半導體裝置的破壞。

注意，只要形成導電遮蔽體140的膜的薄層電阻在上述的範圍內，就從使電磁波透過的觀點來看，較佳的將其厚度設定得盡可能薄。

注意，在作為導電材料而使用電阻率低的鈦等的情況下，在將其厚度設定得極薄時，也可以使薄層電阻十分小並且可以使電磁波容易透過，但是如果考慮到製程等，就較佳的將其厚度設定為5nm以上(更佳為10nm以上)左右。

另一方面，在使用其電阻率較高的氧化矽和銦錫氧化物的化合物等的情況下，較佳的將其厚度至少設定為5nm以上，更佳為5nm以上且100nm以下。

藉由形成如上述那樣的導電遮蔽體140，可以有效地抑制起因於靜電放電的半導體裝置的破環，並且可以得到能夠良好地進行與外部的通信的半導體裝置。

接著，詳細說明可以應用於圖1A和1B所示的結構的材料等。

導電遮蔽體140只要具有導電性，即可。並且，作為導電遮蔽體140，可以使用由導電材料形成的導電層。

這種導電遮蔽體140由如下那樣的厚度、材料形成：不妨礙天線101應該收發的電磁波並且遮斷靜電。因此，可以提供對於靜電破壞具有耐受性的可靠性高並且能夠進行利用藉由天線的無線通信的資料收發的半導體裝置。

作為導電遮蔽體140，可以使用金屬膜、金屬氮化物膜、金屬氧化物膜等、以及它們的疊層。導電遮蔽體140例如由選自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、鋇中的元素；以上述元素為主要成分的合金材料、化合物材料、氮化物材料、氧化物材料形成，即可。

作為氮化物材料，可以使用氮化鉭、氮化鈦等。

作為氧化物材料，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅(ZnO)等。此外，也可以使用含有氧化鋅的銦鋅氧化物(IZO)、含有鎵(Ga)的氧化鋅、氧化錫(SnO₂ )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。

此外，也可以使用對半導體添加雜質元素等而賦予導電性的半導體膜等。例如，可以使用摻雜有磷等雜質元素的多晶矽膜等。

再者，作為導電遮蔽體140，還可以使用導電高分子(也稱為導電聚合體)。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如可以舉出聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、它們中的兩種以上的共聚物等。

也可以使由包括導電高分子的材料形成的導電遮蔽體140包含有機樹脂、摻雜劑(鹵素類、路易士酸、無機酸、有機酸、過渡金屬鹵化物、有機氰化合物、非離子性表面活性劑等)。

導電遮蔽體140可以藉由濺射法、電漿CVD法、蒸鍍法等各種乾法或者塗布法、印刷法、液滴噴射法(噴墨法)等各種濕法來形成。

此外，也可以在導電遮蔽體140上層疊保護層。例如，較佳的形成鈦膜(厚度為5nm以上且100nm以下左右)作為導電遮蔽體140並且在鈦膜上層疊氧化鈦膜作為保護層。由於保護層，即使在半導體裝置的表面上設置導電遮蔽體140的情況下，保護層也成為最外表面，而可以防止導電遮蔽體140的退化。將保護層的厚度設定為10nm以上且200nm以下左右，即可。但是，如上所述，在設置絕緣體以防止天線101和導電遮蔽體140直接接觸的情況下，不局限於此。

作為絕緣體，可以使用在纖維體中浸滲有機樹脂的結構體。圖2A至2C示出使用在纖維體中浸滲有機樹脂的結構體作為第一絕緣體112及第二絕緣體102的實例。圖2A和2B對應於圖1A和1B。

作為相當於第一絕緣體112及第二絕緣體102的絕緣體，使用在纖維體中浸滲有機樹脂的結構體，是在纖維體150和160中浸滲有機樹脂151和161的結構體。

圖2C示出纖維體160的平面圖，纖維體160是將纖維絲束作為經線及緯線編織而成的織布。如圖2C所示，纖維體160利用其之間有一定距離的經線及其之間有一定距離的緯線編織。這種藉由利用經線及緯線而編織的纖維體具有不存在經線及緯線的區域。當使用這種纖維體160時，浸滲有機樹脂161的比例提高，而可以提高纖維體160和半導體積體電路100的緊密性。

此外，纖維體160也可以是經線及緯線的密度高且不存在經線及緯線的區域的比例低的。

在纖維體160中浸滲有機樹脂161而成的結構體也稱為預浸料(prepreg)。具體地說，在對纖維體浸滲用有機溶劑稀釋矩陣樹脂而成的清漆之後，進行乾燥來使有機溶劑揮發以使矩陣樹脂半固化，而形成預浸料。結構體的厚度較佳的為10μm以上且100μm以下，更佳為10μm以上且30μm以下。藉由使用具有這樣的厚度的結構體，可以製造薄型並且可彎曲的半導體裝置。例如，作為絕緣體，可以使用彈性模數為13GPa以上且15GPa以下且破斷係數為140MPa的預浸料。

注意，在纖維體中浸滲有機樹脂的結構體也可以為由多層構成的疊層。在此情況下，既可以藉由層疊多個在單層的纖維體中浸滲有機樹脂的結構體來形成結構體，又可以使用在多個層疊的纖維體中浸滲有機樹脂的結構體。此外，當層疊多個在單層的纖維體中浸滲有機樹脂的結構體時，也可以在各結構體之間夾有其他層。

此外，作為有機樹脂161，可以使用熱固性樹脂，諸如環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂、氰酸鹽樹脂等。或者，作為有機樹脂161，可以使用熱塑性樹脂，諸如聚苯醚樹脂(polyphenylene oxide resin)、聚醚醯亞胺樹脂、氟樹脂等。此外，作為有機樹脂161，也可以使用多個上述熱塑性樹脂及上述熱固性樹脂。藉由使用上述有機樹脂，可以利用熱處理將纖維體固定到半導體積體電路。另外，有機樹脂161的玻璃轉變溫度越高，局部推壓所造成的破壞越少，所以是較佳的。

也可以將高導熱性填料分散在有機樹脂161或纖維絲束中。作為高導熱性填料，可以舉出氮化鋁、氮化硼、氮化矽、釩土等。此外，作為高導熱性填料，有銀、銅等的金屬粒子。藉由在有機樹脂或纖維絲束中含有高導熱性填料，可以容易將在半導體積體電路中產生的熱釋放到外面。因此，可以抑制半導體裝置中的蓄熱，並且可以降低半導體裝置的特性退化。

纖維體160是使用有機化合物或無機化合物的高強度纖維的織布或無紡織布，並且以彼此部分重疊的方式配置纖維體160。高強度纖維具體地說是具有高拉伸彈性模數或高楊氏模量的纖維。作為高強度纖維的典型例子，可以舉出聚乙烯醇類纖維、聚酯類纖維、聚醯胺類纖維、聚乙烯類纖維、芳族聚酸胺類纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維或碳纖維。作為玻璃纖維，可以舉出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。另外，纖維體160可以由上述高強度纖維的一種形成。此外，纖維體160也可以由上述高強度纖維的多種形成。

此外，纖維體160也可以是將纖維(單紗)的束(以下稱為絲束)用於經線及緯線來編織的織布、或者將多種纖維的絲束堆疊為隨機或將多種纖維的絲束堆疊在一個方向上而成的無紡織布。在織布的情況下，可以適當地使用平紋織物、斜紋織物、緞紋(satin-woven)織物等。

絲束的截面可以為圓形或橢圓形。作為纖維絲束，也可以使用藉由高壓水流、以液體為介質的高頻振動、連續超聲波的振動、用滾筒的推壓等進行開纖加工的纖維絲束。經過開纖加工的纖維絲束的寬度變寬，可以減少在厚度方向上的單紗數目，並且絲束的截面成為橢圓形或平板狀。此外，藉由使用弱撚紗線(loosely twisted yarn)作為纖維絲束，絲束容易扁平化，並且絲束的截面形狀成為橢圓形狀或平板形狀。如此，藉由使用截面為橢圓形或平板狀的絲束，可以將纖維體160形成得薄。由此，可以將結構體形成得薄，而可以製造薄型半導體裝置。

注意，在本實施例的附圖中，以由其截面為橢圓形的絲束平織的織布表示纖維體160。

此外，為了提高對纖維絲束內部的有機樹脂的滲透率，也可以對纖維進行表面處理。例如，有用來使纖維表面活化的電暈放電處理、電漿放電處理等。此外，還有使用矽烷耦合劑、鈦酸鹽耦合劑的表面處理。

此外，作為第一絕緣體112及第二絕緣體102，還可以使用彈性模數低且破斷強度高的材料。例如，可以使用彈性模數為5GPa以上且12GPa以下、破斷係數為300MPa以上的具有橡膠彈性的膜。

第一絕緣體112及第二絕緣體102較佳的由高強度材料形成。作為高強度材料的典型例子，有聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺類樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。當設置由具有彈性的高強度材料形成的第一絕緣體112及第二絕緣體102時，將局部推壓等負荷擴散到層的整體並吸收，從而可以防止半導體裝置的破損。

更具體而言，作為第一絕緣體112及第二絕緣體102，可以使用芳族聚醯胺樹脂、聚對苯二甲酸乙二醇酯(PET)樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂等。

當將半導體積體電路100與第一絕緣體112及第二絕緣體102黏結時，也可以使用黏結層。黏結層只要能夠將第一絕緣體112及第二絕緣體102與半導體積體電路100固定，即可。作為黏結層，可以使用熱固性樹脂、紫外線固性樹脂、丙烯酸樹脂類、氨酯樹脂類、環氧樹脂類、矽酮樹脂類等。將黏結層的厚度設定為3μm以上且15μm以下左右，即可。在利用加熱及加壓處理將半導體積體電路100與第一絕緣體112及第二絕緣體102黏結的情況下，也可以不使用黏結層。

接著，參照圖3A至3E而說明本發明的半導體裝置的製造方法。

在作為製造基板的具有絕緣表面的基板110上隔著剝離層111而形成半導體積體電路100(參照圖3A)。

作為製造基板的基板110，可以使用玻璃基板、石英基板、藍寶石基板、陶瓷基板、表面形成有絕緣層的金屬基板等。此外，也可以使用具有可承受本實施例的處理溫度的耐熱性的塑膠基板。在半導體裝置的製程中，可以根據其製程而適當地選擇製造基板。

藉由利用濺射法、電漿CVD法、塗布法、印刷法等並且使用由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)以及矽(Si)中的元素或者以上述元素為主要成分的合金材料、以上述元素為主要成分的化合物材料構成的層的單層或疊層形成剝離層111。含有矽的層的結晶結構可以為非晶、微晶、多晶中的任一種。注意，在此，上述塗布法包括旋塗法、液滴噴射法、分配器法。

在剝離層111是單層結構的情況下，較佳的形成鎢層、鉬層或含有鎢和鉬的混合物的層。或者，形成含有鎢的氧化物或氧氮化物的層、含有鉬的氧化物或氧氮化物的層、含有鎢和鉬的混合物的氧化物或氧氮化物的層。另外，鎢和鉬的混合物例如相當於鎢和鉬的合金。

在剝離層111是疊層結構的情況下，優選形成鎢層、鉬層、或含有鎢和鉬的混合物的層作為第一層，並且形成含有鎢、鉬或者鎢和鉬的混合物的氧化物、氮化物、氧氮化物或者氮氧化物的層作為第二層。

在作為剝離層111形成含有鎢的層和含有鎢的氧化物的層的疊層結構的情況下，也可以有效地利用如下現象：藉由形成含有鎢的層，並且在其上層形成由氧化物形成的絕緣層，來在鎢層和絕緣層的介面形成含有鎢的氧化物的層。此外，也可以對含有鎢的層的表面進行熱氧化處理、氧電漿處理、使用臭氧水等的氧化力強的溶液的處理等來形成含有鎢的氧化物的層。此外，也可以在氧、氮、一氧化二氮單質、或者上述氣體和其他氣體的混合氣體氣氛下進行電漿處理、加熱處理。在形成含有鎢的氮化物的層、含有鎢的氧氮化物的層及含有鎢的氮氧化物的層時也是同樣的，而較佳的在形成含有鎢的層之後在其上層形成氮化矽層、氧氮化矽層、氮氧化矽層。

此外，雖然在上述製程中，與基板110接觸地形成剝離層111，但是本發明的一個實施例不限定於該製程。也可以與基板110接觸地形成成為基底的絕緣層，並且與該絕緣層接觸地設置剝離層111。

將半導體積體電路100與在纖維體中浸滲有機樹脂的第一絕緣體112黏結，並且以剝離層111為境界從基板110剝離半導體積體電路100。在此，半導體積體電路100設置在第一絕緣體112一側(參照圖3B)。

在本實施例中，作為第一絕緣體112使用在纖維體160中浸滲有機樹脂161的結構體。藉由對結構體進行加熱及壓合，使結構體的有機樹脂可塑化或固化。另外，在有機樹脂是可塑性有機樹脂的情況下，藉由此後進行冷卻到室溫，使可塑化了的有機樹脂固化。藉由加熱及壓合，有機樹脂以與半導體積體電路緊貼的方式均勻地擴大並固化。上述壓合結構體的工序在大氣壓下或減壓下進行。

注意，作為對其他基板的轉置製程，可以使用如下方法：在基板和半導體積體電路之間形成剝離層，並在剝離層和半導體積體電路之間設置金屬氧化膜，並且利用晶化使該金屬氧化膜脆弱化，以剝離該半導體積體電路。此外，也可以使用如下方法：在耐熱性高的基板和半導體積體電路之間設置含有氫的非晶矽膜，並且利用雷射光束的照射或蝕刻去掉該非晶矽膜，以剝離該半導體積體電路。此外，也可以使用如下方法：在基板和半導體積體電路之間形成剝離層，在剝離層和半導體積體電路之間設置金屬氧化膜，利用晶化使該金屬氧化膜脆弱化，藉由使用溶液或NF₃ 、BrF₃ 、ClF₃ 等氟化鹵素氣體的蝕刻去掉剝離層的一部分，然後在脆弱化了的金屬氧化膜中進行剝離。此外，也可以使用如下方法：機械性地去掉或藉由使用溶液或NF₃ 、BrF₃ 、ClF₃ 等氟化鹵素氣體的蝕刻去掉形成有半導體積體電路的基板。此外，也可以使用如下方法：作為剝離層使用含有氮、氧、氫等的膜(例如，含有氫的非晶矽膜、含有氫的合金膜、含有氧的合金膜等)，對剝離層照射雷射光束來將含在剝離層內的氮、氧、氫作為氣體而釋放，以促進半導體積體電路和基板的剝離。

藉由組合上述剝離方法，可以更容易進行轉置製程。就是說，也可以進行雷射光束的照射、使用氣體或溶液等的對剝離層的蝕刻、利用鋒利的小刀或手術刀等的機械性的去掉，使剝離層和半導體積體電路成為容易剝離的狀態，然後利用物理力(機械等)進行剝離。

此外，也可以使液體介在剝離層和半導體積體電路的介面，並且從製造基板剝離半導體積體電路。

藉由對結構體進行加熱並將其壓合到半導體積體電路100的露出的剝離面來黏結第二絕緣體102，以利用第一絕緣體112及相對的第二絕緣體102夾持半導體積體電路100(參照圖3C)。

第二絕緣體102也與第一絕緣體112同樣使用在纖維體150中浸滲有機樹脂151的結構體。

如上所述，也可以在第一絕緣體112上及第二絕緣體102下分別設置第三絕緣體113、第四絕緣體103(參照圖3D)。

雖然並不特別圖示，但是第一絕緣體112及第二絕緣體102以排列在平面方向上的方式夾持有多個半導體積體電路100，並且根據各個半導體積體電路100進行分割，以製造半導體積體電路晶片。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例中藉由照射雷射光束進行分割。

藉由照射雷射光束而進行分割，在分割面第一絕緣體112和第二絕緣體102、以及第三絕緣體113和第四絕緣體103熔融並彼此熔接。從而，半導體積體電路100由第一絕緣體112和第二絕緣體102、以及第三絕緣體113和第四絕緣體103密封。如上所述，設置第三絕緣體113和第四絕緣體103的效果之一在於：在本製程中更良好地覆蓋半導體積體電路100的截面。就是說，只要可以利用第一絕緣體112及第二絕緣體102充分良好地覆蓋半導體積體電路100的截面，就不局限於該結構。

接著，覆蓋(包圍)第三絕緣體113及第四絕緣體103地形成導電遮蔽體140。首先，在第三絕緣體113的表面及分割面上形成導電遮蔽體，並且在第四絕緣體103的表面及分割面上形成導電遮蔽體(參照圖3E)。在本實施例中，藉由濺射法形成厚度為10nm(大於0且1μm以下，較佳的為5nm以上且100nm以下)的鈦膜作為導電遮蔽體140。

接著，在導電遮蔽體140、第三絕緣體113、第二絕緣體112中設置接觸孔105(虛線的邊線)，與半導體積體電路100電連接地形成天線101(參照圖3E)。藉由在形成接觸孔之後，使用導電材料直接形成天線，來可以實現半導體積體電路100和天線101的電連接。此外，半導體積體電路100和天線101的電連接也可以藉由如下步驟來實現：將天線101另行形成在薄膜狀的基板上，並且利用導電膏劑等將半導體積體電路100和天線101藉由接觸孔貼在一起。

如上所述，也可以在天線101和導電遮蔽體140之間設置絕緣層，以防止它們直接接觸。

藉由如此形成，半導體積體電路100由第一絕緣體112和第二絕緣體102密封。並且，設置在相當於半導體裝置的表面及背面的第一絕緣體112及第二絕緣體102的外側及分割面的導電遮蔽體140保護半導體積體電路100免受靜電放電。

如上所述，藉由利用覆蓋半導體積體電路100的導電遮蔽體140，可以防止半導體積體電路100受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路100的一對絕緣體，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良，而成品率好地製造半導體裝置。

實施例2

在本實施例中，參照圖4A至4C和圖5A至5C而詳細地說明可靠性及成品率更高的半導體裝置的製造方法。在本實施例中，說明作為半導體裝置的一例的CMOS(互補金屬氧化物半導體：Complementary Metal Oxide Semiconductor)。

在作為製造基板的具有絕緣表面的基板200上隔著剝離層201而設置基底膜202、電晶體210和211、絕緣膜212、絕緣膜213、絕緣層214，以形成半導體積體電路250(參照圖4A)。

電晶體210是薄膜電晶體，包括源區或汲區224a和224b、與源區或汲區224a和224b相比為低濃度雜質區的雜質區223a和223b、通道形成區226、閘極絕緣層227、閘極電極層228、具有側壁結構的絕緣層229a和229b。源區或汲區224a和224b分別與用作源極電極層或汲極電極層的佈線層230a和230b接觸並且電連接。在本實施例中，電晶體210是p通道型薄膜電晶體，在源區或汲區224a和224b、LDD(輕摻雜汲)區的雜質區223a和223b中包含賦予p型的雜質元素(例如，硼(B)、鋁(Al)、鎵(Ga)等)。

電晶體211是薄膜電晶體，包括源區或汲區204a和204b、與源區或汲區204a和204b相比為低濃度雜質區的雜質區203a和203b、通道形成區206、閘極絕緣層207、閘極電極層208、具有側壁結構的絕緣層209a和209b。源區或汲區204a和204b分別與用作源極電極層或汲極電極層的佈線層210a和210b接觸並且電連接。在本實施例中，電晶體211是n通道型薄膜電晶體，在源區或汲區204a和204b、LDD(輕摻雜汲)區的雜質區203a和203b中包含賦予n型的雜質元素(例如，磷(P)、砷(As)等)。

接著，在半導體積體電路250上形成第一絕緣體262。作為第一絕緣體262，也可以使用在纖維體280中浸滲有機樹脂281的結構體。將半導體積體電路250和第一絕緣體262黏結，並且以剝離層201為介面，從基板200剝離半導體積體電路250。在此，半導體積體電路250設置在第一絕緣體262一側(參照圖4B和4C)。

藉由對結構體進行加熱並將其壓合到半導體積體電路250的露出的剝離面來黏結第二絕緣體252，以利用第一絕緣體262及第二絕緣體252夾持半導體積體電路250(參照圖5A)。

第二絕緣體252也與第一絕緣體262同樣使用在纖維體270中浸滲有機樹脂271的結構體，即可。

雖然並不特別圖示，但是第一絕緣體262及第二絕緣體252夾持有多個半導體積體電路，並且根據各個半導體積體電路250進行分割，以製造半導體積體電路晶片。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例中藉由照射雷射光束進行分割。半導體積體電路250藉由如下步驟被密封：由於藉由雷射照射產生的熱而第一絕緣體262和第二絕緣體252的分割面附近熔融並熔接。

注意，如實施例1所述，為了更良好地覆蓋半導體積體電路250的截面，也可以在第一絕緣體262及第二絕緣體252的外側設置第三絕緣體及第四絕緣體。

接著，覆蓋(包圍)第一絕緣體262及第二絕緣體252地形成導電遮蔽體260。首先，在第一絕緣體262的表面及分割面上形成導電遮蔽體，並且在第二絕緣體252的表面及分割面上形成導電遮蔽體(參照圖5B)。在本實施例中，作為導電遮蔽體260，使用金屬膜。具體而言，藉由濺射法形成厚度為10nm(優選為5nm以上且100nm以下)的鈦膜。

然後，在導電遮蔽體上形成用作天線的導電層263，並且在導電層263上形成用作保護層的無機絕緣層254。在本實施例中，作為無機絕緣層254，形成氮化矽膜。導電層263藉由設置在導電遮蔽體及第一絕緣體中的接觸孔電連接到半導體積體電路250。雖然並不特別圖示，但是如實施例1所說明，也可以設置絕緣層，以防止導電遮蔽體和天線直接接觸(參照圖5C)。

藉由如此形成，半導體積體電路250由第一絕緣體262和第二絕緣體252密封。並且，設置在相當於半導體裝置的表面及背面的第一絕緣體262及第二絕緣體252的外側及分割面的導電遮蔽體260保護半導體積體電路250免受靜電放電。

導電遮蔽體260透過包括在半導體裝置中的天線的導電層263應該收發的電磁波並且遮斷從外部施加到半導體裝置內部的半導體積體電路250的靜電。因為導電遮蔽體260將由於靜電放電而施加的靜電擴散並放掉，或者防止電荷的局部性的存在(局部化)(防止發生局部性的電位差)，所以可以防止半導體積體電路250的靜電破壞。

此外，因為以夾持半導體積體電路的方式設置絕緣體及導電遮蔽體，所以在製程中也可以防止外部壓力或靜電放電所引起的半導體積體電路的破損或特性不良等負面影響。因此，可以成品率好地製造半導體裝置。

藉由使用具有撓性的絕緣體，在本實施例中製造的半導體裝置可以具有撓性。

作為形成電晶體210和211所具有的半導體層的材料，可以使用如下半導體等：藉由使用以矽烷或鍺烷為典型的半導體材料氣體並且利用氣相成長法或濺射法製造的非晶(以下也稱為“AS”)半導體；利用光能量或熱能量使該非晶半導體晶化的多晶半導體；微晶(也稱為半非晶或微晶。以下也稱為“SAS”)半導體。半導體層可以藉由濺射法、LPCVD法、或者電漿CVD法等形成。

微晶半導體膜當考慮到吉布斯自由能時屬於非晶和單晶之間的準穩定狀態。就是說，微晶半導體膜是具有在自由能上穩定的第三狀態的半導體，並且具有短程序列及晶格畸變。柱狀或者針狀結晶在相對於基板表面的法線方向上成長。作為微晶半導體的典型例子的微晶矽的拉曼光譜移動到比呈現單晶矽的520cm^-1 低波數一側。就是說，在呈現單晶矽的520cm^-1 和呈現非晶矽的480cm^-1 之間有微晶矽的拉曼光譜的峰值。此外，為了終結懸空鍵，使微晶半導體包含至少1原子%或其以上的氫或鹵素。此外，藉由使其包含氦、氬、氪和氙等的稀有氣體元素而進一步促進晶格畸變，可以得到穩定性提高並且優質的微晶半導體膜。

該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法、或者頻率為1GHz以上的微波電漿CVD裝置形成。典型地藉由利用氫稀釋SiH₄ 、Si₂ H₆ 、SiH₂ Cl₂ 、SiHCl₃ 、SiCl₄ 、SiF₄ 等氫化矽或者鹵化矽來形成。此外，除了氫化矽或者鹵化矽及氫之外還利用選自氦、氬、氪和氙中的一種或多種稀有氣體進行稀釋，可以形成微晶半導體膜。將此時的相對於氫化矽的氫的流量比設定為5倍以上且200倍以下，較佳的設定為50倍以上且150倍以下，更佳的設定為100倍。

作為非晶半導體，可以典型地舉出氫化非晶矽，並且，作為結晶半導體，可以典型地舉出多晶矽等。多晶矽包括將以800℃以上的處理溫度形成的多晶矽用作主要材料而形成的所謂的高溫多晶矽、將以600℃以上的處理溫度形成的多晶矽用作主要材料而形成的所謂的低溫多晶矽、使用促進晶化的元素等使非晶矽晶化的多晶矽等。當然，如上所述，也可以使用微晶半導體或者在半導體層的一部分包括結晶相的半導體。

此外，作為半導體的材料，除了矽(Si)、鍺(Ge)等單質以外，還可以使用GaAs、InP、SiC、ZnSe、GaN、SiGe等化合物半導體。此外，還可以使用氧化物半導體的氧化鋅(ZnO)、氧化錫(SnO₂ )、氧化鎂鋅、氧化鎵、銦氧化物、以及由多個上述氧化物半導體構成的氧化物半導體等。例如，也可以使用由氧化鋅、銦氧化物和氧化鎵構成的氧化物半導體等。注意，在將氧化鋅使用於半導體層的情況下，較佳的作為閘極絕緣層而使用Y₂ O₃ 、Al₂ O₃ 、TiO₂ 以及它們的疊層等，並且較佳的作為閘極電極層、源極電極層、汲極電極層而使用銦錫氧化物(ITO)、Au、Ti等。此外，也可以對ZnO添加In、Ga等。

在將結晶半導體層使用於半導體層的情況下，作為該結晶半導體層的製造方法，使用各種方法(雷射晶化法、熱晶化法、使用鎳等促進晶化的元素的熱晶化法等)即可。此外，也可以對SAS的微晶半導體進行雷射照射來實現晶化，以提高結晶性。在不引入促進晶化的元素的情況下，在對非晶矽膜照射雷射光束之前在氮氣氛下以500℃加熱一個小時，以將非晶矽膜所含有的氫釋放到其濃度成為1×10²⁰ atoms/cm³ 以下。這是因為如下緣故：當對含有多量氫的非晶矽膜照射雷射光束時，其表面的平坦性極為惡化，並且不能得到良好的結晶性。

此外，也可以在使非晶半導體層晶化來形成結晶半導體層的晶化製程中，對非晶半導體層添加促進晶化的元素(也寫為催化元素、金屬元素)，並且利用熱處理(550℃至750℃，3分鐘至24小時)進行晶化。作為助長(促進)晶化的元素，可以使用選自鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)及金(Au)中的一種或多種。

作為對非晶半導體層的金屬元素的引入方法，只要是可以使該金屬元素存在於非晶半導體層的表面或者其內部的方法，就沒有特別限制，而例如可以使用濺射法、CVD法、電漿處理法(也包括電漿CVD法)、吸附法、塗敷金屬鹽的溶液的方法。其中，使用溶液的方法是簡單的，並且從容易調整金屬元素的濃度的觀點而言，其很有用。此外，此時，為了改善非晶半導體層的表面的可濕性來使水溶液普及到非晶半導體層的整個表面上，較佳的利用氧氣氛下的UV光的照射、熱氧化法、使用包含羥基的臭氧水或過氧化氫溶液進行的處理等，而形成氧化膜。

為了從結晶半導體層去掉或減輕助長晶化的元素，與結晶半導體層接觸地形成包含雜質的半導體層，並且將它用作吸氣裝置。作為雜質元素，可以使用賦予n型的雜質元素、賦予p型的雜質元素、稀有氣體元素等，例如可以使用選自磷(P)、氮(N)、砷(As)、銻(Sb)、鉍(Bi)、硼(B)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)中的一種或者多種。在包含促進晶化的元素的結晶半導體層上形成包含稀有氣體元素的半導體層，並且進行熱處理(550℃至750℃，3分鐘至24小時)。包含在結晶半導體層中的促進晶化的元素移動到包含稀有氣體元素的半導體層中，而結晶半導體層中的促進晶化的元素被去掉或減輕。然後，去掉成為吸氣裝置的包含稀有氣體元素的半導體層。

當進行非晶半導體層的晶化時，既可以使用熱處理和雷射光束照射的組合，又可以分別進行熱處理和雷射光束照射多次。

此外，也可以藉由電漿法將結晶半導體層直接形成在基板上。此外，也可以藉由電漿法將結晶半導體層選擇性地形成在基板上。

閘極絕緣層207、227由氧化矽、或者氧化矽和氮化矽的疊層結構形成，既可。閘極絕緣層207、227既可以藉由電漿CVD法或減壓CVD法堆積絕緣膜來形成，又可以藉由利用電漿處理的固相氧化或固相氮化來形成。這是因為如下緣故：藉由利用電漿處理使單晶半導體層氧化或氮化來形成的閘極絕緣層是很緻密、絕緣耐壓性高且可靠性優越。例如，利用Ar將一氧化二氮(N₂ O)稀釋為1倍至3倍(流量比)，以10Pa至30Pa的壓力施加3kW至5kW的微波(2.45GHz)電力來使半導體層的表面氧化或氮化。藉由該處理，形成1nm至10nm(較佳的為2nm至6nm)的絕緣膜。再者，引入一氧化二氮(N₂ O)和矽烷(SiH₄ )，以10Pa至30Pa的壓力施加3kW至5kW的微波(2.45GHz)電力並利用氣相成長法來形成氧氮化矽膜，以形成閘極絕緣層。藉由組合固相反應和利用氣相成長法的反應，可以形成介面態密度低且絕緣耐壓性優越的閘極絕緣層。

此外，作為閘極絕緣層207和227，也可以使用二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等高介電常數材料。藉由將高介電常數材料使用於閘極絕緣層207和227，可以減少閘極漏電流。

閘極電極層208和228可以藉由CVD法、濺射法、液滴噴射法等來形成。閘極電極層可以由選自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba中的元素、以上述元素為主要成分的合金材料或者化合物材料形成。此外，也可以使用以摻雜有磷等雜質元素的多晶矽膜為典型的半導體膜、或者AgPdCu合金。此外，可以採用單層結構或疊層結構，例如既可以採用氮化鎢膜和鉬膜的兩層結構，又可以採用依次層疊有厚度為50nm的鎢膜、厚度為500nm的鋁和矽的合金(Al-Si)膜、厚度為30nm的氮化鈦膜而成的三層結構。此外，在採用三層結構的情況下，既可以使用氮化鎢而代替第一導電膜的鎢，又可以使用鋁和鈦的合金(Al-Ti)膜而代替第二導電膜的鋁和矽的合金(Al-Si)膜。此外，也可以使用鈦膜而代替第三導電膜的氮化鈦膜。

作為閘極電極層208和228，也可以使用對於可見光具有透光性的材料。作為透光導電材料，也可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅(ZnO)等。此外，還可以使用含有氧化鋅的銦鋅氧化物(IZO(Indium Zinc Oxide))、摻雜有鎵(Ga)的ZnO、氧化錫(SnO₂ )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。

當在形成閘極電極層208和228的製程中利用蝕刻法進行加工時，形成掩模並且利用乾蝕刻法進行加工，既可。藉由利用ICP(Induatively Coupled Plasma：電感耦合型電漿)蝕刻法並且適當地調整蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，可以將電極層蝕刻為錐形形狀。注意，作為蝕刻氣體，可以適當地使用以Cl₂ 、BCl₃ 、SiCl₄ 或者CCl₄ 等為典型的氯類氣體；以CF₄ 、SF₆ 或者NF₃ 等為典型的氟類氣體；或者O₂ 。

具有側壁結構的絕緣層209a、209b、229a、229b藉由在形成覆蓋閘極電極層、半導體層的絕緣層之後利用使用RIE(Reactive ion Etching：反應離子蝕刻)法的各向異性蝕刻加工該絕緣層，以自對準的方式形成，既可。在此，對絕緣層沒有特別的限制，而較佳的使用使TEOS(Tetra-Ethyl-Ortho-Silicate)或矽烷等與氧或一氧化二氮等起反應來形成的臺階覆蓋性好的氧化矽。絕緣層可以藉由熱CVD法、電漿CVD法、常壓CVD、偏壓ECRCVD、濺射法等方法來形成。

雖然在本實施例中，說明單閘極結構作為電晶體的結構，但是也可以採用雙閘極結構等多閘結構。在此情況下，既可以採用在半導體層的上方及下方設置閘極電極層的結構，又可以採用只在半導體層的一面(上方或下方)設置多個閘極電極層的結構。

此外，也可以採用在電晶體的源區及汲區中設置矽化物的結構。矽化物藉由在半導體層的源區及汲區上形成導電膜並利用加熱處理、GRTA法、LRTA法等使露出的源區及汲區中的半導體層的矽和導電膜起反應來形成。也可以藉由雷射照射、利用燈的光輻射形成矽化物。作為形成矽化物的導電膜的材料，可以使用鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)等。

用作源極電極層或汲極電極層的佈線層210a、210b、230a、230b可以藉由在利用PVD法、CVD法、蒸鍍法等形成導電膜之後將其蝕刻為所希望的形狀來形成。此外，可以藉由印刷法、電鍍法等在所規定的地方選擇性地形成佈線層。還可以使用軟熔法、鑲嵌法。佈線層210a、210b、230a、230b藉由使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等金屬、Si、Ge等半導體、其合金、或者其氮化物作為材料來形成，即可。

此外，也可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、含有氧化鋅(ZnO)的銦鋅氧化物(IZO(indium zinc oxide))、氧化鋅(ZnO)、摻雜有鎵(Ga)的ZnO、氧化錫(SnO₂ )、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等透光導電材料。

作為絕緣膜212和213、絕緣層214，可以使用氧化矽、氮化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁、其他無機絕緣材料。

如上所述，藉由利用覆蓋半導體積體電路的導電遮蔽體，可以防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用覆蓋半導體積體電路的絕緣體，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。

在本發明的一個實施例的半導體裝置中，除了像場效應電晶體那樣的半導體元件以外，還可以應用使用半導體層的記憶元件等。可以製造並提供滿足在很多用途上要求的功能的半導體裝置。

實施例3

在本實施例中，作為以賦予更高的可靠性為目的的半導體裝置、以及半導體裝置的製造方法，參照圖6A至圖8B而說明具有記憶體的半導體裝置的一例。

本實施例的半導體裝置包括用作記憶元件的儲存單元陣列、以及驅動儲存單元陣列的驅動電路部。

在具有絕緣表面的製造基板的基板300上形成剝離層301，並且在剝離層301上形成用作基底膜的絕緣膜302。

接著，在絕緣膜302上形成半導體膜。半導體膜以25nm至200nm(較佳的為30nm至150nm)的厚度利用濺射法、LPCVD法、或者電漿CVD法等方法形成，即可。

在本實施例中，在絕緣膜302上形成非晶半導體膜，並且使非晶半導體膜雷射晶化，以形成結晶半導體膜的半導體膜。

對如此得到了的半導體膜選擇性地進行用來控制薄膜電晶體的臨界值電壓的微量的雜質元素(硼或磷)的摻雜。該雜質元素的摻雜也可以對晶化製程之前的非晶半導體膜進行。當在非晶半導體膜的狀態下摻雜雜質元素時，藉由利用此後的用來晶化的加熱處理，也可以進行雜質的活化。此外，也可以改善在摻雜時發生的缺陷等。

接著，利用掩模將半導體膜加工為所希望的形狀。在本實施例中，在去掉形成在半導體膜上的氧化膜之後，重新形成氧化膜。並且，製造光掩模並且藉由利用光微影法的加工處理，形成半導體層303、304、305、306。也可以在半導體層的端部設置傾斜角(錐形角)。

作為蝕刻加工，可以使用電漿蝕刻(乾蝕刻)或者濕蝕刻，但是當對大面積基板進行處理時，電漿蝕刻適合。作為蝕刻氣體，使用CF₄ 、NF₃ 、Cl₂ 、BCl₃ 等氟類或者氯類氣體，也可以適當地添加He、Ar等惰性氣體。此外，當應用大氣壓放電的蝕刻加工時，也可以進行局部性的放電加工，而沒必要在基板的整個面上形成掩模。

在半導體層305上形成絕緣膜310。絕緣膜310可以由氧化矽或氧化矽和氮化矽的疊層結構形成。絕緣膜310也可以藉由電漿CVD法或減壓CVD法堆積絕緣層來形成，但是較佳的藉由利用電漿處理的固相氧化或固相氮化來形成，即可。這是因為如下緣故：藉由利用電漿處理使半導體層(典型為矽層)氧化或氮化來形成的絕緣膜是很緻密、絕緣耐性高且可靠性優越。因為絕緣膜310用作用來將電荷注入到電荷儲存層311的隧道絕緣層，所以其較佳的為如此結實。較佳的將該絕緣膜310的厚度設定為1nm至20nm、更佳的為3nm至6nm。

作為藉由電漿處理來形成的較佳的的絕緣膜310的一例，利用在氧氣氛下的電漿處理在半導體層上以3nm至6nm的厚度形成氧化矽層，然後在氮氣氛下對該氧化矽層的表面進行利用氮化電漿的處理，來形成氮電漿處理層。具體而言，首先，利用氧氣氛下的電漿處理，在半導體層上以3nm至6nm的厚度形成氧化矽層。然後，藉由接著進行氮氣氛下的電漿處理，在氧化矽層的表面或者表面附近設置氮濃度高的氮電漿處理層。注意，表面附近是指離氧化矽層的表面有大約0.5nm至1.5nm的深度的地方。例如，藉由在氮氣氛下進行電漿處理，得到如下結構：在離氧化矽層的表面有大約1nm的深度的地方以20原子%至50原子%的比例含有氮。

藉由利用電漿處理使半導體層的典型例子的矽層的表面氧化，可以形成介面沒有歪斜的緻密的氧化層。此外，當藉由利用電漿處理使該氧化層氮化，來將表層部的氧取代為氮來形成氮化層時，可以實現進一步的緻密化。由此，可以形成絕緣耐壓性高的絕緣層。

在任何情況下，也藉由使用上述那樣的利用電漿處理的固相氧化處理或者固相氮化處理，即使當使用耐熱溫度為700℃以下的玻璃基板，也可以得到與以950℃至1050℃形成的熱氧化膜同等的絕緣層。就是說，可以形成可靠性高的隧道絕緣層而作為非易失性記憶元件的隧道絕緣層。

在絕緣膜310上形成電荷儲存層311。該電荷儲存層311可以為單層或者由多個層構成的疊層。

電荷儲存層311可以由半導體材料或導電材料的層或者粒子形成，並且可以將其用作浮閘。作為半導體材料，有矽、矽鍺等。在使用矽的情況下，可以使用非晶矽、多晶矽。還可以使用摻雜磷的多晶矽。此外，作為導電材料，使用選自鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)中的元素、以上述元素為主要成分的合金、組合上述元素的合金膜(典型為Mo-W合金膜，Mo-Ta合金膜)、或者賦予導電性的矽膜，即可。也可以在由這種材料構成的導電層下形成有氮化鉭、氮化鎢、氮化鈦、氮化鉬等氮化物；鎢矽化物、鈦矽化物、鉬矽化物等矽化物。再者，也可以採用上述半導體材料和半導體材料、導電材料和導電材料、半導體材料和導電材料的疊層結構。例如，也可以採用矽層及鍺層的疊層結構。

此外，也可以藉由利用具有絕緣性以及保持電荷的陷阱的層形成電荷儲存層311。作為這種材料的典型例子，有矽化合物、鍺化合物。作為矽化合物，有氮化矽、氧氮化矽、添加有氫的氧氮化矽等。作為鍺化合物，有氮化鍺、添加有氧的氮化鍺、添加有氮的氧化鍺、添加有氧及氫的氮化鍺、添加有氮及氫的氧化鍺等。

接著，形成覆蓋半導體層303、304、306的掩模。以掩模、電荷儲存層311為掩模添加賦予n型的雜質元素，以形成n型雜質區362a、n型雜質區362b。在本實施例中，使用賦予n型的雜質元素的磷(P)作為雜質元素。在此，對n型雜質區362a、n型雜質區362b以1×10¹⁷ /cm³ 至5×10¹⁸ /cm³ 左右的濃度添加賦予n型的雜質元素。去掉覆蓋半導體層303、304、306的掩模。

去掉半導體層306上的氧化膜，並且形成覆蓋半導體層305、半導體層306、絕緣膜310、電荷儲存層311的閘極絕緣層309。在儲存單元陣列中，當閘極絕緣層309的厚度厚時，可以提高薄膜電晶體及記憶元件的對於高電壓的耐性，而可以提高可靠性。

注意，雖然形成在半導體層305的上方的閘極絕緣層309在此後完成的記憶元件中用作控制絕緣層，但是其在形成在半導體層306上的薄膜電晶體中用作閘極絕緣層，所以在本說明書中稱為閘極絕緣層309。

去掉半導體層303和304上的氧化膜，並且形成覆蓋半導體層303、半導體層304的閘極絕緣層308(參照圖6A)。閘極絕緣層308可以藉由電漿CVD法、濺射法等來形成。將設置在驅動電路部中的薄膜電晶體的閘極絕緣層308的厚度設定為1nm以上且10nm以下、更佳的為5nm左右，即可。當使閘極絕緣層308薄膜化時，有在驅動電路部中使電晶體以低電壓高速工作的效果。

閘極絕緣層308由氧化矽、或者氧化矽和氮化矽的疊層結構形成，既可。閘極絕緣層308既可以藉由電漿CVD法或減壓CVD法堆積絕緣膜來形成，又可以藉由利用電漿處理的固相氧化或固相氮化來形成。這是因為如下緣故：藉由利用電漿處理使半導體層氧化或氮化來形成的閘極絕緣層很緻密、絕緣耐壓性高且可靠性優越。

此外，作為閘極絕緣層308，也可以使用高介電常數材料。藉由將高介電常數材料使用於閘極絕緣層308，可以減少閘極汲電流。作為高介電常數材料，可以使用二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等。此外，也可以藉由利用電漿處理的固相氧化來形成氧化矽層。

另外，作為厚度薄的氧化矽膜的形成方法，有如下方法：利用GRTA法、LRTA法等使半導體區的表面氧化，並形成熱氧化膜。注意，為了以低成膜溫度形成閘極汲電流少的緻密的絕緣膜，使反應氣體包含氬等稀有氣體元素，並且將其混入到形成的絕緣膜中。

接著，在閘極絕緣層308和309上層疊形成用作閘極電極層的厚度為20nm至100nm的第一導電膜和厚度為100nm至400nm的第二導電膜。第一導電膜及第二導電膜可以藉由濺射法、蒸鍍法、CVD法等方法來形成。第一導電膜及第二導電膜可以藉由使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)中的元素或者以上述元素為主要成分的合金材料、或者化合物材料來形成。此外，作為第一導電膜及第二導電膜，也可以使用以摻雜有磷等雜質元素的多晶矽膜為典型的半導體膜、或者AgPdCu合金。此外，不局限於兩層結構，例如也可以採用依次層疊有作為第一導電膜的厚度為50nm的鎢膜、作為第二導電膜的厚度為500nm的鋁和矽的合金(Al-Si)膜、作為第三導電膜的厚度為30nm的氮化鈦膜而成的三層結構。此外，在採用三層結構的情況下，也可以使用氮化鎢而代替第一導電膜的鎢。此外，也可以使用鋁和鈦的合金膜(Al-Ti)而代替第二導電膜的鋁和矽的合金(Al-Si)膜。此外，也可以使用鈦膜而代替第三導電膜的氮化鈦膜。此外，也可以採用單層結構。在本實施例中，作為第一導電膜形成厚度為30nm的氮化鉭，並且作為第二導電膜形成厚度為370nm的鎢(W)。

對第一導電膜和第二導電膜進行蝕刻加工，以形成第一閘極電極層312、313、314；第二閘極電極層316、317、318；第一控制閘極電極層315；第二控制閘極電極層319(參照圖6B)。

雖然在本實施例中示出形成具有垂直側面的第一閘極電極層、第二閘極電極層(第一控制閘極電極層、第二控制閘極電極層)的實例，但是本發明的一個方式不局限於此，而也可以形成具有錐形形狀的第一閘極電極層、第二閘極電極層(第一控制閘極電極層、第二控制閘極電極層)。或者，也可以採用如下結構：只有閘極電極層(第一控制閘極電極層、第二控制閘極電極層)中的一層具有錐形形狀，並且另一層具有藉由各向異性蝕刻而得到的垂直側面。此外，錐形角度可以在層疊的閘極電極層之間不同或者相同。藉由具有錐形形狀，其上層疊的膜的覆蓋性提高，並且缺陷減輕，所以可靠性提高。

有時，由於在形成閘極電極層(及控制閘極電極層)時的蝕刻工序，閘極絕緣層308和309稍微受到蝕刻，而厚度減少(所謂的膜減少)。

接著，形成覆蓋半導體層304、305、306的掩模321、363。以掩模321、363、第一閘極電極層312、第二閘極電極層316為掩模添加賦予p型的雜質元素320，以形成p型雜質區322a、p型雜質區322b。在本實施例中，使用硼(B)作為雜質元素。在此，對p型雜質區322a、p型雜質區322b以1×10²⁰ /cm³ 至5×10²¹ /cm³ 左右的濃度添加賦予p型的雜質元素。此外，在半導體層303中形成通道形成區323(參照圖6C)。

p型雜質區322a、p型雜質區322b是高濃度p型雜質區，用作源區、汲區。

接著，形成覆蓋半導體層303的掩模325。以掩模325、第一閘極電極層313、第二閘極電極層317、第一閘極電極層314、第二閘極電極層318、第一控制閘極電極層315以及第二控制閘極電極層319為掩模添加賦予n型的雜質元素324，以形成n型雜質區326a、326b、364a、364b、327a、327b、328a、328b。在本實施例中，使用磷(P)作為雜質元素。在此，對n型雜質區326a、326b、327a、327b、328a、328b以5×10¹⁹ /cm³ 至5×10²⁰ /cm³ 左右的濃度添加賦予n型的雜質元素。此外，在半導體層304中形成通道形成區329，在半導體層305中形成通道形成區330，並且在半導體層306中形成通道形成區331(參照圖6D)。

n型雜質區326a、326b、327a、327b、328a、328b是高濃度n型雜質區，用作源區、汲區。另一方面，n型雜質區364a、n型雜質區364b是低濃度雜質區，成為LDD區。

藉由利用O₂ 灰化處理、抗蝕劑剝離液，去掉掩模325，並且也去掉氧化膜。此後，也可以覆蓋閘極電極層的側面地形成絕緣膜，所謂的側壁。側壁可以藉由利用電漿CVD法或減壓CVD(LPCVD)法並且使用具有矽的絕緣膜來形成。

為了使雜質元素活化，也可以進行加熱處理、強光的照射、或者雷射光束的照射。可以在實現活化的同時恢復對於閘極絕緣層的電漿損傷、對於閘極絕緣層和半導體層的介面的電漿損傷。

接著，形成覆蓋閘極電極層、閘極絕緣層的層間絕緣層。在本實施例中，採用由絕緣膜367和絕緣膜368構成的疊層結構。作為絕緣膜367和絕緣膜368，既可以採用藉由濺射法或者電漿CVD法而成的氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化矽膜，又可以採用單層或者三層以上的疊層結構的其他包含矽的絕緣膜。

再者，在氮氣氛下以300℃至550℃進行1小時至12小時的熱處理，以使半導體層氫化。較佳的以400℃至500℃進行。該製程是利用包含在層間絕緣層的絕緣膜367中的氫來終結半導體層的懸空鍵的製程。在本實施例中，以410度(℃)進行1小時的加熱處理。

作為絕緣膜367和絕緣膜368，還可以使用選自氮化鋁、氧氮化鋁、氮含量多於氧含量的氮氧化鋁、氧化鋁、類金剛石碳(DLC)、含氮碳(CN)、其他含有無機絕緣材料的物質中的材料。此外，還可以使用矽氧烷樹脂。注意，矽氧烷樹脂相當於包括Si-O-Si鍵的樹脂。

接著，利用由抗蝕劑構成的掩模而在絕緣膜367、絕緣膜368、閘極絕緣層308和309中形成到達半導體層的接觸孔(開口部)。蝕刻可以根據所使用的材料的選擇比而進行一次或多次。藉由蝕刻，去掉絕緣膜368、絕緣膜367、閘極絕緣層308和309，以形成到達源區或汲區的p型雜質區322a和322b、n型雜質區326a、326b、327a、327b、328a、328b的開口部。蝕刻可以是濕蝕刻或/及乾蝕刻。作為濕蝕刻的蝕刻劑，可以使用像包含氟化氫銨及氟化銨的混合溶液那樣的氫氟酸類溶液。作為蝕刻氣體，可以適當地使用以Cl₂ 、BCl₃ 、SiCl₄ 或者CCl₄ 等為典型的氯類氣體；以CF₄ 、SF₆ 或者NF₃ 等為典型的氟類氣體；或者O₂ 。或者，還可以對所使用的蝕刻氣體添加惰性氣體。作為所添加的惰性元素，可以使用選自He、Ne、Ar、Kr、Xe中的一種或多種元素。

覆蓋開口部地形成導電膜，並且對導電膜進行蝕刻，以形成分別電連接到各源區或汲區的一部分的源極電極層或汲極電極層的佈線層369a、佈線層369b、佈線層370a、佈線層370b、佈線層371a、佈線層371b、佈線層372a、佈線層372b。佈線層可以在藉由PVD法、CVD法、蒸鍍法等形成導電膜之後將其蝕刻為所希望的形狀來形成。此外，也可以藉由液滴噴射法、印刷法、電鍍法等在所規定的地方選擇性地形成導電層。還可以使用軟熔法、鑲嵌法。源極電極層或汲極電極層藉由使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等金屬、Si、Ge、其合金、或者其氮化物作為材料來形成。此外，還可以採用它們的疊層結構。在本實施例中，形成厚度為60nm的鈦(Ti)膜、厚度為40nm的氮化鈦膜、厚度為700nm的鋁膜、厚度為200nm的鈦(Ti)膜而得到疊層結構，並且將其加工為所希望的形狀。

藉由上述製程，可以製造用作驅動電路部的半導體積體電路350，該半導體積體電路350包括：具有p型雜質區的p通道型薄膜電晶體的薄膜電晶體373；具有n型雜質區的n通道型薄膜電晶體的薄膜電晶體374；具有n型雜質區作為儲存單元陣列的記憶元件375；具有n型雜質區的n通道型薄膜電晶體的薄膜電晶體376(參照圖6E)。

在本實施例中，在半導體積體電路350上形成絕緣層390(參照圖7A)。接著，作為第一絕緣體382，使用在纖維體383中浸滲有機樹脂384的結構體。加熱並壓合結構體，將半導體積體電路350、第一絕緣體382、第四絕緣體391黏結，並且利用剝離層301從基板300剝離半導體積體電路350。由此，半導體積體電路350設置在第一絕緣體382一側(參照圖7B)。

第二絕緣體385也與第一絕緣體382同樣使用在纖維體383中浸滲有機樹脂384的結構體。加熱並壓合結構體，將第三絕緣體388和第二絕緣體385黏結。在第二絕緣體385的與第三絕緣體388相反一面設置黏結層389。

將黏結層389黏結到半導體積體電路350的露出的剝離面，並且利用第四絕緣體391及第一絕緣體382、第三絕緣體388及第二絕緣體385夾持半導體積體電路350(參照圖8A)。

雖然未圖示，但是第一絕緣體382及第二絕緣體385以排列在平面方向上的方式夾持有多個半導體積體電路350，並且根據各個半導體積體電路350進行分割，以製造半導體積體電路晶片。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例中藉由照射雷射光束進行分割。

藉由分割，在分割面上第一絕緣體382和第二絕緣體385、以及第三絕緣體388和第四絕緣體391熔融並彼此熔接。從而，半導體積體電路350由第一絕緣體382和第二絕緣體385、以及第三絕緣體388和第四絕緣體391密封。

接著，覆蓋(包圍)第三絕緣體388及第四絕緣體391地形成導電遮蔽體395。首先，在第三絕緣體388的表面及分割面上形成導電遮蔽體，並且在第四絕緣體391的表面及分割面上形成導電遮蔽體(參照圖8B)。在本實施例中，作為導電遮蔽體395，藉由濺射法形成厚度為10nm(較佳的為5nm以上且100nm以下)的鈦膜。

然後，在導電遮蔽體395上形成用作天線的導電層380，並且在導電層380上形成用作保護層的無機絕緣層381。在本實施例中，作為無機絕緣層381，形成氮化矽膜。導電層380藉由設置在導電遮蔽體395、第三絕緣體及第一絕緣體中的接觸孔電連接到半導體積體電路350。雖然並不特別圖示，但是如實施例1所說明，也可以設置絕緣層，以防止導電遮蔽體和天線直接接觸。

藉由如此形成，半導體積體電路350由第一絕緣體382、第二絕緣體385、第三絕緣體388以及第四絕緣體391密封。並且，設置在相當於半導體裝置的表面及背面的第三絕緣體388及第四絕緣體391的外側及分割面的導電遮蔽體395保護半導體積體電路350免受靜電放電。

導電遮蔽體395不妨礙包括在半導體裝置中的天線的導電層380應該收發的電磁波並且遮斷從外部施加到半導體裝置內部的半導體積體電路350的靜電。因為導電遮蔽體395將由於靜電放電而施加的靜電擴散並放掉，或者防止電荷的局部性的存在(局部化)(防止發生局部性的電位差)，所以可以防止半導體積體電路350的靜電破壞。

此外，因為以夾持半導體積體電路的方式設置絕緣體，所以在製程中也可以防止外部壓力或靜電放電所引起的半導體積體電路的破損或特性不良等負面影響。因此，可以成品率好地製造半導體裝置。

如上所述，藉由利用覆蓋半導體積體電路的導電遮蔽體，可以防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。此外，在製程中也防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。

實施例4

在本實施例中，將說明以賦予更高可靠性為目的的半導體裝置的實例。詳細地說，說明半導體裝置的一例的微處理器及具有運算功能並能夠以非接觸的方式進行資料收發的半導體裝置的一例。

作為半導體裝置的一例，圖9表示微處理器500的一例。該微處理器500是使用根據上述實施例的半導體裝置來製造的。該微處理器500包括運算電路501(運算邏輯單元；Arithmetic logic unit，也稱為ALU)、運算電路控制部502(ALU Controller)、指令解碼部503(Instruction Decoder)、中斷控制部504(Interrupt Controller)、時序控制部505(Timing Controller)、暫存器506(Register)、暫存器控制部507(Register Controller)、匯流排界面508(Bus I/F)、唯讀記憶體509、以及儲存介面510(ROM I/F)。

藉由匯流排界面508輸入到微處理器500的指令輸入到指令解碼部503並被解碼之後輸入到運算電路控制部502、中斷控制部504、暫存器控制部507、以及時序控制部505。運算電路控制部502、中斷控制部504、暫存器控制部507、以及時序控制部505根據被解碼的指令進行各種控制。具體地說，運算電路控制部502產生用來控制運算電路501的工作的信號。此外，中斷控制部504在微處理器500執行程式時，對來自外部的輸入輸出裝置或週邊電路的中斷要求根據其優先度或掩模狀態進行判斷而處理。暫存器控制部507產生暫存器506的位址，並且根據微處理器500的狀態進行暫存器506的讀出或寫入。時序控制部505產生控制運算電路501、運算電路控制部502、指令解碼部503、中斷控制部504及寄存器控制部507的工作時序的信號。例如，時序控制部505具備根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部，並且將內部時鐘信號CLK2提供給上述各種電路。另外，圖9所示的微處理器500只不過是將其結構簡化來示出的一個實例，實際上可以根據其用途而具有多種多樣的結構。

接下來，參照圖10說明具有運算功能並能夠以非接觸的方式進行資料收發的半導體裝置的一例。圖10示出以無線通信與外部裝置進行信號的收發而工作的電腦(以下稱為“RFCPU”)的一例。RFCPU511包括類比電路部512和數位電路部513。類比電路部512包括具有諧振電容的諧振電路514、整流電路515、恒壓電路516、重置電路517、振盪電路518、解調電路519、調制電路520。數位電路部513包括RF介面521、控制暫存器522、時鐘控制器523、CPU介面524、中央處理單元525、隨機存取記憶體526、以及唯讀記憶體527。

下面說明具有這種結構的RFCPU511的工作。天線528所接收的信號由於諧振電路514產生感應電動勢。感應電動勢經過整流電路515而充電到電容部529中。該電容部529較佳的由陶瓷電容器或雙電層電容器等的電容器形成。電容部529不需要與RFCPU511一體形成，而作為另外的部件安裝到構成RFCPU511的具有絕緣表面的基板即可。

重置電路517產生對數位電路部513進行重置和初始化的信號。例如，作為重置信號產生相對於電源電壓的上升而延遲升高的信號。振盪電路518根據由恒壓電路516產生的控制信號而改變時鐘信號的頻率和占空比。由低通濾波器形成的解調電路519例如將振幅調製(ASK)方式的接收信號的振幅的變動二值化。調制電路520藉由使振幅調制(ASK)方式的發送信號的振幅變動來發送發送資料。調制電路520藉由改變諧振電路514的諧振點來改變通信信號的振幅。時鐘控制器523根據電源電壓或中央處理單元525中的消耗電流，產生用來改變時鐘信號的頻率和占空比的控制信號。電源管理電路530監視電源電壓。

從天線528輸入到RFCPU511的信號被解調電路519解調後，在RF介面521中分解為控制指令、資料等。控制指令容納在控制暫存器522中。控制指令包括儲存在唯讀記憶體527中的資料的讀出指令、向隨機存取記憶體526的資料的寫入指令、向中央處理單元525的運算指令等。中央處理單元525藉由CPU介面524對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522進行存取。CPU介面524具有如下功能：根據中央處理單元525所要求的位址，產生對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522中的任一個的存取信號。

作為中央處理單元525的運算方式，可以採用將OS(作業系統)儲存在唯讀記憶體527中並且在啓動的同時讀出並執行程式的方式。此外，也可以採用由專用電路構成運算電路並且以硬體方式進行運算處理的方式。作為使用硬體和軟體的雙方的方式，可以應用如下方式：利用專用運算電路進行一部分的處理，並且中央處理單元525使用程式來進行其他部分的運算。

在本實施例的微處理器中，藉由覆蓋半導體積體電路的導電遮蔽體，防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。

實施例5

在本實施例中，說明上述實施例所示的半導體裝置的使用方式的一例。具體地說，參照附圖以下說明能夠以非接觸的方式進行資料輸入/輸出的半導體裝置的應用例子。能夠以非接觸的方式進行資料輸入/輸出的半導體裝置根據利用方式也稱為RFID標籤、ID標籤、IC標籤、RF標籤、無線標籤、電子標籤或無線晶片。

參照圖11A說明本實施例所示的半導體裝置的頂面結構的一例。圖11A所示的半導體裝置包括半導體積體電路晶片400和設置有天線405的支撐基板406。將半導體積體電路晶片400貼合到支撐基板406以使半導體積體電路晶片400的端子和天線405的端子在接點407電連接。

在設置在半導體積體電路晶片400內的半導體積體電路中設置構成儲存部或邏輯部的多個電晶體等的元件。在根據本實施例的半導體裝置中，除了可以應用場效應電晶體等半導體元件以外，還可以應用利用半導體層的記憶元件等。因此，可以製造並提供滿足在很多用途上要求的功能的半導體裝置。

接著，說明半導體積體電路晶片400和天線的結構及其配置。圖11B相當於圖11A所示的層疊有半導體積體電路晶片400和形成在支撐基板406上的天線405的半導體裝置的立體圖。並且，圖11C相當於圖11B的虛線X-Y的截面圖。

圖11C所示的半導體積體電路100可以使用實施例1至實施例4所示的半導體積體電路，在此，將分割為各個而形成為晶片狀的半導體積體電路稱為半導體積體電路晶片400。注意，雖然圖11C所示的半導體積體電路晶片400是使用實施例1的實例，但是本實施例也可以應用於其他實施例，而不局限於該結構。

圖11C所示的半導體積體電路100由第一絕緣體112和第二絕緣體102夾持，並且其側面也被密封。在本實施例中，在以夾持多個半導體積體電路的方式將第一絕緣體和第二絕緣體貼合在一起後，根據各個半導體積體電路進行分割，以製造半導體積體電路晶片400。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例中藉由照射雷射光束進行分割。

本發明的一個實施例的半導體裝置包括天線、夾持電連接到該天線的半導體積體電路的一對絕緣體的外側(與半導體積體電路相反一側及側面)的導電遮蔽體140a和140b。導電遮蔽體140a和140b透過包括在半導體裝置中的天線應該收發的電磁波並且遮斷從外部施加到半導體裝置內部的半導體積體電路的靜電。

圖12A示出圖11A所示的半導體積體電路晶片400和天線405的放大圖。雖然在圖12A中天線是具有一個線圈的矩形環形天線，但是本發明的一個實施例不限於該結構。天線的形狀不限於矩形，而也可以是具有曲線的形狀，例如圓形。線圈的數目不限於一個，而還可以為多個。但是，當天線具有一個線圈時，可以降低半導體積體電路晶片400與天線405之間產生的寄生電容。

此外，在圖11A和圖12A中，天線被佈置得圍繞半導體積體電路晶片400的週邊。在除了相當於虛線所示的接點408的部分以外的區域中，天線405佈置在沒有設置半導體積體電路晶片400的區域中。然而，本發明的一個實施例不限於該結構，而如圖12B所示，也可以在除了相當於虛線所示的接點408的部分以外的區域中，將天線405佈置得至少部分重疊於半導體積體電路400。但是，如圖11A和圖12A所示，藉由將天線405佈置在沒有設置半導體積體電路晶片400的區域中，可以降低半導體積體電路晶片400與天線405之間產生的寄生電容。

本發明的一個實施例的半導體裝置也可以應用電磁感應方式、電磁耦合方式、微波方式。在微波方式的情況下，根據所使用的電磁波的波長而適當地決定天線405的形狀，即可。

例如，在應用微波方式(例如，UHF頻帶(860MHz頻帶至960MHz頻帶)、2.45GHz頻帶等)作為半導體裝置的信號傳輸方式的情況下，考慮到用於信號傳輸的電磁波的波長而適當地設定天線的長度或形狀等，即可。例如，可以將天線形成為線狀(例如，偶極天線)、平坦的形狀(例如，平板天線或者絲帶型形狀)等。此外，天線的形狀不局限於直線狀，而也可以考慮到電磁波的波長而採用曲線狀、蜿蜒形狀、或者組合這些的形狀。

應用本發明的一個實施例的半導體裝置藉由利用覆蓋半導體積體電路的導電遮蔽體，防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。此外，在製程中也防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。因此，在如本實施例所示的能夠以非接觸的方式進行資料的輸入/輸出並且小型的半導體裝置的情況下，本發明很有效。本實施例的半導體裝置因為對於外力的可靠性高，所以可以擴大可以使用半導體裝置的環境的條件，並且可以擴大半導體裝置的用途的範圍。

實施例6

在本實施例中，以下參照附圖而說明藉由利用上述本發明的一個實施例而形成的能夠以非接觸的方式進行資料的輸入/輸出的半導體裝置的應用例。能夠以非接觸的方式進行資料的輸入/輸出的半導體裝置根據利用方式而也被稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。

圖13A所示的半導體裝置800具有以非接觸的方式進行資料收發的功能，並且包括高頻電路810、電源電路820、重置電路830、時鐘產生電路840、資料解調電路850、資料調制電路860、控制其他電路的控制電路870、儲存電路880、以及天線890。高頻電路810是接收來自天線890的信號並且將從資料調製電路860接收的信號從天線890輸出的電路。電源電路820是根據接收信號產生電源電位的電路。重置電路830是產生重置信號的電路。時鐘產生電路840是根據從天線890輸入的接收信號而產生各種時鐘信號的電路。資料解調電路850是解調接收信號並且將該信號輸出到控制電路870的電路。資料調制電路860是調制從控制電路870接收的信號的電路。此外，作為控制電路870，例如設置有取碼電路910、判碼電路920、CRC判定電路930、以及輸出單元電路940。另外，取碼電路910是分別抽出傳送到控制電路870的指令所包括的多個代碼的電路。判碼電路920是比較被抽出的代碼與相當於參考值的代碼而判定指令內容的電路。此外，CRC判定電路930是根據被判定的代碼而檢測出是否存在發送錯誤等的電路。

接下來，對上述半導體裝置的工作的一例進行說明。首先，天線890接收無線信號。無線信號經由高頻電路810而傳送到電源電路820，而產生高電源電位(以下，表示為VDD)。VDD提供給半導體裝置800所具有的各電路。此外，經由高頻電路810傳送到資料解調電路850的信號被解調(以下，解調信號)。而且，經由高頻電路810並且經過重置電路830及時鐘產生電路840的信號以及解調信號傳送到控制電路870。取碼電路910、判碼電路920、以及CRC判定電路930等分析傳送到控制電路870的信號。然後，根據被分析的信號輸出儲存在儲存電路880內的半導體裝置的資訊。被輸出的半導體裝置的資訊經過輸出單元電路940而編碼化。再者，編碼化的半導體裝置800的資訊經過資料調製電路860，由天線890作為無線信號發送。注意，在構成半導體裝置800的多個電路中，低電源電位(以下，VSS)是共同的，可以將VSS用作GND。

如此，藉由將信號從通信裝置傳送到半導體裝置800並且使用通信裝置接收從該半導體裝置800傳送來的信號，可以讀出半導體裝置的資料。

此外，半導體裝置800既可以是不安裝電源(電池)而利用電磁波將電源電壓供應給各電路的類型，又可以是安裝電源(電池)並利用電磁波和電源(電池)將電源電壓供應給各電路的類型。

接下來，將說明能夠以非接觸的方式進行資料的輸入/輸出的半導體裝置的使用方式的一例。在包括顯示部3210的可擕式終端的側面設置通信裝置3200，並且在產品3220的側面設置半導體裝置3230(圖13B)。當將通信裝置3200接近於產品3220所包括的半導體裝置3230時，有關商品的資訊諸如產品的原材料、原產地、各生產製程的檢查結果、流通過程的歷史、以及商品說明等被顯示在顯示部3210上。此外，當使用傳送帶搬運商品3260時，可以利用通信裝置3240和設置在商品3260上的半導體裝置3250，對該商品3260進行檢查(圖13C)。如此，藉由將半導體裝置利用於系統，可以容易取得資訊並且實現高功能化和高附加價值化。

如上所述，本發明的一個實施例的可靠性高的半導體裝置的應用範圍極為廣泛，可以將其應用到廣泛領域的電子設備。

實施例7

根據本發明的一個實施例，可以形成用作包括處理器電路的晶片(以下也稱為處理器晶片、無線晶片、無線處理器、無線記憶體、無線標籤)的半導體裝置。本發明的一個實施例的半導體裝置的用途很廣泛，只要是藉由以非接觸的方式明確物件物的歷史等的資訊而有助於生產及管理等的商品，就可以應用於任何商品。例如，可以將這種半導體裝置設置於紙幣、硬幣、有價證券類、證書類、無記名債券類、包裝容器類、書籍類、記錄媒體、身邊帶的東西、交通工具類、食品類、衣物、保健用品類、生活用品類、藥品類以及電子設備等而使用。對這些實例參照圖14A至14G進行說明。

紙幣和硬幣是在市場上流通的金錢，包括在特定地域中與貨幣同樣通用的金錢(兌換券)、紀念硬幣等。有價證券類是指支票、證券、期票等，並且可以設置包括處理器電路的晶片190(參照圖14A)。證書類是指駕駛執照、居民卡等，並且可以設置包括處理器電路的晶片191(參照圖14B)。身邊帶的東西是指包、眼鏡等，並且可以設置包括處理器電路的晶片197(參照圖14C)。無記名債券類是指郵票、米票、各種禮品票等。包裝容器類是指盒飯等的包裝紙、塑膠瓶等，並且可以設置包括處理器電路的晶片193(參照圖14D)。書籍類是指書籍、書本等，並且可以設置包括處理器電路的晶片194(參照圖14E)。記錄媒體是指DVD軟體、錄影磁帶等，並且可以設置包括處理器電路的晶片195(參照圖14F)。交通工具類是指自行車等的車輛、船舶等，並且可以設置包括處理器電路的晶片196(參照圖14G)。食品類是指食料品、飲料等。衣物是指衣服、鞋等。保健用品類是指醫療器械、健康器械等。生活用品類是指傢俱、照明裝置等。藥品類是指醫藥、農藥等。電子設備是指液晶顯示裝置、EL顯示裝置、電視裝置(電視接收機、薄型電視接收機)、行動電話等。

作為這種半導體裝置的設置方式，可以採用貼在物品的表面上或者嵌入在物品中等的方法。例如，如果是書，就嵌入在紙中，而如果是由有機樹脂構成的包裝，就嵌入在該有機樹脂中即可。

如此，藉由將半導體裝置設置於包裝容器類、記錄媒體、身邊帶的東西、食品類、衣物、生活用品類、電子設備等，可以謀求實現檢查系統或租賃店的系統等的效率化。此外，藉由將半導體裝置設置於交通工具類，可以防止偽造或偷竊。此外，藉由將半導體裝置嵌入到動物等生物中，可以容易識別各個生物。例如，藉由將具有感測器的半導體裝置嵌入或安裝到家畜等生物中，不僅可以管理生年、性別或種類等，而且可以容易管理體溫等健康狀態。

另外，本實施例可以與上述實施例1至6、以及實施例8適當地組合來實施。

實施例8

在本實施例中，使用圖15A至15D說明本發明的一個實施例的半導體裝置的安裝實例。

本發明的一個實施例的半導體裝置如實施例7所示可以安裝到各種各樣的物品。在本實施例中，示出將半導體裝置安裝到撓性基板(也稱為柔性基板)來製造撓性半導體裝置的實例。

圖15A至15C是將半導體積體電路晶片埋入撓性基板中的安裝實例。半導體積體電路晶片可以使用實施例1至6所示的半導體裝置。在此，將分割成各個的晶片狀的半導體裝置稱為半導體積體電路晶片。圖15D示出半導體積體電路晶片600的詳細結構。圖15D所示的半導體積體電路晶片使用實施例1，但是本實施例也可以應用於其他實施例，而不局限於該結構。

如圖15D所示，半導體積體電路100由第一絕緣體112、第二絕緣體102夾持，並且其側面也被密封。雖然並不特別圖示，但是設置在導電遮蔽體上的天線101和半導體積體電路100藉由設置在導電遮蔽體及絕緣體中的接觸孔電連接。在本實施例中，第一絕緣體112及第二絕緣體102夾持有多個半導體積體電路，並且根據各個天線101及半導體積體電路100進行分割，以製造半導體積體電路晶片。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例中藉由照射雷射光束進行分割。藉由分割，半導體積體電路100由第一絕緣體112和第二絕緣體102密封。第一絕緣體112及第二絕緣體102和分割面(由於分割而發生的側面)一致，而第一絕緣體112及第二絕緣體102露出於分割面。

覆蓋(包圍)第一絕緣體112及第二絕緣體102地形成有導電遮蔽體140。導電遮蔽體140形成在第一絕緣體、第二絕緣體的表面及分割面上。由此，天線101及半導體積體電路100由第一絕緣體112和第二絕緣體102密封。並且，設置在相當於半導體裝置的表面及背面的第一絕緣體112及第二絕緣體102的外側的導電遮蔽體140保護天線101及半導體積體電路100免受靜電放電。

藉由利用覆蓋半導體積體電路的導電遮蔽體，防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。此外，在製造工序中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。

圖15A示出撓性基板601和撓性基板602所夾持的半導體積體電路晶片600，該半導體積體電路晶片600佈置在設置於撓性基板601中的凹部中。

佈置有半導體積體電路晶片600的凹部既可以設置在一方撓性基板中，又可以設置在雙方撓性基板中。圖15B為在設置在撓性基板601及撓性基板602雙方的凹部中佈置半導體積體電路晶片600的實例。

再者，也可以採用三層結構的撓性基板，並且在中央的撓性基板中設置用來佈置半導體積體電路晶片600的開口。圖15C是在撓性基板603中設置開口，在該開口中佈置半導體積體電路晶片600，使用撓性基板601和撓性基板602夾持撓性基板603及半導體積體電路晶片600的實例。

在圖15A至15C中，還可以在撓性基板601、撓性基板602的外側層疊撓性基板。

作為撓性基板601、602、603，可以使用將纖維(單紗)的束(以下稱為絲束)用於經線及緯線來編織的織布、或者將多種纖維的絲束堆疊為隨機或將多種纖維的絲束堆疊在一個方向上而成的無紡織布、紙等。此外，具體而言，可以使用：由聚對苯二甲酸乙二酯(PET)樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂、聚醚碸(PES)樹脂、聚丙烯樹脂、聚丙硫醚樹脂、聚碳酸酯樹脂、聚醚醯亞胺樹脂、聚苯硫醚樹脂、聚苯醚樹脂、聚碸樹脂、聚鄰苯二甲醯胺樹脂等構成的基板；由聚丙烯樹脂、聚酯樹脂、乙烯樹脂、聚氟化乙烯樹脂、氯乙烯樹脂、聚醯胺樹脂等構成的基板；薄膜；由纖維材料構成的紙等。也可以使用與黏結性合成樹脂薄膜(丙烯類合成樹脂、環氧類合成樹脂等)的疊層膜等。在基板或薄膜與被處理體黏結時，也可以使用黏結層。根據基板或薄膜的種類而可以選擇條件並藉由加熱處理或加壓進行黏結。黏結層相當於包含黏結劑諸如熱固性樹脂、紫外線固化樹脂、環氧樹脂類黏結劑、樹脂添加劑等的層。

如本實施例，若在安裝的撓性基板內設置凹部或開口並埋入地佈置半導體積體電路晶片600，則不形成由於設置半導體積體電路晶片600而產生的凸部，因此，撓性基板表面平坦，而可以使厚度均勻。從而，即使在將半導體積體電路晶片安裝在撓性基板上時使用滾筒等進行用來貼合的加壓處理，也可以防止局部壓力施加(壓力集聚)到半導體積體電路晶片。由此，可以減輕在安裝製程中產生的半導體積體電路晶片的破損，所以半導體裝置的成品率提高。此外，在安裝之後，也可以得到耐受外部壓力的可靠性高的半導體裝置。

此外，由於可以將半導體裝置的表面形成得平坦且平滑，所以當保管它和在機械上安裝它時，具有優越的堆積性、搬運性。再者，由於從外部不能視覺確認半導體積體電路晶片(在表面上不產生反映半導體積體電路晶片的形狀的凸部)，所以可以得到安全性高的半導體裝置。

實施例9

導電遮蔽體較佳的具有一定程度的導電性以保護半導體積體電路免受靜電放電，然而，它吸收藉由天線進行收發的電波，所以應該考慮到其對於通信距離造成的影響。

如圖19所示，當在半導體積體電路1900以及天線1902上隔著絕緣層而設置導電遮蔽體時，也可以在絕緣層上分散有如附圖標記1903a至1903h所示的島狀導電體。此時，導電體1903a至1903h分別是由導電材料形成的島狀導電體並且在縱方向上具有導電性，但是它們不彼此連接，所以例如在1903a和1903b、1903a和1903c等之間在橫方向上沒有導通。

當採用這種結構時，導電遮蔽體呈現保護半導體積體電路1900免受靜電放電的良好特性，並且在橫方向上不具有導電性，所以可以將藉由天線進行收發的電波的阻礙抑制為最小限度。

範例1

在本範例中，製造本發明的一個實施例的半導體裝置，並且示出進行可靠性評估的結果。

形成將半導體積體電路夾持在第一絕緣體和第二絕緣體之間的疊層結構，並且製造由導電遮蔽體覆蓋(包圍)該疊層結構的樣品。在樣品中，作為第一絕緣體及第二絕緣體，使用在纖維體(玻璃纖維)中浸滲有機樹脂(溴化環氧樹脂)而成的結構體的預浸料(厚度為20μm)。至於導電遮蔽體，以使用10nm厚的鈦膜形成的樣品為實施例A，以使用10nm厚的氧化矽和銦錫氧化物的化合物(以下表示為ITSO)形成的樣品為實施例B，以使用100nm厚的ITSO形成的樣品為實施例C，以不設置導電遮蔽體的樣品為比較例D。對這些樣品的每一個進行ESD(Electro Static Discharge：靜電放電)耐受性的評估作為可靠性評估。

作為ESD耐受性的評估，將樣品放在由玻璃基板(厚度為0.5mm)、鋁板、導電薄膜構成的疊層上，利用ESD試驗機(簡單應答評估　日本Takaya股份公司製造)從樣品的形成有導電遮蔽體一側向積體電路中央部施加電壓，在施加ESD之後進行除電(1分鐘)，進行工作確認。另外，以相對於半導體積體電路的天線一側為表面，並且以相對於半導體積體電路的與天線相反一側的面為背面，而進行工作確認。

至於實施例A、實施例B、實施例C及比較例D的樣品，對五個實施例A進行ESD測定，並且對四個實施例B、實施例C、比較例D分別進行ESD測定。表1示出直到成為非工作狀態的ESD外加電壓[kV]的平均值、最大值、最小值。

直到成為非工作狀態施加的ESD外加電壓[kV]的值為：在比較例的背面一側的平均值為2.7kV，最大值為7.0kV，最小值為2.0kV；在實施例A的背面一側的平均值為15.0kV，最大值為15.0kV，最小值為15.0kV；在實施例B的平均值為12.0kV，最大值為13.0kV，最小值為11.0kV；在實施例C的平均值為15.0kV，最大值為15.0kV，最小值為15.0kV。可以知道，具有包括導電遮蔽體的結構的實施例A及實施例C可以工作到更高電壓值。從上述結果可確認，藉由使用導電遮蔽體覆蓋半導體積體電路，對於靜電放電的耐受性提高，而不容易產生靜電破壞。

從上述結果可確認，藉由採用本發明的一個實施例，藉由覆蓋半導體積體電路的導電遮蔽體，可以防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。並且，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。

範例2

接下來，說明對本發明的一個實施例的半導體裝置進行彎曲試驗的結果。

首先，以具有與實施例A相同的結構的樣品為實施例E，以具有與實施例B相同的結構的樣品為實施例F，以具有與比較例D相同的結構的樣品為比較例G，並且分別準備五個樣品。接著，在聚萘二甲酸乙二醇酯的膠帶上分別排列五個樣品，並且在卷有紙的金屬桿上使在其單側具有670g的秤錘的聚萘二甲酸乙二醇酯的膠帶往返。

表2至表4示出對分別五個實施例E、實施例F及比較例G的樣品，以每30次往返進行應答評估，並且進行應答評估到300次往返的結果。

可知，比較例G的五個樣品中的三個樣品直到30次往返表示應答，但是此後不表示應答。可知，實施例E及實施例F的每五個樣品都直到300次往返表示應答。

從上述結果可確認，藉由採用本發明的一個實施例，藉由覆蓋半導體積體電路的導電遮蔽體，可以防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)，並且由於覆蓋半導體積體電路的絕緣體而可以提高對於彎曲壓力的可靠性。可確認，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。

範例3

作為樣品，製造由導電遮蔽體、第四絕緣體、第一絕緣體、天線、半導體積體電路、第三絕緣體、第二絕緣體、導電遮蔽體構成的疊層結構(實施例H、實施例I、實施例J)。至於樣品，作為第一絕緣體及第二絕緣體使用在纖維體(玻璃纖維)中浸滲有機樹脂(溴化環氧樹脂)而成的結構體的預浸料(厚度為20μm)，而作為第三絕緣體及第四絕緣體使用芳族聚醯胺薄膜(厚度為12μm)。另外，在天線上形成氮化矽膜作為保護層，並且在第三絕緣體和半導體積體電路之間形成丙烯酸樹脂(厚度為10μm)作為黏結層。

至於導電遮蔽體，以使用鈦膜形成的樣品為實施例H，以使用ITSO膜形成的樣品為實施例I，以使用鎳膜形成的樣品為實施例J。並且，在各樣品結構中，當使用鈦膜及ITSO膜形成導電遮蔽體時，將厚度設定為5nm、10nm、50nm，100nm。此外，當使用鎳膜形成導電遮蔽體時，將厚度設定為10nm、50nm、100nm。另外，當導電遮蔽體的厚度為0nm時，其是指不形成導電遮蔽體的樣品，即比較例。

對實施例H、實施例I、實施例J進行ESD測定(各厚度、樣品為五個)、彎曲試驗(各厚度、樣品為五個)、薄層電阻的測定(各厚度、樣品為五個)。

採用與範例1相同的方法進行ESD測定。此外，採用與範例2相同的方法進行彎曲試驗。在玻璃上分別形成鈦膜、ITSO膜、鎳膜來進行薄層電阻的測定。鈦膜及ITSO膜的厚度為5nm、10nm、50nm、100nm，而鎳膜的厚度為10nm、50nm、100nm。使用電阻率測量儀(日本NPS CO.,LTD.製造)藉由直流四探針法進行對各樣品的測定。

接下來，圖16示出實施例H、實施例I的通信距離的結果，而圖17示出實施例H、實施例I、實施例J的諧振頻率的結果。圖16及圖17示出對各厚度測定十個樣品的結果的平均值。從圖16的結果可知，實施例H、實施例I的通信距離幾乎不受材料或厚度的影響。此外，從圖17的結果也可知，實施例H、實施例I、實施例J的諧振頻率幾乎不受材料或厚度的影響。就是說，可知，電磁波透過導電遮蔽體，而可以與外部進行良好的通信。

接下來，圖18示出實施例H、實施例I、實施例J的電阻率的測定結果。在實施例H、實施例I、實施例J中，厚度越厚，薄層電阻越低。從上述結果可知，在實施例H、實施例I、實施例J中，藉由使厚度增大，薄層電阻降低而在發生靜電放電時可以有效地擴散靜電。此外，還可知，在導電遮蔽體的厚度和薄層電阻之間有相關，而可以利用厚度來控制薄層電阻。

接下來，表5至表7分別示出實施例H、實施例I、實施例J的ESD測定的結果。對各實施例、各厚度進行五個樣品的測定。在每個表5至表7中，測定結果的分母都表示試驗樣品數，而分子都表示工作樣品數。

在不設置導電遮蔽體的比較例中，在施加5kV的電壓時，五個樣品中的只有一個工作，並且在施加10kV的電壓時，一個也不工作。在實施例H中，在將厚度設定為5nm並且從背面一側施加15kV的電壓時，五個樣品中的三個工作，而在將厚度設定為除了5nm以外的厚度並且從表面和背面都施加15kV的電壓時，五個均工作。此外，在實施例I中，在將厚度設定為50nm、100nm並且施加15kV的電壓時，五個均工作，而在將厚度設定為5nm、10nm並且施加15kV的電壓時，五個樣品中的四個工作。在實施例J中，無關厚度和電壓，而五個均工作。從上述結果可知，藉由將導電遮蔽體的厚度增大，可以防止靜電放電所造成的靜電破壞。

接下來，表8示出實施例H、實施例I、實施例J的彎曲試驗的結果。在表8中，判定表示在進行300次彎曲試驗後是否可以確認正常工作，並且判定結果的分母表示試驗樣品數，而分子表示工作樣品數。對各厚度分別測定五個樣品。

對沒形成導電遮蔽體的比較例的樣品來說，在往返300次以後五個均不表示應答。與此相反，對實施例H、實施例I、實施例J來說，各厚度的五個樣品均在往返300次以後表示應答。從上述結果可知，藉由使用導電遮蔽體覆蓋積體電路，可以防止靜電放電所造成的靜電破壞。

從上述結果可知，藉由採用本發明的一個實施例，藉由覆蓋半導體積體電路的導電遮蔽體，可以防止半導體積體電路受到由於靜電放電而產生的靜電破壞(電路的錯誤工作、半導體元件的損傷)。並且，可以提供在實現薄型化及小型化的同時具有耐受性的可靠性高的半導體裝置。

100．．．半導體積體電路

101．．．天線

102．．．第二絕緣體

103．．．第四絕緣體

105．．．接觸孔

110．．．基板

111．．．剝離層

112．．．第一絕緣體

113．．．第三絕緣體

140．．．導電遮蔽體

150．．．纖維體

151．．．有機樹脂

160．．．纖維體

161．．．有機樹脂

190．．．晶片

191．．．晶片

193．．．晶片

194．．．晶片

195．．．晶片

196．．．晶片

197．．．晶片

200．．．基板

201．．．剝離層

206．．．通道形成區

207．．．閘極絕緣層

208．．．閘極電極層

210．．．電晶體

211．．．電晶體

212．．．絕緣膜

213．．．絕緣膜

214．．．絕緣層

226．．．通道形成區

227．．．閘極絕緣層

228．．．閘極電極層

250．．．半導體積體電路

252．．．第二絕緣體

254．．．無機絕緣層

260．．．導電遮蔽體

262．．．第一絕緣體

263．．．導電層

270．．．纖維體

271．．．有機樹脂

280．．．纖維體

281．．．有機樹脂

300．．．基板

301．．．剝離層

302．．．絕緣膜

303．．．半導體層

304．．．半導體層

305．．．半導體層

306．．．半導體層

308．．．閘極絕緣層

309．．．閘極絕緣層

310．．．絕緣膜

311．．．電荷儲存層

312．．．第一閘極電極層

313．．．第一閘極電極層

314．．．第一閘極電極層

315．．．第一控制閘極電極層

316．．．第二閘極電極層

317．．．第二閘極電極層

318．．．第二閘極電極層

319．．．第二控制閘極電極層

320．．．雜質元素

321．．．掩模

323．．．通道形成區

324．．．雜質元素

325．．．掩模

329．．．通道形成區

330．．．通道形成區

331．．．通道形成區

350．．．半導體積體電路

363．．．掩模

367．．．絕緣膜

368．．．絕緣膜

373．．．薄膜電晶體

374．．．薄膜電晶體

375．．．記憶元件

376．．．薄膜電晶體

380．．．導電層

381．．．無機絕緣層

382．．．第一絕緣體

383．．．纖維體

384．．．有機樹脂

385．．．第二絕緣體

388．．．第三絕緣體

389．．．黏結層

390．．．絕緣層

391．．．第四絕緣體

395．．．導電遮蔽體

400．．．半導體積體電路晶片

405．．．天線

406．．．支撐基板

500．．．微處理器

501．．．運算電路

502．．．運算電路控制部

503．．．指令解碼部

504．．．中斷控制部

505．．．時序控制部

506．．．暫存器

507．．．暫存器控制部

508．．．匯流排界面

509．．．唯讀記憶體

510．．．記憶體介面

511．．．RFCPU

512．．．類比電路部

513．．．數位電路部

514．．．諧振電路

515．．．整流電路

516．．．恒壓電路

517．．．重置電路

518．．．振盪電路

519．．．解調電路

520．．．調制電路

521．．．RF介面

522．．．控制暫存器

523．．．時鐘控制器

524．．．CPU介面

525．．．中央處理單元

526．．．隨機存取記憶體

527．．．唯讀記憶體

528．．．天線

529．．．電容部

530．．．電源管理電路

600．．．半導體積體電路晶片

601．．．撓性基板

602．．．撓性基板

603．．．撓性基板

800．．．半導體裝置

810．．．高頻電路

820．．．電源電路

830．．．重置電路

840．．．時鐘產生電路

850．．．資料解調電路

860．．．資料調制電路

870．．．控制電路

880．．．儲存電路

890．．．天線

910．．．取碼電路

920．．．判碼電路

930．．．CRC判定電路

940．．．輸出單元電路

1900．．．半導體積體電路

1902．．．天線

3200．．．通信裝置

3210．．．顯示部

3220．．．產品

3230．．．半導體裝置

3240．．．通信裝置

3250．．．半導體裝置

3260．．．商品

140a．．．導電遮蔽體

140b．．．導電遮蔽體

204a．．．源區或汲區

204b．．．源區或汲區

224a．．．源區或汲區

224b．．．源區或汲區

203a．．．雜質區

203b．．．雜質區

223a．．．雜質區

223b．．．雜質區

209a．．．具有側壁結構的絕緣層

209b．．．具有側壁結構的絕緣層

210a．．．佈線層

210b．．．佈線層

229a．．．具有側壁結構的絕緣層

229b．．．具有側壁結構的絕緣層

230a．．．佈線層

230b．．．佈線層

322a．．．p型雜質區

322b．．．p型雜質區

326a．．．n型雜質區

326b．．．n型雜質區

327a．．．n型雜質區

327b．．．n型雜質區

328a．．．n型雜質區

328b．．．n型雜質區

362a．．．n型雜質區

362b．．．n型雜質區

364a．．．n型雜質區

364b．．．n型雜質區

369a．．．佈線層

369b．．．佈線層

370a．．．佈線層

370b．．．佈線層

371a．．．佈線層

371b．．．佈線層

372a．．．佈線層

372b．．．佈線層

1903a．．．導電體

1903b．．．導電體

1903c．．．導電體

1903d．．．導電體

1903e．．．導電體

1903f．．．導電體

1903g．．．導電體

1903h．．．導電體

在附圖中：

圖1A和1B是示出本發明的一個實施例的半導體裝置的一個實施例的圖；

圖2A至2C是示出本發明的一個實施例的半導體裝置的一個實施例的圖；

圖3A至3E是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖4A至4C是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖5A至5C是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖6A至6E是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖7A和7B是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖8A和8B是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖9是示出本發明的一個實施例的半導體裝置的一個實例的微處理器的結構的圖；

圖10是示出本發明的一個實施例的半導體裝置的一個實例的微處理器的結構的圖；

圖11A至11C是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖12A和12B是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖13A至13C是說明本發明的一個實施例的半導體裝置的應用實例的圖；

圖14A至14G是說明本發明的一個實施例的半導體裝置的應用實例的圖；

圖15A至15D是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖16是說明實施例3中的本發明的一個實施例的半導體裝置的評估結果(通信距離)的圖；

圖17是說明實施例3中的本發明的一個實施例的半導體裝置的評估結果(諧振頻率)的圖；

圖18是說明實施例3中的本發明的一個實施例的半導體裝置的評估結果(導電遮蔽體的電阻率測定)的圖；以及

圖19是說明本發明的一個實施例的半導體裝置的製造方法的圖。