JP5501174B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5501174B2
JP5501174B2 JP2010205847A JP2010205847A JP5501174B2 JP 5501174 B2 JP5501174 B2 JP 5501174B2 JP 2010205847 A JP2010205847 A JP 2010205847A JP 2010205847 A JP2010205847 A JP 2010205847A JP 5501174 B2 JP5501174 B2 JP 5501174B2
Authority
JP
Japan
Prior art keywords
conductive layer
circuit
antenna
semiconductor device
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010205847A
Other languages
English (en)
Other versions
JP2011086284A (ja
Inventor
隆博 辻
康一郎 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010205847A priority Critical patent/JP5501174B2/ja
Publication of JP2011086284A publication Critical patent/JP2011086284A/ja
Application granted granted Critical
Publication of JP5501174B2 publication Critical patent/JP5501174B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

技術分野は半導体装置等に関する。
特許文献１には、アンテナを介して無線通信を行う半導体装置が開示されている。
特開２００７−５７７８号公報
アンテナを介して無線通信を行う半導体装置は、アンテナ及び回路を保護するために、アンテナ及び薄膜トランジスタを有する回路を絶縁体で保護している。
ところが、絶縁体は電荷を蓄積しやすい性質を有する。
したがって、絶縁体に蓄積した電荷が放電を起こすことにより、アンテナ又は回路を破壊してしまう問題（静電気破壊の問題）が生じていた。
そこで、静電気破壊の問題を解決する構成を以下に開示する。
アンテナ及び回路を有するチップが一対の絶縁体に挟まれた構造を有する半導体装置であって、一対の絶縁体の外側又は内側に少なくとも一層の導電層を形成することにより静電耐圧を向上させることによって、静電気破壊を低減させることができる。
ところで、本発明者らがチップの表面及び裏面の双方に導電層を設けた半導体装置の評価を行ったところ、リーダライタのアンテナの近傍において応答しない（あるいは応答率の低い）半導体装置が存在することがわかった。
本発明者らは半導体装置がアンテナの近傍において応答しないという不良を中抜け不良と呼ぶことにした。
その後、本発明者らの検討の結果、中抜け不良の原因はアナログ回路（特にレギュレータ回路）と重なる位置に配置された導電層によるものであることが分かった。
よって、中抜け不良を防止するためには、半導体装置の表面又は裏面の一方において、アナログ回路と重なる位置の導電層を除去することが有効である。
つまり、一対の導電層と、前記一対の導電層の間に設けられた一対の絶縁体と、前記一対の絶縁体の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、少なくとも前記一対の導電層の一方には開口部が設けられており、前記開口部は少なくとも前記アナログ回路と重なる位置に設けられていることを特徴とする半導体装置を提供することができる。
また、一対の絶縁体と、前記一対の絶縁体の間に設けられた一対の導電層と、前記一対の導電層の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、少なくとも前記一対の導電層の一方には開口部が設けられており、前記開口部は少なくとも前記アナログ回路と重なる位置に設けられていることを特徴とする半導体装置を提供することができる。
また、前記開口部は前記アナログ回路と重なる位置にのみ選択的に設けられていると好ましい。
また、前記開口部は前記アナログ回路及び前記デジタル回路と重なる位置にのみ選択的に設けられていると好ましい。
また、前記開口部は前記アンテナ、前記アナログ回路、及び前記デジタル回路と重なる位置にのみ選択的に設けられていると好ましい。
また、一対の導電層と、前記一対の導電層の間に設けられた一対の絶縁体と、前記一対の絶縁体の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、前記アナログ回路は、少なくともレギュレータ回路を有し、少なくとも前記一対の導電層の一方には開口部が設けられており、前記開口部は少なくとも前記レギュレータ回路と重なる位置に設けられていることを特徴とする半導体装置を提供することができる。
また、一対の絶縁体と、前記一対の導電層の間に設けられた一対の導電層と、前記一対の導電層の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、前記アナログ回路は、少なくともレギュレータ回路を有し、少なくとも前記一対の導電層の一方には開口部が設けられており、前記開口部は少なくとも前記レギュレータ回路と重なる位置に設けられていることを特徴とする半導体装置を提供することができる。
また、前記開口部は前記レギュレータ回路と重なる位置にのみ選択的に設けられていると好ましい。
また、前記一対の導電層の一方と、前記一対の導電層の他方と、は電気的に接続されていると好ましい。
一対の絶縁体の外側又は内側に少なくとも一層の導電層を形成することによって、静電気破壊を低減させることができる。
また、チップの表面又は裏面の一方においてアナログ回路と重なる位置に静電気破壊防止用の導電層を設けないことによって、中抜け不良を防止することができる。
半導体装置の一例 半導体装置の一例 半導体装置の一例 半導体装置の一例 半導体装置の一例 半導体装置の一例 レギュレータ回路の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 レギュレータ回路の一例 測定結果（ＡＳＫ） 測定結果（ＦＳＫ） レギュレータ回路の一例 測定結果（ＡＳＫ） 測定結果（ＦＳＫ） レギュレータ回路の一例 測定結果（ＡＳＫ） 測定結果（ＦＳＫ） レギュレータ回路の一例 測定結果（ＡＳＫ） 測定結果（ＦＳＫ） レギュレータ回路の一例 測定結果（ＡＳＫ） 測定結果（ＦＳＫ） 半導体装置の一例 測定結果（ＥＳＤ試験）
実施の形態及び実施例について、図面を用いて詳細に説明する。
但し、開示する発明は以下の説明に限定されないこと、並びに、開示する発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
従って、開示する発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
半導体装置の一例を示す。
図１は、アンテナ１０１とアナログ回路１０２とデジタル回路１０３とを有するチップ１００と、第１の絶縁体２０１と、第２の絶縁体２０２と、導電層３００と、を有する半導体装置を示している。
導電層３００は、チップの上側及び下側に設けられた一対の導電層を電気的に接続したものである。なお、一対の導電層は電気的に接続されていなくても良い。電気的な接続をさせる方法としては、レーザーにより溶融させて接続させる方法、絶縁膜にコンタクトホールを設け接続電極を設け、接続電極により接続させる方法等があるがこれらに限定されない。
ここで、チップ１００は第１の絶縁体２０１と第２の絶縁体２０２との間に挟まれている。
図１ではアンテナ１０１は、アナログ回路１０２上及びデジタル回路１０３上に絶縁膜を介して設けられている。
ただし、同一の絶縁表面上にアンテナ１０１とアナログ回路１０２とデジタル回路１０３を設けても良い。
また、アンテナ１０１は、アナログ回路１０２下及びデジタル回路１０３下に絶縁膜を介して設けられても良い。
また、導電層３００は第１の絶縁体２０１及び第２の絶縁体２０２の周囲全体を覆っている。
なお、図１（Ａ）は断面図であり、図１（Ｂ）は平面図である。
図１のように導電層３００を設けることによって、第１の絶縁体２０１又は第２の絶縁体２０２に静電気が蓄積しにくくなるので、静電気破壊を防止することができる。
図２は図１において、回路側の導電層に開口部を設けたものである。
開口部は、アナログ回路１０２と重なる領域に選択的に設けられている。
つまり、アナログ回路１０２と重なる領域には開口部が設けられており、アンテナ１０１と重なる領域及びデジタル回路１０３と重なる領域には導電層３００が設けられている。
図２によって中抜け不良を防止することができる。
なお、図２（Ａ）は断面図であり、図２（Ｂ）は平面図である。
図２では回路側の導電層にのみ開口部を設けたが、図３のようにアンテナ側の導電層にも開口部を設けても良い。
また、図４のようにアナログ回路１０２及びデジタル回路１０３と重なる位置の導電層に選択的に開口部を設けても良い。
つまり、アナログ回路１０２及びデジタル回路１０３と重なる領域には開口部が設けられており、アンテナ１０１と重なる領域と重なる領域には導電層３００が設けられている。
開口部を設ける面は、回路側のみ、アンテナ側のみ、回路側及びアンテナ側の双方のいずれでも良い。
なお、図４（Ａ）は断面図であり、図４（Ｂ）は平面図である。
また、図５のようにアンテナ１０１、アナログ回路１０２、及びデジタル回路１０３と重なる位置の導電層に選択的に開口部を設けても良い。
つまり、アンテナ１０１、アナログ回路１０２、及びデジタル回路１０３と重なる領域には開口部が設けられており、アンテナ１０１、アナログ回路１０２、及びデジタル回路１０３を囲う周辺部には導電層３００が設けられている。
開口部を設ける面は、回路側のみ、アンテナ側のみ、回路側及びアンテナ側の双方のいずれでも良い。
ここで、静電気破壊防止の効果は導電層３００の表面積が大きいほど高い。
よって、図２の構成は中抜け不良の効果を防止しつつ、導電層３００の表面積を大きくできるので好ましい。
なお、図５のような構成でも、周辺部に残存した導電層３００が静電気破壊防止の効果を奏している。
なお、本発明者らの実験結果によるとアナログ回路のうちレギュレータ回路の制御部と重なる領域の導電層を除去すれば中抜け不良防止効果があることがわかっている。
したがって、導電層３００の表面積を大きくするためには、アナログ回路のうちレギュレータ回路と重なる領域の導電層を選択的に除去して開口部を形成することが好ましい。
例えば、図１３のように、容量素子が配置された領域２００１、制御部２００２、抵抗体が配置された領域２００３、制御部以外の回路が配置された領域２００４を有するレギュレータ回路において、レギュレータ回路と重なる領域の導電層を選択的に除去する。
さらに好ましくは、レギュレータ回路の制御部と重なる領域の導電層を選択的に除去して開口部を形成することが好ましい。
例えば、図２２のように、容量素子が配置された領域２００１、制御部２００２、抵抗体が配置された領域２００３、制御部以外の回路が配置された領域２００４を有するレギュレータ回路において、制御部２００２と重なる領域の導電層を選択的に除去する。
また、レギュレータ回路の制御部及び他の回路の一部と重なる領域の導電層を選択的に除去して開口部を形成しても良い。
例えば、図１９のように、容量素子が配置された領域２００１、制御部２００２、抵抗体が配置された領域２００３、制御部以外の回路が配置された領域２００４を有するレギュレータ回路において、容量素子が配置された領域２００１及び制御部２００２と重なる領域の導電層を選択的に除去する。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態２）
実施の形態１では、回路側の導電層とアンテナ側の導電層とが電気的に接続された構成を示した。
一方、回路側の導電層とアンテナ側の導電層とが電気的に接続されていなくても静電破壊の防止が可能である。
即ち、第１の絶縁体上に第１の導電層が設けられており、第２の絶縁体下に第２の導電層が設けられている構成としても良い。
但し、第１の導電層と第２の導電層とが電気的に接続されていた方が静電気破壊の防止の効果が高い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態３）
実施の形態１では第１の絶縁体２０１及び第２の絶縁体２０２の外側に導電層を設けているが、第１の絶縁体２０１及び第２の絶縁体２０２の内側に導電層を設けても静電破壊の防止が可能である。
即ち、チップ１００と第１の絶縁体２０１との間に第１の導電層を設け、チップ１００と第２の絶縁体２０２との間に第２の導電層を設けても良い。
なお、第１の導電層と第２の導電層とは電気的に接続されていても良いし、第１の導電層と第２の導電層とは電気的に接続されていなくても良い。
但し、第１の導電層と第２の導電層とが電気的に接続されていた方が静電気破壊の防止の効果が高い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態４）

半導体装置の回路のブロック図の一例を示す。
本実施の形態の半導体装置は、アンテナ１００１、共振容量１００２、リミッタ回路１００３、スイッチ１００４、復調回路１００５、変調回路１００６、整流回路１００７、電圧検出回路１００８、レギュレータ回路１００９と、論理回路１０１０とを有する（図６）。
Ｖｓｓは、低電源電位又はＧＮＤ（グランド、Ｖ＝０）である。
アンテナ１００１は電磁波の送受信を行う部分である。
共振容量１００２は、送受信する電磁波の共振周波数の調整のために設けられている。
リミッタ回路１００３は、過電流が復調回路１００５、変調回路１００６、整流回路１００７等に流れることにより、これらの回路が破壊されてしまうことを防止するために設けられている。リミッタ回路１００３が機能したときスイッチ１００４がオンになりアンテナ１００１からの電流をＶｓｓに流す。
復調回路１００５は、復調を行う回路である。
変調回路１００６は、変調を行う回路である。
整流回路１００７は、アンテナから送られてきた信号を整流する回路である。
電圧検出回路１００８は、整流回路の出力電圧を検出するものである。
レギュレータ回路１００９は、入力電圧を所望の電圧に変換して出力するために設けられている。
論理回路１０１０は、復調回路からの信号に応答した信号を供給するために設けられている。
ここで、アナログ回路とは、共振容量１００２、リミッタ回路１００３、スイッチ１００４、復調回路１００５、変調回路１００６、整流回路１００７、電圧検出回路１００８、レギュレータ回路１００９等である。
一方、デジタル回路は、論理回路１０１０等である。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態５）
レギュレータ回路の一例を示す。
図７（Ａ）はレギュレータ回路のブロック図の一例である。
図７（Ｂ）はレギュレータ回路の回路図の一例である。
なお、図７（Ａ）と図７（Ｂ）とは対応する。
図７（Ａ）及び図７（Ｂ）のレギュレータ回路は、基準電圧生成回路１１０、差動回路１２０、分圧回路１３０、制御部１４０を有している。
また、図７（Ａ）及び図７（Ｂ）において、Ｖｉｎは入力端子を示し、Ｖｏｕｔ（Ｖｄｄ）は出力端子を示す。
なお、Ｖｉｎは整流回路により整流された電圧が入力される。
また、レギュレータ回路は定電圧Ｖｄｄを出力するものである。
なお、制御部１４０はＶｉｎからＶｏｕｔの導通の有無を直接制御する箇所であるため、制御部１４０には大きな電流が流れることになる。
よって、制御部１４０におけるトランジスタのチャネル幅は、基準電圧生成回路１１０、差動回路１２０、分圧回路１３０におけるトランジスタのチャネル幅の１０倍以上の大きさに設定することが好ましい。
また、図７（Ｂ）では制御部１４０をトランジスタ一つで示したが、図７（Ｃ）のように複数のトランジスタを並列接続した構成としても良い。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態６）
チップとしてピール回路を用いる方法を例示する。
まず、図８（Ａ）のように、基板５０００と、基板５０００上に設けられた剥離層５００１と、剥離層５００１上に設けられた下地絶縁膜５００２と、下地絶縁膜５００２上に設けられたアナログ回路１０２及びデジタル回路１０３と、アナログ回路１０２上及びデジタル回路１０３上に層間絶縁膜を介して設けられたアンテナ１０１と、アンテナ１０１上に設けられた保護膜５００３とを有する構造を形成する。
なお、図８（Ａ）において基板及び剥離層以外の部分がチップである。
基板は、ガラス基板、石英基板、金属基板、プラスチック基板等を用いることができるがこれらに限定されない。
剥離層は、表面が酸化又は窒化された金属膜、シリコン膜等を用いることができるがこれらに限定されない。
金属膜は、タングステン膜、モリブデン膜、チタン膜、タンタル膜等を用いることができるがこれらに限定されない。
アナログ回路及びデジタル回路は、スイッチング素子（例えば、薄膜トランジスタ等）、抵抗体、容量等を用いて形成することができるがこれらに限定されない。
下地絶縁膜、層間絶縁膜、及び保護膜は、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、樹脂膜等を用いることができるがこれらに限定されない。下地絶縁膜、層間絶縁膜、及び保護膜は単層でも積層でも良い。
アンテナは、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅等を用いることができるがこれらに限定されない。アンテナは単層でも積層でも良い。
次に、保護膜５００３上に、第２の絶縁体２０２と第２の導電層３０２とが順次積層された構造を設ける。そして、基板５０００と剥離層５００１とをチップから分離する剥離工程を行う（図８（Ｂ））。
剥離層として表面が酸化又は窒化された金属膜を用いる場合、金属膜表面が酸化又は窒化されているので金属膜と絶縁膜との密着性が弱くなる。
よって、力学的な力（引っ張る、押す等の機械的な力）を加えることによって基板の分離が可能となる。
剥離層としてシリコン膜を用いる場合、フッ化ハロゲン（例えば、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ３）、一フッ化臭素（ＢｒＦ）、三フッ化臭素（ＢｒＦ３）、一フッ化沃素（ＩＦ）、三フッ化沃素（ＩＦ３））を用いることによって、シリコンがエッチングされて剥離を行うことができる。
次に、下地絶縁膜５００２の下に第１の絶縁体２０１と第１の導電層３０１とが順次積層された構造を設ける（図９（Ａ））。
第１及び第２の絶縁体としては、有機樹脂が含浸された繊維体を用いることが好ましい。
有機樹脂は、熱硬化性樹脂又は熱可塑性樹脂等を用いることができる。
熱硬化性樹脂としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等がある。
熱可塑性樹脂としては、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等がある。
熱硬化性樹脂又は熱可塑性樹脂を用いることによって、熱圧着が可能となるので製造工程が簡便になるので有利である。
また、繊維体は、織布または不織布である。
織布は、複数の繊維を織って布状にしたものである。
不織布は、複数の繊維を織らずに融着、接着、絡ませる等の方法で布状にしたものである。
繊維としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維等を用いることができる。
ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維等がある。
なお、複数の繊維の材料を一種類だけ用いて繊維体を形成しても良いし、複数の繊維の材料を複数種類用いて繊維体を形成しても良い。
なお、第１の絶縁体及び第２の絶縁体は、繊維体を有さない有機樹脂のみからなるものを用いても良い。
この場合の有機樹脂は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等を用いることができる。
第１及び第２の導電層は、静電気破壊対策用の導電層である。第１及び第２の導電層としては、チタン、モリブデン、タングステン、アルミニウム、窒化チタン、窒化タンタル、窒化タングステン、インジウム酸化物、酸化珪素を含有したインジウム錫酸化物等を用いることができる。なお、導電性を有していれば静電耐圧向上効果を有することができるので、列挙した材料に限定されることはない。第１及び第２の導電層は、ＣＶＤ法、蒸着法、スパッタ法等で形成することができる。第１及び第２の導電層の膜厚は、５ｎｍ〜２００ｎｍ（若しくは、１０ｎｍ〜１００ｎｍ）が好ましい。
なお、アンテナと重なる位置に設けられた第１の導電層又は第２の導電層を、複数の開口部を有する導電層、網目状の導電層等のように複数の隙間を有する導電層とすると、隙間から電磁波が透過しやすくなるので、共振周波数のズレを低減でき好ましい。
複数の隙間を有する導電層とする面は、第１の導電層のみ、第２の導電層のみ、第１の導電層及び第２の導電層の双方のいずれでも良い。
電磁波はチップの表面及び裏面の双方からアンテナに届くので、複数の隙間を有する導電層とする面を第１の導電層及び第２の導電層の双方に設けることが好ましい。
例えば、アンテナと重なる位置の導電層は複数の隙間を有する導電層とし、アナログ回路と重なる位置の導電層は選択的に除去し、デジタル回路と重なる位置には導電層を残す形態が好ましい。
また、アンテナと重なる位置の導電層は複数の隙間を有する導電層とし、レギュレータ回路と重なる位置の導電層は選択的に除去し、レギュレータ回路以外の回路と重なる位置には導電層を残す形態が好ましい。
また、アンテナと重なる位置の導電層は複数の隙間を有する導電層とし、レギュレータ回路の制御部と重なる位置の導電層は選択的に除去し、制御部以外の回路と重なる位置には導電層を残す形態が好ましい。
アンテナと重なる位置の導電層を複数の隙間を有する導電層とすることにより、アンテナと重なる位置における静電気破壊防止の効果を残すことができるので好ましい。
なお、静電気による半導体装置の破壊を効果的に防止するためには、導電層のシート抵抗が１．０×１０７Ω／□以下、好ましくは１．０×１０４Ω／□以下、より好ましくは１．０×１０２Ω／□以下となるようにすることが好ましい。
本実施の形態では、絶縁体表面に導電層が設けられた構造をチップに貼り付ける例を示したが、絶縁体をチップに貼り付けた後に絶縁体表面に導電層を形成しても良い。
次に、アンテナ１０１、アナログ回路１０２、デジタル回路１０３の設けられた領域の周囲をレーザーカットする。
レーザーカットにより第１の導電層３０１及び第２の導電層３０２を溶融し、第１の導電層３０１と第２の導電層３０２とが電気的に接続し導電層３００が形成される（図９（Ｂ））。
なお、導電層に設けられる開口部は第１及び第２の絶縁体を貼り付ける前に形成しても良いし、第１及び第２の絶縁体をチップに貼り付け後に形成しても良い。
但し、導電層に設けられる開口部を第１及び第２の絶縁体をチップに貼り付けた後に形成すれば、回路位置を視認しながらエッチングが可能になるので、開口部と回路との位置合わせが容易になり好ましい。
開口部の形成方法は、レーザーにより導電層をアブレーションさせて除去する方法、ヤスリ等で研磨して除去する方法、レジストマスク等を用いて導電層をエッチングする方法等を用いることができる。なお、一対の絶縁体の内側に導電層を設ける場合は、開口部を形成した後に一対の絶縁体を設ければ良い。
なお、導電層が透光性導電層（インジウム酸化物、酸化珪素を含有したインジウム錫酸化物等）の場合は、エッチングしたい箇所をそのまま視認できる。
一方、導電層が遮光性導電層（金属等）の場合はエッチングしたい箇所をそのまま視認できないという問題が生ずるが、光を裏から照射することによって当該問題を解決することができる。
即ち、膜状の遮光性導電層は非常に薄いため、光を裏から照射することによって回路が透けて見えるようになるのである。
なお、側面に導電物を設けることにより第１の導電層３０１と第２の導電層３０２とを電気的に接続しても良い。
本実施の形態のように、剥離層を用いて少なくとも基板を選択的に分離する工程を剥離工程という。また、剥離工程により基板が選択的に分離された回路を剥離回路と呼ぶことにする。また、基板が分離されて皮のように薄い回路となることからピール回路と呼んでも良い。なお、基板をエッチング液によって除去してピール回路を作製する方法、可撓性基板に回路を形成してピール回路を作製する方法等の他の方法を用いてピール回路を形成しても良い。
ピール回路は非常に薄いので、チップの軽量化につながる。
一方、ピール回路は非常に薄い。よって、引っ張り、外部からの圧力等に対して非常に脆い。
繊維体に有機樹脂を含浸させた絶縁体は、繊維体を有するため、引っ張り耐性が強く、外部からの圧力を拡散することができる。
また、ピール回路では回路と導電層との距離が近いため、回路側の導電層に開口部を設けることが好ましい。
回路と導電層との距離が近いと、回路と導電層との間で生じる寄生容量が大きくなるからである。
また、アンテナ側においても回路と導電層との距離は近いため、アンテナ側の導電層に開口部を設けることも好ましい。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態７）
実施の形態６ではチップとしてピール回路を用いる方法を例示したが、絶縁性基板上に形成したトランジスタを用いたチップ、ＳＯＩ基板を用いて形成したトランジスタを用いたチップ、半導体基板を用いて形成したトランジスタを用いたチップ等を使用しても良い。
本実施の形態で例示したチップは、基板が十分な厚さを有しているため、回路と導電層との間で生じる寄生容量が小さくなる。
したがって、本実施の形態で例示したチップを用いる場合、アンテナ側における回路と導電層との距離が近いため、アンテナ側の導電層に開口部を設けることが特に好ましい。但し、回路側において回路と導電層との間に寄生容量が全く生じないわけではないので回路側に開口部を設けることも好ましい。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態８）
実施の形態６では導電層を第１及び第２の絶縁体の外側に設けたが、導電層は第１及び第２の絶縁体の内側に設けても良い。
つまり、一対の絶縁体の間に一対の導電層が設けられ、一対の導電層の間にチップが設けられた構造としても良い。この場合、アンテナ側の導電層は、保護膜の上若しくはアンテナと回路との間に設ければ良い。また、回路側の導電層は下地絶縁膜の下に設ければ良い。
また、実施の形態６では第１の導電層と第２の導電層とを電気的に接続させたが、第１の導電層と第２の導電層とを電気的に接続させなくても良い。電気的な接続をさせる方法としては、レーザーにより溶融させて接続させる方法、絶縁膜にコンタクトホールを設け接続電極を設け、接続電極により接続させる方法等があるがこれらに限定されない。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
（実施の形態９）
他の実施形態では回路側とアンテナ側の両面に導電層を設ける構成を例示したが、アンテナ側又は回路側の一方に導電層を設ける構成としても静電気破壊の防止効果がある。
また、アンテナ側又は回路側の他方には導電層が設けられていないので中抜け不良も防止できる。
本実施の形態は、他の全ての実施の形態と組み合わせて実施することが可能である。
静電気破壊対策の効果を実証するため、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）測定を行った。
ＥＳＤ測定は以下のように行う。
まず、ガラス基板（厚さ０．５ｍｍ）の上にアルミ板を載せ、前記アルミ板の上に導電性シートを載せ、前記導電シートの上に試料を載せる。
そして、試料（半導体装置）の上方からＥＳＤ試験機（簡易応答評価 Ｔａｋａｙａ株式会社製）を用いて所定の電圧を印加する。
次に、所定の電圧を印加した試料（半導体装置）の除電を一分間行う。
その後、除電を行った試料（半導体装置）が動作するか否かの判定を行う。
そして、所定の電圧を１ｋＶから１５ｋＶまで増加させていって試料（半導体装置）が動作不能になる電圧を測定した。
また、試料（半導体装置）の表面（アンテナ側）から電圧を印加する場合と、試料（半導体装置）の裏面（薄膜トランジスタ側）から電圧を印加する場合と、の２パターンの測定を行った。
なお、１５ｋＶの電圧を印加した後に動作した試料（半導体装置）は、少なくとも１５ｋＶ以上の静電耐圧を有すると判断した。
ここで、測定を行った試料の説明を行う。
（比較構造：静電気破壊対策用の導電層を有さない構造）
比較構造として、第１の絶縁体１１と、第１の絶縁体１１上に設けられた薄膜トランジスタを有する回路１２と、薄膜トランジスタを有する回路１２の上に設けられ且つ薄膜トランジスタを有する回路１２と電気的に接続されたアンテナ１３と、アンテナ１３上に設けられた保護膜１４（窒化珪素膜）と、保護膜１４上に設けられた第２の絶縁体１５とを有する構造を作製した（図２５（Ａ）参照）。
比較構造には、静電気破壊対策用の導電層は設けていない。
なお、前記第１の絶縁体及び第２の絶縁体は、繊維体（ガラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）を用いた。
以下作製した試料について説明する。
なお、チップはピール回路を用いており、第１の絶縁体及び第２の絶縁体としては繊維体（ガラス繊維）に有機樹脂が含浸された構造体であるプリプレグを用いた。
（構造１：表側（アンテナ側）のみに静電気破壊対策用の導電層を設けた構造）
構造１として、比較構造の表側（アンテナ側）のみに静電気破壊対策用の導電層１６を設けた構造を作製した（図２５（Ｂ）参照）。
構造１の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較構造と同じである。
導電層としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料を作製した。
（構造２：裏側（薄膜トランジスタ側）のみに静電気破壊対策用の導電層を設けた構造）
構造２として、比較構造の裏側（薄膜トランジスタ側）のみに静電気破壊対策用の導電層１７を設けた構造を作製した（図２５（Ｃ）参照）。
構造２の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較構造と同じである。
導電層としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料を作製した。
（構造３：表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気破壊対策用の導電層を設けた構造（上下導通無し））
構造３として、比較構造の表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気破壊対策用の導電層１８、導電層１９を設けた構造を作製した（図２５（Ｄ）参照）。
構造３の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較構造と同じである。
なお、表側（アンテナ側）の導電層と、裏側（薄膜トランジスタ側）の導電層と、は電気的に分離されている。
導電層としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料と、１０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含有））膜を形成した試料と、を作製した。
（構造４：表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気破壊対策用の導電層を設けた構造（上下導通あり））
構造４として、比較構造の表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気破壊対策用の導電層を設け且つ双方の導電層を電気的に接続させることにより、第１の絶縁体１１、薄膜トランジスタを有する回路１２、アンテナ１３、保護膜１４、及び第２の絶縁体１５を導電層２０で囲んだ構造を作製した（図２５（Ｅ）参照）。
構造４の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較構造と同じである。
なお、表側（アンテナ側）の導電層と、裏側（薄膜トランジスタ側）の導電層と、は電気的に接続されている。
導電層としては、１０ｎｍの膜厚のチタン（Ｔｉ）膜を形成した試料と、１０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含有））膜を形成した試料と、１００ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含有））膜を形成した試料と、を作製した。
（構造５：絶縁体の内側の表側（アンテナ側）及び裏側（薄膜トランジスタ側）に静電気破壊対策用の導電層を設けた構造）
構造５として、比較構造の絶縁体の内側に静電気破壊対策用の導電層２１、２２を設けた構造を作製した。具体的には、第１の絶縁体と薄膜トランジスタを有する回路の間に導電層２１を設け、第２の絶縁体と保護膜の間に導電層２２を設けた構造とした（図２５（Ｆ）参照）。
構造５の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較構造と同じである。
なお、表側（アンテナ側）の導電層と、裏側（薄膜トランジスタ側）の導電層と、は電気的に接続されている。
導電層としては、１０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含有））膜を形成した試料を作製した。
（構造６：絶縁体の内側の表側（アンテナ側）のみに静電気破壊対策用の導電層を設けた構造）
構造６として、比較構造の絶縁体の内側に静電気破壊対策用の導電層２３を設けた構造を作製した。具体的には、第２の絶縁体と保護膜の間に導電層２３を設けた構造とした（図２５（Ｇ）参照）。
構造６の薄膜トランジスタの構造、回路の構成、アンテナの形状、作製材料等は、比較構造と同じである。
導電層としては、１０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物（ＩＴＯ（ＳｉＯ２含有））膜を形成した試料を作製した。
（測定結果と考察）
比較構造、並びに構造１〜６の測定結果を図２６に示す。
なお、比較構造は４個の試料の平均値であり、構造１〜６は５個の試料の平均値である。
比較構造の結果と構造１〜６の結果とを比較すると、静電気破壊対策のための導電層を設けた面からの電圧印加に対して、静電耐圧が上昇していることがわかる。
したがって、導電層を設けることによって静電耐圧が向上することは明らかである。
よって、ＩＣカードのように両面から電波を送受信し得る半導体装置の場合は、表面と裏面の双方に導電層を設けると好ましい。
もちろん、片面だけに導電層を設けても静電耐圧向上効果があるので、本願発明は表面と裏面の双方に導電層を設けることに限定されるものではない。
また、比較構造（図２５（Ａ））、構造１（図２５（Ｂ））、構造６（図２５（Ｇ））の測定結果から、半導体装置は裏面側（薄膜トランジスタ側）の方が静電耐圧が弱いことが理解できる。
裏面側（薄膜トランジスタ側）の方が静電耐圧が弱い理由は、薄膜トランジスタ又は回路を構成する配線が静電気破壊されることによって半導体装置が動作不能になるからである。
したがって、片面だけ導電層を設ける場合は、裏面側（薄膜トランジスタ側）に導電層を設けることが好ましい。
また、比較構造（図２５（Ａ））、構造５（図２５（Ｆ））、構造６（図２５（Ｇ））の測定結果から、導電層は絶縁体の内部に配置されていても静電耐圧向上効果があることが理解できる。
また、酸化珪素を含有したインジウム錫酸化物膜及びチタン膜のいずれも静電耐圧向上効果があったため、導電層であれば材料を問わずに静電耐圧向上効果があることが理解できる。
また、構造４（図２５（Ｅ））において、膜厚を厚くした方（導電層の抵抗値を下げた方）が静電耐圧向上効果が上昇した。
したがって、導電層の抵抗値が低い方が静電耐圧向上効果があることが理解できる。
さらに、構造４（図２５（Ｅ））、構造５（図２５（Ｆ））の静電耐圧は、他の構造と比較すると非常に高かった。他の構造の平均が一桁ｋＶ（１０ｋＶ未満）なのに対して、構造４、５はいずれも平均が二桁ｋＶ（１０ｋＶ以上）であった。
この点は、誘電分極を考慮すると説明がつく。
即ち、本実施例の試料は第１の絶縁体と第２の絶縁体を有している。
すると、第１の絶縁体又は第２の絶縁体のいずれか一方の面が帯電すると、誘電分極が生ずることになるので、他方の面は一方の面と逆極性の電荷が帯電することになる。
そして、誘電分極が生ずると、第１の絶縁体と第２の絶縁体の間に挟まれた回路に電流が流れてしまうことになるので、回路が静電気破壊されてしまうことがある。
一方、構造４（図２５（Ｅ））、構造５（図２５（Ｆ））のように表面の導電層と裏面の導電層とが電気的に接続された構造とすることによって、表面の導電層と裏面の導電層が同電位に保たれることになる。
よって、表面の導電層と裏面の導電層とが電気的に接続された構造においては、第１の絶縁体又は第２の絶縁体のいずれか一方の面が帯電しても、他方の面も同電位に帯電することになる。
したがって、構造４（図２５（Ｅ））、構造５（図２５（Ｆ））では誘電分極による静電気破壊の影響を低減できるので、静電耐圧が他の構造と比較して向上したのである。
なお、本発明が本実施例の形状に限定されることはないことはいうまでもない。
なお、構造４では図２５（Ｅ）のように導電層で周囲全面を囲う構造としたが、表面の導電層と裏面の導電層とを電気的に接続された構造とすればどのような構造であっても誘電分極の影響を低減できることは本実施例の結果から明らかである。
実施例１において、導電層を厚くすれば静電耐圧向上効果が上昇することを述べた。
一方、導電層の膜厚を厚くすることによる回路の共振周波数の変化が懸念点としてあった。
即ち、アンテナを介して無線通信を行う半導体装置は外部から一定の周波数の電波を入力して動作させるものである。
そして、回路の共振周波数が外部から入力される電波の周波数と近い値であれば、アンテナを介して無線通信を行う半導体装置が動作しやすくなる。
一方、回路の共振周波数が外部から入力される電波の周波数と近い値でなければ、アンテナを介して無線通信を行う半導体装置が動作しにくくなる。
また、共振周波数はアンテナの巻き数又は回路設計によって、設計者が設定できるものである。
したがって、導電層を設けることにより、設計者が設定した共振周波数よりも、実際の共振周波数がずれてしまうとアンテナを介して無線通信を行う半導体装置の性能が低下してしまうのである。
そこで、本実施例では、導電層の膜厚の違いによる共振周波数の影響を調べた。
試料は、実施例１の比較構造の試料と、実施例１の構造４（図２５（Ｅ））において１０ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物膜（ＩＴＯ（ＳｉＯ２含有））を形成した試料と、実施例１の構造４において１００ｎｍの膜厚の酸化珪素を含有したインジウム錫酸化物膜（ＩＴＯ（ＳｉＯ２含有））を形成した試料と、を作製した。
なお、構造及び導電層の膜厚以外の他の構成は全て同一となるように試料を作製した。
測定結果は以下のようになった。
導電層を設けていない比較構造（図２５（Ａ））の試料では、共振周波数は１５．５ＭＨｚであった。
構造４（図２５（Ｅ））で膜厚を１０ｎｍとした試料では、共振周波数は１４．３ＭＨｚであった。
構造４（図２５（Ｅ））で膜厚を１００ｎｍとした試料では、共振周波数は１３．０ＭＨｚであった。
以上のことから、膜厚を厚くすればするほど、共振周波数のずれが大きくなることがわかった。
本実施例の結果から、アンテナと重なる領域の導電層を除去すると共振周波数のズレの影響をなくせるので好ましいといえる。
また、静電気破壊防止の効果を残すためには、導電層を全て除去するのではなく、導電層の一部を除去して複数の隙間を有する導電層とすると好ましいといえる。
中抜け不良の影響を調査した。
（比較サンプル）
比較サンプルは、図１のように第１及び第２の絶縁体の周辺全面に導電層が設けられたサンプルである。
なお、チップはピール回路を用いており、第１及び第２の絶縁体としては繊維体（ガラス繊維）に有機樹脂が含浸された構造体であるプリプレグを用いた。
導電層としては酸化珪素を含有したインジウム錫酸化物膜（ＩＴＯ（ＳｉＯ２含有））を用いた。
（サンプル１）
比較サンプルと同一の構造を有する試料を用意した。
そして、紙ヤスリを用いて回路側の導電層を除去し、図２のようなアナログ回路と重なる位置の導電層に選択的に開口部を有する試料を形成した。
（サンプル２）
比較サンプルと同一の構造を有する試料を用意した。
そして、紙ヤスリを用いて回路側の導電層を除去し、図４のようなアナログ回路及びデジタル回路と重なる位置の導電層に選択的に開口部を有する試料を形成した。
（サンプル３）
比較サンプルと同一の構造を有する試料を用意した。
そして、紙ヤスリを用いて回路側の導電層を除去し、図５のようなアンテナ、アナログ回路、及びデジタル回路と重なる位置の導電層に選択的に開口部を有する試料を形成した。
（評価結果）
比較サンプルには中抜け不良が確認されたが、サンプル１〜３では中抜け不良が確認されなかった。
よって、少なくともアナログ回路と重なる位置の導電層を除去すれば中抜け不良が生じないことがわかった。
この結果から考察すると、中抜け不良が生じた原因はアナログ回路と導電層との間で寄生容量が発生したからであると考えられる。
なお、本実施例では回路側に設けられた第１の導電層を除去した。一方、ピール回路の場合、第１の導電層とアナログ回路との間の距離と、第２の導電層とアナログ回路との間の距離と、はあまり変わらない。したがって、アンテナ側に設けられた第２の導電層を除去しても同様の効果が得られることは明らかである。なぜなら、第１の導電層と第２の導電層のいずれか一方を除去すれば中抜け不良の原因である寄生容量が低減されるからである。
レギュレータ回路の一部の領域の導電層を除去して中抜け不良が無くなるかどうかを評価した。
（比較サンプル）
比較サンプルは、実施例３と同一構造のサンプルである（図１及び図１０）。
なお、図１０は、容量素子が配置された領域２００１、制御部２００２、抵抗体が配置された領域２００３、制御部以外の回路が配置された領域２００４を有するレギュレータ回路を示している。
図１１は変調方式を振幅偏移変調（ＡＳＫ）にして測定したものであり、図１２は変調方式を周波数偏移変調（ＦＳＫ）にして測定したものである。なお、図中（Ａ）は１０％の変調度にしたものであり、（Ｂ）は１００％の変調度にしたものである。なお、当該評価方法はＩＳＯ１５６９３に準拠して行ったものである。
図１１及び図１２において、縦軸は読み取り率（％）であり、横軸は投入電力（ｄＢｍ）である。
なお、投入電力（ｄＢｍ）は半導体装置とリーダライタとの距離が近いほど大きくなる。
例えば、５ｄＢｍは半導体装置とリーダライタとの距離を３０ｍｍ程度にして測定した結果であり、１０ｄＢｍは半導体装置とリーダライタとの距離を２０ｍｍ程度にして測定した結果であり、１５ｄＢｍは半導体装置とリーダライタとの距離を１０ｍｍ程度にして測定した結果である。
図１１及び図１２の破線で示すとおり、比較サンプルでは大電力（リーダライタのアンテナ近傍）において読み取りができていなかった。
したがって、当該サンプルでは中抜け不良が生じていた。
（サンプル４）
まず比較サンプルと同一構造のサンプルを用意した（図１及び図１０）。
そして、図１３のように、破線部のようにレギュレータ回路全体の導電層をレーザーアブレーションで選択的に除去した。導電層は回路側のみを除去した。
図１４は変調方式を振幅偏移変調（ＡＳＫ）にして測定したものであり、図１５は変調方式を周波数偏移変調（ＦＳＫ）にして測定したものである。なお、図中（Ａ）は１０％の変調度にしたものであり、（Ｂ）は１００％の変調度にしたものである。なお、当該評価方法はＩＳＯ１５６９３に準拠して行ったものである。
図１４及び図１５において、縦軸は読み取り率（％）であり、横軸は投入電力（ｄＢｍ）である。
なお、投入電力（ｄＢｍ）は半導体装置とリーダライタとの距離が近いほど大きくなる。
例えば、５ｄＢｍは半導体装置とリーダライタとの距離を３０ｍｍ程度にして測定した結果であり、１０ｄＢｍは半導体装置とリーダライタとの距離を２０ｍｍ程度にして測定した結果であり、１５ｄＢｍは半導体装置とリーダライタとの距離を１０ｍｍ程度にして測定した結果である。
図１４及び図１５の破線で示すとおり、比較サンプル４では大電力（リーダライタのアンテナ近傍）において読み取りができていた。
したがって、当該サンプルでは中抜け不良が生じていなかった。
（サンプル５）
まず比較サンプルと同一構造のサンプルを用意した（図１及び図１０）。
そして、図１６のように、破線部のように容量素子が配置された領域２００１の導電層をレーザーアブレーションで選択的に除去した。導電層は回路側のみを除去した。
図１７は変調方式を振幅偏移変調（ＡＳＫ）にして測定したものであり、図１８は変調方式を周波数偏移変調（ＦＳＫ）にして測定したものである。なお、図中（Ａ）は１０％の変調度にしたものであり、（Ｂ）は１００％の変調度にしたものである。なお、当該評価方法はＩＳＯ１５６９３に準拠して行ったものである。
図１７及び図１８において、縦軸は読み取り率（％）であり、横軸は投入電力（ｄＢｍ）である。
なお、投入電力（ｄＢｍ）は半導体装置とリーダライタとの距離が近いほど大きくなる。
例えば、５ｄＢｍは半導体装置とリーダライタとの距離を３０ｍｍ程度にして測定した結果であり、１０ｄＢｍは半導体装置とリーダライタとの距離を２０ｍｍ程度にして測定した結果であり、１５ｄＢｍは半導体装置とリーダライタとの距離を１０ｍｍ程度にして測定した結果である。
図１７及び図１８の破線で示すとおり、比較サンプル５では大電力（リーダライタのアンテナ近傍）において読み取りができていなかった。
したがって、当該サンプルでは中抜け不良が生じていた。
（サンプル６）
まず比較サンプルと同一構造のサンプルを用意した（図１及び図１０）。
そして、図１９のように、破線部のように容量素子が配置された領域２００１及び制御部２００２の導電層をレーザーアブレーションで選択的に除去した。導電層は回路側のみを除去した。
図２０は変調方式を振幅偏移変調（ＡＳＫ）にして測定したものであり、図２１は変調方式を周波数偏移変調（ＦＳＫ）にして測定したものである。なお、図中（Ａ）は１０％の変調度にしたものであり、（Ｂ）は１００％の変調度にしたものである。なお、当該評価方法はＩＳＯ１５６９３に準拠して行ったものである。
図２０及び図２１において、縦軸は読み取り率（％）であり、横軸は投入電力（ｄＢｍ）である。
なお、投入電力（ｄＢｍ）は半導体装置とリーダライタとの距離が近いほど大きくなる。
例えば、５ｄＢｍは半導体装置とリーダライタとの距離を３０ｍｍ程度にして測定した結果であり、１０ｄＢｍは半導体装置とリーダライタとの距離を２０ｍｍ程度にして測定した結果であり、１５ｄＢｍは半導体装置とリーダライタとの距離を１０ｍｍ程度にして測定した結果である。
図２０及び図２１の破線で示すとおり、比較サンプル６では大電力（リーダライタのアンテナ近傍）において読み取りができていた。
したがって、当該サンプルでは中抜け不良が生じていなかった。
（サンプル７）
まず比較サンプルと同一構造のサンプルを用意した（図１及び図１０）。
そして、図２２のように、破線部のように制御部２００２の導電層をレーザーアブレーションで選択的に除去した。導電層は回路側のみを除去した。
図２３は変調方式を振幅偏移変調（ＡＳＫ）にして測定したものであり、図２４は変調方式を周波数偏移変調（ＦＳＫ）にして測定したものである。なお、図中（Ａ）は１０％の変調度にしたものであり、（Ｂ）は１００％の変調度にしたものである。なお、当該評価方法はＩＳＯ１５６９３に準拠して行ったものである。
図２３及び図２４において、縦軸は読み取り率（％）であり、横軸は投入電力（ｄＢｍ）である。
なお、投入電力（ｄＢｍ）は半導体装置とリーダライタとの距離が近いほど大きくなる。
例えば、５ｄＢｍは半導体装置とリーダライタとの距離を３０ｍｍ程度にして測定した結果であり、１０ｄＢｍは半導体装置とリーダライタとの距離を２０ｍｍ程度にして測定した結果であり、１５ｄＢｍは半導体装置とリーダライタとの距離を１０ｍｍ程度にして測定した結果である。
図２３及び図２４の破線で示すとおり、比較サンプル７では大電力（リーダライタのアンテナ近傍）において読み取りができていた。
したがって、当該サンプルでは中抜け不良が生じていなかった。
（まとめ）
制御部２００２と重なる位置の導電層を除去したサンプル４、サンプル６、サンプル７は中抜け不良が解消していた。
１１ 第１の絶縁体
１２ 薄膜トランジスタを有する回路
１３ アンテナ
１４ 保護膜
１５ 第２の絶縁体
１６ 導電層
１７ 導電層
１８ 導電層
１９ 導電層
２０ 導電層
２１ 導電層
２２ 導電層
２３ 導電層
１００ チップ
１０１ アンテナ
１０２ アナログ回路
１０３ デジタル回路
１１０ 基準電圧生成回路
１２０ 差動回路
１３０ 分圧回路
１４０ 制御部
２０１ 第１の絶縁体
２０２ 第２の絶縁体
３００ 導電層
３０１ 導電層
３０２ 導電層
１００１ アンテナ
１００２ 共振容量
１００３ リミッタ回路
１００４ スイッチ
１００５ 復調回路
１００６ 変調回路
１００７ 整流回路
１００８ 電圧検出回路
１００９ レギュレータ回路
１０１０ 論理回路
２００１ 容量素子が配置された領域
２００２ 制御部
２００３ 抵抗体が配置された領域
２００４ 制御部以外の回路が配置された領域
５０００ 基板
５００１ 剥離層
５００２ 下地絶縁膜
５００３ 保護膜

Claims (9)

  1. 一対の導電層と、
    前記一対の導電層の間に設けられた一対の絶縁体と、
    前記一対の絶縁体の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、
    少なくとも前記一対の導電層の一方には開口部が設けられており、
    前記開口部は少なくとも前記アナログ回路と重なる位置に設けられていることを特徴とする半導体装置。
  2. 一対の絶縁体と、
    前記一対の絶縁体の間に設けられた一対の導電層と、
    前記一対の導電層の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、
    少なくとも前記一対の導電層の一方には開口部が設けられており、
    前記開口部は少なくとも前記アナログ回路と重なる位置に設けられていることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記開口部は前記アナログ回路と重なる位置にのみ選択的に設けられていることを特徴とする半導体装置。
  4. 請求項１又は請求項２において、
    前記開口部は前記アナログ回路及び前記デジタル回路と重なる位置にのみ選択的に設けられていることを特徴とする半導体装置。
  5. 請求項１又は請求項２において、
    前記開口部は前記アンテナ、前記アナログ回路、及び前記デジタル回路と重なる位置にのみ選択的に設けられていることを特徴とする半導体装置。
  6. 一対の導電層と、
    前記一対の導電層の間に設けられた一対の絶縁体と、
    前記一対の絶縁体の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、
    前記アナログ回路は、少なくともレギュレータ回路を有し、
    少なくとも前記一対の導電層の一方には開口部が設けられており、
    前記開口部は少なくとも前記レギュレータ回路と重なる位置に設けられていることを特徴とする半導体装置。
  7. 一対の絶縁体と、
    前記一対の導電層の間に設けられた一対の導電層と、
    前記一対の導電層の間に設けられた、アンテナとアナログ回路とデジタル回路とを有するチップと、を有し、
    前記アナログ回路は、少なくともレギュレータ回路を有し、
    少なくとも前記一対の導電層の一方には開口部が設けられており、
    前記開口部は少なくとも前記レギュレータ回路と重なる位置に設けられていることを特徴とする半導体装置。
  8. 請求項６又は請求項７において、
    前記開口部は前記レギュレータ回路と重なる位置にのみ選択的に設けられていることを特徴とする半導体装置。
  9. 請求項１乃至請求項７のいずれか一項において、
    前記一対の導電層の一方と、前記一対の導電層の他方と、は電気的に接続されていることを特徴とする半導体装置。
JP2010205847A 2009-09-17 2010-09-14 半導体装置 Expired - Fee Related JP5501174B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010205847A JP5501174B2 (ja) 2009-09-17 2010-09-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009215537 2009-09-17
JP2009215537 2009-09-17
JP2010205847A JP5501174B2 (ja) 2009-09-17 2010-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2011086284A JP2011086284A (ja) 2011-04-28
JP5501174B2 true JP5501174B2 (ja) 2014-05-21

Family

ID=43730349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205847A Expired - Fee Related JP5501174B2 (ja) 2009-09-17 2010-09-14 半導体装置

Country Status (2)

Country Link
US (1) US8368209B2 (ja)
JP (1) JP5501174B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201227898A (en) * 2010-12-24 2012-07-01 Unimicron Technology Corp Package substrate and fabrication method thereof
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
KR102251001B1 (ko) 2014-06-26 2021-05-12 삼성전자주식회사 반도체 패키지
US9911756B2 (en) 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1143531A (ja) * 1965-01-19
US3335328A (en) * 1965-10-21 1967-08-08 Burroughs Corp Universal diode matrix package with improved fuse means
US3784725A (en) * 1972-07-24 1974-01-08 Solitron Devices Electronic hybrid package
JPS628283A (ja) * 1985-07-04 1987-01-16 Matsushita Electric Ind Co Ltd 情報カ−ド
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
JP2970411B2 (ja) * 1993-08-04 1999-11-02 株式会社日立製作所 半導体装置
JP2750268B2 (ja) * 1993-12-21 1998-05-13 株式会社エイ・ティ・アール光電波通信研究所 マイクロ波集積回路付きアンテナ装置の製造方法
FI117224B (fi) * 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
JPH0983241A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 半導体装置
JP3398705B2 (ja) * 2000-02-24 2003-04-21 九州日本電気株式会社 半導体装置
US7923796B2 (en) * 2005-05-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including resonance circuit
JP2007005778A (ja) 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US20110063803A1 (en) 2011-03-17
US8368209B2 (en) 2013-02-05
JP2011086284A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
JP6246283B2 (ja) 半導体装置
JP5501174B2 (ja) 半導体装置
US7688598B2 (en) Substantially continuous layer of embedded transient protection for printed circuit boards
WO2016000389A1 (zh) 半导体指纹识别传感器及其制造方法
US8409890B2 (en) Semiconductor device and manufacturing method thereof
JP5843045B2 (ja) 半導体装置
JP2020115587A (ja) キャパシタ
KR102380753B1 (ko) 안테나 소자 및 이를 포함하는 디스플레이 장치
JP4587725B2 (ja) 半導体装置の製造方法
US11610881B2 (en) Detection device
JP2017138705A (ja) 非接触ｉｃカード
TWI362738B (en) Integrated passive component
EP1691420A1 (en) Schottky diode and fabrication method therefor
JPH03502396A (ja) 電子装置
JP5962535B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R150 Certificate of patent or registration of utility model

Ref document number: 5501174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees