JP5843045B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5843045B2 JP5843045B2 JP2015502922A JP2015502922A JP5843045B2 JP 5843045 B2 JP5843045 B2 JP 5843045B2 JP 2015502922 A JP2015502922 A JP 2015502922A JP 2015502922 A JP2015502922 A JP 2015502922A JP 5843045 B2 JP5843045 B2 JP 5843045B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- input
- diode
- output
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 33
- 230000003071 parasitic effect Effects 0.000 description 32
- 229920005989 resin Polymers 0.000 description 16
- 239000011347 resin Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、機能素子が形成された半導体基板上に再配線層を備える半導体装置に関する。
半導体装置の一つとしてＥＳＤ（Electro-Static-Discharge）保護デバイスがある。ＥＳＤ保護デバイスは半導体ＩＣ等を静電気等から保護する。移動体通信端末、デジタルカメラ、ノート型ＰＣをはじめとする各種電子機器には、ロジック回路やメモリー回路等を構成する半導体集積回路が備えられている。このような半導体集積回路は、半導体基板上に形成された微細配線パターンで構成された低電圧駆動回路であるため、一般に、サージのような静電気放電に対しては脆弱である。そこで、このような半導体集積回路をサージから保護するため、ＥＳＤ保護デバイスが用いられる。
ＥＳＤ保護デバイスを高周波回路中に設けた場合に、ダイオードの寄生容量の影響を受けるという問題がある。すなわち、ＥＳＤデバイスが信号線路に挿入されることにより、ダイオードの寄生容量の影響でインピーダンスがずれてしまい、その結果、信号のロスが生じることがある。特に高周波回路に用いられるＥＳＤ保護デバイスには、接続される信号線路や保護対象である集積回路の高周波特性を低下させないため、寄生容量の小さいことが要求される。そこで、特許文献１には、ダイオードの寄生容量による影響を軽減して回路特性の劣化を抑制したＥＳＤ保護デバイスが開示されている。
特許文献１では、半導体基板のＥＳＤ保護回路が形成されている面には、保護膜としてＳｉＯ2からなる無機絶縁層が設けられていて、この無機絶縁層にはＣｕからなる面内配線が設けられている。このため、特許文献１では、ダイオードの寄生容量による影響を軽減できても、面内配線と半導体基板との間に生じる寄生容量を抑制できず、ＥＳＤ保護デバイス自体の容量の増加を防止できないといった問題がある。また、寄生容量が発生すると、高周波数帯域が制限されるため、ＥＳＤ保護回路を高周波数帯域で使用できなくなるといった問題もある。
そこで、本発明の目的は、寄生容量の発生を軽減でき、より高周波帯域まで適用できる半導体装置を提供することにある。
本発明に係る半導体装置は、機能素子が形成された半導体基板と、前記半導体基板の表面と対向している第１配線電極および第２配線電極と、前記機能素子および前記第１配線電極の一部を導通させる第１コンタクトホールと、前記機能素子および前記第２配線電極の一部を導通させる第２コンタクトホールと、を含む再配線層と、を備え、前記機能素子は、前記表面に形成され、前記第１コンタクトホールを介して前記第１配線電極に導通する第１入出力電極と、前記表面に形成され、前記第２コンタクトホールを介して前記第２配線電極に導通する第２入出力電極と、前記表面に形成され、前記第１入出力電極および前記第２入出力電極から隔離した中間配線電極と、前記第１入出力電極と前記中間配線電極との間に形成された第１ダイオード形成領域と、前記第２入出力電極と前記中間配線電極との間に形成された第２ダイオード形成領域と、を有し、前記第１配線電極は、平面視で、前記第２ダイオード形成領域と重ならず、前記第２配線電極は、平面視で、前記第１ダイオード形成領域と重ならないことを特徴とする。
この構成では、第１配線電極と２ダイオード形成領域との間、および、第２配線電極と第１ダイオード形成領域との間に不要な寄生容量の発生を防止できる。寄生容量を抑制することで、より高周波帯域まで適用できる。
前記機能素子はＥＳＤ保護回路であり、前記第１配線電極および前記第２配線電極はＥＳＤ電流の電流路であることが好ましい。
この構成では、寄生容量の発生を抑制することで、ＥＳＤ保護回路である高周波回路のインピーダンスのずれを軽減でき、高周波回路の信号ロスを軽減できる。
前記第１ダイオード形成領域には、前記第１入出力電極に導通する第１櫛歯状電極、および前記中間配線電極に導通する第２櫛歯状電極が設けられ、前記第２ダイオード形成領域には、前記中間配線電極に導通する第３櫛歯状電極、および前記第２入出力電極に導通する第４櫛歯状電極が設けられていることが好ましい。
この構成では、限られた占有面積で、ＥＳＬが小さく電流容量の大きなダイオードを構成できる。
前記中間配線電極は、第１方向に沿って対向して設けられ、前記第１方向を長手方向とする一対の第１中間配線電極および第２中間配線電極と、前記第１方向に直交する第２方向に沿って設けられ、前記第１中間配線電極および第２中間配線電極を導通する第３中間配線電極と、を有し、前記第１入出力電極および前記第２入出力電極は、前記第１中間配線電極および第２中間配線電極と前記第３中間配線電極とに囲まれた領域に設けられ、かつ、前記第３中間配線電極を介して対向するように設けられ、前記第１ダイオード形成領域は、前記第１入出力電極と前記第１中間配線電極との間に形成され、前記第２ダイオード形成領域は、前記第２入出力電極と前記第２中間配線電極との間に形成され、前記第１配線電極は、前記第１中間配線電極と、前記第１中間配線電極および前記第２入出力電極の間の領域と、前記第２入出力電極とに対向する形状を有し、前記第２配線電極は、前記第２中間配線電極と、前記第２中間配線電極および前記第１入出力電極の間の領域と、前記第１入出力電力とに対向する形状を有していることが好ましい。
この構成では、寄生容量の発生を抑制することで、ＥＳＤ保護回路である高周波回路のインピーダンスのずれを軽減でき、高周波回路の信号ロスを軽減できる。
本発明によれば、不要な寄生容量の発生を防止でき、寄生容量を抑制することで、より高周波帯域まで適用できる。
以下では、本発明に係る半導体装置についてＥＳＤ保護デバイスを例に挙げて説明する。
図１は本実施形態に係るＥＳＤ保護デバイス１の正面断面図である。図２はＥＳＤ保護デバイス１の各層の平面図である。ＥＳＤ保護デバイス１は、ＣＳＰ（Chip Size Package）タイプのデバイスであり、ダイオードおよびツェナーダイオードを含むＥＳＤ保護回路１０Ａが構成されたＳｉ基板１０に、複数の樹脂層等を含む再配線層２０が形成されている。Ｓｉ基板１０は、本発明に係る半導体基板に相当するが、本発明に係る半導体基板はＳｉ基板には限定されず、ＧａＡｓ基板などであってもよい。
図３はＳｉ基板１０に形成されたＥＳＤ保護回路１０Ａを示す図である。図４は、ＥＳＤ保護回路１０Ａの構造例を示す図である。
Ｓｉ基板１０には素子形成領域が形成されていて、それらに各領域にＡｌ電極膜１１１，１１２，１１３，１２１，１３１が設けられている。Ａｌ電極膜１１１，１１２は、矩形状のＳｉ基板１０の長手方向に直交する方向（以下、短手方向という。）に沿って平行に設けられている。Ａｌ電極膜１１３は、Ｓｉ基板１０の長手方向に沿って形成され、Ａｌ電極膜１１１，１１２を導通している。これらＡｌ電極膜１１１，１１２，１１３が設けられた領域のＳｉ基板１０の厚み方向にはツェナーダイオードＤｚが形成されている。Ａｌ電極膜１１１は本発明に係る第１中間電極に相当し、Ａｌ電極膜１１２は本発明に係る第２中間電極に相当し、Ａｌ電極膜１１３は本発明に係る第３中間電極に相当する。
Ａｌ電極膜１２１，１３１は、Ａｌ電極膜１１１，１１２，１１３に囲まれた領域に形成されている。より詳しくは、Ａｌ電極膜１２１，１３１は、Ａｌ電極膜１１１，１１２の間であって、かつ、Ａｌ電極膜１１３が間に介在するように、形成されている。Ａｌ電極膜１２１は本発明に係る第１入出力電極に相当し、Ａｌ電極膜１３１は本発明に係る第２入出力電極に相当する。Ａｌ電極膜１２１が設けられた領域のＳｉ基板１０の厚み方向には、ダイオードＤ２が形成され、Ａｌ電極膜１３１が設けられた領域のＳｉ基板１０の厚み方向には、ダイオードＤ４が形成されている。Ａｌ電極膜１２１，１３１はＥＳＤ保護回路１０Ａの入出力端である。
Ａｌ電極膜１１１，１２１の間、Ａｌ電極膜１１２，１２１の間、Ａｌ電極膜１１１，１３１の間、および、Ａｌ電極膜１１２，１３１の間にはそれぞれ、ダイオード形成領域１４１，１４２，１４３，１４４が形成されている。ダイオード形成領域１４１は本発明に係る第１ダイオードの形成領域に相当し、ダイオード形成領域１４４は本発明に係る第２ダイオードの形成領域に相当する。なお、ダイオード形成領域１４２，１４３は形成されていなくてもよい。
ダイオード形成領域１４１，１４２，１４３，１４４それぞれには、対向する一対の櫛歯状電極膜が形成されていて、各領域にダイオードＤ１ａ，Ｄ１ｂ，Ｄ３ａ，Ｄ３ｂが形成されている。ダイオード形成領域１４１の櫛歯状電極膜は、一方がＡｌ電極膜１１１に接続し、他方がＡｌ電極膜１２１に接続している。ダイオード形成領域１４２の櫛歯状電極膜は、一方がＡｌ電極膜１２１に接続し、他方がＡｌ電極膜１１２に接続している。ダイオード形成領域１４３の櫛歯状電極膜は、一方がＡｌ電極膜１１１に接続し、他方がＡｌ電極膜１３１に接続している。ダイオード形成領域１４４の櫛歯状電極膜は、一方がＡｌ電極膜１３１に接続し、他方がＡｌ電極膜１１２に接続している。櫛歯状電極でダイオードを形成することで、限られた占有面積で、ＥＳＬが小さく電流容量の大きなダイオードを構成できる。
以下に、Ｓｉ基板１０の具体的構成について説明する。図５は、図４に示す構造のＳｉ基板１０の模式図である。
Ｓｉ基板１０はｐ＋型基板であって、このｐ＋型基板にＳＴＩ（ShallowTrench Isolation）法により素子分離膜１１０Ａが形成されている。素子分離膜１１０Ａで形成された領域それぞれには、ダイオードＤ１〜Ｄ４およびツェナーダイオードＤｚが形成されている。詳しくは、ｎエピタキシャル層が形成され、ｎ＋拡散層によって、Ｓｉ基板１０の厚み方向にダイオードＤ２，Ｄ４が形成されている。また、ｐウェルが形成され、ｎ＋拡散層によって、Ｓｉ基板１０の厚み方向にツェナーダイオードＤｚが形成されている。さらに、ｎエピタキシャル層内にｎウェルが形成され、ｐ＋拡散層およびｎ＋拡散層によって、Ｓｉ基板１０の表面にダイオードＤ１，Ｄ３が形成されている。
Ｓｉ基板１０の表面には、ＳｉＯ２膜１１０Ｂが形成され、ダイオードＤ１のアノード，およびダイオードＤ２のカソードを接続するようにＡｌ電極膜１２１が形成され、ダイオードＤ３のアノード，およびダイオードＤ４のカソードを接続するようにＡｌ電極膜１３１が形成されている。さらに、ダイオードＤ１，Ｄ３およびＡｌ電極膜１２１，１３１の形成領域以外のＳｉ基板１０の表面には、Ａｌ電極１１１，１２１，１３１が形成されている。
このように形成されることで、Ｓｉ基板１０のＥＳＤ保護回路１０Ａは、図３に示す回路となる。なお、図３では、ダイオードＤ１ａ，Ｄ１ｂはダイオードＤ１とし、ダイオードＤ３ａ，Ｄ３ｂはダイオードＤ３としている。ダイオードＤ１ａは、本発明に係る第１ダイオードに相当する。ダイオードＤ３ａは、本発明に係る第２ダイオードに相当する。
ダイオードＤ１，Ｄ２は順方向が揃って直列接続され、ダイオードＤ３，Ｄ４は順方向が揃って直列接続されている。また、ダイオードＤ１，Ｄ２およびダイオードＤ３，Ｄ４それぞれは、順方向が揃ってツェナーダイオードＤｚに対し並列接続されている。さらに、ツェナーダイオードＤｚは、ダイオードＤ１，Ｄ４の形成領域の間およびダイオードＤ２，Ｄ３の形成領域の間に形成されている。
図１に戻り、Ｓｉ基板１０の表層に形成された再配線層２０は、Ｓｉ基板１０の表面に形成された保護膜２１および樹脂層２２を含んでいる。この保護膜２１は、ＳｉＮまたはＳｉＯ２である。保護膜２１は、Ｓｉ基板１０の表面にスパッタリングされ、エッチングにより開口が形成されている。この開口は、Ｓｉ基板１０のＡｌ電極膜１２１，１３１の一部を露出するように形成されている。樹脂層２２は、エポキシ系（またはポリイミド系）ソルダージレストのスピンコーティングにより形成されている。樹脂層２２には、Ａｌ電極膜１２１，１３１の一部を露出させるコンタクトホール２２Ａ，２２Ｂが形成されている。
このコンタクトホール２２Ａ，２２Ｂおよびこのコンタクトホール２２Ａ，２２Ｂの周辺領域には、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂが形成されている。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂは、Ｓｉ基板１０の表面に対向する平面部分を有し、かつ、樹脂層２２のコンタクトホール２２Ａ，２２Ｂを通じてＡｌ電極膜１２１，１３１に導通している。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂは、ＥＳＤ保護デバイス１のサージ電流（ＥＳＤ電流）の電流経路である。
Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂの平面部分の一部には、Ａｕ／Ｎｉからなる外部電極２３Ａ，２３Ｂが形成されている。外部電極２３Ａ，２３Ｂが形成されるＴｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂの部分は、エッチングされてＣｕが露出されていて、外部電極２３Ａ，２３Ｂは、露出したＣｕ部分に選択的めっきされている。この外部電極２３Ａ，２３Ｂは、ＥＳＤ保護デバイス１の入出力用の端子電極である。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａは本発明に係る第１配線電極に相当し、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ｂは本発明に係る第２配線電極に相当する。
Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａは、ＥＳＤ保護デバイス１の厚み方向において、Ｓｉ基板１０に形成されたＡｌ電極膜１１２，１２１およびダイオード形成領域１４２に対向し、かつ、ダイオード形成領域１４４に対向しないように形成されている。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ｂは、ＥＳＤ保護デバイス１の厚み方向において、Ｓｉ基板１０に形成されたＡｌ電極膜１１１，１３１およびダイオード形成領域１４３に対向し、かつ、ダイオード形成領域１４１に対向しないように形成されている。
Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４ＢがＳｉ基板１０に形成されたツェナーダイオードＤｚを覆うようことにより、ツェナーダイオードからのノイズの輻射が防止される。また、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａがダイオード形成領域１４４に対向せず、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ｂがダイオード形成領域１４１に対向しないことで、不要な寄生容量が抑制され、インピーダンス整合がずれることなく、より高い周波数帯域まで使用可能となる。
再配線層２０は、樹脂層２２にさらに形成された樹脂層２６を含んでいる。樹脂層２６は、例えば低誘電率のエポキシ樹脂の層である。樹脂層２６のうち、ＥＳＤ保護デバイス１の入出力端とするＴｉ／Ｃｕ／Ｔｉ電極２４Ａ,２４Ｂの一部と対向する部分には、矩形状の開口２６Ａ，２６Ｂが形成されている。
なお、本実施形態では、Ｓｉ基板１０にツェナーダイオードＤｚなど形成して、ＥＳＤ保護回路１０Ａを構成した例を示したが、例えば、ＰＮＰ型半導体、またはＮＰＮ型半導体をＳｉ基板１０に形成して、それを用いた回路を構成してもよい。
以下に、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂがダイオード形成領域１４１，１４４に重ならないことで、寄生容量が抑制できる理由について説明する。
まず、本実施形態に係るＥＳＤ保護デバイスの接続例および動作原理を説明する。
図６Ａおよび図６Ｂは、本実施形態に係るＥＳＤ保護デバイス１の接続例を示す図である。ＥＳＤ保護デバイス１は電子機器に搭載される。電子機器の例として、ノートＰＣ、タブレット型端末装置、携帯電話機、デジタルカメラ、携帯型音楽プレーヤなどが挙げられる。
図６Ａでは、Ｉ／Ｏポート１００と保護すべきＩＣ１０１とを接続する信号ラインと、ＧＮＤとの間にＥＳＤ保護デバイス１を接続した例を示す。Ｉ／Ｏポート１００は、例えばアンテナが接続されるポートである。本実施形態に係るＥＳＤ保護デバイス１は双方向型であって、第１入出力端および第２入出力端の何れが入力側であってもよい。例えば第１入出力端を入力側とした場合、信号ラインに第１入出力端が接続され、第２入出力端がＧＮＤに接続される。
図６Ｂでは、コネクタ１０２とＩＣ１０１とを接続する信号ラインと、ＧＮＤラインとの間にＥＳＤ保護デバイス１を接続した例を示す。この例の信号ラインは、例えば、高速伝送線路（差動伝送線路）であって、複数の信号ラインそれぞれと、ＧＮＤラインとの間にＥＳＤ保護デバイス１が接続されている。
図７および図８は、本実施形態に係るＥＳＤ保護デバイスの動作原理を説明するための図である。
図７は、第１入出力端（外部電極２３Ａ）に繋がる入出力ポートＰ１（Ａｌ電極膜１２１）から、第２入出力端（外部電極２３Ｂ）に繋がる入出力ポートＰ２（Ａｌ電極膜１３１）へ電流が流れる場合を説明するための図である。ツェナーダイオードＤｚのツェナー電圧を超えるサージ電圧が印加されると、図中破線で示すように、第１入力端から入ってきたサージ電流は、入出力ポートＰ１からダイオードＤ１、ツェナーダイオードＤｚおよびダイオードＤ４の経路を流れ、入出力ポートＰ２からグランドへ放電される。
図８は、第２入出力端（外部電極２３Ｂ）に繋がる入出力ポートＰ２から、第１入出力端（外部電極２３Ａ）に繋がる入出力ポートＰ１へ電流が流れる場合を説明するための図である。この場合、図中破線で示すように、第２入力端から入ってきたサージ電流は、入出力ポートＰ２からダイオードＤ３、ツェナーダイオードＤｚおよびダイオードＤ２の経路を流れ、入出力ポートＰ１からグランドへ放電される。
次に、本実施の形態に係るＥＳＤ保護デバイス１が寄生容量を抑制できる理由について説明する。
図９Ａは、ＥＳＤ保護デバイスの要部平面図であり、図９Ｂは、図９ＡのＡ−Ａ線における断面図である。また、本実施形態に係るＥＳＤ保護デバイス１との対比するため、不適切な例として図１０を示す。図１０ＡはＴｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂがダイオード形成領域１４１，１４４を覆う構成とした場合の平面図であり、図１０Ｂは、図１０ＡのＢ−Ｂ線における断面図、図１０Ｃは、図１０ＡのＣ−Ｃ線における断面図である。
本実施形態では、図１０Ｂに示すように、Ｓｉ基板１０のＡｌ電極膜１１１とＴｉ／Ｃｕ／Ｔｉ電極２４Ａとの間に寄生容量Ｃｆ１が生じ、Ａｌ電極膜１１２とＴｉ／Ｃｕ／Ｔｉ電極２４Ｂとの間に寄生容量Ｃｆ２が生じる。これに対し、図１０Ａに示す構成では、さらに、Ａｌ電極膜１２１に接続する櫛歯状電極とＴｉ／Ｃｕ／Ｔｉ電極２４Ａとの間に寄生容量Ｃｆ３が生じ（図１０Ｂ参照）、Ａｌ電極膜１３１に接続する櫛歯状電極とＴｉ／Ｃｕ／Ｔｉ電極２４Ｂとの間に寄生容量Ｃｆ４が生じる（図１０Ｃ参照）。
図１１は、寄生容量を考慮したＳｉ基板１０に形成されたＥＳＤ保護回路１０Ａを示す図である。本実施形態に係るＥＳＤ保護デバイス１の場合、寄生容量Ｃｆ３，Ｃｆ４が生じないため、寄生容量Ｃｆ１，Ｃｆ２の直列回路のみが形成される。一方で、寄生容量Ｃｆ３，Ｃｆ４が生じた場合、寄生容量Ｃｆ１，Ｃｆ２の直列回路に、寄生容量Ｃｆ３，Ｃｆ４が並列接続された構成となる。この結果、ＥＳＤ保護デバイス１のインピーダンスが低くなる。そのため、寄生容量Ｃｆ３，Ｃｆ４が生じた場合では、高周波帯域での使用ができなくなる。これに対し、本実施形態に係るＥＳＤ保護デバイス１は、寄生容量の発生を軽減できるため、高周波帯域での使用が可能となる。
図１２は、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂがダイオード形成領域１４１，１４４を覆わない構成であるが、不適切な例を示す図である。この例では、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａは、Ａｌ電極膜１１３と対向し、ダイオード形成領域１４３，１４４と対向していない。また、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ｂは、Ａｌ電極膜１１３と対向し、ダイオード形成領域１４１，１４２と対向していない。この場合、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４ＢとＡｌ電極膜１１３との対向面積が大きいため、その間に生じる寄生容量は大きくなる。また、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂの距離は、本実施形態の図９の場合と比べて近くなるため、その間に生じる寄生容量も大きくなる。したがって、図１２に示す場合も、ＥＳＤ保護デバイス１のインピーダンスが低くなる。
以下に、ＥＳＤ保護デバイスの製造工程について説明する。
図１３はＥＳＤ保護デバイス１の製造工程を示す図である。ＥＳＤ保護デバイス１は次の工程で製造される。
（Ａ）まず、ＥＳＤ保護回路１０Ａが形成されたＳｉ基板１０に絶縁膜が形成され、この絶縁膜の所定箇所が開口されて、Ａｌ電極膜１１１，１１１２，１１３，１２１，１３１が蒸着により形成される。また、Ｓｉ基板１０表面には保護膜２１がスパッタリングされ、エッチングにより開口２１Ａ，２１Ｂが形成される。
（Ｂ）次に、Ｓｉ基板１０にエポキシ系ソルダージレストがスピンコーティングされて、樹脂層２２が形成され、コンタクトホール２２Ａ，２２Ｂが形成される。この樹脂層２２を形成することにより、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂを形成する表面をレベリングすることができる。
（Ｃ）樹脂層２２の表面にＴｉ／Ｃｕ／Ｔｉが約０．１μｍ／１．０μｍ／０．１μｍの厚みでスパッタリングにより成膜された後、ウエットエッチングされて、電極２４Ａ，２４Ｂが形成される。
（Ｄ）Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂの表面の一部をエッチングして、Ｃｕを露出させ、その露出したＣｕ部分にはＡｕ／Ｎｉの外部電極２３Ａ，２３Ｂが約０．１μｍ／３．０μｍの厚みで電解めっき（電気めっき）により成膜される。この外部電極２３Ａ，２３Ｂは、露出されたＣｕ表面にのみ選択めっきされる。選択めっきにより外部電極２３Ａ，２３Ｂを成膜することで、レジスト膜を形成することなく、また、マスキングを必要としないため、製造が容易となる。
（Ｅ）その後、樹脂層２２の表面に、エポキシ系ソルダージレストのスピンコーティングにより樹脂層２６が形成される。この樹脂層２６には、開口２６Ａ，２６Ｂが形成される。
なお、上述の実施形態では、ツェナーダイオードを有するＥＳＤ保護デバイスについて説明したが、これに限定されず、ＥＳＤ保護デバイスは、例えばＰＮＰ型半導体、またはＮＰＮ型半導体を有したものであってもよい。
１−ＥＳＤ保護デバイス（半導体装置）
１０−Ｓｉ基板（半導体基板）
１０Ａ−ＥＳＤ保護回路
２０−再配線層
２１−保護膜
２２，２６−樹脂層
２２Ａ−コンタクトホール（第１コンタクトホール）
２２Ｂ−コンタクトホール（第２コンタクトホール）
２３Ａ，２３Ｂ−外部電極
２４Ａ−Ｔｉ／Ｃｕ／Ｔｉ電極（第１配線電極）
２４Ｂ−Ｔｉ／Ｃｕ／Ｔｉ電極（第２配線電極）
２６Ａ，２６Ｂ−開口
１１１−Ａｌ電極膜（第１中間電極）
１１２−Ａｌ電極膜（第２中間電極）
１１３−Ａｌ電極膜（第３中間電極）
１２１−Ａｌ電極膜（第１入出力電極）
１３１−Ａｌ電極膜（第２入出力電極）
Ｄ１，Ｄ２，Ｄ３，Ｄ４−ダイオード
Ｄｚ−ツェナーダイオード
Ｐ１−ポート（金属膜）
Ｐ２−ポート（金属膜）
１０−Ｓｉ基板（半導体基板）
１０Ａ−ＥＳＤ保護回路
２０−再配線層
２１−保護膜
２２，２６−樹脂層
２２Ａ−コンタクトホール（第１コンタクトホール）
２２Ｂ−コンタクトホール（第２コンタクトホール）
２３Ａ，２３Ｂ−外部電極
２４Ａ−Ｔｉ／Ｃｕ／Ｔｉ電極（第１配線電極）
２４Ｂ−Ｔｉ／Ｃｕ／Ｔｉ電極（第２配線電極）
２６Ａ，２６Ｂ−開口
１１１−Ａｌ電極膜（第１中間電極）
１１２−Ａｌ電極膜（第２中間電極）
１１３−Ａｌ電極膜（第３中間電極）
１２１−Ａｌ電極膜（第１入出力電極）
１３１−Ａｌ電極膜（第２入出力電極）
Ｄ１，Ｄ２，Ｄ３，Ｄ４−ダイオード
Ｄｚ−ツェナーダイオード
Ｐ１−ポート（金属膜）
Ｐ２−ポート（金属膜）
Claims (3)
- 半導体基板内に形成された第１ダイオードおよび第２ダイオードと、
前記半導体基板の表面にそれぞれ形成された、前記第１ダイオードの一端に接続された第１入出力電極、前記第２ダイオードの一端に接続された第２入出力電極、ならびに、前記第１ダイオードの他端および前記第２ダイオードの他端に接続された中間電極と、
前記半導体基板の表面に設けられた再配線層にそれぞれ形成され、前記第１入出力電極に第１コンタクトホールを介して接続された第１配線電極、ならびに、前記第２入出力電極に第２コンタクトホールを介して接続された第２配線電極と、
を備え、
前記第１配線電極は、平面視で、前記第１入出力電極および前記中間電極と重なり、前記第２ダイオードの形成領域と重ならない領域にて引回されており、
前記第２配線電極は、平面視で、前記第２入出力電極および前記中間電極と重なり、前記第１ダイオードの形成領域と重ならない領域にて引回されており、
前記中間電極は、
第１方向に沿って対向して設けられ、前記第１方向を長手方向とする一対の第１中間電極および第２中間電極と、前記第１方向に直交する第２方向に沿って設けられ、前記第１中間電極および第２中間電極を導通する第３中間電極と、
を有し、
前記第１入出力電極および前記第２入出力電極は、前記第１中間電極および第２中間電極と前記第３中間電極とに囲まれた領域に設けられ、かつ、前記第３中間電極を介して対向するように設けられ、
前記第１ダイオードは、前記第１入出力電極と前記第１中間電極との間の領域に形成され、
前記第２ダイオードは、前記第２入出力電極と前記第２中間電極との間の領域に形成され、
前記第１配線電極は、前記第１中間電極と、前記第１中間電極および前記第２入出力電極の間の領域と、前記第２入出力電極とに対向する形状を有し、
前記第２配線電極は、前記第２中間電極と、前記第２中間電極および前記第１入出力電極の間の領域と、前記第１入出力電極とに対向する形状を有している、
半導体装置。 - 前記第１および前記第２ダイオードはＥＳＤ保護回路であり、前記第１配線電極および前記第２配線電極はＥＳＤ電流の電流路である、請求項１に記載の半導体装置。
- 前記第１ダイオードには、前記第１入出力電極に導通する第１櫛歯状電極、および前記中間電極に導通する第２櫛歯状電極がそれぞれ接続されており、
前記第２ダイオードには、前記中間電極に導通する第３櫛歯状電極、および前記第２入出力電極に導通する第４櫛歯状電極がそれぞれ接続されている、
請求項１または２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015502922A JP5843045B2 (ja) | 2013-02-28 | 2014-02-25 | 半導体装置 |
Applications Claiming Priority (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013039379 | 2013-02-28 | ||
| JP2013039379 | 2013-02-28 | ||
| JP2013079978 | 2013-04-05 | ||
| JP2013079960 | 2013-04-05 | ||
| JP2013079978 | 2013-04-05 | ||
| JP2013079960 | 2013-04-05 | ||
| JP2013097494 | 2013-05-07 | ||
| JP2013097494 | 2013-05-07 | ||
| JP2013115675 | 2013-05-31 | ||
| JP2013115675 | 2013-05-31 | ||
| JP2013126659 | 2013-06-17 | ||
| JP2013126659 | 2013-06-17 | ||
| JP2015502922A JP5843045B2 (ja) | 2013-02-28 | 2014-02-25 | 半導体装置 |
| PCT/JP2014/054407 WO2014132939A1 (ja) | 2013-02-28 | 2014-02-25 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015220840A Division JP6098697B2 (ja) | 2013-02-28 | 2015-11-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5843045B2 true JP5843045B2 (ja) | 2016-01-13 |
| JPWO2014132939A1 JPWO2014132939A1 (ja) | 2017-02-02 |
Family
ID=51428203
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015502922A Active JP5843045B2 (ja) | 2013-02-28 | 2014-02-25 | 半導体装置 |
| JP2015220840A Active JP6098697B2 (ja) | 2013-02-28 | 2015-11-11 | 半導体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015220840A Active JP6098697B2 (ja) | 2013-02-28 | 2015-11-11 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9704799B2 (ja) |
| JP (2) | JP5843045B2 (ja) |
| CN (2) | CN205508776U (ja) |
| WO (1) | WO2014132939A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9825019B1 (en) | 2016-09-15 | 2017-11-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102377794B1 (ko) * | 2015-07-06 | 2022-03-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| US10510741B2 (en) * | 2016-10-06 | 2019-12-17 | Semtech Corporation | Transient voltage suppression diodes with reduced harmonics, and methods of making and using |
| WO2019031036A1 (ja) * | 2017-08-10 | 2019-02-14 | 株式会社村田製作所 | Ｅｓｄ保護デバイス、および、信号伝送線路 |
| JP7154913B2 (ja) | 2018-09-25 | 2022-10-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN209132559U (zh) * | 2019-01-09 | 2019-07-19 | 北京京东方技术开发有限公司 | 一种显示基板、显示装置 |
| FR3094838B1 (fr) | 2019-04-05 | 2022-09-16 | St Microelectronics Tours Sas | Dispositif de protection contre des décharges électrostatiques |
| FR3094837B1 (fr) * | 2019-04-05 | 2022-09-09 | St Microelectronics Tours Sas | Dispositif de protection contre des décharges électrostatiques |
| US10903144B1 (en) * | 2020-02-16 | 2021-01-26 | Nanya Technology Corporation | Semiconductor package and manufacturing method thereof |
| WO2021217400A1 (en) * | 2020-04-28 | 2021-11-04 | Innoscience (Zhuhai) Technology Co., Ltd. | Electronic device and electrostatic discharge protection circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119870A (ja) * | 2002-09-27 | 2004-04-15 | Denso Corp | ダイオード |
| JP2010510662A (ja) * | 2006-11-16 | 2010-04-02 | アルファ アンド オメガ セミコンダクター，リミテッド | 垂直方向過渡電圧サプレッサ（ｔｖｓ）とｅｍｉフィルタのための回路構成と製造処理 |
| JP2010087113A (ja) * | 2008-09-30 | 2010-04-15 | Casio Computer Co Ltd | 半導体装置 |
| JP2010512003A (ja) * | 2006-11-30 | 2010-04-15 | アルファ アンド オメガ セミコンダクター，リミテッド | トレンチ絶縁を用いたラッチアップ現象のない垂直方向ｔｖｓダイオードアレイ構造 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2906576B2 (ja) | 1990-05-11 | 1999-06-21 | 日産自動車株式会社 | 半導体装置 |
| FR2683947B1 (fr) | 1991-11-18 | 1994-02-18 | Sgs Thomson Microelectronics Sa | Diode de protection monolithique basse tension a faible capacite. |
| JPH05268123A (ja) | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 双方向給電回路 |
| JP2774906B2 (ja) | 1992-09-17 | 1998-07-09 | 三菱電機株式会社 | 薄形半導体装置及びその製造方法 |
| JPH1154708A (ja) | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6538300B1 (en) | 2000-09-14 | 2003-03-25 | Vishay Intertechnology, Inc. | Precision high-frequency capacitor formed on semiconductor substrate |
| JP2002252309A (ja) | 2001-02-23 | 2002-09-06 | Denso Corp | 半導体チップのパッケージ構造及びパッケージ方法 |
| JP2002270720A (ja) | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4963148B2 (ja) | 2001-09-18 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2003124222A (ja) * | 2001-10-11 | 2003-04-25 | Hitachi Ltd | 半導体装置 |
| JP3945380B2 (ja) | 2002-11-08 | 2007-07-18 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| US7285867B2 (en) | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
| JP2004281898A (ja) | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3983205B2 (ja) | 2003-07-08 | 2007-09-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2005340573A (ja) | 2004-05-28 | 2005-12-08 | Fujikura Ltd | 半導体素子、半導体装置、及び半導体素子の製造方法 |
| JP4735929B2 (ja) | 2004-08-03 | 2011-07-27 | 株式会社村田製作所 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
| JP4547247B2 (ja) | 2004-12-17 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7571153B2 (en) | 2005-03-28 | 2009-08-04 | Microsoft Corporation | Systems and methods for performing streaming checks on data format for UDTs |
| US7468545B2 (en) | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| US7489488B2 (en) | 2005-10-19 | 2009-02-10 | Littelfuse, Inc. | Integrated circuit providing overvoltage protection for low voltage lines |
| JP2007123538A (ja) | 2005-10-27 | 2007-05-17 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置及びその製造方法 |
| TWI303872B (en) | 2006-03-13 | 2008-12-01 | Ind Tech Res Inst | High power light emitting device assembly with esd preotection ability and the method of manufacturing the same |
| JP2007305900A (ja) * | 2006-05-15 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 低雑音増幅器 |
| JP4267660B2 (ja) | 2006-12-05 | 2009-05-27 | 日本特殊陶業株式会社 | 多層配線基板及び素子搭載装置 |
| DE102007020656B4 (de) | 2007-04-30 | 2009-05-07 | Infineon Technologies Ag | Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips |
| US7579632B2 (en) | 2007-09-21 | 2009-08-25 | Semiconductor Components Industries, L.L.C. | Multi-channel ESD device and method therefor |
| US8089095B2 (en) | 2008-10-15 | 2012-01-03 | Semiconductor Components Industries, Llc | Two terminal multi-channel ESD device and method therefor |
| JP2009016882A (ja) | 2008-10-20 | 2009-01-22 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP4794615B2 (ja) | 2008-11-27 | 2011-10-19 | パナソニック株式会社 | 半導体装置 |
| JPWO2010100995A1 (ja) | 2009-03-02 | 2012-09-06 | 株式会社村田製作所 | アンチヒューズ素子 |
| EP2414801B1 (en) | 2009-03-30 | 2021-05-26 | QUALCOMM Incorporated | Chip package with stacked processor and memory chips |
| JP2010278040A (ja) | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| US8710645B2 (en) | 2009-10-19 | 2014-04-29 | Jeng-Jye Shau | Area reduction for surface mount package chips |
| CN203242609U (zh) * | 2010-06-02 | 2013-10-16 | 株式会社村田制作所 | Esd保护装置 |
| JP5532137B2 (ja) | 2010-08-18 | 2014-06-25 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
| US8217462B2 (en) | 2010-09-22 | 2012-07-10 | Amazing Microelectronic Corp. | Transient voltage suppressors |
| JP2012146717A (ja) | 2011-01-07 | 2012-08-02 | Toshiba Corp | Ｅｓｄ保護回路 |
| JP2012182381A (ja) | 2011-03-02 | 2012-09-20 | Panasonic Corp | 半導体装置 |
| JP6037499B2 (ja) | 2011-06-08 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
| CN205452284U (zh) | 2013-04-05 | 2016-08-10 | 株式会社村田制作所 | Esd保护器件 |
-
2014
- 2014-02-25 JP JP2015502922A patent/JP5843045B2/ja active Active
- 2014-02-25 CN CN201490000444.9U patent/CN205508776U/zh not_active Expired - Lifetime
- 2014-02-25 CN CN201620820392.0U patent/CN206250192U/zh not_active Expired - Lifetime
- 2014-02-25 WO PCT/JP2014/054407 patent/WO2014132939A1/ja active Application Filing
-
2015
- 2015-08-26 US US14/835,794 patent/US9704799B2/en active Active
- 2015-11-11 JP JP2015220840A patent/JP6098697B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119870A (ja) * | 2002-09-27 | 2004-04-15 | Denso Corp | ダイオード |
| JP2010510662A (ja) * | 2006-11-16 | 2010-04-02 | アルファ アンド オメガ セミコンダクター，リミテッド | 垂直方向過渡電圧サプレッサ（ｔｖｓ）とｅｍｉフィルタのための回路構成と製造処理 |
| JP2010512003A (ja) * | 2006-11-30 | 2010-04-15 | アルファ アンド オメガ セミコンダクター，リミテッド | トレンチ絶縁を用いたラッチアップ現象のない垂直方向ｔｖｓダイオードアレイ構造 |
| JP2010087113A (ja) * | 2008-09-30 | 2010-04-15 | Casio Computer Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9825019B1 (en) | 2016-09-15 | 2017-11-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN205508776U (zh) | 2016-08-24 |
| JP2016036049A (ja) | 2016-03-17 |
| CN206250192U (zh) | 2017-06-13 |
| WO2014132939A1 (ja) | 2014-09-04 |
| US9704799B2 (en) | 2017-07-11 |
| JP6098697B2 (ja) | 2017-03-22 |
| US20150371941A1 (en) | 2015-12-24 |
| JPWO2014132939A1 (ja) | 2017-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6098697B2 (ja) | 半導体装置 | |
| JP6265256B2 (ja) | 半導体装置およびｅｓｄ保護デバイス | |
| JP5796692B2 (ja) | Ｅｓｄ保護デバイス | |
| JP5532137B2 (ja) | Ｅｓｄ保護デバイス | |
| JP6269639B2 (ja) | Ｅｓｄ保護デバイス | |
| US10770451B2 (en) | Thin-film ESD protection device | |
| JP2014167987A (ja) | 半導体装置 | |
| WO2014192429A1 (ja) | 半導体装置 | |
| JP6098230B2 (ja) | 半導体装置 | |
| WO2014192430A1 (ja) | 半導体装置 | |
| WO2018139277A1 (ja) | 半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5843045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |