JP2007305900A - 低雑音増幅器 - Google Patents

低雑音増幅器 Download PDF

Info

Publication number
JP2007305900A
JP2007305900A JP2006134895A JP2006134895A JP2007305900A JP 2007305900 A JP2007305900 A JP 2007305900A JP 2006134895 A JP2006134895 A JP 2006134895A JP 2006134895 A JP2006134895 A JP 2006134895A JP 2007305900 A JP2007305900 A JP 2007305900A
Authority
JP
Japan
Prior art keywords
post
signal input
insulating layer
noise amplifier
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006134895A
Other languages
English (en)
Inventor
Masahiro Ozaki
正浩 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006134895A priority Critical patent/JP2007305900A/ja
Publication of JP2007305900A publication Critical patent/JP2007305900A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】信号入力部となるポスト電極部と半導体基板間に寄生容量が発生した結果、基板抵抗を介した接地パスが生じ高周波特性を劣化させる。
【解決手段】主表面を有する半導体素子と、前記半導体素子の主表面に形成される絶縁層と、前記半導体素子の主表面に形成されるシールド配線層と、信号入出力用のポストと、電位固定用のポストとを備え、前記シールド配線層は、前記半導体主表面と前記信号入出力用のポストとの間に配置され、前記電位固定用ポストと接続されている。
【選択図】図１

Description

本発明は、低雑音増幅器に係り、特に高周波低雑音増幅器に関するものである。
携帯電話に代表される無線システムの受信機では、アンテナで受信した信号は、初段の低雑音増幅器によって増幅される。この初段増幅器は、低雑音かつ高利得の特性を有することが必要とされる。低雑音増幅器に用いるトランジスタとしては、低コスト化のため、Ｓｉ系のトランジスタを使うことが好ましい。
ところが、Ｓｉ系トランジスタの低雑音特性は化合物系のＦＥＴに劣るのが現状である。Ｓｉ系トランジスタの雑音特性が化合物系のＦＥＴに劣る主な原因は、用いているＳｉ基板に導電性があるためである。つまり、配線や電極パッドは導電性基板との間で寄生容量を形成し、信号入力部において、基板抵抗を介して接地されるパスが生じる。
更に、基板の抵抗は熱雑音を発生するため、この基板抵抗を介したパスを通じて、基板熱雑音電圧が信号入力部に印加される。このためこの分だけ本来の雑音指数が劣化する。Ｓｉ系トランジスタの雑音指数を改善するには、上記寄生接地パスの影響を低減するか、基板熱雑音が伝わらない構造にすればよい。このためには、パッドと基板の間に導伝シールド層を設けて、そこを一定電位に固定して基板の熱雑音電圧が伝わらないようにすればよい。このような手法の一例として、特許文献１のような構造が提案されている。図４を用いてパッド構造を説明する。図４（ａ）は、パッド構造の一具体例の構成の概要を示す平面図である。図４（ｂ）は図４（ａ）中のＢ−Ｂ’部の断面図である。
図中の半導体基板１７上に形成されたトランジスタ１４が配線層１２、配線間コンタクト１３を介して層間絶縁膜１６上に形成された電極パッド１１に接続される。電極パッド１１の直下に一定電位に固定された金属層１５を形成することにより基板抵抗を介して接地されるパスの影響を減少させることができる。
一方、このような低雑音増幅器には樹脂封止型の半導体装置が用いられることが多い。そのうちのひとつに、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれる樹脂封止型半導体装置がある。このような樹脂封止型半導体装置の一例として特許文献２が挙げられる。以下、図５を用いてＣＳＰの構造について説明する。図５（ａ）は、ＣＳＰ構造の一具体例の構成の概要を示す平面図である。図５（ｂ）は図５（ａ）中のＣ−Ｃ’部の断面図である。半導体基板１７の表面には、酸化シリコン等からなる絶縁層１６が形成されている。絶縁層１６にはポリイミド等からなる保護膜２１が形成されている。この構造により、電極パッド１１の表面の一部が保護膜２１によって規定された開口部によって露出されている。
電極パッド１１には絶縁層１６の開口部において配線間コンタクト１３を介して配線層１２の一端が接続されている。配線層１２は電極パッド１１から柱状電極２３の下部に至るまで保護膜２１上に延在している。柱状電極２３の上部表面を除く絶縁層上には、エポキシ系樹脂などからなる封止樹脂２２が形成されている。柱状電極２３の上部表面上には、外部端子２４が形成されている。
特開２０００−２９９３１９号公報 特開２００４−１７２５４２号公報
従来のシールド構造で、ＣＳＰ構造を採用した場合、金属パッド部は導電層によりシールドされるが、信号入力部となるポスト電極部と半導体基板間には寄生容量が発生し、基板抵抗を介した接地パスが残り高周波特性、特に雑音特性を劣化させるという課題があった。
本発明は、前記従来の問題を解決し、高周波特性、特に雑音特性を劣化させることの無い低雑音増幅器を提供することを目的とする。
前記の目的を達成するため、本発明に係る低雑音増幅器は、主表面を有する半導体素子と、前記半導体素子の主表面に形成される絶縁層と、前記半導体素子の主表面に形成されるシールド配線層と、信号入出力用のポストと、電位固定用のポストとを備え、前記シールド配線層は、前記半導体主表面と前記信号入出力用のポストとの間に配置され、前記電位固定用ポストと接続されていることを特徴とする。
また、主表面を有する半導体素子と、前記半導体素子の主表面に形成される第１の絶縁層と、前記第１の絶縁層の表面に形成される絶縁層と、前記第１の絶縁層の表面に形成されるシールド配線層と、信号入出力用のポストと、電位固定用のポストとを備え、前記シールド配線層は、前記半導体主表面と前記信号入出力用のポストとの間に配置され、前記電位固定用ポストと接続されていることを特徴とする。
本発明に係る低雑音増幅器によれば、ＣＳＰを用いた樹脂封止型半導体装置でも基板抵抗を介した接地パスを抑制し、高周波特性、特に雑音特性の劣化を防ぐことができる。
（実施の形態１）
以下、本発明の実施の形態１について図面を参照しながら説明する。図１（ａ）は本発明の実施の形態１に係る低雑音増幅器の構成例であり、図１（ｂ）は図１（ａ）中のＡ−Ａ’部の断面図である。
半導体基板１７の表面には、酸化シリコン等からなる絶縁層１６が形成されている。絶縁層１６にはポリイミド等からなる保護膜２１が形成されている。この構造により、電極パッド１１の表面の一部が保護膜２１によって規定された開口部によって露出されている。
電極パッド１１には絶縁層１６の開口部において配線間コンタクト１３を介して配線層１２の一端が接続されている。配線層１２は電極パッド１１から柱状電極２３の下部に至るまで保護膜２１上に延在している。柱状電極２３の上部表面を除く絶縁層上には、エポキシ系樹脂などからなる封止樹脂２２が形成されている。柱状電極２３の上部表面上には、外部端子２４が形成されている。
電極パッド１１はトランジスタ入力部などに接続され、電極パッド１１から外部端子２４までは信号の入力ラインを構成する。
半導体基板１７上に、柱状電極２３を覆う範囲で金属電極１５が形成され、保護膜２１の開口部を介して柱状電極２５に接続されている。柱状電極２５の上部表面上には、外部端子２６が形成され、接地されるか、一定電位に固定される。
一定電位に固定された金属層１５を形成することにより柱状電極２３と半導体基板１７間に発生する基板抵抗を介した接地パスの影響を減少させることができ、ＷＬＣＳＰ構造を採用した場合においても高周波特性の劣化を回避できる。
図２に本構造を採用した場合の高周波回路の最大有能電力（Ｍａｘｉｍｕｍ Ａｖａｉｌａｂｌｅ ｐｏｗｅｒ Ｇａｉｎ、ＭＡＧ）の評価例を示す。シールド金属層を形成した場合、５．４ＧＨｚにおいてＭＡＧが約１ｄＢ向上している。
（実施の形態２）
以下、本発明の実施の形態２について図面を参照しながら説明する。図３は本発明の実施の形態２に係る低雑音増幅器の断面図である。
半導体基板１７の表面には、酸化シリコン等からなる絶縁層１６が形成されている。絶縁層１６にはポリイミド等からなる保護膜２１が形成されている。この構造により、電極パッド１１の表面の一部が保護膜２１によって規定された開口部によって露出されている。
電極パッド１１には絶縁層１６の開口部において配線間コンタクト１３を介して配線層１２の一端が接続されている。配線層１２は電極パッド１１から柱状電極２３の下部に至るまで保護膜２１上に延在している。柱状電極２３の上部表面を除く絶縁層上には、エポキシ系樹脂などからなる封止樹脂２２が形成されている。柱状電極２３の上部表面上には、外部端子２４が形成されている。
電極パッド１１はトランジスタ入力部などに接続され、電極パッド１１から外部端子２４までは信号の入力ラインを構成する。
保護膜２１層間に、柱状電極２３を覆う範囲で金属電極１５が形成され、柱状電極２５に接続されている。柱状電極２５の上部表面上には、外部端子２６が形成され、接地されるか、一定電位に固定される。
一定電位に固定された金属層１５を形成することにより柱状電極２３と半導体基板１７間に発生する基板抵抗を介した接地パスの影響を減少させることができ、ＷＬＣＳＰ構造を採用した場合においても高周波特性の劣化を回避できる。
なお、本構造により半導体基板１７上に金属層を形成する必要が無くなり、より半導体基板１７上の配線レイアウト面積を有効に活用できる。
本発明は、携帯電話などの無線回路などに用いられる高周波低雑音増幅器に適用され、特にＣＳＰを用いた樹脂封止型の高周波低雑音増幅器に有効である。
（ａ）は、本発明の第１の具体例であるシールド電極を使用した半導体装置の構造の平面図、（ｂ）はその断面図 低雑音増幅器の特性評価例を示すグラフ 本発明の第２の具体例であるシールド電極を使用した半導体装置の構造の断面図 （ａ）は、従来の半導体装置の構造の平面図、（ｂ）はその断面図 （ａ）は、ＷＬＣＳＰの構造の平面図、（ｂ）はその断面図
符号の説明
１１ 電極パッド
１２ 配線層
１３ 配線間コンタクト
１４ トランジスタ部
１５ シールド金属層
１６ 絶縁層
１７ 半導体基板
２１ 保護膜
２２ 封止樹脂
２３ 柱状電極
２４ 外部端子

Claims (5)

  1. 主表面を有する半導体素子と、前記半導体素子の主表面に形成される絶縁層と、前記半導体素子の主表面に形成されるシールド配線層と、信号入出力用のポストと、電位固定用のポストとを備え、前記シールド配線層は、前記半導体主表面と前記信号入出力用のポストとの間に配置され、前記電位固定用ポストと接続されていることを特徴とする低雑音増幅器。
  2. 主表面を有する半導体素子と、前記半導体素子の主表面に形成される第１の絶縁層と、前記第１の絶縁層の表面に形成される絶縁層と、前記第１の絶縁層の表面に形成されるシールド配線層と、信号入出力用のポストと、電位固定用のポストとを備え、前記シールド配線層は、前記半導体主表面と前記信号入出力用のポストとの間に配置され、前記電位固定用ポストと接続されていることを特徴とする低雑音増幅器。
  3. 前記信号入出力用ポストは信号入力端子であることを特徴とする請求項１および２のいずれか１項に記載の低雑音増幅器。
  4. 前記半導体素子と前記ポストはＷＬＣＳＰ構造を有していることを特徴とする請求項１および２のいずれか１項に記載の低雑音増幅器。
  5. 前記電位固定用ポストは接地されていることを特徴とする請求項１および２のいずれか１項に記載の低雑音増幅器。
JP2006134895A 2006-05-15 2006-05-15 低雑音増幅器 Withdrawn JP2007305900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006134895A JP2007305900A (ja) 2006-05-15 2006-05-15 低雑音増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006134895A JP2007305900A (ja) 2006-05-15 2006-05-15 低雑音増幅器

Publications (1)

Publication Number Publication Date
JP2007305900A true JP2007305900A (ja) 2007-11-22

Family

ID=38839548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006134895A Withdrawn JP2007305900A (ja) 2006-05-15 2006-05-15 低雑音増幅器

Country Status (1)

Country Link
JP (1) JP2007305900A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016036049A (ja) * 2013-02-28 2016-03-17 株式会社村田製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016036049A (ja) * 2013-02-28 2016-03-17 株式会社村田製作所 半導体装置

Similar Documents

Publication Publication Date Title
US7116175B2 (en) Semiconductor device
US7437129B2 (en) Electric component for communication device and semiconductor device for switching transmission and reception
JP3973624B2 (ja) 高周波デバイス
US7541649B2 (en) Semiconductor device having SOI substrate
US20130127538A1 (en) Cmos integrated circuit and amplifying circuit
US20080203478A1 (en) High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance
WO2013024677A1 (ja) 半導体装置およびその製造方法ならびに携帯電話機
US20210257458A1 (en) Switch body connections to achieve soft breakdown
US20120299178A1 (en) Semiconductor device
JP2007305900A (ja) 低雑音増幅器
US20060097320A1 (en) Protecting element and semiconductor device using the same
US11139254B2 (en) Semiconductor device and electronic device
JP2008235759A (ja) 電子装置
US8669610B2 (en) Gate protection diode for high-frequency power amplifier
JP2020088468A (ja) 増幅器及び増幅装置
US11145607B2 (en) Semiconductor chip
JP2994650B2 (ja) 高周波増幅素子
JP5126676B2 (ja) 増幅器
JP6057779B2 (ja) 半導体装置
JP2010056289A (ja) 半導体装置
JP2005328328A (ja) 可変利得増幅器
JP2008211083A (ja) 高周波スイッチ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110809