JP2994650B2 - 高周波増幅素子 - Google Patents
高周波増幅素子Info
- Publication number
- JP2994650B2 JP2994650B2 JP63316009A JP31600988A JP2994650B2 JP 2994650 B2 JP2994650 B2 JP 2994650B2 JP 63316009 A JP63316009 A JP 63316009A JP 31600988 A JP31600988 A JP 31600988A JP 2994650 B2 JP2994650 B2 JP 2994650B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- frequency
- capacitor
- gate electrode
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用＞ 本発明は衛星放送受信用等で用いる信頼性の優れた高
周波増幅素子に関するものである。
周波増幅素子に関するものである。
＜従来の技術＞ GaAsショットキーゲート電界効果トランジスタ（GaAs
MESFET）やGaAs/GaAlAsヘテロ接合高易動度トランジ
スタ（HEMT）を中心としたIII−Ｖ族化合物半導体電界
効果トランジスタ（FET）は、高周波帯において低雑音
で高利得であるため、近年、衛星放送受信用の高周波受
信機の初段の増幅素子として盛んに用いられている。
MESFET）やGaAs/GaAlAsヘテロ接合高易動度トランジ
スタ（HEMT）を中心としたIII−Ｖ族化合物半導体電界
効果トランジスタ（FET）は、高周波帯において低雑音
で高利得であるため、近年、衛星放送受信用の高周波受
信機の初段の増幅素子として盛んに用いられている。
GaAs MESFETやHEMTにおいては、その雑音性能、利得
性能を高めるため、ゲート長の短縮、ゲート幅の短縮が
図られており、現在ではゲート長0.2μｍゲート幅100μ
ｍのHEMTにおいて、周波数12GHzで雑音指数0.6dB利得12
dBの高性能が達成されている。
性能を高めるため、ゲート長の短縮、ゲート幅の短縮が
図られており、現在ではゲート長0.2μｍゲート幅100μ
ｍのHEMTにおいて、周波数12GHzで雑音指数0.6dB利得12
dBの高性能が達成されている。
また従来では、FETの増幅動作時におけるゲートバイ
アス電圧の最適値は素子により異っていたが、最近では
FETの活性層の設計および作成技術の向上により、ゲー
トバイアスが0Vの状態でも高性能な増幅特性が得られる
ようになった。
アス電圧の最適値は素子により異っていたが、最近では
FETの活性層の設計および作成技術の向上により、ゲー
トバイアスが0Vの状態でも高性能な増幅特性が得られる
ようになった。
一方、高周波受信機の雑音性能の向上させる別の方法
として、高周波信号の入口であるアンテナと、初段の増
幅素子（FET）との間で発生する損失の低減が挙げられ
る。損失の低減には増幅素子（FET）をできる限りアン
テナの近くに配置しアンテナと増幅素子との間の伝送線
路の長さを極めて短くすることが有効である。
として、高周波信号の入口であるアンテナと、初段の増
幅素子（FET）との間で発生する損失の低減が挙げられ
る。損失の低減には増幅素子（FET）をできる限りアン
テナの近くに配置しアンテナと増幅素子との間の伝送線
路の長さを極めて短くすることが有効である。
＜発明が解決しようとする課題＞ ところで、このように雑音性能と利得性能が極限にま
で高められたFETにおいては、別の問題が生じる。即
ち、この種のFETではゲート長が極限まで短縮され、ゲ
ート幅も短くされているので、ゲート電極に瞬時的に印
加される衝撃電圧（以下サージ電圧と称す）によって破
壊されやすく、また誤操作等によりゲート電極（入力電
極）に定格以上の電圧を印加した場合にも極めて破損し
やすいことである。
で高められたFETにおいては、別の問題が生じる。即
ち、この種のFETではゲート長が極限まで短縮され、ゲ
ート幅も短くされているので、ゲート電極に瞬時的に印
加される衝撃電圧（以下サージ電圧と称す）によって破
壊されやすく、また誤操作等によりゲート電極（入力電
極）に定格以上の電圧を印加した場合にも極めて破損し
やすいことである。
この種のFETではパッケージにマウントした状態や、
あるいはベアチップの状態で高周波回路基板に組みこま
れるが、この組み込み工程においてサージ電圧が発生し
やすく、FETを破損することがある。またFETを高周波回
路基板に組み込む前に高周波特性ないしは直流特性を測
定するが、この測定においても誤操作等によりFETのゲ
ート電極に定格以上の電圧が印加されることがあり、非
常に破損しやすい。
あるいはベアチップの状態で高周波回路基板に組みこま
れるが、この組み込み工程においてサージ電圧が発生し
やすく、FETを破損することがある。またFETを高周波回
路基板に組み込む前に高周波特性ないしは直流特性を測
定するが、この測定においても誤操作等によりFETのゲ
ート電極に定格以上の電圧が印加されることがあり、非
常に破損しやすい。
従って、雑音特性、利得特性上極めて好都合な上記の
構成のFETに対して、簡単な方法で、破損防止を行うこ
とが実現できれば、実用上極めて有効な高周波増幅素子
を与えることになる。
構成のFETに対して、簡単な方法で、破損防止を行うこ
とが実現できれば、実用上極めて有効な高周波増幅素子
を与えることになる。
本発明は上記の点に鑑みて創案されたものであり、入
力電極に瞬間的に印加されたサージ電圧によっても極め
て破損しにくく、また特性測定時の誤操作によっても極
めて破損しにくい、低雑音性、高利得性に優れた高周波
増幅素子を提供することを目的としている。
力電極に瞬間的に印加されたサージ電圧によっても極め
て破損しにくく、また特性測定時の誤操作によっても極
めて破損しにくい、低雑音性、高利得性に優れた高周波
増幅素子を提供することを目的としている。
＜課題を解決するための手段＞ 上記の目的を達成するため、この発明による高周波増
幅素子は、ソース電極、ゲート電極、ドレイン電極を備
えた電界効果トランジスタと、外部より信号を導入する
ための入力電極と、前記ゲート電極とソース電極との間
に設けられたインダクタと、を備えてなる高周波増幅素
子において、前記入力電極と前記ゲート電極との間に、
キャパシタを設けると共に、当該キャパシタの容量値は
信号周波数より低い周波数のノイズを除去するインピー
ダンスを有するように構成している。また、本願発明の
高周波増幅素子は、ソース電極、ゲート電極、ドレイン
電極を備えた電界効果トランジスタと、外部より信号を
導入するための入力電極と、前記ゲート電極とソース電
極との間に設けられたインダクタと、を備えてなる高周
波増幅素子において、前記入力電極と前記ゲート電極と
の間に、キャパシタを設けると共に、当該キャパシタの
サージ電圧に対するインピーダンスが30KΩ以上である
ように構成している。そして、前記電界効果トランジス
タ、入力電極、キャパシタ、及びインダクタを１つの半
導体基板上に形成するか、又は１つの筺体に納めてなる
ように構成している。本発明の実施に際しては、上記イ
ンダクタのインピーダンスの絶対値は、本発明における
高周波増幅素子を増幅動作させる周波数帯において1000
Ω以上になるがごとく設定するのが好ましい。
幅素子は、ソース電極、ゲート電極、ドレイン電極を備
えた電界効果トランジスタと、外部より信号を導入する
ための入力電極と、前記ゲート電極とソース電極との間
に設けられたインダクタと、を備えてなる高周波増幅素
子において、前記入力電極と前記ゲート電極との間に、
キャパシタを設けると共に、当該キャパシタの容量値は
信号周波数より低い周波数のノイズを除去するインピー
ダンスを有するように構成している。また、本願発明の
高周波増幅素子は、ソース電極、ゲート電極、ドレイン
電極を備えた電界効果トランジスタと、外部より信号を
導入するための入力電極と、前記ゲート電極とソース電
極との間に設けられたインダクタと、を備えてなる高周
波増幅素子において、前記入力電極と前記ゲート電極と
の間に、キャパシタを設けると共に、当該キャパシタの
サージ電圧に対するインピーダンスが30KΩ以上である
ように構成している。そして、前記電界効果トランジス
タ、入力電極、キャパシタ、及びインダクタを１つの半
導体基板上に形成するか、又は１つの筺体に納めてなる
ように構成している。本発明の実施に際しては、上記イ
ンダクタのインピーダンスの絶対値は、本発明における
高周波増幅素子を増幅動作させる周波数帯において1000
Ω以上になるがごとく設定するのが好ましい。
＜作 用＞ 上記キャパシタは、入力電極に何らかの原因で発生し
たサージ電圧や、誤操作等による定格以上の電圧がゲー
ト電極に伝達されることを阻止すると同時に、入力電極
に入力された高周波信号電圧を良好にゲート電極へ伝達
する。また上記インダクタは、ゲート電極とソース電極
を常に同電位に保つので、上記の電界効果トランジスタ
は異常電圧の影響を受けることなく、極めて破損しにく
い高周波増幅素子が得られる。
たサージ電圧や、誤操作等による定格以上の電圧がゲー
ト電極に伝達されることを阻止すると同時に、入力電極
に入力された高周波信号電圧を良好にゲート電極へ伝達
する。また上記インダクタは、ゲート電極とソース電極
を常に同電位に保つので、上記の電界効果トランジスタ
は異常電圧の影響を受けることなく、極めて破損しにく
い高周波増幅素子が得られる。
＜実施例＞ 以下に、この発明を図示の実施例により詳細に説明す
る。
る。
第１図は本発明の高周波増幅素子の一実施例を示す構
成図であり、同図において１はGaAs基板、２はソース電
極、３はゲート電極、４はドレイン電極、５は外部より
高周波信号を導入するために設けられた入力電極、６は
入力電極５とゲート電極３との間に配されたキャパシ
タ、７はゲート電極３とソース電極２との間に配された
インダクタである。
成図であり、同図において１はGaAs基板、２はソース電
極、３はゲート電極、４はドレイン電極、５は外部より
高周波信号を導入するために設けられた入力電極、６は
入力電極５とゲート電極３との間に配されたキャパシ
タ、７はゲート電極３とソース電極２との間に配された
インダクタである。
より具体的に説明すれば、GaAs基板１の上の領域８の
部分には、ノンドープGaAsエピタキシャル層と、Siドー
プGaAlAsエピタキシャル層が形成されていて、２次元電
子層（2DEG層）が形成されている。ソース電極２とドレ
イン電極４は、この2DEG層と良好にオーミック接合して
いる。ゲート電極３の先端部分と領域８の2DEG層とはシ
ョットキー接合により、電気的に結合している。このシ
ョットキー接合部分は、ソース電極２とドレイン電極４
にはさまれるように配されているのでGaAs基板１上の領
域８の部分には高電子易動度電界効果トランジスタ（HE
MT）が形成されていることになる。実施例のHEMTでは、
高周波帯における雑音性能と利得性能を極限にまで高め
るため、ソース・ドレイン間隔を２μｍとし、ゲート長
を0.2μｍ、ゲート幅を100μｍとした。
部分には、ノンドープGaAsエピタキシャル層と、Siドー
プGaAlAsエピタキシャル層が形成されていて、２次元電
子層（2DEG層）が形成されている。ソース電極２とドレ
イン電極４は、この2DEG層と良好にオーミック接合して
いる。ゲート電極３の先端部分と領域８の2DEG層とはシ
ョットキー接合により、電気的に結合している。このシ
ョットキー接合部分は、ソース電極２とドレイン電極４
にはさまれるように配されているのでGaAs基板１上の領
域８の部分には高電子易動度電界効果トランジスタ（HE
MT）が形成されていることになる。実施例のHEMTでは、
高周波帯における雑音性能と利得性能を極限にまで高め
るため、ソース・ドレイン間隔を２μｍとし、ゲート長
を0.2μｍ、ゲート幅を100μｍとした。
このHEMTの飽和ドレイン電流（IDSS）は5mA程度にな
るように設計され、またこのHEMTを高周波動作させた場
合に、ゲートバイアス電圧が0V（即ちソースとゲートが
同電位）であっても、充分良好な増幅特性、雑音特性が
得られるようチャネル層が設計されている。
るように設計され、またこのHEMTを高周波動作させた場
合に、ゲートバイアス電圧が0V（即ちソースとゲートが
同電位）であっても、充分良好な増幅特性、雑音特性が
得られるようチャネル層が設計されている。
入力電極５とゲート電極３との間に配されたキャパシ
タ６は、ゲート電極３の延長部分を上層メタルとし、入
力電極５の延長部分を下層メタルとして、それらの間に
薄い絶縁膜（例えばSiNx膜）を配して形成されている。
このキャパシタの容量値は、本増幅素子が増幅すべき周
波数帯ではほどんど無視できるような小さいインピーダ
ンスになるが、サージ電圧等の低周波（1MHz以下である
確率が高い。）のノイズに対して、極めて大きなインピ
ーダンスになるように選ばれている。
タ６は、ゲート電極３の延長部分を上層メタルとし、入
力電極５の延長部分を下層メタルとして、それらの間に
薄い絶縁膜（例えばSiNx膜）を配して形成されている。
このキャパシタの容量値は、本増幅素子が増幅すべき周
波数帯ではほどんど無視できるような小さいインピーダ
ンスになるが、サージ電圧等の低周波（1MHz以下である
確率が高い。）のノイズに対して、極めて大きなインピ
ーダンスになるように選ばれている。
実施例の増幅素子においては12GHz帯で増幅動作させ
るために、このキャパシタのインピーダンスの絶対値が
12GHz帯で充分小さくなるよう5pFに選んだ。5pFのキャ
パシタの12GHzでのインピーダンスの絶対値は約2.6Ωと
計算されるので、ほとんど無視できるが、例えば1MHzの
サージ電圧に対しては、32KΩの高インピーダンスとし
て働く。
るために、このキャパシタのインピーダンスの絶対値が
12GHz帯で充分小さくなるよう5pFに選んだ。5pFのキャ
パシタの12GHzでのインピーダンスの絶対値は約2.6Ωと
計算されるので、ほとんど無視できるが、例えば1MHzの
サージ電圧に対しては、32KΩの高インピーダンスとし
て働く。
インダクタ７はゲート電極３の延長部分とソース電極
２の延長部分との間に配されたスパイラルによって構成
されている。このインダクタ７のインダクタンスの値
は、本増幅素子が増幅すべき周波数帯では、充分大きな
インピーダンスになるように選ばれている。実施例にお
いては12GHz帯の信号に対して充分高いインピーダンス
になるように、スパイラルインダクタのインダクタンス
を200nHに設定した。200nHのインダクタのインピーダン
ス絶対値は12GHz帯において約15KΩになるのでほぼ無限
大と考えてよい。
２の延長部分との間に配されたスパイラルによって構成
されている。このインダクタ７のインダクタンスの値
は、本増幅素子が増幅すべき周波数帯では、充分大きな
インピーダンスになるように選ばれている。実施例にお
いては12GHz帯の信号に対して充分高いインピーダンス
になるように、スパイラルインダクタのインダクタンス
を200nHに設定した。200nHのインダクタのインピーダン
ス絶対値は12GHz帯において約15KΩになるのでほぼ無限
大と考えてよい。
さて、上記のように構成された本実施例の高周波増幅
素子が通常のFETないしHEMT同様に高利得性、低雑音性
に優れ、しかも、サージ電圧あるいは誤操作によって極
めて破損しにくいことを以下に説明する。
素子が通常のFETないしHEMT同様に高利得性、低雑音性
に優れ、しかも、サージ電圧あるいは誤操作によって極
めて破損しにくいことを以下に説明する。
本増幅素子を動作させるために、入力電極５とソース
電極２とドレイン電極４とをボンディングワイヤ等によ
って外部回路と接続する。また素子選別等の目的で測定
機器と各電極とをプローブ針によって接続してもよい。
電極２とドレイン電極４とをボンディングワイヤ等によ
って外部回路と接続する。また素子選別等の目的で測定
機器と各電極とをプローブ針によって接続してもよい。
まず、ソース電極２を接地し、ドレイン電極４に＋3V
程度の直流電圧を印加する。次に入力電極５に高周波信
号を導入すればキャパシタ６は高周波信号に対してほと
んど無視できるほど低いインピーダンスであるので信号
は、ほとんど無損失で入力電極５からケース電極３に伝
えられる。ゲート電極３はインダクタ７によりソース電
極２と同電位に係たれている。即ち通常のFETにおける
ゲートバイアス0Vの状態が常に実現されている。インダ
クタ７は、本増幅素子の増幅すべき周波数帯において充
分高いインピーダンスとなるので、ゲート電極３に導入
された高周波信号は、インダクタ７からほとんど影響を
受けることなく、トランジスタ能動層（領域８）に導か
れる。従って本増幅素子の入力信号は通常のFETと同様
の増幅作用により増幅されてドレイン電極４から出力さ
れ、しかも本増幅素子の領域８の部分のFET（ここではH
EMT）が高性能であるので、本増幅素子の性能も優れて
いる。
程度の直流電圧を印加する。次に入力電極５に高周波信
号を導入すればキャパシタ６は高周波信号に対してほと
んど無視できるほど低いインピーダンスであるので信号
は、ほとんど無損失で入力電極５からケース電極３に伝
えられる。ゲート電極３はインダクタ７によりソース電
極２と同電位に係たれている。即ち通常のFETにおける
ゲートバイアス0Vの状態が常に実現されている。インダ
クタ７は、本増幅素子の増幅すべき周波数帯において充
分高いインピーダンスとなるので、ゲート電極３に導入
された高周波信号は、インダクタ７からほとんど影響を
受けることなく、トランジスタ能動層（領域８）に導か
れる。従って本増幅素子の入力信号は通常のFETと同様
の増幅作用により増幅されてドレイン電極４から出力さ
れ、しかも本増幅素子の領域８の部分のFET（ここではH
EMT）が高性能であるので、本増幅素子の性能も優れて
いる。
また、上記のように構成された本実施例の増幅素子に
おいて、仮にサージ電圧や誤操作等による定格以上の電
圧が入力電極５に導入された場合にも、キャパシタ６が
高インピーダンスとなり、サージ電圧等がゲート電極３
に入力されることを阻止し、しかもインダクタ７が常に
ゲート電極３とソース電極２を低周波的に同電位に保つ
ので、トランジスタ能動層（領域８）はほとんどサージ
電圧等の影響にさらされることなく、本増幅素子は極め
て破損しにくい。
おいて、仮にサージ電圧や誤操作等による定格以上の電
圧が入力電極５に導入された場合にも、キャパシタ６が
高インピーダンスとなり、サージ電圧等がゲート電極３
に入力されることを阻止し、しかもインダクタ７が常に
ゲート電極３とソース電極２を低周波的に同電位に保つ
ので、トランジスタ能動層（領域８）はほとんどサージ
電圧等の影響にさらされることなく、本増幅素子は極め
て破損しにくい。
第２図は、他の実施例を示す構成図である。
第２図における本実施例と第１の実施例との異なる点
は、前記の入力電極５とキャパシタ６とインダクタ７が
電界効果トランジスタとモノリシックに形成されていな
いところにある。
は、前記の入力電極５とキャパシタ６とインダクタ７が
電界効果トランジスタとモノリシックに形成されていな
いところにある。
第２図において、１はGaAs半導体基板であり、このGa
As基板１上にソース電極２、ゲー電極３、ドレイン電極
４を設けたFETチップが高周波パッケージ（筐体）９の
内部に納められている。パッケージ９内に設けられた入
力電極５はワイヤボンディングにより、チップキャパシ
タ６を介し、FETチップ上のゲート電極３に接続されて
いる。またチップキャパシタ６のゲート電極３側の電極
は、チップインダクタ７を介し、パッケージ９内の接地
電極10にボンディングされている。FETのソース電極２
は直接、パッケージ９内の接地電極10,11にボンディン
グされている。ドレイン電極４は直接パッケージ９内の
出力電極12にボンディングされている。このような構成
による高周波増幅素子においても第１の実施例と同じ理
由で、通常のFETに対して全く遜色なく高利得性・低雑
音性に優れ、しかも極めて破損しにくい高周波増幅素子
が得られる。
As基板１上にソース電極２、ゲー電極３、ドレイン電極
４を設けたFETチップが高周波パッケージ（筐体）９の
内部に納められている。パッケージ９内に設けられた入
力電極５はワイヤボンディングにより、チップキャパシ
タ６を介し、FETチップ上のゲート電極３に接続されて
いる。またチップキャパシタ６のゲート電極３側の電極
は、チップインダクタ７を介し、パッケージ９内の接地
電極10にボンディングされている。FETのソース電極２
は直接、パッケージ９内の接地電極10,11にボンディン
グされている。ドレイン電極４は直接パッケージ９内の
出力電極12にボンディングされている。このような構成
による高周波増幅素子においても第１の実施例と同じ理
由で、通常のFETに対して全く遜色なく高利得性・低雑
音性に優れ、しかも極めて破損しにくい高周波増幅素子
が得られる。
なお本実施例で用いたもののように、本高周波増幅素
子が動作する周波数帯において、キャパシタ６のインピ
ーダンスの絶対値がほとんど無視できる値に、またイン
ダクタ７のインピーダンスの絶対値がほとんど無限大と
みなせる値に設定することが好ましいが、素子寸法等の
制限によって、キャパシタ６やインダクタ７の値が制限
を受ける場合には、キャパシタ６のインピーダンスの絶
対値が10Ωを越えなければ、またインダクタ７のインピ
ーダンスの絶対値が1000Ωを下回らなければ同様の効果
が期待できる。また、キャパシタ６はハイパスフィルタ
として作用しているので、サージ電圧等のノイズが本増
幅素子を動作させる周波数帯に比較的近い周波数で頻繁
に発生する場合には、キャパシタ６のインピーダンスの
絶対値を有限な値に設定する必要がある。
子が動作する周波数帯において、キャパシタ６のインピ
ーダンスの絶対値がほとんど無視できる値に、またイン
ダクタ７のインピーダンスの絶対値がほとんど無限大と
みなせる値に設定することが好ましいが、素子寸法等の
制限によって、キャパシタ６やインダクタ７の値が制限
を受ける場合には、キャパシタ６のインピーダンスの絶
対値が10Ωを越えなければ、またインダクタ７のインピ
ーダンスの絶対値が1000Ωを下回らなければ同様の効果
が期待できる。また、キャパシタ６はハイパスフィルタ
として作用しているので、サージ電圧等のノイズが本増
幅素子を動作させる周波数帯に比較的近い周波数で頻繁
に発生する場合には、キャパシタ６のインピーダンスの
絶対値を有限な値に設定する必要がある。
＜発明の効果＞ 以上のように本発明によれば高周波において高利得性
低雑音性に優れたFETの、サージ電圧ないしは誤操作に
より、極めて破損しやすいという弱点を簡単な構成で克
服することができ、高性能でしかも信頼度の高い高周波
増幅素子を得ることが出来る。
低雑音性に優れたFETの、サージ電圧ないしは誤操作に
より、極めて破損しやすいという弱点を簡単な構成で克
服することができ、高性能でしかも信頼度の高い高周波
増幅素子を得ることが出来る。
【図面の簡単な説明】 第１図は本発明の高周波増幅素子の一実施例を示す構成
図、第２図は本発明の他の実施例を示す構成図である。 １……GaAs基板、２……ソース電極 ３……ゲート電極、４……ドレイン電極 ５……人力電極、６……キャパシタ ７……インダクタ、８……トランジスタ能動領域 ９……筐体
図、第２図は本発明の他の実施例を示す構成図である。 １……GaAs基板、２……ソース電極 ３……ゲート電極、４……ドレイン電極 ５……人力電極、６……キャパシタ ７……インダクタ、８……トランジスタ能動領域 ９……筐体
Claims (3)
- 【請求項１】ソース電極、ゲート電極、ドレイン電極を
備えた電界効果トランジスタと、外部より信号を導入す
るための入力電極と、前記ゲート電極とソース電極との
間に設けられたインダクタと、を備えてなる高周波増幅
素子において、前記入力電極と前記ゲート電極との間
に、キャパシタを設けると共に、当該キャパシタの容量
値は信号周波数より低い周波数のノイズを除去するイン
ピーダンスを有すること特徴とする高周波増幅素子。 - 【請求項２】ソース電極、ゲート電極、ドレイン電極を
備えた電界効果トランジスタと、外部より信号を導入す
るための入力電極と、前記ゲート電極とソース電極との
間に設けられたインダクタと、を備えてなる高周波増幅
素子において、前記入力電極と前記ゲート電極との間
に、キャパシタを設けると共に、当該キャパシタのサー
ジ電圧に対するインピーダンスが30KΩ以上であること
を特徴とする高周波増幅素子。 - 【請求項３】前記電界効果トランジスタ、入力電極、キ
ャパシタ、及びインダクタを１つの半導体基板上に形成
するか、又は１つの筺体に納めてなることを特徴とする
請求項１又は２に記載の高周波増幅素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316009A JP2994650B2 (ja) | 1988-12-14 | 1988-12-14 | 高周波増幅素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316009A JP2994650B2 (ja) | 1988-12-14 | 1988-12-14 | 高周波増幅素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23222397A Division JPH10116841A (ja) | 1997-08-28 | 1997-08-28 | 高周波増幅素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02159736A JPH02159736A (ja) | 1990-06-19 |
| JP2994650B2 true JP2994650B2 (ja) | 1999-12-27 |
Family
ID=18072232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316009A Expired - Fee Related JP2994650B2 (ja) | 1988-12-14 | 1988-12-14 | 高周波増幅素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994650B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338950A (en) * | 1993-08-23 | 1994-08-16 | Itt Corporation | Multiple port thin film capacitor |
| JP2638514B2 (ja) * | 1994-11-11 | 1997-08-06 | 日本電気株式会社 | 半導体パッケージ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443654Y2 (ja) * | 1975-03-26 | 1979-12-17 | ||
| JPS609172A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
-
1988
- 1988-12-14 JP JP63316009A patent/JP2994650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02159736A (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| US20080203478A1 (en) | High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance | |
| US4423388A (en) | RF Amplifier circuit employing FET devices | |
| JP3709770B2 (ja) | 半導体スイッチ回路および半導体装置 | |
| US6838940B2 (en) | High frequency power amplifier circuit | |
| JP3219419B2 (ja) | 効率を改善し歪を減少したソリッドステート式ｒｆ電力増幅器 | |
| JP2994650B2 (ja) | 高周波増幅素子 | |
| US8427248B2 (en) | Stabilization network and a semiconductor device having the stabilization network | |
| JP2888005B2 (ja) | マイクロ波デバイス用パッケージ | |
| US4908531A (en) | Monolithic active isolator | |
| US6982603B2 (en) | Radio-frequency power amplification circuit having stabilization circuit | |
| US7880549B1 (en) | Transistor including intrinsic harmonic trap | |
| Ayaki et al. | A 12 GHz-band monolithic HEMT low-noise amplifier | |
| JPH10116841A (ja) | 高周波増幅素子 | |
| JP3412292B2 (ja) | 高調波抑圧回路 | |
| JPH03198373A (ja) | モノリシック集積回路素子 | |
| JPH10173136A (ja) | 保護回路 | |
| JP4017870B2 (ja) | 低雑音増幅器 | |
| US5635759A (en) | Semiconductor device for mounting high-frequency element | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| JPS63164504A (ja) | 半導体装置 | |
| JPH06104291A (ja) | 電界効果型半導体装置 | |
| Temple et al. | Techniques for improving the stability and amplifier performance of X-band GaAs power FETs | |
| JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPH06224227A (ja) | マイクロ波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |