JP2008211083A

JP2008211083A - 高周波スイッチ

Info

Publication number: JP2008211083A
Application number: JP2007048015A
Authority: JP
Inventors: Hitoshi Washimi; 日登志鷲見
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-02-27
Filing date: 2007-02-27
Publication date: 2008-09-11

Abstract

【課題】外部からの不要信号を吸収しつつ、小型化が可能な高周波スイッチを提供する。
【解決手段】第１の端子と第２の端子との間に接続されたスルートランジスタと、前記第２の端子と接地との間に接続されたシャントトランジスタと、を備え、前記シャントトランジスタのゲート幅は、前記スルートランジスタのゲート幅に比して狭いことを特徴とする高周波スイッチが提供される。
【選択図】図１

Description

本発明は、高周波スイッチに関する。

携帯電話など携帯電子機器における送受信切り替えスイッチとして、化合物半導体素子が使用されてきた。しかし、シリコンＭＯＳＦＥＴ（Metal Oxide Field Effect Transisitor)の高周波特性の改善が目覚ましく、携帯電子機器の高周波スイッチとして応用が拡大している。

ＭＯＳＦＥＴで構成されたＳＰＤＴ（Single Pole Double Throw）型の高周波スイッチは、第１の端子と第２の端子との間、及び第１の端子と第３の端子と間にスルーＭＯＳＦＥＴがそれぞれ接続される。第１の端子は、例えばアンテナへさらに接続される。ＭＯＳＦＥＴのゲート電圧を制御することにより、いずれかのＭＯＳＦＥＴを導通させ、第２の端子または第３の端子とアンテナとを接続させることができる。

また、非導通のＭＯＳＦＥＴから漏れてくる信号を第２または第３の端子へ流出させないように第２及び第３の端子と接地との間にはシャントＭＯＳＦＥＴが接続される（例えば、特許文献１）。この場合、非導通のスルーＭＯＳＦＥＴと接続されるシャントＭＯＳＦＥＴは導通とされ漏れてきた信号を接地へ逃す。
特開２００２−３６８１９３号公報

しかし、このような高周波スイッチにおいて、非導通側の端子を介して外部から流入する不要な信号がシャントＭＯＳＦＥＴで反射されると外部の高周波回路を不安定とする。このため、この不要な信号を吸収する回路を設けることが好ましい。ここで、シャントＦＥＴは、導通側の端子と接地との間に接続される。シャントＦＥＴの導通状態のインピーダンスが小さい場合、５０Ωの抵抗を介してシャントＦＥＴを接地すると、ＳＰＤＴ型スイッチが使用される５０Ω系回路と整合が取れて不要な信号を吸収できる。しかしながら、５０Ωの抵抗はＳＰＤＴを構成する他の抵抗と比較してサイズが大きくなり１チップ化が困難となる。
本発明は、かかる課題の認識に基づいてなされたものであり、小型化が可能な高周波スイッチを提供する。

本発明の一態様によれば、第１の端子と第２の端子との間に接続されたスルートランジスタと、前記第２の端子と接地との間に接続されたシャントトランジスタと、を備え、前記シャントトランジスタのゲート幅は、前記スルートランジスタのゲート幅に比して狭いことを特徴とする高周波スイッチが提供される。

また、本発明の他の一態様によれば、第１の端子と第２の端子との間に接続された第１のスルートランジスタと、前記第１の端子と第３の端子との間に接続された第２のスルートランジスタと、前記第２の端子と接地との間に接続された第１のシャントトランジスタと、前記第３の端子と接地との間に接続された第２のシャントトランジスタと、を備え、前記第１及び第２のシャントトランジスタの導通状態のインピーダンスが５０Ωになるように設定されていることを特徴とする高周波スイッチが提供される。

本発明により、外部からの不要信号を吸収しつつ、小型化が可能な高周波スイッチが提供される。

以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の第１の実施形態にかかる高周波スイッチを表し、同図（ａ）はｎチャネル型ＭＯＳＦＥＴの模式断面図、同図（ｂ）は高周波スイッチの回路図である。
図１（ａ）に表したように、ｐ型ウェル領域１２がｐ型基板１１に設けられている。ｐ型ウェル領域１２は、２乃至３Ω・ｃｍ程度の抵抗率を有し約１μｍの厚みとする。また、ｐ型基板１１は、ｐ型ウェル領域１２以上の抵抗率とする。

ｐ型ウェル領域１２には、深さ０．３μｍ以下のｎ^＋層が拡散またはイオン注入法を用いて選択的に形成され、ソース領域１４及びドレイン領域１６とされる。ソース領域１４、ドレイン領域１６、ｐ型ウェル領域１２の表面を選択的に覆うようにゲート絶縁膜１８が、例えば１０ｎｍの厚みで形成される。ゲート絶縁膜としては、ＳｉＯ_２及びＳｉＮなどとする。

ゲート絶縁膜１８の上には、タングステンなどからなるゲート電極２４を形成する。また、ソース領域１４及びドレイン領域１６の上に、Ｗ／Ａｌ／ＴｉＮをこの順に積層して、それぞれソース電極２０，ドレイン電極２２とする。なお、ソース、ドレイン、ゲートは、多数の領域に分散配置され、それぞれの電極により接続されている。
また、抵抗６０は１０ｋΩ程度としそれぞれのゲートに接続され、このために配線層６４が形成される。

ここで、図１（ａ）において、例えば、ゲート電極長Ｌ１を０．３μｍ、ソース電極Ｌ２を０．２μｍ、ドレイン電極Ｌ３を０．２μｍ、ドレイン・ソース間隔Ｓを０．６μｍとする。このような短いチャネル長により動作周波数１ＧＨｚが可能となる。

ソース電極２０に対してプラスの電圧をゲート電極１８に印加すると、ゲート絶縁膜１８とｐ型ウェル領域１２との界面にｎチャネルを生じる。ゲート・ソース間電圧がしきい値以上となるとＭＯＳＦＥＴは導通する。このようしてＭＯＳＦＥＴを導通−非導通状態に切り替えることができる。

次に、図１（ａ）のＭＯＳＦＥＴを組み合わせたＳＰＤＴ型高周波スイッチの作用について、図１（ｂ）を参照しつつ説明する。
第１の端子３０と第２の端子３２との間には第１のスルーＭＯＳＦＥＴ４０が、第１の端子３０と第３の端子３４と間には第２のスルーＭＯＳＦＥＴ４２が接続される。さらに、第２の端子３２と接地との間には第１のシャントＭＯＳＦＥＴ４４が、第３の端子３４と接地との間には第２のシャントＭＯＳＦＥＴ４６が接続されている。ここで、ＭＯＳＦＥＴが接続されるとは、半導体スイッチの両端子を構成するドレイン及びソースが接続されることを表す。

第１の端子３０は、プルダウン抵抗６２を介して接地されている。４つのＭＯＳＦＥＴのゲートには抵抗６０がそれぞれ接続されている。第１のスルーＭＯＳＦＥＴ４０及び第２のシャントＭＯＳＦＥＴ４６のゲートは、同一電源Ｖ１へ接続され、第２のスルーＭＯＳＦＥＴ４２及び第１のシャントＭＯＳＦＥＴ４４のゲートは同一電源Ｖ２とそれぞれ接続される。第１のスルーＭＯＳＦＥＴ４０及び第２のシャントＭＯＳＦＥＴ４６を同時に導通させるようにＶ１≧Ｖｔｈ（但しＶｔｈはＭＯＳＦＥＴのゲート電圧のしきい値）とした場合、第２のスルーＭＯＳＦＥＴ４２及び第１のシャントＭＯＳＦＥＴ４４を非導通とするようにＶ２＜Ｖｔｈとする。ＳｉからなるｎチャネルＭＯＳＦＥＴにおけるしきい値Ｖｔｈは、通常０．５乃至２．０Ｖの範囲である。

携帯電話などの電子機器において、第１に端子３０はアンテナへ接続される。第２の端子３２及び第３の端子３４のうち、いずれか一方には受信器が、いずれか他方には送信器が接続される。

ここで、第２の端子３２に受信器、第３の端子に送信器が接続された場合についてスイッチの作用をより詳細に説明する。Ｖ１≧Ｖｔｈにより、第１のスルーＭＯＳＦＥＴ４０及び第２のシャントＭＯＳＦＥＴ４６を導通とし、Ｖ２＜Ｖｔｈにより、第２のスルーＭＯＳＦＥＴ４２及び第１のシャントＭＯＳＦＥＴ４４を非導通とする。

アンテナからの受信信号は、第１の端子３０、導通している第１のスルーＭＯＳＦＥＴ４０、第２の端子３２を経由して受信器へ伝送される。この場合、第２のスルーＭＯＳＦＥＴ４２は非導通なので高いインピーダンスとなり、また第２のシャントＭＯＳＦＥＴ４６は導通であり接地されているので受信信号が第３の端子３４を経由して送信器へ漏れることを抑制できる。すなわち、第２のシャントＭＯＳＦＥＴ４６は、第１の端子３０と第３の端子３４との間のアイソレーションを改善する作用を有している。

この場合、第２のシャントＭＯＳＦＥＴ４６の導通状態のインピーダンスが送信器１０４の出力インピーダンス（Ｚｏｕｔ）に対して不整合であると、送信器１０４からの不要信号が第２のシャントＭＯＳＦＥＴ４６により反射されて送信器１０４へ戻る。また第１のスルーＭＯＳＦＥＴ４０が非導通状態の場合、第１のシャントＭＯＳＦＥＴ４４の導通状態のインピーダンスが受信器１０２の入力インピーダンス（Ｚｉｎ）に対して不整合であると、受信器１０２からの不要信号が第１のシャントＭＯＳＦＥＴ４４により反射されて受信器１０２に戻る。このような反射波は、例えば送信器または受信器を構成する増幅器に不要な発振を生じるなど回路を不安定とする。しかし、本具体例においては、送信器１０２または受信器１０４などからの不要な信号が反射されることなく、第１または第２のシャントＭＯＳＦＥＴ４６に吸収される。
一般的に送信器や受信器の入力及び出力インピーダンスは５０Ωや７５Ωなどに標準化されており、第１及び第２シャントＭＯＳＦＥＴ４４、４６のインピーダンスは例えば５０Ωと設定される。なお、高周波回路の特性インピーダンスが、５０Ω以外である場合、シャントＭＯＳＦＥＴの導通状態のインピーダンスが高周波器回路の特性インピーダンスに合わされている高周波スイッチを用いることとなる。

図２は、抵抗の周波数特性を表し、縦軸は抵抗（Ω）、横軸は周波数（ＧＨｚ）である。実線は導通の場合でオン抵抗を表し、オン抵抗は０．９５ＧＨｚまでほぼ５０Ωで一定となる。一方、破線は非導通の場合であり、抵抗は２００〜３００ｋΩの範囲と高い。
図３は、０．１〜１．１ＧＨｚの周波数帯における第３の端子３４から見たインピーダンスの測定値を表すスミス図であり、５０Ωに良く整合がとれていることを表している。

図４は、比較例にかかる高周波スイッチを表し、同図（ａ）はＭＯＳＦＥＴの模式断面図、同図（ｂ）は回路図である。第３及び第４のシャントＭＯＳＦＥＴ４４、４６には信号吸収用抵抗７０が直列に接続されている。

図５は、第１の実施形態における第１及び第２スルーＭＯＳＦＥＴ４０、４２のＭＯＳＦＥＴの抵抗の周波数依存性を表すグラフ図である。
また、このＭＯＳＦＥＴは、比較例においてスルーＭＯＳＦＥＴのみならずシャントＭＯＳＦＥＴにも用いられる。このＭＯＳＦＥＴは、導通状態でのオン抵抗を低くして伝送損失を低減している。すなわち、実線で表すオン抵抗は３乃至５Ωと低くする。この導通状態のＭＯＳＦＥＴは低抵抗であるので５０Ωに対して整合は取れず信号を反射する。従ってこのＭＯＳＦＥＴを信号吸収に用いる比較例では、信号吸収用抵抗７０を設けて５０Ωに整合させることが必要である。

比較例の場合、ゲートに接続する１０ｋΩの抵抗６０と、５０Ω程度の信号吸収用抵抗７０との２種類が必要となる。ＩＣ製造工程において２種類の抵抗形成プロセスを行うことは生産性を低下させ、また５０Ωの抵抗はチップサイズを大きくする。

図６は、高周波スイッチのチップのレイアウトを表す模式平面図であり、同図（ａ）は比較例、同図（ｂ）は本具体例をそれぞれ表す。
図５の比較例において、第１のスルーＭＯＳＦＥＴ４０、第２のスルーＭＯＳＦＥＴ４２、第１のシャントＭＯＳＦＥＴ、第２のシャントＭＯＳＦＥＴ４６は、５００μｍとほぼ同一のゲート幅を有している。

図４に例示される信号吸収用抵抗７０は、第１のシャントＭＯＳＦＥＴ４４及び第２のシャントＭＯＳＦＥＴ４６のソース電極２０と配線層７０により接続される。シャントＭＯＳＦＥＴ４４及び４６は、スルーＭＯＳＦＥＴ４０及び４２とほぼ同様の大きなゲート幅を有しているのでオン抵抗は３乃至５Ωと低く、信号吸収用抵抗７０を５０Ω近傍とすることにより第２及び第３の端子３２、３４から見たインピーダンスを５０Ω近傍としている。この抵抗値はゲートに接続される１０ｋΩと比べ小さいので、抵抗形成は別プロセスとする場合が生じる。このような別プロセスを用いても図６（ａ）のように大きな形状となる。

図６（ａ）において、チップの外周部には第１の端子３９、第２の端子３２、第３の端子３４、ゲート電圧端子Ｖ１、Ｖ２、２つのＧＮＤ端子が、配置されている。さらに、チップ中央部には、４つのゲート抵抗６０、プルダウン抵抗６２が配置され、それぞれの端子、接地、ＭＯＳＦＥＴと配線層により、図４（ｂ）のように接続されている。
図６（ｂ）は、本具体例のレイアウト図である。第１にスルーＭＯＳＦＥＴ４０及び第２のスルーＭＯＳＦＥＴ４２は、５００μｍのゲート幅である。一方、第１のシャントＭＯＳＦＥＴ４４及び第２のシャントＭＯＳＦＥＴ４６のゲート幅は約５０μｍと狭い。ＭＯＳＦＥＴのゲート幅は、図６（ｂ）の第１のシャントＭＯＳＦＥＴ４４のＡ−Ａ線に沿った断面図である図１（ａ）において、長さＬ１のゲート電極２４と直交する方向の電極幅の総和である。通常ＭＯＳＦＥＴのゲートは複数で構成されており、ＭＯＳＦＥＴのサイズはゲート幅とほぼ比例する。この結果、本実施形態の第１及び第２のシャントＭＯＳＦＥＴ４４、４６のサイズも図６（ｂ）に例示されるように小さい。
このようにすることによりほぼ５０Ωのオン抵抗とできて、信号吸収用抵抗を省略することができるので、チップサイズを縮小でき、高周波スイッチの小型化が可能となる。なお、シャントＭＯＳＦＥＴの導通状態では、スルーＭＯＳＦＥＴを経由した漏れ信号または外部からの不要信号が主として入射するのみであり、オン抵抗が高くても伝送損失の増加は生じない。

この場合にも、チップの外周部には第１の端子３９、第２の端子３２、第３の端子３４、ゲート電圧端子Ｖ１、Ｖ２、２つのＧＮＤ（接地）端子が配置され、チップ中央部には、４つのゲート抵抗６０、プルダウン抵抗６２が配置され、それぞれの端子、接地、ＭＯＳＦＥＴと配線層により、図１（ｂ）のように接続されている。
以上の実施形態においては、ＳＰＤＴについて説明した。しかし、本発明はこれに限定されず、ＳＰｎＴ（ｎ≧２）スイッチや多入力多出力スイッチにも適用できる。図７は、本実施形態の変形例であるＳＰＤＴスイッチ回路を表す等価回路図である。第１の端子３０は、アンテナへ接続される。第１の端子３０は、第１のスルーＭＯＳＦＥＴ４０、第２のスルーＭＯＳＦＥＴ４２、第１のスルーＭＯＳＦＥＴ２４２、第２のスルーＭＯＳＦＥＴ２４０へそれぞれ接続され、スルーＭＯＳＦＥＴの他方の端子は、第２の端子３２、第３の端子３４、第４の端子２０４、第５の端子２０８へこの順序でそれぞれ接続される。

また、第２の端子３２と接地との間には第１のシャントＭＯＳＦＥＴ４４、第３の端子３４と接地との間には第２のシャントＭＯＳＦＥＴ４６、第４の端子２０４と接地との間には第３のシャントＭＯＳＦＥＴ２４６、第５の端子と接地との間には第４のシャントＭＯＳＦＥＴ２４４、がそれぞれに接続される。この４つのシャントＭＯＳＦＥＴのそれぞれは、図１（ａ）の構造を有し、図２及び図３の特性を有し、図６（ｂ）の基本レイアウトを有するＭＯＳＦＥＴとする。

さらに、ゲートは、抵抗を介してＶ３、Ｖ４、Ｖ５、Ｖ６の端子から電源へ接続され、ＭＯＳＦＥＴを導通または非導通とし、４つのスルーＭＯＳＦＥＴのうちいずれか一つを導通とする。第１の端子３０と接地との間にはプルダウン抵抗６２が接続される。本変形例により、第２、第３、第４、第５の端子３２、３４、２０４、２０８から流入する不要信号を反射せずに吸収でき、外部回路へ反射の影響を与えないＳＰＤＴスイッチが実現する。

以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されない。例えば、高周波スイッチを構成する半導体スイッチング素子としては、ＭＯＳＦＥＴに限定されず、ＨＥＭＴ（High Electron Mobility Transistor)、ＧａＡｓＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor)であっても良い。さらに、高周波スイッチを構成する半導体スイッチング素子、プルダウン抵抗、ゲートへ接続される抵抗などのサイズ、材質、形状などに関して、当業者が各種設計変更を行ったものであっても本発明の主旨を逸脱しない限り本発明の範囲に包含される。

本発明の実施形態にかかる高周波スイッチを表し、同図（ａ）は高周波スイッチを構成する信号吸収用ＭＯＳＦＥＴの模式断面図、同図（ｂ）は高周波スイッチの回路図である。図１（ａ）の信号吸収用ＭＯＳＦＥＴの抵抗の周波数特性を表すグラフ図である。図１（ａ）の信号吸収用ＭＯＳＦＥＴのインピーダンスを表すスミス図である。比較例にかかる高周波スイッチである。ＭＯＳＦＥＴの抵抗の周波数特性を表すグラフ図である。高周波スイッチのチップのレイアウト図である。本発明の実施形態の変形例にかかるＳＰＤＴ高周波スイッチの回路図である。

符号の説明

３０第１の端子、３２第２の端子、３４第３の端子、４０第１のスルーＭＯＳＦＥＴ、４２第２のスルーＭＯＳＦＥＴ、４４第１のシャントＭＯＳＦＥＴ、４６第２のシャントＭＯＳＦＥＴ、６０抵抗、１０２受信器、１０４送信器

Claims

第１の端子と第２の端子との間に接続されたスルートランジスタと、
前記第２の端子と接地との間に接続されたシャントトランジスタと、
を備え、
前記シャントトランジスタのゲート幅は、前記スルートランジスタのゲート幅に比して狭いことを特徴とする高周波スイッチ。
第１の端子と第２の端子との間に接続された第１のスルートランジスタと、
前記第１の端子と第３の端子との間に接続された第２のスルートランジスタと、
前記第２の端子と接地との間に接続された第１のシャントトランジスタと、
前記第３の端子と接地との間に接続された第２のシャントトランジスタと、
を備え、
前記第１及び第２のシャントトランジスタの導通状態のインピーダンスが５０Ωになるように設定されていることを特徴とする高周波スイッチ。
前記第１のスルートランジスタ及び前記第２のシャントトランジスタは、第１のゲート電圧の変化により導通または非導通とされ、
前記第２のスルートランジスタ及び前記第１のシャントトランジスタは、第２のゲート電圧の変化により相補的に非導通または導通とされることを特徴とする請求項２記載の高周波スイッチ。