JP2008153880A - 高周波スイッチ - Google Patents
高周波スイッチ Download PDFInfo
- Publication number
- JP2008153880A JP2008153880A JP2006338916A JP2006338916A JP2008153880A JP 2008153880 A JP2008153880 A JP 2008153880A JP 2006338916 A JP2006338916 A JP 2006338916A JP 2006338916 A JP2006338916 A JP 2006338916A JP 2008153880 A JP2008153880 A JP 2008153880A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mosfets
- mosfet
- conductive
- frequency switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
【課題】非導通MOSFETを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチを提供する。
【解決手段】第1の端子と第2の端子との間に、第1のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第1及び第2のスルーのMOSFETと、前記第1の端子と第3の端子との間に、第2のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第3及び第4のスルーMOSFETと、を備え、直列接続されたスルーのMOSFETのバックゲートは、2つのスルーのMOSFETの間の点と接続され、前記第1の端子は、前記第2の端子及び前記第3の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【選択図】図1
【解決手段】第1の端子と第2の端子との間に、第1のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第1及び第2のスルーのMOSFETと、前記第1の端子と第3の端子との間に、第2のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第3及び第4のスルーMOSFETと、を備え、直列接続されたスルーのMOSFETのバックゲートは、2つのスルーのMOSFETの間の点と接続され、前記第1の端子は、前記第2の端子及び前記第3の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【選択図】図1
Description
本発明は、高周波スイッチに関する。
携帯電話など携帯電子機器における送受信切り替えスイッチとして、化合物半導体素子が使用されてきた。しかし、シリコンMOSFET(Metal-Oxide-Semiconcductor Field Effect Transistor)の高周波特性の改善が目覚ましく、携帯電子機器の高周波スイッチとして応用が拡大している。
MOSFETで構成されたSPDT(Single Pole Double Throw)型の高周波スイッチは、第1の端子と第2の端子との間、及び第1の端子と第3の端子と間にnチャネルMOSFETがそれぞれ接続される。第1の端子は、例えばアンテナへさらに接続される。MOSFETのゲート電圧を制御することにより、いずれかのMOSFETを導通させ、第2の端子または第3の端子とアンテナとを接続させることができる。
このMOSFETは、例えばシリコンp型基板の上にp型ウェル領域を形成し、このp型ウェル領域にn型ソース及びドレイン領域を選択的に形成したnチャネル構造とすることができる。p型基板にはMOSFETのバックゲート電極が形成され接地される。導通状態のMOSFETは、非導通状態のMOSFETと比較して通常では伝送損失が小さい。しかし、高周波信号レベルが高くなるに従い、非導通であったMOSFETへの信号漏れが増加する。この漏れ信号がp型基板(すなわち接地)とn型ソース及びドレインとの間の寄生ダイオードを導通させるレベルになると、導通していたMOSFETを通過させたい高周波信号が非導通であったMOSFETから接地へ逃げるようになる。このため、高周波スイッチの本来は小さい伝送損失が次第に増加する。
バックゲートを、抵抗器を介して接地することにより高周波電流の透過損失を低減せんとする高周波スイッチ回路の技術開示例がある(特許文献1)。
特開平10−242826号公報
バックゲートを、抵抗器を介して接地することにより高周波電流の透過損失を低減せんとする高周波スイッチ回路の技術開示例がある(特許文献1)。
しかし、抵抗器を介してバックゲートを接地しても、高周波電流の漏れを完全に抑制することは困難であり、信号伝送損失の観点からは改善の余地があった。
本発明は、かかる課題の認識に基づいてなされたものであり、非導通MOSFETを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチを提供する。
本発明は、かかる課題の認識に基づいてなされたものであり、非導通MOSFETを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチを提供する。
本発明の一態様によれば、第1の端子と第2の端子との間に、第1のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第1及び第2のスルーのMOSFETと、前記第1の端子と第3の端子との間に、第2のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第3及び第4のスルーMOSFETと、を備え、直列接続されたスルーのMOSFETのバックゲートは、2つのスルーのMOSFETの間の点と接続され、前記第1の端子は、前記第2の端子及び前記第3の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
また、本発明の他の一態様によれば、第1の端子と第2の端子との間に、第1のゲート電圧の変化により導通または非導通とされ、直列接続された3つのスルーのMOSFETと、前記第1の端子と前記第3の端子との間は、第2のゲート電圧の変化により非導通または導通とされ、直列接続されたる3つのスルーのMOSFETと、を備え、直列接続されたスルーのMOSFETの3つのバックゲートと、隣り合うスルーのMOSFETの間の2つの接続点とそれぞれに接続された2つの抵抗と、が共通に接続され、前記第1の端子は、前記第2の端子及び前記第3の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
本発明により、非導通MOSFETを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチが提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明の第1具体例にかかる高周波スイッチを表し、同図(a)はMOSFETの基本構造の模式断面図、同図(b)は高周波スイッチの回路図、同図(c)は集積化されたチップのレイアウト図である。図1(a)において、シリコンからなるp型基板11にp型ウェル領域12が設けられている。p型ウェル領域12は、p型基板11以下の抵抗率を有し、例えば2乃至3Ω・cm程度の抵抗率で約1μmの厚みとする。
図1は、本発明の第1具体例にかかる高周波スイッチを表し、同図(a)はMOSFETの基本構造の模式断面図、同図(b)は高周波スイッチの回路図、同図(c)は集積化されたチップのレイアウト図である。図1(a)において、シリコンからなるp型基板11にp型ウェル領域12が設けられている。p型ウェル領域12は、p型基板11以下の抵抗率を有し、例えば2乃至3Ω・cm程度の抵抗率で約1μmの厚みとする。
p型ウェル領域12には、深さ0.3μm以下のn+層が拡散またはイオン注入法を用いて選択的に形成され、ソース領域14及びドレイン領域16とされる。ソース領域14、ドレイン領域16、p型ウェル層12の表面を選択的に覆うようにゲート絶縁膜18が、例えば10nmの厚みで形成される。ゲート絶縁膜としては、SiO2及びSiNなどとする。
ゲート絶縁膜18の上には、タングステンなどからなるゲート電極24を形成する。また、ソース領域14の上、ドレイン領域16,抵抗p型領域10の上に、タングステン/アルミニウム/窒化チタン(TiN)をこの順に積層して、それぞれソース電極20,ドレイン電極22,バックゲート電極26とする。なお、実際のMOSFETにおいては、ゲート、ソース、ドレイン領域は多分割され、それぞれの電極により接続されている。
ここで、図1(a)において、例えば、ゲート電極長L1を0.3μm、ソース電極L2を0.2μm、ドレイン電極L3を0.2μm、ドレイン・ソース間隔Sを0.6μmとする。このような短いチャネル長により動作周波数1GHzが可能となる。
2つが直列接続され隣り合ったMOSFETにおいて、隣り合った電極が配線層27で接続される。図1(a)においては、左側のMOSFETのソース電極20と、右側のMOSFETのドレイン電極22とが配線層27で接続され、さらにバックゲート電極26と配線層27で接続される。
ソース電極20に対してプラスの電圧をゲート電極24に印加すると、ゲート絶縁膜18とp型ウェル領域12との界面にnチャネルを生じる。ゲート・ソース間電圧がしきい値以上となるとMOSFETは導通する。このようしてMOSFETを導通−非導通状態に制御することができる。
次に、図1(a)のMOSFETを組み合わせたSPDT型高周波スイッチの作用について、図1(b)を参照しつつ説明する。第1の端子30と第2の端子32との間には第1のスルーMOSFET40及び第2のスルーMOSFET41が直列に接続される。同様に、第1の端子30と第3の端子34との間には第3のスルーMOSFET42及び第4のスルーMOSFET43とが直列に接続される。
さらに、第2の端子32と接地との間には第1のシャントMOSFET44及び第2のシャントMOSFET45が直列に接続される。同様に、第3の端子34と接地との間には第3のシャントMOSFET46及び第4のシャントMOSFET47が直列に接続されている。ここで、MOSFETが直列に接続されるとは、半導体スイッチとして作用する複数のMOSFETのドレイン及びソースが直列に接続されることを表す。制御のためのゲートは信号の経路には直接接続されない。
第1の端子30は、プルダウン抵抗62を介して接地されている。8つのMOSFETのゲートには10kΩ程度の抵抗60がそれぞれ接続されている。さらに、直列接続される2つのMOSFETにおいて、共通に接続されたバックゲートがそれぞれのMOSFETの一つの端子とさらに接続される。すなわち、ドレイン(D)−ソース(S),D−D,S−Sのような組み合わせと2つのバックゲートが接続される。
また、第1のスルーMOSFET40、第2のスルーMOSFET41,第3のシャントMOSFET46、第4のシャントMOSFET47のゲートは、同一電源V1へ接続される。第3のスルーMOSFET42、第4のスルーMOSFET43、第3のシャントMOSFET44、第4のシャントMOSFET45のゲートは同一電源V2とそれぞれ接続される。V1≧Vth(但しVthはMOSFETのゲート電圧のしきい値)とし接続された4つのMOSFETを導通した場合、V2<Vthとし接続された4つのMOSFETを非導通とする。もちろん逆の場合も同様である。シリコンからなるnチャネルMOSFETにおけるしきい値Vthは,通常0.5乃至2.0Vの範囲である。
携帯電話などの電子機器において、第1の端子30はアンテナへ接続される。第2の端子32及び第3の端子34のうち、例えばいずれか一方には受信器が、いずれか他方には送信器が接続される。
ここで、第2の端子32に受信器、第3の端子に送信器が接続された場合についてスイッチの作用をより詳細に説明する。V1≧VthかつV2<Vthとした場合、アンテナからの受信信号は、第1の端子30、導通している第1及び第2のスルーMOSFET40、41,第2の端子32を経由して受信器へ伝送される。この場合、第3及び第4のスルーMOSFET42、43は非導通なので高いインピーダンスとなり、また第3及び第4のシャントMOSFET46、47は導通であり接地されているので受信信号が第3の端子34を経由して送信器へ漏れることを抑制できる。すなわち、第3及び第4のシャントMOSFET46、47は、漏れてくる信号を接地に逃し、第1の端子30と第3の端子34との間のアイソレーションを改善する作用を有している。
V1<Vthにより、第1及び第2のスルーMOSFET40,41、第3及び第4のシャントMOSFET46、47を非導通とする。また、V2≧Vthにより、第3及び第4のスルーMOSFET42,43、第1及び第2のシャントMOSFET44,45を導通とする。送信器からの送信信号は、第3の端子34、導通している第4,第3のスルーMOSFET43,42,第1の端子30を経由してアンテナへ伝送される。
この場合、第1及び第2のスルーMOSFET40,41は非導通なので高いインピーダンスとなり、また第1及び第2のシャントMOSFET44、45は導通であり接地されているので送信信号が第2の端子32を経由して受信器へ漏れることを抑制できる。すなわち、第1及び第2のシャントMOSFET44、45は、漏れてくる信号を接地に逃し、第1の端子30と第2に端子32との間のアイソレーションを改善する作用を有している。なお、スルーMOSFETのみで端子の切り替えが可能であるが、漏れ信号を低減し、アイソレーションを改善するためにシャントMOSFETを設けるほうがより好ましい。
p型基板11は、バックゲート電極を介してn+層であるドレイン領域16またはソース領域14と接続され、電位が固定されており、寄生ダイオードが生じることはなく非導通である第3及び第4のスルーMOSFET42,43のバックゲートを介して信号が逃げることを抑制できる。
図1(b)の高周波スイッチは、図1(a)の例示された基本構造を有したMOSFET、抵抗、配線層などが集積されて1チップ化できる。図1(c)は、集積化されたチップのMOSFETを部分拡大したレイアウト図である。図1(b)における第1及び第2のスルーMOSFET40,41が配置される。このMOSFETの領域内には図1(a)の基本構造が多数分散して配置されている。
第1のスルーMOSFET40のドレイン電極が、例えば、第2のスルーMOSFET41のソース電極と配線層27により接続される。さらに、第1及び第2のスルーMOSFET40、41のバックゲート電極26がこの配線層27に接続されている。
図2は、比較例にかかる高周波スイッチを表す。本比較例においては、それぞれのMOSFETのバックゲートは接地により電位が固定されている。従って、ドレインとバックゲート(すなわち接地)またはソースとバックゲート(すなわち接地)間には寄生ダイオード28が生じる。
V1≧VthかつV2<Vthである状態において、第1の端子30への信号レベルが増加し、第3及び第4のスルーMOSFET142,143の寄生ダイオード28がオンとなるレベルとなると、信号が寄生ダイオード28から接地へ逃げ、高周波スイッチの伝送損失を増加させる。また、同様に、第1及び第2のシャントMOSFET144,145の寄生ダイオード28がオンとなるレベルとなると、信号が寄生ダイオード28から接地に逃げ伝送損失を増加させる。 これに対して第1具体例においては寄生ダイオードを生じないので、漏れてくる信号を接地に逃がす経路を生じることなく高周波スイッチの伝送損失の増加を抑制できる。
また、比較例においては、バックゲート電極26を接地端子に接続するためにチップ上に配線層のスペースが必要となる。これに対して、本具体例においては、バックゲート電極26を接地端子まで延在させる必要がないので、チップの小型化が可能となる。
図3は、本発明の第2具体例にかかる高周波スイッチを表し、同図(a)はその回路図、同図(b)は集積化されたチップにおけるMOSFET近傍のレイアウト図である。端子30と端子32との間には3つのスルーMOSFET100、102、104が接続されている。3つのバックゲートは共通に接続され、隣り合う共通の端子とは抵抗106を介してさらに接続されている。この抵抗106は、真ん中のMOSFET102のドレインとソースとが直結されることを防止する。第1の端子30と第3の端子34との間に接続される3つのスルーMOSFET、第2の端子32と接地との間に接続される3つのシャントMOSFET、第3の端子34と接地との間に接続される3つのシャントMOSFETについても同様の構成であるので詳細な説明を省略する。
本具体例の場合、共通に接続されたバックゲートは抵抗106を介してドレインまたはソースと接続され、電位が固定されている。この結果、非導通のスルーMOSFETの寄生ダイオードを介して接地へ信号が逃げることを抑制できる。
さらに、3つ直列接続することにより、非導通状態における最大許容入力電力をより高くできる。すなわち、漏れ信号の振幅が次第に大きくなると、ピーク電圧Vp付近において高周波電流が流れ始め非導通状態とは言えなくなる。しかし、3つのMOSFETを直列接続すると、最大許容入力電力をより高くできる。例えば、GSM800システムにおいて、送信器出力は約35dBmが要求されており、このVpは約18Vに相当する。このような場合、複数のMOSFETを直列接続することにより、このシステムに適用可能な高周波スイッチが実現できる。
図3(b)は、1チップ化した高周波スイッチにおけるMOSFET近傍のレイアウト図である。3つのスルーのMOSFET100、102、104には、ソース、ドレイン、ゲートがそれぞれに多数分散配置され、それぞれの電極により接続されている。スルーのMOSFET100のソースは、例えば、スルーのMOSFET102のドレインと配線層27により接続され、さらに抵抗106を介してそれぞれのバックゲート電極26と接続される。同様に、スルーのMOSFET102のソースは、例えば、スルーのMOSFET104のドレインと配線層27により接続され、さらに抵抗26を介してそれぞれのバックゲート電極26と接続される。本具体例においては、バックゲート電極26を接地端子まで延在させる必要がないので、チップの小型化が可能となる。
以上の具体例においては、SPDTについて説明した。しかし、本発明はこれに限定されず、SPnT(n≧2)スイッチや多入力多出力スイッチにも適用できる。図4は、SPDTスイッチ回路装置を表す等価回路図である。第1の端子30は、アンテナへ接続される。第1の端子30は、第1のスルーMOSFETペア210、第2のスルーMOSFETペア214、第3のスルーMOSFETペア212、第4のスルーMOSFETペア216へそれぞれ接続され、さらに第2の端子32、第3の端子34、第4の端子204、第5の端子208へこの順序でそれぞれ接続される。
ゲートは、V5,V4,V3,V6の端子から電源へ接続され、MOSFETの導通及び非導通を制御し、4ペアのスルーMOSFETのうちいずれか一つを導通とする。なお、本図にはスルーMOSFETのペアのみを表示しているが、シャントMOSFETペアをさらに配置しても良いことは勿論である。本具体例により、非導通MOSFETにおいてバックゲートを介して接地へ逃げる信号による伝送損失が低減されつつ、最大許容入力電力が改善されたSPDTスイッチが実現する。
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら具体例に限定されない。例えば、高周波スイッチを構成するMOSFET,プルダウン抵抗、ゲートに接続される抵抗などの形状、サイズ、材質などに関して、当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
30 第1の端子、32 第2の端子、34 第3の端子、40 第1のスルーMOSFET、41 第2のスルーMOSFET,42 第3のスルーMOSFET,43 第4のスルーMOSFET,44 第1のシャントMOSFET,45 第2のシャントMOSFET,46 第3のシャントMOSFET,47 第4のシャントMOSFET
Claims (5)
- 第1の端子と第2の端子との間に、第1のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第1及び第2のスルーのMOSFETと、
前記第1の端子と第3の端子との間に、第2のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第3及び第4のスルーMOSFETと、
を備え、
直列接続されたスルーのMOSFETのバックゲートは、2つのスルーのMOSFETの間の点と接続され、
前記第1の端子は、前記第2の端子及び前記第3の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチ。 - 前記第2の端子と接地との間に直列接続された第1及び第2のシャントのMOSFETと、
前記第3の端子と接地との間に直列接続された第3及び第4のシャントのMOSFETと、
をさらに備え、
直列接続されたシャントのMOSFETのバックゲートは、2つのシャントのMOSFETの間の点と接続されたことを特徴とする請求項1に記載の高周波スイッチ。 - 前記第1及び第2のシャントのMOSFETは、前記第2のゲート電圧の変化により同時に非導通または導通とされ、
前記第3及び第4のシャントのMOSFETは、前記第1のゲート電圧の変化により同時に導通または非導通とされることを特徴とする請求項2記載の高周波スイッチ。 - 第1の端子と第2の端子との間に、第1のゲート電圧の変化により導通または非導通とされ、直列接続された3つのスルーのMOSFETと、
前記第1の端子と前記第3の端子との間は、第2のゲート電圧の変化により非導通または導通とされ、直列接続されたる3つのスルーのMOSFETと、
を備え、
直列接続されたスルーのMOSFETの3つのバックゲートと、隣り合うスルーのMOSFETの間の2つの接続点とそれぞれに接続された2つの抵抗と、が共通に接続され、
前記第1の端子は、前記第2の端子及び前記第3の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチ。 - 前記第2の端子と接地との間に直接接続され、前記第2のゲート電圧の変化により非導通または導通とされる3つのシャントのMOSFETと、
前記第3の端子と接地との間に直接接続され、前記第1のゲート電圧の変化により導通または非導通とされる3つのシャントのMOSFETと、
をさらに備え、
直列接続されたシャントのMOSFETの3つのバックゲートと、
隣り合うシャントのMOSFETの間2つの接続点とそれぞれに接続された2つの抵抗と、が共通に接続されたことを特徴とする請求項4記載の高周波スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338916A JP2008153880A (ja) | 2006-12-15 | 2006-12-15 | 高周波スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338916A JP2008153880A (ja) | 2006-12-15 | 2006-12-15 | 高周波スイッチ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008153880A true JP2008153880A (ja) | 2008-07-03 |
Family
ID=39655612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006338916A Pending JP2008153880A (ja) | 2006-12-15 | 2006-12-15 | 高周波スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008153880A (ja) |
-
2006
- 2006-12-15 JP JP2006338916A patent/JP2008153880A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7659770B2 (en) | High frequency switching circuit | |
US9065164B2 (en) | High frequency switch | |
US7391282B2 (en) | Radio-frequency switch circuit and semiconductor device | |
US7161197B2 (en) | RF switching circuit for use in mobile communication systems | |
US9461643B2 (en) | High freuency semiconductor switch and wireless device | |
JP2006332416A (ja) | 半導体装置 | |
US20100207679A1 (en) | Conduction switching circuit, conduction switching circuit block, and operating method of conduction switching circuit | |
JP5661448B2 (ja) | 高周波スイッチ | |
US8866530B2 (en) | Semiconductor device | |
JP2008017416A (ja) | 高周波スイッチ装置 | |
US20130257510A1 (en) | High frequency switch circuit | |
KR101228742B1 (ko) | 고주파 스위치 | |
US9035716B2 (en) | High frequency switch | |
JP2007243410A (ja) | 高周波用スイッチ回路及びこれを用いた半導体装置 | |
JP2012010246A (ja) | 高周波スイッチ回路 | |
JP5714886B2 (ja) | 高周波スイッチ | |
JP2008153880A (ja) | 高周波スイッチ | |
JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
JP2016174240A (ja) | 半導体スイッチ | |
JP4868275B2 (ja) | 高周波スイッチ回路 | |
JP2006094206A (ja) | 高周波スイッチ回路及び半導体装置 | |
JP2008153385A (ja) | 高周波スイッチ | |
JP2008211083A (ja) | 高周波スイッチ | |
JP2005005857A (ja) | スイッチ回路装置 | |
JP2006033539A (ja) | 高周波信号スイッチ回路 |