KR101228742B1 - 고주파 스위치 - Google Patents

고주파 스위치 Download PDF

Info

Publication number
KR101228742B1
KR101228742B1 KR1020110087276A KR20110087276A KR101228742B1 KR 101228742 B1 KR101228742 B1 KR 101228742B1 KR 1020110087276 A KR1020110087276 A KR 1020110087276A KR 20110087276 A KR20110087276 A KR 20110087276A KR 101228742 B1 KR101228742 B1 KR 101228742B1
Authority
KR
South Korea
Prior art keywords
port
gate
high frequency
switch
tdd
Prior art date
Application number
KR1020110087276A
Other languages
English (en)
Other versions
KR20120069529A (ko
Inventor
김상희
배효근
스기우라 츠요시
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20120069529A publication Critical patent/KR20120069529A/ko
Application granted granted Critical
Publication of KR101228742B1 publication Critical patent/KR101228742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

본 발명의 과제는 멀티 모드 시스템에 있어서 SOI 기판 상에 형성된 고주파 스위치의 삽입 손실 특성을 개선하는 것이다. 본 발명의 고주파 스위치는 적어도 하나의 제1 포트(10) 및 제2 포트(20), 공통 포트(30), 제1 시리즈 스위치(40) 및 제2 시리즈 스위치(50)를 갖는다. 제1 포트는 시분할 다중 통신 시스템에 연결되고, 제2 포트는 주파수 분할 다중 통신 시스템에 연결되어, 각각 고주파 신호를 입력 또는 출력한다. 공통 포트는 제1 포트 또는 제2 포트를 통해 입출력되는 고주파 신호를 송신 또는 수신한다. 제1 시리즈 스위치는 적어도 하나의 제1 전계 효과 트랜지스터를 구비하며, 제1 전계 효과 트랜지스터의 게이트에 연결되는 제1 게이트 저항으로의 인가 전압에 따라 제1 포트와 공통 포트 사이를 도통 또는 차단한다. 제2 시리즈 스위치는 적어도 하나의 제2 전계 효과 트랜지스터를 구비하며, 제2 전계 효과 트랜지스터의 게이트에 연결되며 제1 게이트 저항보다 큰 저항값을 갖는 제2 게이트 저항으로의 인가 전압에 따라 제2 포트와 공통 포트 사이를 도통 또는 차단한다.

Description

고주파 스위치{HIGH FREQUENCY SWITCH}
본 발명은 고주파 스위치에 관한 것이다.
최근, 휴대 전화기 등의 무선 통신 기기의 소형화가 급속히 진행되고 있다. 무선 통신 기기를 보다 소형화하는 방법의 하나로서, 무선 통신 기기의 소비 전력을 저감하여 무선 통신 기기에 탑재되는 배터리를 보다 소형화하는 것을 예로 들 수 있다. 무선 통신 기기는 내부에 다수의 반도체 집적 회로를 구비하고 있으며, 배터리에 의해 공급된 전력의 일부는 이들 반도체 집적 회로에서 소비된다. 이들 반도체 집적 회로 중에는, 안테나와 송신/수신 회로 사이에서 고주파 신호의 전달 경로를 절환하는 고주파 반도체 스위치(이하, 고주파 스위치라고 한다)가 있다. 고주파 스위치에 있어서의 소비 전력은 크지는 않긴 하지만, 고주파 스위치에 있어서의 삽입 손실은 직접적으로 송신 회로의 송신 파워 앰프에 있어서의 소비 전력에 영향을 준다.
고주파 스위치로서는, 예를 들면 하기 특허문헌 1의 고주파 스위치가 알려져 있다. 특허문헌 1의 고주파 스위치에서는, SOI(Silicon On Insulator) 기판 상에 형성된 MOSFET로 고주파 스위치를 구성함으로써, 고주파 스위치에 있어서의 소비 전력을 저감하고 있다.
일본 특허공개공보 특개2009-194891호
하지만, 상기 특허문헌 1의 고주파 스위치에서는, 시분할 다중 통신 시스템과 주파수 분할 다중 통신 시스템이 혼재한 멀티 모드 시스템에 있어서의 삽입 손실 특성에 대해 충분히 고려되지 않았다.
따라서, 본 발명의 목적은 멀티 모드 시스템에 있어서 SOI 기판 상에 형성된 고주파 스위치의 삽입 손실 특성을 개선하는 것이다.
본 발명의 상기 목적은 하기의 수단에 의해 달성된다.
본 발명의 고주파 스위치는 적어도 하나의 제1 포트와, 적어도 하나의 제2 포트와, 공통 포트와, 제1 시리즈 스위치와, 제2 시리즈 스위치를 갖는다. 제1 포트는 시분할 다중 통신 시스템에 연결되어 고주파 신호를 입력 또는 출력한다. 제2 포트는 주파수 분할 다중 통신 시스템에 연결되어 고주파 신호를 입력 또는 출력한다. 공통 포트는 제1 포트 또는 제2 포트를 통해 입출력되는 고주파 신호를 송신 또는 수신한다. 제1 시리즈 스위치는 적어도 하나의 제1 전계 효과 트랜지스터를 구비하며, 제1 전계 효과 트랜지스터의 게이트에 연결되는 제1 게이트 저항으로의 인가 전압에 따라, 제1 포트와 공통 포트 사이를 도통 또는 차단한다. 제2 시리즈 스위치는 적어도 하나의 제2 전계 효과 트랜지스터를 구비하며, 제2 전계 효과 트랜지스터의 게이트에 연결되며 제1 게이트 저항보다 큰 저항값을 갖는 제2 게이트 저항으로의 인가 전압에 따라, 제2 포트와 공통 포트 사이를 도통 또는 차단한다.
본 발명의 고주파 스위치에 따르면, 시분할 다중 통신 시스템에 연결되는 스위치의 스위칭 속도 특성을 양호하게 유지하면서, 주파수 분할 다중 통신 시스템에 연결되는 스위치의 삽입 손실 특성을 개선할 수 있다. 그 결과, 멀티 모드 시스템에 있어서 송신 회로의 송신 파워 앰프의 소비 전력을 저감할 수 있다.
도 1은 본 발명의 제1 실시 형태에 있어서의 고주파 스위치의 회로도이고,
도 2는 본 발명의 제2 실시 형태에 있어서의 고주파 스위치의 회로도이다.
이하, 첨부한 도면을 참조하여 본 발명의 고주파 스위치의 실시 형태를 설명한다. 본 발명의 고주파 스위치는 UMTS(Universal Mobile Telecommunications System), GSM(Global System for Mobile Communications) 등의 무선 통신 시스템의 고주파 스위치에 광범위하게 적용할 수 있다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 있어서의 고주파 스위치의 회로도이다. 본 실시 형태의 고주파 스위치에서는, 주파수 분할 다중 통신 시스템(이하, FDD 시스템이라고 한다)에 연결되는 스위치의 게이트 저항의 저항값을, 시분할 다중 통신 시스템(이하, TDD 시스템이라고 한다)에 연결되는 스위치의 게이트 저항의 저항값보다 크게 설정한다.
도 1에 나타낸 바와 같이, 본 실시 형태의 고주파 스위치(100)는 TDD 포트(10, 11), FDD 포트(20, 21), 공통 포트(30), TDD측 시리즈 스위치(40, 41), 및 FDD측 시리즈 스위치(50, 51)를 갖는다.
TDD 포트(10, 11)는 제1 포트로서, TDD 시스템으로부터의 고주파 신호를 입력하거나, 또는 안테나로부터의 고주파 신호를 TDD 시스템에 출력하기 위한 포트이다. TDD 포트(10, 11)는 TDD측 시리즈 스위치(40, 41)의 한쪽 신호 단자에 각각 연결되어 있다.
FDD 포트(20, 21)는 제2 포트로서, FDD 시스템으로부터의 고주파 신호를 입력하거나, 또는 안테나로부터의 고주파 신호를 FDD 시스템에 출력하기 위한 포트이다. FDD 포트(20, 21)는 FDD측 시리즈 스위치(50, 51)의 한쪽 신호 단자에 각각 연결되어 있다.
공통 포트(30)는 고주파 신호를 송신 또는 수신하기 위한 포트이다. 공통 포트(30)는 TDD측 시리즈 스위치(40, 41)의 다른 한쪽 신호 단자 및 FDD측 시리즈 스위치(50, 51)의 다른 한쪽 신호 단자에 연결되어 있다.
공통 포트(30)는 TDD 포트(10, 11) 또는 FDD 포트(20, 21)를 통해 입력되는 고주파 신호를 송신하거나, 혹은 TDD 포트(10, 11) 또는 FDD 포트(20, 21)를 통해 출력되는 고주파 신호를 수신한다.
또, 본 실시 형태에서는, 공통 포트(30)는 안테나에 직접 연결되어 있다. 하지만, 공통 포트(30)는 다른 구성을 통해 안테나에 연결되어도 된다.
TDD측 시리즈 스위치(40, 41)는 제1 시리즈 스위치로서, TDD 포트(10, 11)와 공통 포트(30) 사이를 도통 또는 차단한다. TDD측 시리즈 스위치(40)는 TDD 포트(10)와 공통 포트(30) 사이에 연결되어 있고, TDD측 시리즈 스위치(41)는 TDD 포트(11)와 공통 포트(30) 사이에 연결되어 있다.
TDD측 시리즈 스위치(40, 41)는 각각 적어도 하나의 전계 효과 트랜지스터(이하, FET라고 한다)를 구비하고 있으며, 상기 FET의 게이트에 연결되는 제1 게이트 저항으로의 인가 전압에 따라, TDD 포트(10, 11)와 공통 포트(30) 사이를 도통 또는 차단한다.
도 1에 나타낸 본 실시 형태에서는, TDD측 시리즈 스위치(40, 41)는 각각 복수의 FET를 구비하고 있으며, 이들 복수의 FET의 소스/드레인은 직렬로 연결되어 있다. 본 실시 형태에서는, TDD측 시리즈 스위치(40, 41)의 FET는 예를 들어 바디 컨택트형 FET이다. 따라서, TDD측 시리즈 스위치(40, 41)가 온 되면, TDD 포트(10, 11)를 통해 입력 또는 출력되는 고주파 신호는 TDD측 시리즈 스위치(40, 41)의 직렬로 연결된 복수의 FET를 통해 전달된다. 여기서, TDD측 시리즈 스위치(40, 41)에 구비되는 FET의 개수는 FET의 전기적인 내압 특성을 고려하여 결정된다.
또, 상기 복수의 FET의 게이트는 TDD측 시리즈 스위치(40, 41)를 온/오프 제어하는 제어 단자(GATE_TDD1, GATE_TDD2)에 각각 제1 게이트 저항(Rgate_tdd1, Rgate_tdd2)을 통해 연결되어 있다. 여기서, 제1 게이트 저항(Rgate_tdd1, Rgate_tdd2)은 대체로 같은 저항값(예를 들면 수십 ㏀ 정도)을 갖는 것이 바람직하다. 제어 단자(GATE_TDD1, GATE_TDD2)에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
또한, 상기 복수의 FET의 바디는 저항을 통해 BODY_TDD1, BODY_TDD2에 각각 연결되어 있다. BODY_TDD1, BODY_TDD2에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
FDD측 시리즈 스위치(50, 51)는 제2 시리즈 스위치로서, FDD 포트(20, 21)와 공통 포트(30) 사이를 도통 또는 차단한다. FDD측 시리즈 스위치(50)는 FDD 포트(20)와 공통 포트(30) 사이에 연결되어 있고, FDD측 시리즈 스위치(51)는 FDD 포트(21)와 공통 포트(30) 사이에 연결되어 있다.
FDD측 시리즈 스위치(50, 51)는 각각 적어도 하나의 FET를 구비하고 있으며, 상기 FET의 게이트에 연결되며 상기 제1 게이트 저항보다 큰 저항값을 갖는 제2 게이트 저항으로의 인가 전압에 따라, FDD 포트(20, 21)와 공통 포트(30) 사이를 도통 또는 차단한다.
도 1에 나타낸 본 실시 형태에서는, FDD측 시리즈 스위치(50, 51)는 각각 복수의 FET를 구비하고 있으며, 이들 복수의 FET의 소스/드레인은 직렬로 연결되어 있다. 본 실시 형태에서는, FDD측 시리즈 스위치(50, 51)의 FET는 예를 들어 바디 컨택트형 FET이다. 따라서, FDD측 시리즈 스위치(50, 51)가 온 되면, FDD 포트(20, 21)를 통해 입력 또는 출력되는 고주파 신호는 FDD측 시리즈 스위치(50, 51)의 직렬로 연결된 복수의 FET를 통해 전달된다. 여기서, FDD측 시리즈 스위치(50, 51)에 구비되는 FET의 개수는 FET의 전기적인 내압 특성을 고려하여 결정된다.
또, 상기 복수의 FET의 게이트는 FDD측 시리즈 스위치(50, 51)를 온/오프 제어하는 제어 단자(GATE_FDD1, GATE_FDD2)에 각각 제2 게이트 저항(Rgate_fdd1, Rgate_fdd2)을 통해 연결되어 있다. 여기서, 제2 게이트 저항(Rgate_fdd1, Rgate_fdd2)은 대체로 같은 저항값(예를 들면 수백 ㏀ 정도)을 갖는 것이 바람직하다. 제어 단자(GATE_FDD1, GATE_FDD2)에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
또한, 상기 복수의 FET의 바디는 저항을 통해 BODY_FDD1, BODY_FDD2에 각각 연결되어 있다. BODY_FDD1, BODY_FDD2에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
이상과 같이 구성되는 본 실시 형태의 고주파 스위치(100)에서는, FDD측 시리즈 스위치(50, 51)의 제2 게이트 저항의 저항값이 TDD측 시리즈 스위치(40, 41)의 제1 게이트 저항의 저항값보다 크게 설정된다. 이와 같이 구성되는 본 실시 형태의 고주파 스위치(100)의 작용에 대해 이하에 설명한다.
본 실시 형태의 고주파 스위치(100)는 TDD 포트(10, 11) 및 FDD 포트(20, 21) 중 하나와 공통 포트(30) 사이에서 고주파 신호의 전달 경로를 확보한다.
예를 들어, TDD 시스템으로부터 TDD 포트(10)에 입력되는 고주파 신호를 안테나로부터 송신하는 경우, TDD측 시리즈 스위치(40)의 제어 단자(GATE_TDD1)에 양전압을 인가하여, TDD측 시리즈 스위치(40)를 온 한다. 한편, TDD측 시리즈 스위치(41)의 제어 단자(GATE_TDD2) 및 FDD측 시리즈 스위치(50, 51)의 제어 단자(GATE_FDD1, GATE_FDD2)에는 음전압을 인가하여, TDD측 시리즈 스위치(41) 및 FDD측 시리즈 스위치(50, 51)를 오프 한다.
그 결과, TDD 포트(10)와 공통 포트(30) 사이가 도통되는 반면, TDD 포트(11)와 공통 포트(30) 및 FDD 포트(20, 21)와 공통 포트(30) 사이는 차단된다. 따라서, TDD 포트(10)와 공통 포트(30) 사이에 고주파 신호의 전달 경로가 확보되어, TDD 시스템으로부터 TDD 포트(10)에 입력되는 송신 신호는 공통 포트(30)를 통해 안테나에 전달된다.
이상에서는 TDD 포트(10)와 공통 포트(30) 사이에서 고주파 신호의 전달 경로를 확보하는 경우에 대해 설명하였다. TDD 포트(11) 및 FDD 포트(20, 21)에 대해서도, TDD측 시리즈 스위치(40, 41) 및 FDD측 시리즈 스위치(50, 51)를 온/오프 제어함으로써, 공통 포트(30)와의 사이에서 고주파 신호의 전달 경로를 확보할 수 있다. 따라서, TDD 포트(10, 11) 및 FDD 포트(20, 21) 중 어느 것에 연결되어 있는 TDD 시스템 또는 FDD 시스템과 공통 포트(30)에 연결되어 있는 안테나 사이에서 고주파 신호를 송신 또는 수신할 수 있다. 이하, TDD측 시리즈 스위치(40, 41) 및 FDD측 시리즈 스위치(50, 51)의 동작 특성에 대해 보다 상세하게 설명한다.
일반적으로, TDD 시스템에서는, 통신 채널을 시간적으로 세세하게 구분하고, 각각의 시간 구분에 있어서 송신 또는 수신을 한다. 따라서, TDD 시스템에서는 송신과 수신을 고속으로 절환하기 때문에, TDD측 시리즈 스위치(40, 41)에 구비되는 FET에는 양호한 스위칭 속도 특성이 요구된다.
스위칭 속도 특성은 FET에 연결되는 게이트 저항의 저항값에 의존한다. 구체적으로는, 스위칭 속도 특성은 게이트 저항의 저항값과 게이트의 용량값으로 정해지는 시정수가 작을수록 고속이 된다. 따라서, 게이트의 용량값이 일정하다고 하면, 게이트 저항의 저항값이 작을수록 스위칭 속도는 고속이 된다. 본 실시 형태에서는, TDD측 시리즈 스위치(40, 41)의 제1 게이트 저항의 저항값은 예를 들면 TDD 시스템의 송수신의 절환 속도에 대한 사양을 만족하도록 설정된다.
한편, FDD 시스템에서는, TDD 시스템과 같이 송신과 수신을 고속으로 절환할 필요가 없기 때문에, FDD 시스템에 있어서의 스위칭 속도는 TDD 시스템에 있어서의 스위칭 속도보다 늦어지도록 할 수 있다. 따라서, FDD측 시리즈 스위치(50, 51)의 제2 게이트 저항의 저항값은 TDD측 시리즈 스위치(40, 41)의 제1 게이트 저항의 저항값보다 크게 할 수 있다. 제2 게이트 저항의 저항값이 큰 값으로 설정됨에 따라, FET의 게이트 전류가 작아지므로, FDD측 시리즈 스위치(50, 51)에 있어서의 삽입 손실 특성이 개선된다. 그 결과, 송신 회로의 송신 파워 앰프의 소비 전력이 저감된다. 본 실시 형태에서는, FDD 시스템에 있어서의 스위칭 속도의 제약의 범위 내에서 제2 게이트 저항의 저항값을 크게 설정함으로써 삽입 손실 특성을 개선한다.
이상과 같이, 상술한 본 실시 형태는 이하의 효과를 이룬다.
(a) 본 실시 형태의 고주파 스위치에 따르면, TDD측 시리즈 스위치의 스위칭 속도 특성을 양호하게 유지하면서, FDD측 시리즈 스위치의 삽입 손실 특성을 개선할 수 있다. 그 결과, 멀티 모드 시스템에 있어서 송신 회로의 송신 파워 앰프의 소비 전력을 저감할 수 있다.
(제2 실시 형태)
제1 실시 형태에서는, FDD측 시리즈 스위치의 제2 게이트 저항의 저항값이 TDD측 시리즈 스위치의 제1 게이트 저항의 저항값보다 크게 설정되었다. 제2 실시 형태에서는, 제1 실시 형태의 구성에 더하여 TDD측 션트 스위치 및 FDD측 션트 스위치를 가지며, FDD측 션트 스위치의 제4 게이트 저항의 저항값이 TDD측 션트 스위치의 제3 게이트 저항의 저항값보다 크게 설정된다.
도 2는 본 발명의 제2 실시 형태에 있어서의 고주파 스위치의 회로도이다. 도 2에 나타낸 바와 같이, 본 실시 형태의 고주파 스위치(200)는 TDD 포트(110), FDD 포트(120), 공통 포트(130), TDD측 시리즈 스위치(140), FDD측 시리즈 스위치(150), TDD측 션트 스위치(160), 및 FDD측 션트 스위치(170)를 갖는다.
TDD 포트(110), FDD 포트(120), 공통 포트(130), TDD측 시리즈 스위치(140), 및 FDD측 시리즈 스위치(150)에 대해서는, 제1 실시 형태와 같은 구성을 가지므로 상세한 설명을 생략한다.
TDD측 션트 스위치(160)는 제1 션트 스위치로서, TDD 포트(110)와 그라운드 사이를 도통 또는 차단한다. TDD측 션트 스위치(160)는 제1 포트(110)와 그라운드 사이에 연결되어 있다. TDD측 션트 스위치(160)는 적어도 하나의 FET를 구비하고 있으며, 상기 FET의 게이트에 연결되는 제3 게이트 저항으로의 인가 전압에 따라, TDD 포트(110)와 그라운드 사이를 도통 또는 차단한다.
도 2에 나타낸 본 실시 형태에서는, TDD측 션트 스위치(160)는 복수의 FET를 구비하고 있으며, 이들 복수의 FET의 소스/드레인은 직렬로 연결되어 있다. 본 실시 형태에서는, TDD측 션트 스위치(160)의 FET는 예를 들어 바디 컨택트형 FET이다. 따라서, TDD측 션트 스위치(160)가 온 되면, TDD 포트(110)를 통해 입력 또는 출력되는 고주파 신호는 TDD측 션트 스위치(160)의 직렬로 연결된 복수의 FET를 통해 그라운드에 전달된다. 그 결과, 불필요한 누설 전력이 그라운드에 흡수되므로, TDD측에 있어서의 아이솔레이션 특성이 개선된다.
여기서, TDD측 션트 스위치(160)에 구비되는 FET의 개수는 FET의 전기적인 내압 특성을 고려하여 결정된다.
또, 상기 복수의 FET의 게이트는 TDD측 션트 스위치(160)를 온/오프 제어하는 제어 단자(GATE_TDD_SH)에 제3 게이트 저항(Rgate_tdd_sh)을 통해 연결되어 있다. 여기서, 제3 게이트 저항은 제1 게이트 저항과 대체로 같은 저항값을 갖는 것이 바람직하다. 제어 단자(GATE_TDD_SH)에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
또한, 상기 복수의 FET의 바디는 저항을 통해 BODY_TDD_SH에 연결되어 있다. BODY_TDD_SH에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
FDD측 션트 스위치(170)는 제2 션트 스위치로서, FDD 포트(120)와 그라운드 사이를 도통 또는 차단한다. FDD측 션트 스위치(170)는 제2 포트(120)와 그라운드 사이에 연결되어 있다. FDD측 션트 스위치(170)는 적어도 하나의 FET를 구비하고 있으며, 상기 FET의 게이트에 연결되는 제4 게이트 저항으로의 인가 전압에 따라, FDD 포트(120)와 그라운드 사이를 도통 또는 차단한다.
도 2에 나타낸 본 실시 형태에서는, FDD측 션트 스위치(170)는 복수의 FET를 구비하고 있으며, 이들 복수의 FET의 소스/드레인은 직렬로 연결되어 있다. 본 실시 형태에서는, FDD측 션트 스위치(170)의 FET는 예를 들어 바디 컨택트형 FET이다. 따라서, FDD측 션트 스위치(170)가 온 되면, FDD 포트(120)를 통해 입력 또는 출력되는 고주파 신호는 FDD측 션트 스위치(170)의 직렬로 연결된 복수의 FET를 통해 그라운드에 전달된다. 그 결과, 불필요한 누설 전력이 그라운드에 흡수되므로, FDD측에 있어서의 아이솔레이션 특성이 개선된다.
여기서, FDD측 션트 스위치(170)에 구비되는 FET의 개수는 FET의 전기적인 내압 특성을 고려하여 결정된다.
또, 상기 복수의 FET의 게이트는 FDD측 션트 스위치(170)를 온/오프 제어하는 제어 단자(GATE_FDD_SH)에 제4 게이트 저항(Rgate_fdd_sh)을 통해 연결되어 있다. 여기서, 제4 게이트 저항은 제2 게이트 저항과 대체로 같은 저항값을 갖는 것이 바람직하다. 제어 단자(GATE_FDD_SH)에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
또한, 상기 복수의 FET의 바디는 저항을 통해 BODY_FDD_SH에 연결되어 있다. BODY_FDD_SH에는 ± 수 볼트 정도의 전압이 인가될 수 있다.
이상과 같이 구성되는 본 실시 형태의 고주파 스위치(200)에서는, FDD측 시리즈 스위치(150)의 제2 게이트 저항의 저항값이 TDD측 시리즈 스위치(140)의 제1 게이트 저항의 저항값보다 크게 설정되고, FDD측 션트 스위치(170)의 제4 게이트 저항의 저항값이 TDD측 션트 스위치(160)의 제3 게이트 저항의 저항값보다 크게 설정된다.
이상과 같이, 상술한 본 실시 형태는 제1 실시 형태에 있어서의 효과에 더하여 이하의 효과를 이룬다.
(b) 본 실시 형태의 고주파 스위치에 따르면, TDD측 션트 스위치의 스위칭 속도 특성을 양호하게 유지하면서, FDD측 션트 스위치의 삽입 손실 특성을 개선할 수 있다. 그 결과, 멀티 모드 시스템에 있어서 송신 회로의 송신 파워 앰프의 소비 전력이 저감된다.
이상과 같이, 실시 형태에 있어서, 본 발명의 고주파 스위치를 설명하였다. 하지만, 본 발명은 그 기술사상의 범위 내에서 당업자가 적절히 추가, 변형, 및 생략할 수 있음은 말할 것도 없다.
예를 들어, 제1 실시 형태에서는, 고주파 스위치가 2개의 TDD측 시리즈 스위치 및 2개의 FDD측 시리즈 스위치를 갖는 경우에 대해 설명하였다. 또, 제2 실시 형태에서는, 고주파 스위치가 TDD측 시리즈 스위치, FDD측 시리즈 스위치, TDD측 션트 스위치, 및 FDD측 션트 스위치를 각각 하나씩 갖는 경우에 대해 설명하였다. 하지만, 고주파 스위치가 갖는 상기 스위치의 개수는 한정되는 것은 아니다.
또, 제1 및 제2 실시 형태에서는, FET로서 바디 컨택트형 FET를 사용하는 경우에 대해 설명하였다. 하지만, 본 발명은 바디 컨택트형 FET로 한정되지 않고, 플로팅 바디형 FET에 대해서도 적용할 수 있다.
10, 11: TDD 포트(제1 포트)
20, 21: FDD 포트(제2 포트)
30: 공통 포트
40, 41: TDD측 시리즈 스위치(제1 시리즈 스위치)
50, 51: FDD측 시리즈 스위치(제2 시리즈 스위치)
100: 고주파 스위치

Claims (3)

  1. 시분할 다중 통신 시스템에 연결되어 고주파 신호를 입력 또는 출력하는 적어도 하나의 제1 포트와,
    주파수 분할 다중 통신 시스템에 연결되어 고주파 신호를 입력 또는 출력하는 적어도 하나의 제2 포트와,
    상기 제1 포트 또는 상기 제2 포트를 통해 입출력되는 고주파 신호를 송신 또는 수신하는 공통 포트와,
    적어도 하나의 제1 전계 효과 트랜지스터를 구비하며, 상기 제1 전계 효과 트랜지스터의 게이트에 연결되는 제1 게이트 저항으로의 인가 전압에 따라, 상기 제1 포트와 상기 공통 포트 사이를 도통 또는 차단하는 제1 시리즈 스위치와,
    적어도 하나의 제2 전계 효과 트랜지스터를 구비하며, 상기 제2 전계 효과 트랜지스터의 게이트에 연결되며 상기 제1 게이트 저항보다 큰 저항값을 갖는 제2 게이트 저항으로의 인가 전압에 따라, 상기 제2 포트와 상기 공통 포트 사이를 도통 또는 차단하는 제2 시리즈 스위치를 갖는 고주파 스위치.
  2. 제1항에 있어서,
    적어도 하나의 제3 전계 효과 트랜지스터를 구비하며, 상기 제3 전계 효과 트랜지스터의 게이트에 연결되는 제3 게이트 저항으로의 인가 전압에 따라, 상기 제1 포트와 그라운드 사이를 도통 또는 차단하는 제1 션트 스위치와,
    적어도 하나의 제4 전계 효과 트랜지스터를 구비하며, 상기 제4 전계 효과 트랜지스터의 게이트에 연결되며 상기 제3 게이트 저항보다 큰 저항값을 갖는 제4 게이트 저항으로의 인가 전압에 따라, 상기 제2 포트와 그라운드 사이를 도통 또는 차단하는 제2 션트 스위치를 더 갖는 것을 특징으로 하는 고주파 스위치.
  3. 제1항 및 제2항 중 어느 한 항에 있어서,
    상기 공통 포트가 안테나에 연결되는 것을 특징으로 하는 고주파 스위치.
KR1020110087276A 2010-12-20 2011-08-30 고주파 스위치 KR101228742B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-283748 2010-12-20
JP2010283748A JP5652946B2 (ja) 2010-12-20 2010-12-20 高周波スイッチ

Publications (2)

Publication Number Publication Date
KR20120069529A KR20120069529A (ko) 2012-06-28
KR101228742B1 true KR101228742B1 (ko) 2013-02-04

Family

ID=46649765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087276A KR101228742B1 (ko) 2010-12-20 2011-08-30 고주파 스위치

Country Status (2)

Country Link
JP (1) JP5652946B2 (ko)
KR (1) KR101228742B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5996378B2 (ja) * 2012-11-01 2016-09-21 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
KR101532125B1 (ko) 2012-11-23 2015-06-26 삼성전기주식회사 고주파 스위치
KR101616597B1 (ko) 2012-11-26 2016-04-28 삼성전기주식회사 고주파 스위치
KR101952857B1 (ko) * 2013-12-20 2019-02-27 삼성전기주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
CN105187038A (zh) * 2015-07-14 2015-12-23 海宁海微电子科技有限公司 非对称射频收发开关电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110469A (ja) 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd 高周波スイッチ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP2006270630A (ja) * 2005-03-24 2006-10-05 Toshiba Corp スイッチ回路装置
JP4811155B2 (ja) * 2006-06-30 2011-11-09 ソニー株式会社 半導体スイッチ回路並びに通信機器
JP2008017416A (ja) * 2006-07-10 2008-01-24 Matsushita Electric Ind Co Ltd 高周波スイッチ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110469A (ja) 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd 高周波スイッチ装置

Also Published As

Publication number Publication date
JP5652946B2 (ja) 2015-01-14
KR20120069529A (ko) 2012-06-28
JP2012134672A (ja) 2012-07-12

Similar Documents

Publication Publication Date Title
KR101228652B1 (ko) 고주파 반도체 스위치
US9065164B2 (en) High frequency switch
KR101319731B1 (ko) 무선통신 시스템에서의 송수신 신호 스위칭 타임 제어회로
KR101309384B1 (ko) 고주파 스위치
US8818298B2 (en) High frequency switch
KR101228742B1 (ko) 고주파 스위치
US9209800B2 (en) High freuency semiconductor switch and wireless device
KR20120021255A (ko) 쌍방향 스위치 및 그것을 사용한 스위치 회로
US9312853B2 (en) High frequency semiconductor switch circuit and high frequency radio system including same
KR101952857B1 (ko) 스위칭 회로 및 이를 포함하는 고주파 스위치
JP2006025062A (ja) 高周波スイッチ回路
US9035716B2 (en) High frequency switch
US10340704B2 (en) Switch device with a wide bandwidth
KR101616597B1 (ko) 고주파 스위치
CN103219566B (zh) 高频开关
KR101309445B1 (ko) 고주파 스위치
KR101408534B1 (ko) 스위칭 회로
JP5192900B2 (ja) スイッチ半導体集積回路
KR20140086487A (ko) 고주파 스위치 회로
JP5052215B2 (ja) 半導体スイッチ回路
KR101963268B1 (ko) 고주파 스위치
KR101539909B1 (ko) 고주파 스위치
CN103219975A (zh) 高频开关
CN103219974A (zh) 高频开关

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 8