JP2006270630A - スイッチ回路装置 - Google Patents

Abstract

【課題】レイアウト面積の増大を極力抑えつつ、良好なアイソレーション特性を有するアンテナスイッチ回路装置を提供する。
【解決手段】多ポートスイッチ１００は、送信信号用端子Tx1とANTとの間に接続され、第１の総ゲート幅を有するFET T11と、送信信号用端子Tx1とGNDとの間に接続されたFET T12とを有する送信部と、受信信号用端子Rx1とアンテナ接続端子ANTとの間に接続され、FET T11の第１の総ゲート幅よりも小さい第２の総ゲート幅を有するFET T41を有する受信部１４と、を有する。
【選択図】図１

Description

本発明は、スイッチ回路装置に関し、特に、多ポートスイッチ回路装置に関する。

近年の携帯電話等の普及に伴い、多ポートアンテナスイッチが種々開発されている。多ポートアンテナスイッチは、半導体チップの形態でマルチモード・マルチバンド携帯端末用多ポートアンテナスイッチとして使用される。

その多ポートアンテナスイッチをトランスファーゲートのみで構成した場合、オフのポートのアイソレーション特性は、トランスファーゲートを構成する電界効果トランジスタ（以下、FETと略す）のオフ容量によって決定される。従って、要求されるアイソレーション特性を満足するようにそのFETのオフ容量が小さくないと、多ポートアンテナスイッチが利用されるシステムからその要求されるアイソレーション特性を実現できないという問題がある。一般に、高周波信号線路に直列に入るトランスファーゲートをスルー・トランスファーゲート（以下、スルーTGと略す）という。

そのような回路構成において十分なアイソレーション特性が得られない場合、アンテナ端子（以下、ANTと略す）以外の各高周波信号用端子と接地電位（以下、GNDと略す）との間にトランスファーゲートを設ける技術がある（例えば、特許文献１参照）。高周波信号用端子とGND間に設けられたトランスファーゲートをシャント・トランスファーゲート（以下、シャントTGと略す）という。

ある高周波信号用端子に接続されるスルーTGとシャントTGは相補的に動作する。すなわち、スルーTGがオン状態の時、シャントTGはオフ状態となり、スルーTGがオフ状態の時、シャントTGはオン状態になるように制御される。

しかし、このようなシャントTGを用いた回路構成では、全てのシャントTGについてゲート端子とGND端子が必要なため、シャントTGを制御する制御端子の数はANT以外の高周波ポート数の２倍になってしまう。

従って、多ポートアンテナスイッチを半導体集積回路で実現し、かつ外部の制御回路によってその多ポートアンテナスイッチが制御される場合、端子に対応するパッド数が多くなりレイアウト面積が大きくなってしまうという問題があった。
特開平８−２２３０２１号公報

本発明は、このような従来の問題点を鑑み、レイアウト面積の増大を極力抑えつつ、良好なアイソレーション特性を有するアンテナスイッチ回路装置を提供することを目的とする。

本発明のアンテナスイッチ回路装置は、送信信号用端子とアンテナ接続端子との間にドレインとソースが接続され、第１の総ゲート幅を有する第１の電界効果トランジスタと、前記送信信号用端子と接地電位との間にドレインとソースが接続された第２の電界効果トランジスタとを有する送信部と、受信信号用端子と前記アンテナ接続端子との間にドレインとソースが接続され、前記第１の電界効果トランジスタの前記第１の総ゲート幅よりも小さい第２の総ゲート幅を有する第３の電界効果トランジスタとを有する受信部とを有する。

本発明によれば、レイアウト面積の増大を極力抑えつつ、良好なアイソレーション特性を有するアンテナスイッチ回路装置を実現することができる。

以下、本発明の実施の形態を、図面を用いて説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係わる多ポートスイッチ回路装置の回路図である。図１の多ポートスイッチ１００は、１入力多出力、ここでは１入力７出力（いわゆるSP7T：Single-Pole 7-Throw）のスイッチである。

本実施の形態に係る多ポートスイッチ１００は、携帯電話におけるGSM（Global System for Mobile Communications）、DCS（Digital Cellular System)及びCDMA（Code Division Multiple Access）の通信を切り替えるためのスイッチである。

図１に示すように、多ポートスイッチ１００は、７つのユニット、すなわち、２つの送信部１１，１２、１つの送受信部１３と、４つの受信部１４，１５，１６，１７とから構成されている。送信部１１は、GSMの通信方式のGSM800及びGSM900用であり、送信部１２は、DCMの通信方式のDCS1800及びDCS1900用である。送受信部１３は、CDMAの通信方式用である。４つの受信部１４，１５，１６，１７は、それぞれGSM800用、GSM900用、DCS1800用及びDCS1900用である。

送信部１１、１２及び送受信部１３は、相互に同一の構成であり、受信部１４，１５，１６及び１７も相互に同一の構成である。従って、以下の説明では、送信部１１と、受信部１４を主として詳細に説明する。

送信部１１は、端子Tx1と、GND（接地端子）1と、制御端子Con_Tx1と、ANT（アンテナ端子）とに接続されている。送信信号用端子である端子Tx1はGSMの通信方式の送信用電力増幅器の出力端が接続され、高周波信号が入力される端子であり、例えば、端子Tx1はGSM800及びGSM900用である。

送信部１１は、スルーTGとしてのFET T11と、シャントTGとしてのFET T12を有する。
FET T11は、高周波信号が入力される端子Tx1からANTに至る高周波信号経路に直列に設けられた、トリプルゲートFETである。FET T11のソースとドレインが、端子Tx1とANTとの間に接続されている。FET T11のゲートに、制御端子Con_Tx1が接続されている。具体的には、トリプルゲートFETであるFET T11の３つのゲートには、それぞれ抵抗Rg11a,Rg11b,Rg11cを介して、制御端子Con_Tx1からの制御信号が入力される。また、FET T11のソース・ドレイン間には、抵抗R11が並列に接続されている。抵抗R11は、FET T11のソース・ドレイン間のDC（直流）バイアス電位を一定にするためのものである。

FET T12は、高周波信号が入力される端子Tx1からGND1の間に設けられた、トリプルゲートFETである。具体的には、FET T12のドレインは、キャパシタC11を介して端子Tx1に接続させている。FET T12のソースは、キャパシタC12を介してGND1に接続されている。トリプルゲートFETであるFET T12の３つのゲートには、それぞれ抵抗Rg12a,Rg12b,Rg12cが接続されている。各抵抗Rg12a,Rg12b,Rg12cの一端は、FET T12のゲートに接続され、他端は、抵抗Rc12を介してGND1に接続されている。

また、FET T12のソース・ドレイン間には、抵抗R12が並列に接続されている。抵抗R12は、FET T12のソース・ドレイン間のDC（直流）バイアス電位を一定にするためのものである。なお、キャパシタC11,C12は、端子Tx1とGND1間の直流成分をカットするためのものである。さらにまた、抵抗Rc12は、FET T12のオン時にゲートとGND1間の抵抗値を大きくするためである。

そして、各抵抗Rg11a,Rg11b,Rg11cの一端は、トリプルゲートFETであるFET T11の３つのゲートに接続されているが、他端は、抵抗Rc11を介してFET T12のドレインに接続されている。
送信部１１は、上述したように構成されているが、送信部１２と送受信部１３も、それぞれ、送信部１１と同様な構成であり、スルーTGとしてのFET T21,T31と、シャントTGとしてのFET T22,T32とを有する。送信部１２と送受信部１３の各FETは、トリプルゲートFETであり、各FETのソース・ドレイン間には、DC（直流）バイアス電位を一定にするための抵抗R21, R22, R31, R32が設けられ、直流成分をカットするためのキャパシタC21,C22,C31,C32も設けられている。
そして、各スルーTGと各シャントTGの各ゲートには、それぞれ３つの抵抗Rg21a〜Rg21c, Rg22a〜Rg22c,Rg31a〜Rg31c, Rg32a〜Rg32cの一端が接続されている。各スルーTGの各ゲートの３つの抵抗の他端は、それぞれ抵抗Rc21,Rc31を介して、各シャントTGのドレインに接続されている。また、各シャントTGの各ゲートの３つの抵抗の他端は、それぞれ抵抗Rc22,Rc32を介してGND2,GND3に接続されている。各スルーTGの３つのゲートには、それぞれ抵抗Rg21a〜Rg21c, Rg31a〜Rg31cを介して、制御端子Con_Tx2, Con_TRxからの制御信号が入力される。

次に受信部１４について説明する。
受信部１４は、端子Rx1と、制御端子Con_Rx1と、ANTとに接続されている。受信信号用端子である端子Rx1はGSMの通信方式の受信用電力増幅器の入力端が接続され、高周波信号が出力される端子であり、例えば、端子Rx1はGSM800用である。

受信部１４は、スルーTGとしてのFET T41を有する。
FET T41は、ANTと高周波信号が出力される端子Rx1の間に設けられた、トリプルゲートFETである。FET T41のソースとドレインが、高周波信号が出力される端子Rx1とANTとの間に接続されている。FET T41のゲートに、制御端子Con_Rx1が接続されている。具体的には、トリプルゲートFETであるFET T41の３つのゲートには、それぞれ抵抗Rg41a,Rg41b,Rg41cを介して、制御端子Con_Rx1からの制御信号が入力される。また、FET T41のソース・ドレイン間には、抵抗R41が並列に接続されている。抵抗R41は、FET T41のソース・ドレイン間のDC（直流）バイアス電位を一定にするためのものである。
受信部１４は、上述したように構成されているが、受信部１５から１７も、それぞれ、受信部１４と同様な構成であり、スルーTGとしてのFET T51,T61,T71を有する。受信部１５から１７の各FETは、トリプルゲートFETであり、各FETのソース・ドレイン間には、DC（直流）バイアス電位を一定にするための抵抗R51, R61, R71が設けられている。
そして、各スルーTGの各ゲートには、それぞれ３つの抵抗Rg51a〜Rg51c, Rg61a〜Rg61c,Rg71a〜Rg71c,の一端が接続されている。抵抗Rg51a〜Rg51c, Rg61a〜Rg61c,Rg71a〜Rg71cの他端は、それぞれ制御端子Con_Rx2, Con_Rx3,Con_Rx4からの制御信号が入力される。

さらに、各受信部のスルーTGである各FET T41,T51,T61,T71の総ゲート幅は、各送信部のスルーFETである各FET T11,T21,T31の総ゲート幅よりも小さくなるように形成されている。これは、後述するように、各受信部のスルーTGのサイズを小さくすることによって、そのオフ容量を小さくして、要求されるアイソレーション特性を得るためである。

多ポートスイッチ１００には、図示しない外部の制御回路から、所定の制御信号が、制御端子Con_Tx1, Con_Tx2, Con_TRx, Con_Rx1, Con_Rx2, Con_Rx3及びCon_Rx4に入力される。制御端子Con_Tx1, Con_Tx2, Con_TRx, Con_Rx1, Con_Rx2, Con_Rx3及びCon_Rx4の、いずれか１つに所定のHIGHレベル信号（以下、単にHIGHと略す）が入力され、また、他の６つの制御端子に所定のLOWレベル信号（以下、単にLOWと略す）が入力されることによって、SP7Tのスイッチとして動作する。

本実施の形態の第1の特徴は、各送信部の端子Tx1、Tx2及びTRxにのみ、シャントTGが接続されている点である。
送信部１１の制御端子Con_Tx1にHIGHが印加されると、FET T11はオン状態となる。さらに、FET T12はオフ状態となり、端子Tx1とANT間は導通状態となる。その結果、端子Tx1に接続された送信用電力増幅器からの出力信号が、ANTから送信可能となる。このとき、他の送信部１２、送受信部１３、及び受信部１４から１７の制御端子には、LOWが印加されている。

具体的に説明すれば、例えば、ANTの信号線に２．５Ｖが印加され、各FETの閾値電圧Vthが−１Vの場合に、制御端子Con_Tx1にHIGHとして３Vが印加されると、FET T11がオンする。このとき、FET T12のゲートには０Vが印加されているので、FET T12はオフとなる。他の制御端子には、LOWが印加されているので、他のスルーTGであるFET T21,T31,T41,T51,T61,T71は、オフであり、同時に、他のシャントTGであるFET T22,T32はオンである。

このように、送信部１１は、制御端子Con_Tx1だけで、相補的に、一方がオンで他方がオフとなるようにFET T11とFET T12を制御することができる。よって、シャントTGを設けたことによる制御端子の増加がなく、チップ上の各素子のレイアウト面積が大きくなることがない。

本実施の形態の第２の特徴は、各受信部のスルーTGである各FETの総ゲート幅は、各送信部のスルーFETである各FETの総ゲート幅よりも小さくなるように形成した点である。
これは、受信部の高周波信号線路には、比較的小さな電力信号が流れるので、オフ容量を小さくするために、受信側のスルーTGの総ゲート幅を狭くしている。
一方、送信部の高周波信号線路には、比較的大きな電力信号が流れるので、信号歪がないように、総ゲート幅を大きくしている。総ゲート幅を大きくすることはオフ容量が大きくなるが、送信部には、上述したように、オフ時のアイソレーション特性を良くするために送信信号用端子にシャントTGを設けている。

従って、上述した第１と第２の特徴により、本実施の形態に係る多ポートスイッチは、全ての送信部及び受信部にシャントTGを設けることがないので、装置全体のレイアウト面積の増大を極力抑えつつ、良好なアイソレーション特性を実現している。

なお、シャントTGを構成するFETのサイズは他のFETサイズよりも小さくても、アイソレーションの向上に十分寄与する。

図２は、本実施の形態の変形例に係る回路図である。図２の回路図において、図１の回路構成と同じ構成要素について、同じ符号を付して説明は省略する。
図２は、図１の各送信部のGNDが、共通化されて１つの端子GND11となっている点が、図１の回路と異なる。

図２の回路構成は、具体的には、３つあるシャントTGのGNDが共通にされているので、シャントTGを設けたことによるパッドの増加はわずか１つで済むという効果を有する。なお、図２では、複数の（ここでは３つの）シャントTGのGNDを１つにしているが、１つに限らず、シャントTGの数よりも少ない数のGNDにするだけでも、シャントTGの数に応じたGNDの端子数の増加を防ぐことができる。

また、本実施の形態のさらなる特徴として、シャントTGのゲートとGND間に、抵抗、例えば図１における抵抗Rc12等を設けた点がある。
シャントTGを構成する各FETのサイズが小さい場合、ゲート・ソースおよびゲート・ドレイン間の耐圧は他のFETに比べて低くなり、静電破壊耐性が悪化する虞がある。ゲートに接続される抵抗の値を大きくすることにより静電破壊耐性は向上するが、マルチゲートFETの場合は各FETに接続される抵抗をすべて大きくしなければならない。各FETに接続される抵抗をすべて大きくすることはレイアウト面積の増大を招いてしまう。

そこで、上述したように、本実施の形態では、各ゲートに接続される抵抗の値は高周波特性の観点から十分な大きさに設定するにとどめ、それぞれの抵抗の接続点とGNDとの間に１つの抵抗を加え、静電破壊耐性を高めている。

以上のように、本実施の形態によれば、レイアウト面積の増大を極力抑えつつ、良好なアイソレーション特性を有するアンテナスイッチ回路装置を実現することができる。

（第２の実施の形態）
図３は、本発明の第２の実施の形態に係わる多ポートスイッチ回路装置の回路図である。図１と同じ構成要素については、同じ符号を付して、説明は省略する。
本実施の形態の特徴は、受信側の受信部のスルーTGを、マルチゲート型のFETではなく、複数のシングルゲートFETのソースとドレインを縦列接続、ここでは３段に接続した構成とした点である。

図３を用いて、詳細に説明する。図３の多ポートスイッチ２００は、図１の多ポートスイッチ１００と同様に、１入力多出力、ここでは１入力７出力（いわゆるSP7T：Single- Pole 7-Throw）のスイッチである。

送信部１１、１２及び送受信部１３は、第１の実施の形態と同じであるので、説明は省略する。
図３の受信部２４，２５，２６及び２７も相互に同一の構成である。従って、以下の説明では、受信部２４を主として詳細に説明する。

受信部２４は、端子Rx21と、制御端子Con_Rx21と、ANTとに接続されている。受信信号用端子である端子Rx21はGSMの通信方式の受信用電力増幅器の入力端が接続され、高周波信号が出力される端子であり、例えば、端子Rx21はGSM800用である。

受信部２４は、ANTと高周波信号が出力される端子Rx21の間に設けられた、スルーTGを有し、スルーTGは、シングルゲートFET T141a,T141b,T141cを直列に接続してスタック型に構成されている。より具体的には、受信部２４のスルーTGは、３つのシングルゲートFET T141a,T141b,T141cのソースとドレインを直列に接続して構成されている。FET T141aのドレインとT141cのソースが、それぞれANTと端子Rx21に接続されている。

また、各FET T141a,T141b,T141cのゲートに、制御端子Con_Rx21が接続されている。具体的には、３つのFET T141a,T141b,T141cの各ゲートには、それぞれ抵抗Rg141a,Rg141b,Rg141cを介して、制御端子Con_Rx21からの制御信号が入力される。さらに、各FETのソース・ドレイン間には、それぞれ抵抗R141a,R141b,R141cが並列に接続されている。抵抗R141a,R141b,R141cは、それぞれT141a,T141b,T141c のソース・ドレイン間のDC（直流）バイアス電位を一定にするためのものである。
受信部２４は、上述したように構成されているが、受信部２５から２７も、それぞれ、受信部２４と同様な構成である。スルーTGとして、受信部２５はFET T151a,T151b,T151c,を有し、受信部２６はT161a,T161b,T161cを有し、受信部２７は T171a,T171b,T171cを有する。受信部２５から２７の各スルーTGの各FETのソース・ドレイン間には、DC（直流）バイアス電位を一定にするための抵抗R151aからR151c, R161aからR161c, R171aからR171cが設けられている。
そして、各スルーTGの各ゲートには、それぞれ３つの抵抗Rg151a〜Rg151c, Rg161a〜Rg161c,Rg171a〜Rg171cの一端が接続されている。抵抗Rg151a〜Rg151c, Rg161a〜Rg161c,Rg171a〜Rg171cの他端は、それぞれ制御端子Con_Rx22, Con_Rx23,Con_Rx24からの制御信号が入力される。

主として、本実施の形態の第１の特徴は、第１の実施の形態と同様に、各送信部の端子Tx1、Tx2及びTRxにのみ、シャントTGが接続されている点である。
さらに、本実施の形態の第２の特徴も、第１の実施の形態と同様に、各受信部のスルーTGを構成するシングルゲートFETの総ゲート幅は、各送信部のスルーFETを構成するトリプルゲートFETの総ゲート幅よりも小さくなるように形成されている点である。

そして、さらなる本実施の形態の特徴は、受信部のスルーTGがシングルゲートFETの複数段接続構成としている点である。
上述した第１の実施の形態では、受信側のスルーTGはマルチゲート型のFETであるが、総ゲート幅を狭くしても、マルチゲート型ではゲートとゲートの間の幅が狭くなるため、オフ容量が大きくなってしまう傾向がある。しかし、本実施の形態では、受信側のスルーTGはシングルゲートFETのスタック型となっているので、総ゲート幅を狭くしてもオフ容量が大きくなることがないので、要求されるアイソレーション特性を得やすいという利点がある。

特に、受信部の回路のレイアウト面積は、小さな電力の信号が流れるので比較的小さくて済む。よって、受信部のスルーTGをシングルゲートのスタック型にしても、受信部のスルーTGの面積は多ポートスイッチ全体の回路のレイアウト面積に比べて小さいので、面積レイアウトが特に大きくなってしまうということもない。

従って、上述したように、受信部においてマルチゲートFETよりもシングルゲートのスタック型のFETを用いた方が、レイアウト面積を増やすことなく、第１の実施の形態に比べよりアイソレーション特性をよくすることができる。

なお、図３は、受信部のスルーTGは、シングルゲートが３段構成の回路例を示しているが、２段以上直列に接続されたスタック型の構成であればよい。

図４は、本実施の形態の変形例に係る回路図である。図４の回路図において、図３の回路構成と同じ構成要素について、同じ符号を付して説明は省略する。
図４は、第１の実施の形態の変形例と同様に、図３の各送信部のGNDが、共通化されて１つの端子GND11となっている点が、図３の回路と異なる。

従って、図４の回路構成は、具体的には、３つあるシャントTGのGNDが共通にされているので、シャントTGを設けたことによるパッドの増加はわずか１つで済むという効果を有する。なお、図４においても、複数の（ここでは３つの）シャントTGのGNDを１つにしているが、１つに限らず、シャントTGの数よりも少ない数のGNDにするだけでも、シャントTGの数に応じたGNDの端子数の増加を防ぐことができる。

本実施の形態の変形例に係る回路は、３つあるシャントTGの接地端子が共通にされていることである。これにより、シャントTGを設けたことによるパッドの増加はわずか１つで済む。

以上のように、本実施の形態によれば、レイアウト面積の増大を極力抑えつつ、良好なアイソレーション特性を有するアンテナスイッチ回路装置を実現することができる。

上述した２つの実施の形態（変形例を含む）によれば、従来に比べ、より小さなレイアウト面積およびより少ないパッド数で、アイソレーション特性の優れた多ポートのアンテナスイッチ回路装置を実現できる。

なお、以上２つの実施の形態では、SP7Tスイッチの例を説明したが、ポート数は、これに限定されることはなく、ポート数の異なる他のスイッチについても、各実施の形態は適用可能である。また、各実施の形態ではマルチゲートFETとして、トリプルゲートFETを例示し、またシングルゲートFETの３段接続を例示したが、異なるゲート数のマルチゲートFETや、異なる段数のシングルゲートFETの接続段数であっても同様の効果が得られる。

また、上述した２つの実施の形態の各FETは、化合物半導体におけるHEMT、MESFETあるいは接合型FETであることが高周波特性上望ましい。

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本発明の第１の実施の形態に係わる多ポートスイッチ回路装置の回路図である。 第１の実施の形態の変形例に係る回路図である。 本発明の第２の実施の形態に係わる多ポートスイッチ回路装置の回路図である。 第２の実施の形態の変形例に係る回路図である。

符号の説明

１１，１２ 送信部、１４から１７，２４〜２７ 受信部、１００，２００ 多ポートスイッチ、T11,T21,T31,T41,T51, T61,T71 スルーTG、T12,T22,T32 シャントTG

Claims (5)

1. 送信信号用端子とアンテナ接続端子との間にドレインとソースが接続され、第１の総ゲート幅を有する第１の電界効果トランジスタと、前記送信信号用端子と接地電位との間にドレインとソースが接続された第２の電界効果トランジスタとを有する送信部と、
   受信信号用端子と前記アンテナ接続端子との間にドレインとソースが接続され、前記第１の電界効果トランジスタの前記第１の総ゲート幅よりも小さい第２の総ゲート幅を有する第３の電界効果トランジスタとを有する受信部と、
   を有することを特徴とするアンテナスイッチ回路装置。
2. 前記第３の電界効果トランジスタは、ドレインとソースが縦列接続された複数のシングルゲートのトランジスタであり、
   前記第１の電界効果トランジスタは、マルチゲート型トランジスタであることを特徴とする請求項１記載のアンテナスイッチ回路装置。
3. 前記第１の電界効果トランジスタのゲートに接続されると共に、第１の抵抗を介して前記第２の電界効果トランジスタのソース又はドレインとに接続された制御端子を有することを特徴とする請求項１又は請求項２記載のアンテナスイッチ回路装置。
4. 前記送信部が、複数設けられ、
   複数の前記送信部の前記第２の電界効果トランジスタの各ゲートは、それぞれ共通の接地端子に接続されていることを特徴とする請求項１から請求項３のいずれか記載のアンテナスイッチ回路装置。
5. 前記第２の電界効果トランジスタのゲートは、第２の抵抗を介して前記接地端子に接続されていることを特徴とする請求項４記載のアンテナスイッチ回路装置。
   

Images