KR101642584B1 - 고주파 스위치 회로 - Google Patents

고주파 스위치 회로 Download PDF

Info

Publication number
KR101642584B1
KR101642584B1 KR1020140106124A KR20140106124A KR101642584B1 KR 101642584 B1 KR101642584 B1 KR 101642584B1 KR 1020140106124 A KR1020140106124 A KR 1020140106124A KR 20140106124 A KR20140106124 A KR 20140106124A KR 101642584 B1 KR101642584 B1 KR 101642584B1
Authority
KR
South Korea
Prior art keywords
shunt
gate signal
switch circuit
connection node
section
Prior art date
Application number
KR1020140106124A
Other languages
English (en)
Other versions
KR20160020852A (ko
Inventor
나유삼
김종명
김유환
유현환
장대석
유현진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140106124A priority Critical patent/KR101642584B1/ko
Priority to US14/609,297 priority patent/US9531375B2/en
Publication of KR20160020852A publication Critical patent/KR20160020852A/ko
Application granted granted Critical
Publication of KR101642584B1 publication Critical patent/KR101642584B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Abstract

본 발명의 일 실시 예에 따른 고주파 스위치 회로는, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 연결되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부는 상기 제1 게이트 신호에 의해 동작되고, 상기 제2 션트부는 상기 제2 게이트 신호에 의해 동작되는 제1 션트 회로부; 및 상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 연결되어, 상기 제1 게이트 신호에 의해 동작되는 제2 션트 회로부; 를 포함할 수 있다.

Description

고주파 스위치 회로{RADIO FREQUENCY SWITCH CIRCUIT}
본 발명은 통신 시스템에 적용될 수 있는 고주파 스위치 회로에 관한 것이다.
일반적으로, 통신 시스템에 내장되는 반도체 집적회로에는, 안테나와 송신부/수신부 사이에서 고주파 신호의 전달경로를 제어하는 고주파 스위치 회로가 포함된다.
이러한 고주파 스위치 회로는 무선 LAN(Local Area Network) 뿐만 아니라, 블루투스(Bluetooth(상표)), 셀룰러 PCS(Personal Communication Services)/CDMA(Code Division Multiple Access)/WCDMA(Wideband Code Division Multiple Access)/TDMA(Time Division Multiple Access)/GSM(Global System/Standard for Mobile Communication) 등과 같은 통신 시스템에서 사용될 수 있다.
통상, 고주파 스위치 회로는, 시분할 다중화 방식(Time-Division Multiplexing: TDM)을 사용하는 다양한 통신 시스템에서 송신부와 수신부 사이에 사용될 수 있다. 이러한 고주파 스위치 회로를 사용함으로써 송신부와 수신부는 서로 교대로 온/오프(ON/OFF) 되기 때문에 시스템 전체 소비 파워를 낮출 수 있고, 송신부와 수신부 간의 간섭도 줄일 수 있다.
기존의 고주파 스위치 회로는, 각 고주파 포트와 안테나 포트 사이의 고주파 신호의 전달경로를 전환하기 위하여, 각 고주파 포트와 안테나 포트 사이에 연결된 스위치 회로부와, 각 고주파 포트와 접지 사이에 연결된 션트 회로부를 포함할 수 있다.
이때, 상기 스위치 회로부는 송신 스위치 회로부(Tx SW)와 수신 스위치 회로부(Rx SW)로 이루어지고, 상기 송신 스위치 회로부 및 수신 스위치 회로부 각각은 복수의 반도체 스위치를 포함할 수 있다.
기존의 고주파 스위치 회로에서, 1개의 트랜지스터의 항복 전압(Break Down Voltage)보다 높은 큰 신호의 인가를 대비해서, 스위치 회로부는 복수의 트랜지스터가 스택(Stack)된 구조를 갖는다.
복수의 트랜지스터가 스택(Stack)된 구조에서는, 정격전압보다 높은 큰 전압이 복수의 트랜지스터 각각에 분할되어 인가되므로 1개의 트랜지스터에 걸리는 전압은 낮아지게 되어, 트랜지스터가 큰 전압으로부터 보호될 수 있다.
이와 같은 기존의 고주파 스위치 회로에서는, 송신 스위치 회로부 및 수신 스위치 회로부에 포함되는 트랜지스터 각각의 게이트에 트랜지스터의 임계전압(Vth)보다 낮거나 높은 게이트 신호(Vg)가 제공됨에 따라, 상기 트랜지스터가 온 상태 또는 오프 상태로 제어될 수 있다. 이 게이트 신호는 베이스 밴드 칩셋에서 제공될 수 있다.
기존의 고주파 스위치 회로의 스위치 회로부 및 션트 회로부 각각은, 전자 이동도가 상대적으로 우수한 NMOS 트랜지스터를 이용하고 있다.
그런데, 0.18um NMOS 트랜지스터의 항복 전압(Break down voltage)은 3.5V이고, 고주파 스위치 회로와 같이, 스위치로 적용되는 경우, GSM의 하이파워(High power)를 견디기 위해 여러 개의 NMOS 트랜지스터를 스택(Stack)구조로 쌓게 된다. 일 예로, 35dBm의 출력의 경우 피크전압(Vpeak)으로 24V의 신호 파워(Signal power)를 갖게 되므로, 적절한 전압 분산을 위해서는 NMOS 트랜지스터의 경우 약 8 스택을 직렬로 연결하여야 하고, 이와 같이 NMOS 트랜지스터의 스택 개수가 증가할수록 신호 패스상의 손실(loss)이 증가하게 되어 전체 스위치의 성능에는 저해가 되는 문제점이 있다.
하기 선행기술문헌에 기재된 특허문헌 1은, 고주파 스위치 회로 및 반도체 장치에 관한 것으로, 션트 회로부에서 스택된 반도체 스위치의 개수를 줄여서 신호 손실을 개선할 수 있는 기술적 사항을 개시하고 있지 않다.
일본 공개특허 제2007-259112호 공보
전술한 문제점을 해결하기 위해서, 본 발명의 일 실시 예는, 션트 회로부에서 스택된 반도체 스위치의 개수를 줄여서 신호 손실을 개선할 수 있는 고주파 스위치 회로를 제공하는 것이다.
본 발명의 하나의 실시 예에 따르면, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 연결되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부 및 제2 션트부는 서로 다른 타입의 스위치 소자를 포함하여, 상기 제1 션트부는 상기 제2 게이트 신호와 위상이 반대인 상기 제1 게이트 신호에 의해 동작되고, 상기 제2 션트부는 상기 제2 게이트 신호에 의해 동작되는 제1 션트 회로부; 및 상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 연결되어, 상기 제1 게이트 신호에 의해 동작되는 제2 션트 회로부; 를 포함하고, 상기 제1 션트부 및 제2 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되는 고주파 스위치 회로가 제안된다.
또한, 본 발명의 다른 하나의 실시 예에 따르면, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 연결되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부 및 제2 션트부는 서로 다른 타입의 스위치 소자를 포함하여, 상기 제1 션트부는 상기 제2 게이트 신호와 위상이 반대인 상기 제1 게이트 신호에 의해 동작되고, 상기 제2 션트부는 상기 제2 게이트 신호에 의해 동작되는 제1 션트 회로부; 및 상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 직렬로 연결된 제3 션트부 및 제4 션트부를 포함하고, 상기 제3 션트부 및 제4 션트부는 서로 다른 타입의 스위치 소자를 포함하여, 상기 제3 션트부는 상기 제1 게이트 신호와 위상인 반대인 상기 제2 게이트 신호에 의해 동작되고, 상기 제4 션트부는 상기 제1 게이트 신호에 의해 동작되는 제2 션트 회로부; 를 포함하고, 상기 제1 션트부 및 제2 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되고, 상기 제3 션트부 및 제4 션트부는 상기 제2 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제2 스위치 회로부가 오프상태일 때 온상태로 되는 고주파 스위치 회로가 제안된다.
본 발명에 의하면, 고주파 스위치 회로에서, 션트 회로부에서 스택된 반도체 스위치의 개수를 줄여서 신호 손실을 개선할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제1 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제2 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제1 접속 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제2 접속 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 션트 회로부의 제1 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 션트 회로부의 제2 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 아이솔레이션 특성을 보이는 그래프이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않는다. 또한 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 다양하게 변경될 수 있다. 본 발명의 실시 예들 각각의 전부 또는 일부가 선택적으로 서로 조합되어 이루어질 수 있다. 그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제1 예시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 고주파 스위치 회로는, 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400)를 포함할 수 있다.
상기 제1 스위치 회로부(100)는, 신호 송수신을 위한 제1 신호 포트(P1)와, 안테나 포트(PANT)에 접속된 공통 접속 노드(NC)와의 사이에 연결되어, 제1 게이트 신호(SG1)에 의해 동작될 수 있다.
일 예로, 상기 제1 스위치 회로부(100)는, 상기 제1 신호 포트(P1)와 공통 접속 노드(NC) 사이에 직렬로 접속되고, 상기 제1 게이트 신호(SG1)를 제공받는 복수의 NMOS 트랜지스터(NM1~NMn)를 포함할 수 있다.
상기 제2 스위치 회로부(200)는, 신호 송수신을 위한 제2 신호 포트(P2)와, 상기 공통 접속 노드(NC)와의 사이에 연결되어, 제2 게이트 신호(SG2)에 의해 동작될 수 있다.
일 예로, 상기 제2 스위치 회로부(200)는, 상기 제2 신호 포트(P2)와 공통 접속 노드(NC) 사이에 직렬로 접속되고, 상기 제2 게이트 신호(SG2)를 제공받는 복수의 NMOS 트랜지스터(NM1~NMn)를 포함할 수 있다.
상기 제1 게이트 신호(SG1)와 상기 제2 게이트 신호(SG2)는 동시에 하이레벨을 갖는 않는 신호로써, 상기 제1 게이트 신호(SG1)가 MOS 트랜지스터를 온상태로 할 수 있는 하이레벨일 때 상기 제2 게이트 신호(SG2)는 MOS 트랜지스터를 오프상태로 할 수 있는 적어도 로우레벨일 수 있다. 또한, 상기 제2 게이트 신호(SG2)가 MOS 트랜지스터를 온상태로 할 수 있는 하이레벨일 때 상기 제1 게이트 신호(SG1)는 MOS 트랜지스터를 오프상태로 할 수 있는 적어도 로우레벨일 수 있다. 이와 같은 설명은 본 발명의 각 실시 예에 적용될 수 있다.
전술한 상기 제1 스위치 회로부(100)의 복수의 NMOS 트랜지스터(NM1~NMn) 각각의 게이트에는 저항을 통해서 상기 제1 게이트 신호(SG1)가 공급될 수 있고, 또한 상기 제2 스위치 회로부(200)의 복수의 NMOS 트랜지스터(NM1~NMn) 각각의 게이트에도 저항을 통해서 상기 제2 게이트 신호(SG2)가 공급될 수 있다. 여기서 상기 저항은 교류적으로의 오픈 상태 및 직류적으로 접지 상태를 위한 임피던스를 제공할 수 있다. 이와 같은 설명은 본 발명의 각 실시 예에 적용될 수 있다.
상기 제1 션트 회로부(300)는, 상기 제1 신호 포트(P1)에 연결된 제1 접속 노드(N1)와 접지 사이에 연결되어, 상기 제1 게이트 신호(SG1) 및 상기 제2 게이트 신호(SG2)에 의해 동작될 수 있다. 상기 제1 션트 회로부(300)는, 상기 제1 신호 포트(P1)에 연결된 제1 접속 노드(N1)와 접지 사이에 직렬로 연결된 제1 션트부(310) 및 제2 션트부(330)를 포함할 수 있다.
여기서, 상기 제1 션트부(310)는 상기 제1 게이트 신호(SG1)에 의해 동작될 수 있고, 상기 제2 션트부(330)는 상기 제2 게이트 신호(SG2)에 의해 동작될 수 있다. 이때, 상기 제1 션트부(310) 및 제2 션트부(330) 각각은 상기 제1 스위치 회로부(100)가 온상태일 때 오프상태로 될 수 있고, 상기 제1 스위치 회로부(100)가 오프상태일 때 온상태로 될 수 있다.
일 예로, 상기 제1 션트부(310)는, 상기 제1 접속 노드(N1)와 상기 제2 션트부(330) 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM10)를 포함할 수 있다.
상기 제1 션트 회로부(300)의 제2 션트부(330)는, 상기 제1 션트부(310)와 접지 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM10)를 포함할 수 있다.
다른 일 예로, 상기 제2 션트부(330)는, 상기 제1 접속 노드(N1)와 상기 제1 션트부(310) 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM10)를 포함할 수 있다.
상기 제1 션트부(310)는, 상기 제2 션트부(330)와 접지 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM10)를 포함할 수 있다.
여기서, 상기 제1 션트부(310)의 PMOS 트랜지스터는, NMOS 트랜지스터의 전자 이동도에 비해 상대적으로 낮은 점을 감안해서, 상기 제2 션트부(330)의 NMOS 트랜지스터의 사이즈보다 큰 사이즈로 이루어질 수 있다.
상기 제2 션트 회로부(400)는, 상기 제2 신호 포트(P2)에 연결된 제2 접속 노드(N2)와 접지 사이에 연결되어, 상기 제1 게이트 신호(SG1)에 의해 동작될 수 있다. 일 예로, 상기 제2 션트 회로부(400)는 접속노드(N2)와 접지 사이에 직렬로 연결된 적어도 2개의 NMOS 트랜지스터(NM21,NM22)를 포함할 수 있다.
한편, 본 발명의 일 실시 예에 따른 고주파 스위치 회로가 시분할 시스템에 적용되는 경우에는, 상기 제1 신호포트(P1)는 수신포트, 상기 제2 신호포트(P2)는 송신포트가 될 수 있고, 그 반대로 될 수도 있다.
또는, 본 발명의 일 실시 예에 따른 고주파 스위치 회로가 듀얼 밴드 시스템에 적용되는 경우에는, 상기 제1 신호포트(P1)가 수신 및 송신포트가 될 수 있고, 상기 제2 신호포트(P2)도 수신 및 송신포트가 될 수 있다.
이와 같이, 본 발명의 일 실시 예에 따른 고주파 스위치 회로는 특정 시분할 통신 시스템이나 듀얼밴드 시스템과 같이 특정 통신 시스템에 한정해서 적용되지 않는다.
도 2는 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제2 예시도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 고주파 스위치 회로는, 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400)를 포함할 수 있다.
도 2에 도시된 상기 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400)에 대한 동작중에서, 도 1을 참조하여 설명된 동작과 동일한 동작에 대해서는, 그 중복되는 동작 설명은 생략될 수 있다.
상기 제1 션트 회로부(300)는, 상기 제1 접속 노드(N1)와 접지 사이에 직렬로 연결된 제1 션트부(310) 및 제2 션트부(330)를 포함하고, 상기 제1 션트부(310)는 상기 제1 게이트 신호(SG1)에 의해 동작되고, 상기 제2 션트부(330)는 상기 제2 게이트 신호(SG2)에 의해 동작될 수 있다.
이때, 상기 제1 션트부(310) 및 제2 션트부(330) 각각은 상기 제1 스위치 회로부(100)가 온상태일 때 오프상태로 될 수 있고, 상기 제1 스위치 회로부(100)가 오프상태일 때 온상태로 될 수 있다. 이와 같은 설명은 본 발명의 각 실시 예에 따른 고주파 스위치 회로에 적용될 수 있다.
상기 제2 션트 회로부(400)는, 상기 제2 접속 노드(N2)와 접지 사이에 직렬로 연결된 제3 션트부(410) 및 제4 션트부(430)를 포함하고, 상기 제3 션트부(410)는 상기 제2 게이트 신호(SG2)에 의해 동작되고, 상기 제4 션트부(330)는 상기 제1 게이트 신호(SG1)에 의해 동작될 수 있다.
이때, 상기 제3 션트부(410) 및 제4 션트부(430) 각각은 상기 제2 스위치 회로부(200)가 온상태일 때 오프상태로 될 수 있고, 상기 제2 스위치 회로부(200)가 오프상태일 때 온상태로 될 수 있다.
일 예로, 상기 제3 션트부(410)는, 상기 제2 접속 노드(N2)와 상기 제4 션트부(430) 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM20)를 포함할 수 있다.
상기 제2 션트 회로부(400)의 제4 션트부(430)는, 상기 제3 션트부(410)와 접지 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM20)를 포함할 수 있다.
다른 일 예로, 상기 제4 션트부(430)는, 상기 제2 접속 노드(N2)와 상기 제3 션트부(410) 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM20)를 포함할 수 있다.
상기 제3 션트부(410)는, 상기 제4 션트부(430)와 접지 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM20)를 포함할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제1 접속 예시도이다.
도 3에 도시된 상기 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400)에 대한 동작중에서, 도 2를 참조하여 설명된 동작과 동일한 동작에 대해서는, 그 중복되는 동작 설명은 생략될 수 있다.
도 3을 참조하면, 상기 제1 션트부(310)는, 상기 제1 접속 노드(N1)와 상기 제2 션트부(330) 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM10)를 포함할 수 있다.
상기 제2 션트부(330)는, 상기 제1 션트부(310)와 접지 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM10)를 포함할 수 있다.
또한, 상기 제3 션트부(410)는, 상기 제2 접속 노드(N2)와 상기 제4 션트부(430) 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM20)를 포함할 수 있다.
상기 제4 션트부(430)는, 상기 제3 션트부(410)와 접지 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM20)를 포함할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 구성을 보이는 제2 접속 예시도이다.
도 4에 도시된 상기 제1 스위치 회로부(100), 제2 스위치 회로부(200), 제1 션트 회로부(300) 및 제2 션트 회로부(400)에 대한 동작중에서, 도 2를 참조하여 설명된 동작과 동일한 동작에 대해서는, 그 중복되는 동작 설명은 생략될 수 있다.
도 4를 참조하면, 상기 제2 션트부(330)는, 상기 제1 접속 노드(N1)와 상기 제1 션트부(310) 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM10)를 포함할 수 있다.
상기 제1 션트부(310)는, 상기 제2 션트부(330)와 접지 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM10)를 포함할 수 있다.
또한, 상기 제4 션트부(430)는, 상기 제2 접속 노드(N2)와 상기 제3 션트부(410) 사이에 연결되어, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 하나의 NMOS 트랜지스터(NM20)를 포함할 수 있다.
상기 제3 션트부(410)는, 상기 제4 션트부(430)와 접지 사이에 연결되어, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 하나의 PMOS 트랜지스터(PM20)를 포함할 수 있다.
도 4에 도시한 바와 같은 고주파 스위치 회로에서도, 상기 제1 션트부(310) 및 제2 션트부(330) 각각은 상기 제1 스위치 회로부(100)가 온상태일 때 오프상태로 될 수 있고, 상기 제1 스위치 회로부(100)가 오프상태일 때 온상태로 될 수 있다.
또한, 상기 제3 션트부(410) 및 제4 션트부(430) 각각은 상기 제2 스위치 회로부(200)가 온상태일 때 오프상태로 될 수 있고, 상기 제2 스위치 회로부(200)가 오프상태일 때 온상태로 될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 션트 회로부의 제1 예시도이다.
도 5를 참조하면, 일 예로, 상기 제1 션트부(310)는, 상기 제1 게이트 신호(SG1)를 제공받는 하나의 PMOS 트랜지스터(PM10)를 포함할 수 있다. 상기 제2 션트부(330)는, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 2개의 NMOS 트랜지스터(NM11,NM12)를 포함할 수 있다.
또한, 일 예로, 상기 제3 션트부(410)는, 상기 제2 게이트 신호(SG2)를 제공받는 하나의 PMOS 트랜지스터(PM20)를 포함할 수 있다. 상기 제4 션트부(430)는, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 2개의 NMOS 트랜지스터(NM21, NM22)를 포함할 수 있다.
예를 들어, 하나의 션트 회로부의 트랜지스터의 스택 개수에 대해서, 35dBm의 출력의 경우 피크전압(Vpeak)으로 24V의 신호 파워(Signal power)를 갖는 경우, NMOS 트랜지스터의 항복전압(예, 3.5V)을 고려한 적절한 전압 분산을 위해서는 스택되는 NMOS 트랜지스터의 개수가 8개이어야 된다.
이에 반해, 5.5V인 항복전압을 갖는 PMOS 트랜지스터를 1개 포함하는 경우에는 스택되는 NMOS 트랜지스터의 개수가 6개이면 되므로, 하나의 션트 회로부에 포함되는 전체 트랜지스터의 스택 개수를 줄일 수 있게 되며, 이에 따라 스택된 트랜지스터의 개수만큼 신호 손실을 개선할 수 있게 된다.
도 6은 본 발명의 일 실시 예에 따른 션트 회로부의 제2 예시도이다.
도 6을 참조하면, 일 예로, 상기 제1 션트부(310)는, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 2개의 PMOS 트랜지스터(PM11, PM12)를 포함할 수 있다. 상기 제2 션트부(330)는, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 2개의 NMOS 트랜지스터(NM21, NM22)를 포함할 수 있다.
또한, 일 예로, 상기 제3 션트부(410)는, 상기 제2 게이트 신호(SG2)를 제공받는 적어도 2개의 PMOS 트랜지스터(PM21, PM22)를 포함할 수 있다. 상기 제4 션트부(430)는, 상기 제1 게이트 신호(SG1)를 제공받는 적어도 2개의 NMOS 트랜지스터(NM21,NM22)를 포함할 수 있다.
예를 들어, 하나의 션트 회로부의 트랜지스터의 스택 개수에 대해서, 35dBm의 출력의 경우 피크전압(Vpeak)으로 24V의 신호 파워(Signal power)를 갖는 경우, 5.5V인 항복전압을 갖는 PMOS 트랜지스터를 2개 포함하는 경우에는 스택되는 NMOS 트랜지스터의 개수가 4개이면 되므로, 하나의 션트 회로부에 포함되는 전체 트랜지스터의 스택 개수를 줄일 수 있게 되며, 이에 따라 스택된 트랜지스터의 개수만큼 신호 손실을 개선할 수 있게 된다.
또 다른 실시 예에 따른 고주파 스위치 회로에서는, 제1 스위치 회로부 또는 제2 스위치 회로부중 적어 하나가 제1 션트부 및 제2 션트부를 포함할 수 있다.
일 예로, 제2 스위치 회로부가, 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함할 수 있다. 이때, 상기 제2 스위치 회로부의 제1 션트부는 상기 제2 게이트 신호에 의해 동작되고, 상기 제2 스위치 회로부의 제2 션트부는 상기 제1 게이트 신호에 의해 동작될 수 있다.
일 예로, 상기 제2 스위치 회로부의 제1 션트부는, 제2 접속 노드와 상기 제2 션트부 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 적어도 하나의 NMOS 트랜지스터를 포함할 수 있다.
상기 제2 스위치 회로부의 제2 션트부는, 상기 제2 스위치 회로부의 제1 션트부와 공통 접속 노드 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 적어도 하나의 PMOS 트랜지스터를 포함할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 아이솔레이션 특성을 보이는 그래프이다.
도 7에서, G1은 션트 회로부가 8개의 NMOS 트랜지스터로 이루어진 고주파 스위치 회로에 대한 아이솔레이션 특성을 보이는 그래프이고, G2는 션트 회로부가 1개의 PMOS 트랜지스터와 6개의 NMOS 트랜지스터로 이루어지는 본 발명의 일 실시 예에 따른 고주파 스위치 회로에 대한 아이솔레이션 특성을 보이는 그래프이다.
도 7에 도시된 G1 및 G2를 참조하면, 항복 (Break down) 전압을 높일 수 있는 PMOS 트랜지스터를 사용하여 스택의 개수를 줄여 션트 회로부의 손실을 개선할 수 있음과 동시에, 아이솔레이션은 거의 동등함을 알 수 있다.
특히, 2.7GHz 주파수에서 보면, 기존의 고주파 스위치 회로의 아이솔레이션 특성은 -482.661mdB이고, 본 발명의 일 실시 예에 따른 고주파 스위치 회로의 아이솔레이션 특성은, -462.496mdB로써, 양 기술은 아이솔레이션 특성의 시뮬레이션(Simulation)에서의 차이는 거의 없음을 알 수 있다.
100: 제1 스위치 회로부
200: 제2 스위치 회로부
300: 제1 션트 회로부
400: 제2 션트 회로부

Claims (17)

  1. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 연결되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
    상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부 및 제2 션트부는 서로 다른 타입의 스위치 소자를 포함하여, 상기 제1 션트부는 상기 제2 게이트 신호와 위상이 반대인 상기 제1 게이트 신호에 의해 동작되고, 상기 제2 션트부는 상기 제2 게이트 신호에 의해 동작되는 제1 션트 회로부; 및
    상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 연결되어, 상기 제1 게이트 신호에 의해 동작되는 제2 션트 회로부; 를 포함하고,
    상기 제1 션트부 및 제2 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되는 고주파 스위치 회로.
  2. 제1항에 있어서, 상기 제1 스위치 회로부는,
    상기 제1 신호 포트와 공통 접속 노드 사이에 직렬로 접속되고, 상기 제1 게이트 신호를 제공받는 복수의 NMOS 트랜지스터를 포함하고,
    상기 제2 스위치 회로부는,
    상기 제2 신호 포트와 공통 접속 노드 사이에 직렬로 접속되고, 상기 제2 게이트 신호를 제공받는 복수의 NMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  3. 제1항에 있어서, 상기 제1 션트부는,
    상기 제1 접속 노드와 상기 제2 션트부 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 적어도 하나의 PMOS 트랜지스터를 포함하고,
    상기 제1 션트 회로부의 제2 션트부는,
    상기 제1 션트부와 접지 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 적어도 하나의 NMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  4. 제1항에 있어서, 상기 제2 션트부는,
    상기 제1 접속 노드와 상기 제1 션트부 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 적어도 하나의 NMOS 트랜지스터를 포함하고,
    상기 제1 션트부는,
    상기 제2 션트부와 접지 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 적어도 하나의 PMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  5. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 연결되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 연결되어, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
    상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부 및 제2 션트부는 서로 다른 타입의 스위치 소자를 포함하여, 상기 제1 션트부는 상기 제2 게이트 신호와 위상이 반대인 상기 제1 게이트 신호에 의해 동작되고, 상기 제2 션트부는 상기 제2 게이트 신호에 의해 동작되는 제1 션트 회로부; 및
    상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 직렬로 연결된 제3 션트부 및 제4 션트부를 포함하고, 상기 제3 션트부 및 제4 션트부는 서로 다른 타입의 스위치 소자를 포함하여, 상기 제3 션트부는 상기 제1 게이트 신호와 위상이 반대인 상기 제2 게이트 신호에 의해 동작되고, 상기 제4 션트부는 상기 제1 게이트 신호에 의해 동작되는 제2 션트 회로부; 를 포함하고,
    상기 제1 션트부 및 제2 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되고,
    상기 제3 션트부 및 제4 션트부는 상기 제2 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제2 스위치 회로부가 오프상태일 때 온상태로 되는 고주파 스위치 회로.
  6. 제5항에 있어서, 상기 제1 스위치 회로부는,
    상기 제1 신호 포트와 공통 접속 노드 사이에 직렬로 접속되고, 상기 제1 게이트 신호를 제공받는 복수의 NMOS 트랜지스터를 포함하고,
    상기 제2 스위치 회로부는,
    상기 제2 신호 포트와 공통 접속 노드 사이에 직렬로 접속되고, 상기 제2 게이트 신호를 제공받는 복수의 NMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  7. 제5항에 있어서, 상기 제1 션트부는,
    상기 제1 접속 노드와 상기 제2 션트부 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 적어도 하나의 PMOS 트랜지스터를 포함하고,
    상기 제2 션트부는,
    상기 제1 션트부와 접지 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 적어도 하나의 NMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  8. 제5항에 있어서, 상기 제3 션트부는,
    상기 제2 접속 노드와 상기 제4 션트부 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 적어도 하나의 PMOS 트랜지스터를 포함하고,
    상기 제4 션트부는,
    상기 제3 션트부와 접지 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 적어도 하나의 NMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  9. 제5항에 있어서, 상기 제2 션트부는,
    상기 제1 접속 노드와 상기 제1 션트부 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 적어도 하나의 NMOS 트랜지스터를 포함하고,
    상기 제1 션트부는,
    상기 제2 션트부와 접지 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 적어도 하나의 PMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  10. 제5항에 있어서, 상기 제4 션트부는,
    상기 제2 접속 노드와 상기 제3 션트부 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 적어도 하나의 NMOS 트랜지스터를 포함하고,
    상기 제3 션트부는,
    상기 제4 션트부와 접지 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 적어도 하나의 PMOS 트랜지스터를 포함하는 고주파 스위치 회로.
  11. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 접속된 복수의 NMOS 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 접속된 복수의 NMOS 트랜지스터를 포함하고, 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
    상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부는 상기 제2 게이트 신호와 위상이 반대인 상기 제1 게이트 신호에 의해 동작되는 적어도 하나의 PMOS 트랜지스터를 포함하고, 상기 제2 션트부는 상기 제2 게이트 신호에 의해 동작되는 적어도 하나의 NMOS 트랜지스터를 포함하는 제1 션트 회로부; 및
    상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 직렬로 연결된 제3 션트부 및 제4 션트부를 포함하고, 상기 제3 션트부는 상기 제1 게이트 신호와 위상이 반대인 상기 제2 게이트 신호에 의해 동작되는 적어도 하나의 PMOS 트랜지스터를 포함하고, 상기 제4 션트부는 상기 제1 게이트 신호에 의해 동작되는 적어도 하나의 NMOS 트랜지스터를 포함하는 제2 션트 회로부; 를 포함하고,
    상기 제1 션트부 및 제2 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되고,
    상기 제3 션트부 및 제4 션트부는 상기 제2 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제2 스위치 회로부가 오프상태일 때 온상태로 되는 고주파 스위치 회로.
  12. 제11항에 있어서, 상기 제1 션트부는,
    상기 제1 접속 노드와 상기 제2 션트부 사이에 연결되어, 상기 제1 게이트 신호를 제공받고,
    상기 제2 션트부는,
    상기 제1 션트부와 접지 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 고주파 스위치 회로.
  13. 제11항에 있어서, 상기 제3 션트부는,
    상기 제2 접속 노드와 상기 제4 션트부 사이에 연결되어, 상기 제2 게이트 신호를 제공받고,
    상기 제4 션트부는,
    상기 제3 션트부와 접지 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 고주파 스위치 회로.
  14. 제11항에 있어서, 상기 제2 션트부는,
    상기 제1 접속 노드와 상기 제1 션트부 사이에 연결되어, 상기 제2 게이트 신호를 제공받고,
    상기 제1 션트부는,
    상기 제2 션트부와 접지 사이에 연결되어, 상기 제1 게이트 신호를 제공받는 고주파 스위치 회로.
  15. 제11항에 있어서, 상기 제4 션트부는,
    상기 제2 접속 노드와 상기 제3 션트부 사이에 연결되어, 상기 제1 게이트 신호를 제공받고,
    상기 제3 션트부는,
    상기 제4 션트부와 접지 사이에 연결되어, 상기 제2 게이트 신호를 제공받는 고주파 스위치 회로.
  16. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 연결되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부는 제2 게이트 신호에 의해 동작되고, 상기 제2 션트부는 상기 제1 게이트 신호에 의해 동작되는 제2 스위치 회로부;
    상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 연결되어, 상기 제2 게이트 신호에 의해 동작되는 제1 션트 회로부; 및
    상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 연결되어, 상기 제1 게이트 신호에 의해 동작되는 제2 션트 회로부; 를 포함하고,
    상기 제2 스위치 회로부의 제1 션트부 및 제2 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되는 고주파 스위치 회로.
  17. 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 연결되어, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
    신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결된 제1 션트부 및 제2 션트부를 포함하고, 상기 제1 션트부는 제2 게이트 신호에 의해 동작되고, 상기 제2 션트부는 상기 제1 게이트 신호에 의해 동작되는 제2 스위치 회로부;
    상기 제1 신호 포트에 연결된 제1 접속 노드와 접지 사이에 직렬로 연결된 제3 션트부 및 제4 션트부를 포함하고, 상기 제3 션트부는 상기 제1 게이트 신호에 의해 동작되고, 상기 제4 션트부는 상기 제2 게이트 신호에 의해 동작되는 제1 션트 회로부; 및
    상기 제2 신호 포트에 연결된 제2 접속 노드와 접지 사이에 연결되어, 상기 제1 게이트 신호에 의해 동작되는 제2 션트 회로부; 를 포함하고,
    상기 제2 스위치 회로부의 제1 션트부 및 제2 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되고,
    상기 제1 션트 회로부의 제3 션트부 및 제4 션트부는 상기 제1 스위치 회로부가 온상태일 때 오프상태로 되고, 상기 제1 스위치 회로부가 오프상태일 때 온상태로 되는 고주파 스위치 회로.
KR1020140106124A 2014-08-14 2014-08-14 고주파 스위치 회로 KR101642584B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140106124A KR101642584B1 (ko) 2014-08-14 2014-08-14 고주파 스위치 회로
US14/609,297 US9531375B2 (en) 2014-08-14 2015-01-29 Radio frequency switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140106124A KR101642584B1 (ko) 2014-08-14 2014-08-14 고주파 스위치 회로

Publications (2)

Publication Number Publication Date
KR20160020852A KR20160020852A (ko) 2016-02-24
KR101642584B1 true KR101642584B1 (ko) 2016-07-25

Family

ID=55302908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140106124A KR101642584B1 (ko) 2014-08-14 2014-08-14 고주파 스위치 회로

Country Status (2)

Country Link
US (1) US9531375B2 (ko)
KR (1) KR101642584B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102041655B1 (ko) * 2015-01-07 2019-11-07 삼성전기주식회사 고주파 스위치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243892B2 (ja) * 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
JP2007259112A (ja) 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd 高周波スイッチ回路および半導体装置
JP5251953B2 (ja) 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
JP5763485B2 (ja) * 2011-09-16 2015-08-12 ルネサスエレクトロニクス株式会社 アンテナスイッチ及び通信装置
US8975950B2 (en) * 2012-07-07 2015-03-10 Skyworks Solutions, Inc. Switching device having a discharge circuit for improved intermodulation distortion performance
US20140049312A1 (en) * 2012-08-17 2014-02-20 Richwave Technology Corp. Rf switch with complementary switching devices
KR101532125B1 (ko) * 2012-11-23 2015-06-26 삼성전기주식회사 고주파 스위치
KR101452072B1 (ko) * 2012-12-21 2014-10-16 삼성전기주식회사 고주파 스위치 회로
WO2015191928A1 (en) * 2014-06-12 2015-12-17 Skyworks Solutions, Inc. Parasitic compensation for radio-frequency switch applications

Also Published As

Publication number Publication date
US20160049931A1 (en) 2016-02-18
US9531375B2 (en) 2016-12-27
KR20160020852A (ko) 2016-02-24

Similar Documents

Publication Publication Date Title
KR100946001B1 (ko) 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치
US10284200B2 (en) Linearity in radio-frequency devices using body impedance control
CN109274358B (zh) 一种soi cmos射频开关以及射频收发前端、移动终端
US20200169248A1 (en) High power silicon on insulator switch
US20150094116A1 (en) Radio-frequency switch
JP5335963B2 (ja) Ｒｆアンテナスイッチ回路、高周波アンテナ部品及び移動通信機器
KR101642584B1 (ko) 고주파 스위치 회로
US8829977B2 (en) High frequency switch including diode-connected transistor connected to gate of transistor forming or blocking high frequency signal flow path
US10511344B1 (en) Transceiver resonant receive switch
KR101901694B1 (ko) 고주파 스위치
KR101952855B1 (ko) 아이솔레이션이 개선된 고주파 스위치 회로
US20150180465A1 (en) Rf switch
US8970282B2 (en) High frequency switch
US20150236749A1 (en) Radio frequency switching circuit
KR101588933B1 (ko) 선형특성이 개선된 고주파 스위치 회로
US20130307750A1 (en) Switching circuit and wireless communication system including the same
KR20150067615A (ko) 과전압 보호기능을 갖는 고주파 스위치 회로
KR102117478B1 (ko) 고주파 스위치
KR101963268B1 (ko) 고주파 스위치
JP2006270630A (ja) スイッチ回路装置
JP2005303794A (ja) 高周波半導体装置
KR20150034705A (ko) 고주파 스위치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 4