KR101588933B1

KR101588933B1 - 선형특성이 개선된 고주파 스위치 회로

Info

Publication number: KR101588933B1
Application number: KR1020130131166A
Authority: KR
Inventors: 김종명; 나유삼; 유현진; 유현환; 김유환
Original assignee: 삼성전기주식회사
Priority date: 2013-10-31
Filing date: 2013-10-31
Publication date: 2016-01-26
Also published as: KR20150049948A

Abstract

본 발명은 선형특성이 개선된 고주파 스위치 회로에 관한 것으로, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및 상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터중 제1 트랜지스터의 게이트 사이에 연결된 제1 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고, 상기 제1 피드 포워드 스위치는 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 상기 제1 트랜지스터의 게이트에 전달할 수 있다.

Description

선형특성이 개선된 고주파 스위치 회로{RADIO FREQUENCY SWITCH CIRCUIT WITH ADVANCED LINEARITY}

본 발명은 통신 시스템에 적용될 수 있고 선형특성이 개선된 고주파 스위치에 관한 것이다.

일반적으로, 통신 시스템에 내장되는 반도체 집적회로에는, 안테나와 송신부/수신부 사이에서 고주파 신호의 전달경로를 제어하는 고주파 스위치 회로가 포함된다. 이러한 고주파 스위치 회로는 무선 LAN(Local Area Network) 뿐만 아니라, 블루투스(Bluetooth(상표)), 셀룰러 PCS(Personal Communication Services)/CDMA(Code Division Multiple Access)/WCDMA(Wideband Code Division Multiple Access)/TDMA(Time Division Multiple Access)/GSM(Global System/Standard for Mobile Communication) 등과 같은 통신 시스템에서 사용된다.

통상, 고주파 스위치 회로는, 시분할 다중화 방식(Time-Division Multiplexing: TDM)을 사용하는 다양한 통신 시스템에서 송신부와 수신부 사이에 사용된다. 이러한 고주파 스위치 회로를 사용함으로써 송신부와 수신부는 서로 교대로 온/오프(ON/OFF) 되기 때문에 시스템 전체 소비 파워를 낮출 수 있고, 송신부와 수신부 간의 간섭도 줄일 수 있다.

이와 같은 고주파 스위치 회로에 대해, 낮은 삽입 손실(low insertion loss), 높은 격리도(high isolation), 빠른 스위칭 속도(high switching speed) 및 하이파워 처리 능력(high power handling capability)이 요구되며, 또한 대 신호의 입력 시에서도 낮은 고조파 왜곡, 즉 높은 선형성도 요구된다.

이 중에서 삽입손실(Insertion loss) 특성이 좋을수록 스위치에 의해 발생되는 수신부의 감도(sensitivity) 열화와 송신부의 송신 파워손실을 줄여준다. 파워 처리 능력(Power handling capability)은 송신부 출력 파워의 최대 출력 파워를 보장한다. 그리고 높은 격리도(High isolation) 특성은 송신부 동작시 오프되어 있는 수신부로의 영향을 최소화하며, 반대의 경우도 마찬가지이다.

특히 모바일 통신 시스템에서는 이 중 삽입 손실(insertion loss)과 파워 처리 능력(power handling capability)이 더 요구된다.

기존의 무선 통신기기에서, 고주파 스위치 회로는 복수의 송신부/수신부에 각각 접속되는 복수의 고주파 포트와, 안테나에 접속되는 공통 포트를 구비한다.

이러한 고주파 스위치 회로가 복수의 고주파 포트와 공통 포트 사이에서 고주파 신호의 전달경로를 제어함으로써, 고주파 스위치 회로에 접속된 복수의 송신부/수신부 중 하나가 선택되어 안테나에 전기적으로 접속될 수 있다.

기존의 고주파 스위치 회로는, 각 고주파 포트와 공통 포트 사이의 고주파 신호의 전달경로를 전환하기 위하여, 각 고주파 포트와 공통 포트 사이에 연결된 스위치 회로부와, 각 고주파 포트와 접지 사이에 연결된 션트 회로부를 포함할 수 있다.

이때, 상기 스위치 회로부는 송신 스위치 회로부(Tx SW)와 수신 스위치 회로부(Rx SW)로 이루어지고, 상기 송신 스위치 회로부 및 수신 스위치 회로부 각각은 복수의 반도체 스위치를 포함할 수 있다.

상기 반도체 스위치는, SOI(Silicon On Insulator) 기판 상에 형성된 스위치 소자로서 MOS형 전계 효과 트랜지스터(MOSFET)로 이루어질 수 있다.

기존의 고주파 스위치 회로에서, 1개의 트랜지스터의 항복 전압(Break Down Voltage)보다 높은 큰 신호의 인가를 대비해서, 스위치 회로부는 복수의 트랜지스터가 스택(Stack)된 구조를 갖는다.

복수의 트랜지스터가 스택(Stack)된 구조에서는, 정격전압보다 높은 큰 전압이 복수의 트랜지스터 각각에 분할되어 인가되므로 1개의 트랜지스터에 걸리는 전압은 낮아지게 되어, 트랜지스터가 큰 전압으로부터 보호될 수 있다.

이와 같은 기존의 고주파 스위치 회로에서는, 송신 스위치 회로부 및 수신 스위치 회로부에 포함되는 트랜지스터 각각의 게이트에 트랜지스터의 문턱전압(Vth)보다 낮거나 높은 게이트 신호(Vg)가 제공됨에 따라, 상기 트랜지스터가 온 상태 또는 오프 상태로 제어될 수 있다. 이 게이트 신호(Vg)는 베이스 밴드 칩셋에서 제공될 수 있다.

그러나, 기존의 고주파 스위치 회로에서, 고주파 스위치 회로가 송신모드(Tx mode) 동작 시, 수신 경로(Rx path) 스위치는 오프 동작하지만, 송신부에서 큰 파워 출력시 피크 전압에서 게이트의 전압(Vg)이 소스 전압(Vs)나 드레인 전압(Vd)보다 높은 구간이 발생하여 게이트-소스 전압(Vgs)이나 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 높은 상태가 발생하게 된다.

이로 인해 낮은 파워와는 다르게, 큰 출력 파워에서는 수신 스위치 회로부의 트랜지스터가 온될 수 있으며, 이 트랜지스터를 통해 누설되는 파워가 발생하고, 이에 따라 선형특성이 나빠지는 문제점이 있다.

하기 선행기술문헌에 기재된 특허문헌 1은, 고주파 스위치 회로 및 반도체 장치에 관한 것으로, 송신 모드에서 수신 경로에 포함된 트랜지스터의 소스 전압을 게이트로 피드 포워딩시킴으로써, 높은 파워를 갖는 송신 신호가 인가되더라도 수신 경로의 트랜지스터가 오프상태를 유지시킬 수 있는 기술적 사항을 개시하고 있지 않다.

일본 공개특허 제2007-259112호 공보

본 발명은, 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 송신 모드에서 수신 경로에 포함된 트랜지스터의 소스 전압을 게이트로 피드 포워딩시킴으로써, 높은 파워를 갖는 송신 신호가 인가되더라도 수신 경로의 트랜지스터가 오프상태를 유지시킬 수 있어, 선형특성이 개선되는 고주파 스위치 회로를 제공한다.

본 발명의 제1 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및 상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터중 제1 트랜지스터의 게이트 사이에 연결된 제1 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고, 상기 제1 피드 포워드 스위치는 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로를 제안한다.

또한, 본 발명의 제2 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및 상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터 각각의 게이트 사이에 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고, 상기 제1 내지 제n 피드 포워드 스위치 각각은 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로를 제안한다.

본 발명의 제1 및 제2 기술적인 측면에서, 상기 제1 피드 포워드 스위치는, 오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.

상기 제1 피드 포워드 스위치는, 상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제2 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

본 발명의 제2 기술적인 측면에서, 상기 제k (여기서, k는 '2≤k≤n'를 만족하는 자연수) 피드 포워드 스위치는, 오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.

상기 제k 피드 포워드 스위치는, 상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

또한, 본 발명의 제3 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및 상기 제1 내지 제n 트랜지스터 각각의 소스 및 게이트 사이에 각각 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고, 상기 제1 내지 제n 피드 포워드 스위치는 해당 트랜지스터의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로를 제안한다.

본 발명의 제3 기술적인 측면에서, 상기 제1 피드 포워드 스위치는, 오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.

상기 제1 피드 포워드 스위치는, 상기 제1 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

상기 제k 피드 포워드 스위치는, 오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 트랜지스터의 소스 전압의 양의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.

상기 제k 피드 포워드 스위치는, 상기 제k 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

본 발명에 의하면, 송신 모드에서 수신 경로에 포함된 트랜지스터의 소스 전압을 게이트로 피드 포워딩시킴으로써, 높은 파워를 갖는 송신 신호가 인가되더라도 수신 경로의 트랜지스터가 오프상태를 유지시킬 수 있다.

즉, 송신 모드에서 송신 신호의 양의 신호를 감쇄시켜 수신 경로의 트랜지스터의 게이트에 전달하고, 송신 신호의 음의 신호를 감쇄없이 그대로 수신 경로의 트랜지스터의 게이트에 전달함으로서, 높은 파워를 갖는 송신 신호가 인가되어도 수신 경로의 트랜지스터가 오프상태를 확실히 유지시할 수 있고, 이에 따라 선형특성이 개선될 수 있다.

도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이다.
도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이다.
도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이다.
도 4는 본 발명의 실시 예에 따른 게이트 전압의 파형 예시도이다.
도 5는 본 발명의 실시 예에 따른 피드 포워드 회로부의 오프동작 설명도이다.
도 6은 본 발명의 실시 예에 따른 피드 포워드 회로부의 온동작 설명도이다.
도 7은 기존의 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이다.
도 8은 본 발명의 실시 예에 따른 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이다.
도 9는 기존의 고주파 스위치 회로의 P1dB 그래프이다.
도 10은 본 발명의 실시 예에 따른 고주파 스위치 회로의 P1dB 그래프이다.

이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.

또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 다양한 새로운 실시 예가 만들어질 수 있다.

그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이고, 도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이고, 도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이다.

도 1, 도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로는, 수신 스위치 회로부(100), 송신 스위치 회로부(200) 및 피드 포워드 회로부(300)를 포함할 수 있다.

상기 수신 스위치 회로부(100)는, 신호 송수신을 위한 제1 신호 포트(Rx)와, 안테나 포트(ANT)에 접속된 공통 접속 노드(NC)와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터(M1~Mn)를 포함하고, 제1 게이트 신호(SG1)에 의해 스위칭 동작될 수 있다.

예를 들어, 상기 수신 회로부(100)는, 수신모드에서 상기 제1 게이트 신호(SG1)가 하이레벨이 되면 온상태로 되어, 안테나 포트(ANT)를 통해 입력되는 수신 신호를 수신부(미도시)로 제공할 수 있다. 또는, 상기 수신 회로부(100)는, 송신모드에서 상기 제1 게이트 신호(SG1)가 로우레벨이 되면 오프상태로 될 수 있다.

상기 송신 스위치 회로부(200)는, 신호 송수신을 위한 제2 신호 포트(Tx)와, 상기 공통 접속 노드(NC)와의 사이에 직렬로 연결되어, 제2 게이트 신호(SG2)에 의해 스위칭 동작될 수 있다.

예를 들어, 상기 송신 회로부(200)는, 송신모드에서 상기 제2 게이트 신호(SG2)가 하이레벨이 되면 온상태로 되어, 송신부(미도시)에서 고출력파워로 증폭된 송신신호를 안테나 포트(ANT)로 제공할 수 있다. 또는, 상기 송신 회로부(200)는, 수신모드에서 상기 제2 게이트 신호(SG2)가 로우레벨이 되면 오프상태로 될 수 있다. 여기서, 상기 제1 및 제2 게이트 신호(SG1,SG2)는 베이스밴드 회로부 또는 별도의 신호 처리기 또는 제어기 등에 의해 제공될 수 있다.

먼저, 도 1을 참조하면, 피드 포워드 회로부(300)는, 상기 공통 접속 노드(NC)와 상기 제1 내지 제n 트랜지스터(M1~Mn)중 제1 트랜지스터(M1)의 게이트 사이에 연결된 제1 피드 포워드 스위치(FFS1)를 포함할 수 있다.

상기 제1 피드 포워드 스위치(FFS1)는, 상기 공통 접속 노드(NC)에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터(M1)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

다음, 도 2를 참조하면, 상기 피드 포워드 회로부(300)는, 상기 공통 접속 노드(NC)와 상기 제1 내지 제n 트랜지스터(M1~Mn) 각각의 게이트 사이에 연결된 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn)를 포함할 수 있다.

상기 제1 피드 포워드 스위치(FFS2)는, 상기 공통 접속 노드(NC)에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제2 트랜지스터(M2)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

또한, 상기 제k (여기서, k는 '2≤k≤n'를 만족하는 자연수) 피드 포워드 스위치(FFSk)는, 상기 공통 접속 노드(NC)에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터(Mk)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

그리고, 도 3을 참조하면, 상기 피드 포워드 회로부(300)는, 상기 제1 내지 제n 트랜지스터(M1~Mn) 각각의 소스 및 게이트 사이에 각각 연결된 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn)를 포함할 수 있다.

상기 제1 피드 포워드 스위치(FFS1)는, 상기 제1 트랜지스터(M1)의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터(M1)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

또한, 상기 제k 피드 포워드 스위치(FFSk)는, 상기 제k 트랜지스터(Mk)의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터(Mk)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.

도 4는 본 발명의 실시 예에 따른 게이트 전압의 파형 예시도이고, 도 5는 본 발명의 실시 예에 따른 피드 포워드 회로부의 오프동작 설명도이고, 도 6은 본 발명의 실시 예에 따른 피드 포워드 회로부의 온동작 설명도이다.

도 4는 상기 송신부(미도시)에서 고출력파워로 증폭된 송신신호로써, 공통 접속 노드(NC)를 경유해 제1 피드 포워드 스위치(FFS1)에 인가되는 소스전압(Vs)을 예를 들어 도시하였다. 도 4에는 양(+)의 전압이 +7.5V이고, 소스전압(Vs)의 음(-)의 전압이 -7.5V인 소스전압(Vs)을 보이고 있다.

먼저, 도 1 내지 도 6을 참조하여 제1 피드 포워드 스위치(FFS1)에 대해 설명한다.

본 발명의 실시 예에 따른 고주파 스위치 회로가 송신모드로 동작하는 경우, 상기 송신부(미도시)에서 고출력파워로 증폭된 송신신호(Vs)(도 4 참조)가 공통 접속 노드(NC)를 통해 안테나 포트(ANT)로 제공될 수 있다.

상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제1 피드 포워드 스위치(FFS1)에 소스전압(Vs)으로 인가되면, 상기 제1 피드 포워드 스위치(FFS1)의 게이트의 접지 전위와 도 5에 도시한 바와 같이 상기 소스 전압(Vs)의 양(+)의 전압에 의해서, 상기 제1 피드 포워드 스위치(FFS1)는 오프 상태로 되어, 제1 트랜지스터(M1)의 게이트 전압은 드레인 전압과 거의 동일하도록 감쇄되어, 상기 제1 트랜지스터(M1)의 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮으므로 상기 제1 피드 포워드 스위치(FFS1)는 오프상태로 될 수 있다.

이때, 상기 제1 피드 포워드 스위치(FFS1)는, 오프 상태인 경우에는 교류 저항인 제1 임피던스를 갖게 되고, 상기 소스 전압(Vs)의 양(+)의 전압이 제1 임피던스에 의해 감쇄되어 상기 제1 트랜지스터(M1)의 게이트에 전달될 수 있다. 도 4 및 도 5에 도시한 바와 같이, 상기 소스 전압(Vs)의 양(+)의 전압이 +7.5V인 경우, 상기 제1 트랜지스터(M1)의 게이트 전압(Vg) 및 드레인 전압(Vd) 각각은 +3.5V가 될 수 있다. 이와 같이 상기 제1 트랜지스터(M1)의 게이트 전압과 드레인 전압이 거의 동일하므로 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.

또한, 상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제1 피드 포워드 스위치(FFS1)에 소스전압(Vs)으로 인가되면, 상기 제1 피드 포워드 스위치(FFS1)는 그 게이트의 접지 전위와 도 6에 도시한 바와 같이 상기 소스 전압(Vs)의 음(-)의 전압에 의해 온상태로 될 수 있다.

이때, 상기 제1 피드 포워드 스위치(FFS1)는, 온상태인 경우에는 상기 소스 전압(Vs)의 음의 전압을 상기 제1 트랜지스터(M1)의 게이트에 그대로 전달할 수 있다. 도 4 및 도 6에 도시한 바와 같이, 상기 소스 전압(Vs)의 음(-)의 전압이 -7.5V인 경우, 상기 제1 트랜지스터(M1)의 게이트 전압(Vg)도 -7.5V가 될 수 있다. 이와 같이 상기 제1 트랜지스터(M1)의 게이트 전압(Vg)이 소스 전압(Vs)과 거의 같게 되므로 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.

전술한 바와 같이, 상기 제1 피드 포워드 스위치(FFS1)의 동작에 의해서, 상기 제1 트랜지스터(M1)의 소스에 소스 전압으로 고출력파워의 송신신호가 인가되더라도 상기 제1 트랜지스터(M1)는 항상 오프상태를 계속 유지할 수 있다.

다음, 도 2를 참조하여 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn)에 대해 설명한다.

상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 게이트의 접지 전위와 도 4에 도시한 바와 같이 상기 소스 전압(Vs)의 양(+)의 전압에 의해서, 상기 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn) 각각은 오프 상태로 되어, 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트 전압은 드레인 전압과 거의 동일하도록 감쇄되어, 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮으므로 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 오프상태로 될 수 있다.

이때, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은, 오프 상태인 경우에는 교류 저항인 제2 내지 제n 임피던스를 각각 갖게 되어, 상기 소스 전압(Vs)의 양(+)의 전압을 자신의 해당 임피던스에 의해 감쇄시켜 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트에 전달할 수 있다. 이 경우에는 상기 제1 내지 제n 트랜지스터(M1~Mn) 각각의 게이트 전압(Vg) 및 드레인 전압(Vd) 각각은 +3.5V가 될 수 있다. 이와 같이 상기 제1 트랜지스터(M1)의 게이트 전압과 드레인 전압이 거의 동일하므로 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.

또한, 상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 자신의 게이트가 접지 전위이므로 상기 소스 전압(Vs)의 음(-)의 전압에 의해 온상태로 될 수 있다.

이때, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은, 온상태인 경우에는 상기 소스 전압(Vs)의 음의 전압을 상기 제2 내지 제n 트랜지스터(M1~Mn)각각의 게이트에 그대로 전달할 수 있다. 이 경우에는 상기 제2 내지 제n 트랜지스터(M1~Mn) 각각의 게이트 전압(Vg)이 소스 전압(Vs)과 거의 같게 되므로 게이트-소스 전압(Vgs)이 문턱전압(Vth)보다 낮으므로 제2 내지 제n 트랜지스터(M1~Mn) 각각은 오프상태를 계속 유지할 수 있다.

전술한 바와 같이, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 동작에 의해서, 상기 제2 내지 제n 트랜지스터(M1~Mn) 각각의 소스에 소스 전압으로 고출력파워의 송신신호가 인가되더라도 상기 제1 내지 제n 트랜지스터(M1~Mn)는 항상 오프상태를 계속 유지할 수 있다.

그리고, 도 3을 참조하여 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn)에 대해 설명한다.

상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유하고, 제2 내지 제N 트랜지스터(M2~Mn)중 적어도 하나를 더 경우해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 게이트의 접지 전위와 도 4에 도시한 바와 같이 상기 소스 전압(Vs)의 양(+)의 전압에 의해서, 상기 제2 내지 제n 피드 포워드 스위치(FFS1~FFSn) 각각은 오프 상태로 되어, 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트 전압은 드레인 전압과 거의 동일하도록 감쇄되어, 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 오프상태로 될 수 있다.

이때, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은, 오프 상태인 경우에는 교류 저항인 제2 내지 제n 임피던스를 각각 갖게 되어, 자신의 소스 전압(Vs)의 양(+)의 전압을 자신의 해당 임피던스에 의해 감쇄시켜 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트에 전달할 수 있다. 이 경우에는 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트 전압과 드레인 전압이 거의 동일하므로 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.

여기서, 상기 제1 내지 제n 임피던스는 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn) 각각이 MOS트랜지스터로 이루어질 때, 각 MOS 트랜지스터가 오프상태에서 갖게 되는 기생 커패시턴스에 해당될 수 있다.

또한, 상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유하고, 제2 내지 제N 트랜지스터(M2~Mn)중 적어도 하나를 더 경우해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 자신의 게이트가 접지 전위이므로 상기 소스 전압(Vs)의 음(-)의 전압에 의해 온상태로 될 수 있다.

전술한 바와 같이, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 동작에 의해서, 상기 제2 내지 제n 트랜지스터(M1~Mn) 각각의 소스에 소스 전압으로 고출력파워의 송신신호가 인가되더라도 상기 제2 내지 제n 트랜지스터(M2~Mn)는 항상 오프상태를 계속 유지할 수 있다.

도 7은 기존의 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이고, 도 8은 본 발명의 실시 예에 따른 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이다.

도 7을 참조하면, 기존의 고주파 스위치 회로의 소스 전압(Vs), 게이트 전압(Vg) 및 드레인 전압(Vd)은 수신 스위치 회로부의 트랜지스터가 오프되어 임피던스로 작용하므로 점차 스윙 레벨이 낮아지는 것을 알 수 있고, 특히 게이트-소스 전압(Vgs)이 트랜지스터의 문턱전압(Vth)보다 높게 될 수 있음을 보이고 있다.

반면, 도 8을 참조하면, 본 발명의 실시 예에 따른 소스 전압(Vs), 게이트 전압(Vg) 및 드레인 전압(Vd)은 수신 스위치 회로부의 트랜지스터가 오프되어 임피던스로 작용하는 것과는 관계없이 피드 포워드 회로부(300)의 동작에 따라 소스 전압(Vg)이 결정된다. 즉, CA1에 보인 바와 같이 소스 전압(Vg)의 양 전압 스윙은 작아져서 드레인 전압과 거의 같아지고, CA2에 보인 바와 같이 소스 전압(Vg)의 음 전압 스윙은 더 커져서 소스 전압(Vs)과 거의 같아지는 것을 알 수 있으며, 소스 전압(Vg)의 양 전압 스윙은 작아지고, 음 전압 스윙은 더 커지는 것을 알 수 있으며, 여기서, 양의 전압에서는 게이트-드레인 전압(Vgd)이 트랜지스터의 문턱전압(Vth)보다 작게 될 수 있음을 보이고 있고, 음의 전압에서는, 게이트-소스 전압(Vgs)이 트랜지스터의 문턱전압(Vth)보다 작게 될 수 있음을 보이고 있다.

도 9는 기존의 고주파 스위치 회로의 P1dB 그래프이이고, 도 10은 본 발명의 실시 예에 따른 고주파 스위치 회로의 P1dB 그래프이다.

도 8 및 도 9는 송신부에서 제공되는 신호를 ANT단에서 측정하는 경우, 1dB 낮아지는 점을 의미하는 P1dB 그래프를 보이고 있다. 여기서, G1은 측정 파워이고, G2는 P1dB에 해당되는 가상선을 의미하고, 세로는 출력 P1dB이고, 가로는 입력 P1dB이다. 따라서, 두 그래프(G1,G2)가 만나는 지점이 P1dB이며, 이 지점까지 선형성이 있음을 의미한다.

도 8을 참조하면, 기존의 고주파 스위치 회로의 출력 P1dB 지점은 27.4077dBm이고, 도 9를 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로의 출력 P1dB 지점은 34.0857dBm이다. 이에 따라 본 발명의 실시 예에 따른 고주파 스위치 회로에 의해 선형성이 개선되었음을 알 수 있다.

100: 수신 스위치 회로부
200: 송신 스위치 회로부
300: 피드 포워드 회로부
Rx: 제1 신호 포트
Tx: 제2 신호 포트
ANT: 안테나 포트
NC: 공통 접속 노드
SG1: 제1 게이트 신호
SG2: 제2 게이트 신호
Vs: 소스 전압
Vg: 게이트 전압
Vd: 드레인 전압
FFS1~FFSn: 제1 내지 제n 피드 포워드 스위치
FFSk: 제k 피드 포워드 스위치
M1~Mn: 제1 내지 제n 트랜지스터

Claims

신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부;
신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및
상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터중 제1 트랜지스터의 게이트 사이에 연결된 제1 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고,
상기 제1 피드 포워드 스위치는 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제1항에 있어서, 상기 제1 피드 포워드 스위치는,
오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제2항에 있어서, 상기 제1 피드 포워드 스위치는,
상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부;
신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및
상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터 각각의 게이트 사이에 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고,
상기 제1 내지 제n 피드 포워드 스위치 각각은 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제4항에 있어서, 상기 제1 피드 포워드 스위치는,
오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제5항에 있어서, 상기 제1 피드 포워드 스위치는,
상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제2 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
제5항에 있어서, 상기 제k (여기서, k는 '2≤k≤n'를 만족하는 자연수) 피드 포워드 스위치는,
오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제7항에 있어서, 상기 제k 피드 포워드 스위치는,
상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부;
신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및
상기 제1 내지 제n 트랜지스터 각각의 소스 및 게이트 사이에 각각 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고,
상기 제1 내지 제n 피드 포워드 스위치는 해당 트랜지스터의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제9항에 있어서, 상기 제1 피드 포워드 스위치는,
오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제10항에 있어서, 상기 제1 피드 포워드 스위치는,
상기 제1 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
제9항에 있어서, 상기 제k (여기서, k는 '2≤k≤n'를 만족하는 자연수) 피드 포워드 스위치는,
오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 트랜지스터의 소스 전압의 양의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
제12항에 있어서, 상기 제k 피드 포워드 스위치는,
상기 제k 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.