JP2014053853A - 高周波切替モジュール及び高周波切替回路 - Google Patents

Abstract

【課題】高調波スイッチの回路面積の縮小と高線形性や低歪化を両立する。
【解決手段】本発明による高周波切替回路は、端子間の接続を制御するためのＤＣ制御電圧が供給される制御端子と、当該ＤＣ制御電圧に応じた整流動作によって生成した負電圧を出力する負電圧ブースト回路の出力端子との接続を制御するブースト切替回路を備える。
【選択図】図２

Description

本発明は、高周波切替回路に関し、特に送受信兼用又は多ポートの切替が可能な高周波切替回路に関する。

ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＵＮＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）等で利用されるマルチモード無線通信機器には、アンテナ端子とマルチポート端子との間の接続を切り替えるアンテナ切替マルチポート高周波スイッチが搭載されている。このようなアンテナ切替マルチポート高周波スイッチ回路に要求される性能として、低挿入損失や、大信号入力時における出力信号の線形性が挙げられる。これらの性能を満足するスイッチとして、一般にＧａＡｓを材料とした電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：以下ＦＥＴと称す）を用いたスイッチが用いられてきた。しかしながら、近年、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術の導入により、寄生容量が小さく挿入損失特性が改善されたＳｉを材料とするＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）スイッチが高周波スイッチに使用されるようになってきている。ＭＯＳＦＥＴには、ゲート−ソース間電圧がＶｇｓ＝０Ｖでは電流が流れないエンハンスメント型とＶｇｓ＝０Ｖで電流が流れるデプレッション型がある。

高周波スイッチ回路にエンハンスメント型のＭＯＳＦＥＴを用いた場合、閾値電圧（Ｖｔ）が０Ｖ付近となるため、スイッチのオン抵抗が低減され入力信号に対する出力信号の線形性が向上する。しかし閾値電圧Ｖｔが０Ｖ付近であるため、ゲート−ソース（ドレイン）間電圧Ｖｇｓに負の電圧を供給しなければＭＯＳＦＥＴが確実にオフとならず、スイッチの線形性が悪化してしまう。そこで、エンハンスメント型のＭＯＳＦＥＴを確実にオフとするため、ゲート−ソース間に供給する負電圧を生成する回路（例えばオシレータやレギュレータ、あるいはチャージポンプ）を用意する必要がある。又、スイッチのアイソレーション特性を更に向上させるためには、負電圧生成回路における昇圧回路の段数を増やすことにより、より低い負電圧を供給する必要がある。

デプレッション型のＭＯＳＦＥＴを利用することで、上述のような負電圧を生成する回路を削減、又はその回路規模を縮小することが可能となる。一例として、エンハンスメント型ではなくデプレッション型のＭＯＳＦＥＴを用いた高周波切替回路（アンテナスイッチ装置）が、特開２０１０−１１４８３７号公報に記載されている（特許文献１参照）。

図１は、特許文献１に記載の高周波切替回路２００の構成を示す図である。図１を参照して、特許文献１に記載の高周波切替回路２００では、ＡＮＴ端子２０１−送信端子２０３（Ｔｘ）間と、ＡＮＴ端子２０１−受信端子２０５（Ｒｘ）間の導通切替が行われる。

送信（Ｔｘ）側スイッチ制御端子２０２に正電圧、受信（Ｒｘ）側スイッチ制御端子２０４に０Ｖが与えられると、送信（Ｔｘ）側スイッチ１０１がオンとなり、受信（Ｒｘ）側スイッチ１０２はオフとなる。高周波切替回路２００に設けられた負電圧ブースト回路１００は、送信（Ｔｘ）側スイッチ制御端子２０２からの通過交流信号を整流して生成した負電圧を、受信（Ｒｘ）側スイッチ１０２を構成するＦＥＴ２１５のゲートに供給する。これにより、通過交流信号の電圧降下分が、オフ状態にある受信（Ｒｘ）側のＦＥＴ２１５のゲートに加わることがなくなるため、スイッチの線形性悪化を防止できる。

特開２０１０−１１４８３７

特許文献１に記載の高調波切替回路２００では、スイッチのＴｘ側にブースト回路の交流入力ノード１０５を設定し、送信（Ｔｘ）側スイッチ１０１のＦＥＴ２１１がオンの場合にのみ受信（Ｒｘ）側スイッチ１０２のＦＥＴ２１５に対し負電圧ブースト回路１００から負電圧が供給される。負電圧ブースト回路１００は、交流入力ノード１０５に交流信号が入力される限り常に負電圧を発生し続ける。

送信（Ｔｘ）側のＦＥＴ２１１がオンしている場合、受信（Ｒｘ）側のＦＥＴ２１５は負電圧ブースト回路１００から負電圧が印加されているため、オフの状態を維持し、低歪み化が可能である。特許文献１に記載の高周波切替回路２００は、送信部（Ｔｘ）、受信部（Ｒｘ）をそれぞれ個別に固定して使用される。この場合、負電圧ブースト回路１００による歪み低減効果は有効であるが、送信部（Ｔｘ）、受信部（Ｒｘ）を兼用した無線通信機器や、３ポート以上の多ポート切替を必要とする無線通信機器の場合、負電圧ブースト回路から供給される負電圧によって、不具合が生じることがある。

例えば、特許文献１に記載の高周波切替回路２００を、送信部（Ｔｘ）、受信部（Ｒｘ）を兼用した無線通信機器に適用した場合、以下のような不具合が生じる。すなわち、受信（Ｒｘ）側のＦＥＴ２１５をオンにするために受信（Ｒｘ）側スイッチ制御端子２０４に正電圧が印加されている間にも、負電圧ブースト回路１００からＦＥＴ２１５に負電圧が供給される。すなわち、オン状態のスイッチＦＥＴ２１５のゲートに負電圧が供給されるため、ＦＥＴ２１５のオン抵抗の増加、もしくは、ＦＥＴ２１５がオン状態を維持できなくなるといった不具合が発生する。又、送信（Ｔｘ）側スイッチ制御端子２０２に０Ｖが印加された場合、閾値電圧がＶｔ＝０Ｖ付近に設定された送信（Ｔｘ）側のＦＥＴ２１１が完全なオフ状態とならず、線形性や低歪化が悪化してしまう。

以上のように、送受信兼用の用途やＳＰ３Ｔ以上の多ポート切替を必要とするアプリケーションには、負電圧ブースト回路から供給される負電圧によって線形性向上・低歪み化施策の適用が困難である。このため、回路面積の縮小と高線形性や低歪化を両立した高調波スイッチが望まれている。

本発明による高周波切替回路は、端子間の接続を制御するためのＤＣ制御電圧が供給される制御端子と、当該ＤＣ制御電圧に応じた整流動作によって生成した負電圧を出力する負電圧ブースト回路の出力端子との接続を制御するブースト切替回路を備える。

ローレベルのＤＣ制御電圧が供給されたとき、負電圧ブースト回路は、端子間の接続を制御するスイッチ回路に負電圧を供給する。一方、ハイレベルのＤＣ制御電圧が供給されたとき、ブースト切替回路によって制御端子と出力端子とを接続することで、負電圧ブースト回路からスイッチ回路への負電圧の供給を停止し、スイッチ回路を確実にターンオンすることができる。このため、高周波切替モジュールは、送受信兼用の端子とアンテナ端子との間の接続を制御するスイッチ回路に対し、負電圧ブースト回路を搭載することが可能となる。あるいは、アンテナ端子とマルチポート端子との接続を切り替える複数のスイッチ回路のそれぞれに負電圧ブースト回路を個別に搭載することが可能となる。

本発明によれば、回路面積の増大を抑制しながら高調波スイッチの線形性を向上することができる。

又、回路面積の増大を抑制しながら、高調波スイッチの低歪化を実現できる。

図１は、特許文献１に記載の高周波切替回路の構成を示す図である。 図２は、実施の形態における高周波切替回路の構成の一例を示す図である。 図３は、実施の形態における高周波切替モジュールの構成を示す図である。 図４は、実施の形態における高周波切替回路の動作原理を示す図である。 図５は、実施の形態における高周波切替モジュールの動作の一例を示すタイミングチャートである。 図６は、高周波切替回路による挿入損失の入力電圧依存性のシミュレーション結果と、負電圧ブースト回路を有しない従来のＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチによる挿入損失の入力電圧依存性のシミュレーション結果を示す図である。 図７は、負電圧ブースト回路から負電圧が供給されときの高周波切替回路の２次高調波歪みの入力電圧依存性のシミュレーション結果と、負電圧ブースト回路を有しない従来のＳＰＤＴスイッチの回路の２次高調波歪みの入力電圧依存性のシミュレーション結果を示す図である。 図８は、負電圧ブースト回路から負電圧が供給されときの高周波切替回路の３次高調波歪みの入力電圧依存性のシミュレーション結果と、負電圧ブースト回路を有しない従来のＳＰＤＴスイッチの回路の３次高調波歪みの入力電圧依存性のシミュレーション結果を示す図である。 図９は、実施の形態における高周波切替回路の構成の他の一例を示す図である。

以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。同一の構成を個別に示す場合は参照符号に追番を付して説明する。

図２及び図３を参照して、実施の形態における高周波切替モジュール１の構成の詳細を説明する。図３を参照して本実施の形態における高周波切替モジュール１は、複数の高周波切替回路１０−１、１０−２を備える。高周波切替回路１０−１、１０−２はそれぞれ相補に動作し、一方がオンである場合、他方がオフとなるように制御される。

図２は実施の形態における高周波切替回路１０の構成を示す図である。図２を参照して、高周波切替回路１０は、負電圧ブースト回路１１、リミッター回路１２、ブースト切替回路１３を具備する。負電圧ブースト回路１１は、ＤＣ電源３０から制御端子Ｎ２に供給されるＤＣ制御電圧Ｖｃに基づいてアンテナ２０から供給される交流信号を整流し負電圧を生成する。生成された負電圧は出力端子Ｎ５から抵抗Ｒ２を介してスイッチ制御端子Ｎ３（ゲート制御端子とも称す）に供給される。スイッチ回路４０は、スイッチ制御端子Ｎ３から供給される電圧に応じて、図示しない通信装置とアンテナ２０との接続を制御する。ブースト切替回路１３は、制御端子Ｎ２と負電圧ブースト回路１１の出力端子Ｎ５との間の接続を制御する電流制御素子（例えばスイッチ素子）を備える。制御端子Ｎ２は、抵抗Ｒ１を介してスイッチ回路４０のスイッチ制御端子Ｎ３に接続される。ＤＣ電源３０から制御端子Ｎ２に供給されたＤＣ制御電圧Ｖｃは、抵抗Ｒ１を介してスイッチ制御端子Ｎ３に供給される。

負電圧ブースト回路１１は、容量素子Ｃ１、Ｃ２、ダイオードＤ１、Ｄ２、抵抗素子Ｒ３を備える。容量素子Ｃ１及び抵抗素子Ｒ３は、アンテナ端子Ｎ１とダイオードＤ１、Ｄ２との間に直列接続される。ここでは、容量素子Ｃ１の一端がアンテナ端子Ｎ１を介してアンテナ２０に接続され、他端が抵抗素子Ｒ３を介してダイオードＤ１のアノード及びダイオードＤ２のカソードに接続される。ダイオードＤ１のカソードは制御端子Ｎ２及び容量素子Ｃ２の一端に接続され、ダイオードＤ２のアノードは出力端子Ｎ５及び容量素子Ｃ２の他端に接続される。

図２に示すブースト切替回路１３は、ゲートが接地され、ソース及びドレインが制御端子Ｎ２と負電圧ブースト回路１１の出力端子Ｎ５との間に接続されたＰチャネル型ＭＯＳＦＥＴ（以下、トランジスタＴ１０と称す）を備える。トランジスタＴ１０は、デプレッション型トランジスタが好ましく、ゲート接地されることで、制御端子Ｎ２に供給された電圧レベルがハイレベル（例えば＋３ｖ）のときオンとなり、ローレベル（例えば０ｖ）のときオフとなる。尚、ブースト切替回路１３として、ゲートに負電圧が供給されたエンハンスメント型トランジスタを利用してもよい。あるいは、耐圧の低いＭＯＳＦＥＴに替えて、耐圧の高いＧａＡｓ系のトランジスタ（例えばＧａＡｓ−ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）、ＧａＡｓ−ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ））やパワーＭＯＳＦＥＴをブースト切替回路１３として利用してもよい。

リミッター回路１２は、制御端子Ｎ２と出力端子Ｎ５との間に、ブースト切替回路１３に対して並列に接続されブースト切替回路１３に印加される電圧を調整する保護回路として機能する。図２に示すリミッター回路１２は、アノードが制御端子Ｎ２に接続され、カソードが出力端子Ｎ５に接続されたＰＩＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードＤ３を備える。ブースト切替回路１３（制御端子Ｎ２と出力端子Ｎ５の間）に所定の値以上の電圧が印加された場合、ダイオードＤ３に電流が流れることで、ブースト切替回路１３の素子破壊を防止することができる。

例えば、高周波切替回路１０をハイパワー用途として使用する場合、負電圧ブースト回路１１で昇圧された電圧は非常に大きくなる。具体的には、アンテナ端子Ｎ１への入力Ｐｉｎが３５ｄＢｍである場合、±１８Ｖ程度の振幅が制御端子Ｎ２と出力端子Ｎ５間に印加される。この場合、トランジスタＴ１０が耐圧の低いＭＯＳＦＥＴであるとき、トランジスタＴ１０は破壊してしまうことがある。そこで、本実施の形態では、ブースト切替回路１３のトランジスタＴ１０とリミッター回路１２のＰＩＮダイオードＤ３を並列に接続することで、トランジスタＴ１０に印加される電圧レベルを調整して素子破壊を防止している。尚、ブースト切替回路１３として耐圧の高いトランジスタが利用される場合、図２に示す構成からリミッター回路１２を削除してもよい。

図３は、送信装置（Ｔｘ）及び受信装置（Ｒｘ）を兼用した通信装置における高周波切替モジュール１の構成の一例を示す図である。図３に示す高周波切替モジュール１は、２つの高周波切替回路１０−１、１０−２を具備する。

高周波切替回路１０−１は、負電圧ブースト回路１１−１、リミッター回路１２−１、ブースト切替回路１３−１、スイッチ回路４０−１を備え、高周波切替回路１０−２は、負電圧ブースト回路１１−２、リミッター回路１２−２、ブースト切替回路１３−２、スイッチ回路４０−２を備える。ここで、ＤＣ制御電圧として、制御端子Ｎ２−１にはＤＣ制御電圧Ｖｃ１が供給され、制御端子Ｎ２−２にはＤＣ制御電圧Ｖｃ２が供給される。ＤＣ制御電圧Ｖｃ１とＤＣ制御電圧Ｖｃ２の信号レベルは相補の関係にあり、一方がハイレベル（例えば＋３ｖ）を示すとき他方はローレベル（例えば０ｖ）を示す。又、高周波切替回路１０−１、１０−２はアンテナ端子Ｎ１に共通接続される。

スイッチ回路４０−１は、端子Ｎ４−１とアンテナ端子Ｎ１との間にソース、ドレインが直列接続された複数のトランジスタＴ２０−１を備える。複数のトランジスタＴ２０−１のゲートは、対応する複数の抵抗Ｒ１０−１を介してゲート制御端子Ｎ３−１に共通接続される。ゲート制御端子Ｎ３−１は、抵抗Ｒ１−１を介して制御端子Ｎ２−１に接続されるとともに、抵抗Ｒ２−１を介して負電圧ブースト回路１１−１の出力端子Ｎ５−１に接続される。複数のトランジスタＴ２０−１は、制御端子Ｎ２−１に供給されるＤＣ制御電圧Ｖｃ１と出力端子Ｎ５−１から供給されるブースト電圧とに応じたスイッチング動作により、端子Ｎ４−１（送受信装置ＴＲｘ１）とアンテナ端子Ｎ１（アンテナ２０）との接続を制御する。

同様に、スイッチ回路４０−２は、端子Ｎ４−２とアンテナ端子Ｎ１との間にソース、ドレインが直列接続された複数のトランジスタＴ２０−２を備える。複数のトランジスタＴ２０−２のゲートは、対応する複数の抵抗Ｒ１０−２を介してゲート制御端子Ｎ３−２に共通接続される。ゲート制御端子Ｎ３−２は、抵抗Ｒ１−２を介して制御端子Ｎ２−１に接続されるとともに、抵抗Ｒ２−２を介して負電圧ブースト回路１１−２の出力端子Ｎ５−２に接続される。複数のトランジスタＴ２０−２は、制御端子Ｎ２−２に供給されるＤＣ制御電圧Ｖｃ２と出力端子Ｎ５−２から供給されるブースト電圧とに応じたスイッチング動作により、端子Ｎ４−２（送受信装置ＴＲｘ２）とアンテナ端子Ｎ１（アンテナ２０）との接続を制御する。

このような構成により、高周波切替回路１０−１は、ＤＣ制御電圧Ｖｃ１及び負電圧ブースト回路１１−１から供給されるブースト電圧に応じて、送受信機（ＴＲｘ１）に接続された端子Ｎ４−１と、アンテナ端子Ｎ１との接続を制御する。同様に、高周波切替回路１０−２は、ＤＣ制御電圧Ｖｃ２と負電圧ブースト回路１１−２から供給されるブースト電圧に応じて、送受信機（ＴＲｘ２）に接続された端子Ｎ４−２と、アンテナ端子Ｎ１との接続を制御する。

図４及び図５を参照して、本実施の形態における高周波切替モジュール１の動作の詳細を説明する。図４及び図５を参照して、高周波切替回路１０−１の制御端子Ｎ２−１にハイレベル（例えば＋３ｖ）の電圧ＶＨがＤＣ制御電圧Ｖｃ１として供給された場合、ゲート接地されたＰチャネル型ＭＯＳトランジスタＴ１０−１はオンとなる。これにより制御端子Ｎ２−１と出力端子Ｎ５−１とがトランジスタＴ１０−１によるオン抵抗を介して電気的に接続され、ゲート制御端子Ｎ３−１の電位はハイレベルの電圧ＶＨ（例えば＋３ｖ）となる（図５時刻Ｔ１）。

ＤＣ制御電圧Ｖｃ１がハイレベル（ＶＨ）のとき、ゲート制御端子Ｎ３−１には、制御端子Ｎ２−１に印加されるＤＣ制御電圧Ｖｃ１が供給される。例えば、ＤＣ制御電圧Ｖｃ１が＋３ｖである場合、＋３ｖのＤＣ制御電圧が制御端子Ｎ３−１に供給され、スイッチ回路４０−１におけるトランジスタＴ２０−１をターンオンする。

続いて、高周波切替回路１０−１の制御端子Ｎ２−１にローレベル（例えば０ｖ）の電圧ＶＬがＤＣ制御電圧Ｖｃ１として供給された場合、ゲート接地されたＰチャネル型ＭＯＳトランジスタＴ１０−１はオフとなる（図５時刻Ｔ２）。このとき、トランジスタＴ１０のソース−ドレイン間容量が、制御端子Ｎ２−１と出力端子Ｎ５−１との間において容量素子Ｃ２−１に並列に接続されることとなる。このとき、負電圧ブースト回路１１−１は、アンテナ端子Ｎ１に入力される交流信号を整流して負のブースト電圧ＶＢを出力端子Ｎ５−１からゲート制御端子Ｎ３−１に出力する。

詳細には、制御端子Ｎ２−１にローレベル（ＶＬ）のＤＣ制御電圧Ｖｃ１が供給されている間、アンテナ端子Ｎ１に正の電圧が供給されるとダイオードＤ１−１が順方向バイアスされて導通状態となり、ダイオードＤ２−１が逆方向バイアスされて非導通状態となる。これにより、アンテナ端子Ｎ１、容量素子Ｃ１−１、ダイオードＤ１−１、制御端子Ｎ２−１の経路で充電電流が流れ、容量素子ｃ１−１が充電される。続いて、アンテナ端子Ｎ１に負の電圧が供給されるとダイオードＤ２−１が順方向バイアスされて導通状態となり、ダイオードＤ１−１が逆方向バイアスされて非導通状態となる。これにより、制御端子Ｎ２−１、容量素子Ｃ２−１（及びトランジスタＴ１０のゲート容量）、ダイオードＤ２−１、アンテナ端子Ｎ１の経路で充電電流が流れ、容量素子Ｃ２−１（及びトランジスタＴ１０のゲート容量）が充電される。これらの動作が繰り返されることによって容量素子Ｃ２−１（及びトランジスタＴ１０のゲート容量）が充電され、出力端子Ｎ５−１に供給されるブースト電圧ＶＢは、ＤＣ制御電圧Ｖｃ１として印加されたローレベルの電圧ＶＬ（例えば０Ｖ）に対しオフセット電圧Ｖｏｆｆだけ低下した値を維持する（図５時刻Ｔ３）。

ＤＣ制御電圧Ｖｃ１がローレベル（ＶＬ）のとき、ゲート制御端子Ｎ３−１には、制御端子Ｎ２−１に印加されるＤＣ制御電圧Ｖｃ１に出力端子Ｎ５−１の供給されるブースト電圧ＶＢが加算された値の電圧が供給される。例えば、ＤＣ制御電圧Ｖｃ１が０Ｖである場合、−Ｖｏｆｆのブースト電圧ＶＢがゲート制御端子Ｎ３−１に供給され、スイッチ回路４０−１におけるトランジスタＴ２０−１をターンオフする。

高周波切替回路１０−２の動作も上述と同様である。ただし、制御端子Ｎ２−１にハイレベル（ＶＨ）のＤＣ制御電圧Ｖｃ１が供給されている間、高周波切替回路１０−２の制御端子Ｎ２−２にはローレベル（ＶＬ）のＤＣ制御電圧Ｖｃ２が供給され、図５に示す時刻Ｔ２以降の動作が行われる。又、制御端子Ｎ２−１にローレベル（ＶＬ）のＤＣ制御電圧Ｖｃ１が供給されている間、高周波切替回路１０−２の制御端子Ｎ２−２にはハイレベル（ＶＨ）のＤＣ制御電圧Ｖｃ１が供給され、図５に示す時刻Ｔ１〜時刻Ｔ２の動作が行われる。

本実施の形態における高周波切替モジュール１では、ＴＲｘ１側のスイッチ回路４０−１がオンのとき、ＴＲｘ２側のスイッチ回路４０−２がオフとなり、ＴＲｘ１側のスイッチ回路４０−１がオフのとき、ＴＲｘ２側のスイッチ回路４０−２がオンとなる。このとき、オフ側の負電圧ブースト回路１１から、オフ側のスイッチ回路４０のゲート制御端子Ｎ３に対し、トランジスタＴ２０の閾値電圧よりも低い負電圧（−Ｖｏｆｆのブースト電圧ＶＢ）が供給されるため、スイッチ回路４０を確実にオフすることが可能となる。これにより、大信号が入力される高周波切替回路１０の線形性が向上するとともに歪みが低減される。一方、オン側のスイッチ回路４０のゲート制御端子Ｎ３に接続された負電圧ブースト回路１１は、ブースト切替回路１３によって制御端子Ｎ２と出力端子Ｎ５とが短絡されるため、負電圧の発生が抑止されている。このためオン側のスイッチ回路４０のゲート制御端子Ｎ３には、ハイレベルのＤＣ制御電圧Ｖｃが低下することなく供給され、当該スイッチ回路４０はオン抵抗が上昇することなく確実にオン状態となる。従って、本実施の形態における高周波切替回路１０によれば、一方のスイッチ回路４０を確実にオン状態とするとともに、他方のオフ状態のスイッチ回路４０の線形性を向上させることが可能となる。

本実施の形態における高周波切替回路１０は、出力端子Ｎ５（ゲート制御端子Ｎ３）に印加される電圧のレベルによって、負電圧ブースト回路１１の出力電圧を制御するブースト切替回路１３を備えている。スイッチ回路４０にハイレベルのＤＣ制御電圧Ｖｃを供給する場合、ブースト切替回路１３によって、スイッチ回路４０のゲート制御端子Ｎ３への負電圧の供給が停止する。このため、本実施の形態における高周波切替回路１０は、オフ状態のスイッチ回路４０の線形性を向上させる負電圧ブースト回路１１を搭載しながら、オン状態の切替にも対応可能となる。この結果、本実施の形態における高周波切替モジュール１は、アンテナ端子Ｎ１と送受信装置との接続を制御するスイッチ回路４０に対し、負電圧ブースト回路１１を搭載することが可能となる。あるいは、アンテナ端子とマルチポート端子との接続を切り替える複数のスイッチ回路４０のそれぞれに負電圧ブースト回路１１を個別に搭載することが可能となる。

又、ブースト切替回路１３（Ｐチャネル型ＭＯＳトランジスタＴ１０）は、スイッチ制御端子Ｎ３に印加された正電圧が、ブースト電圧ＶＢだけ低下することを防止するため、オン状態のスイッチ回路４０（トランジスタＴ２０のゲート）に負電圧が供給されることで生じるオン抵抗の増加、もしくは、オン状態を維持できなくなるという不具合が軽減される。これによって、送受兼用型の多ポートスイッチにおいて、全ポートの線形性を改善し、低歪みでの動作が可能となる。

図６は、高周波切替回路１０による挿入損失の入力電圧依存性のシミュレーション結果（Ａ）と、負電圧ブースト回路１１を有しない従来のＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチによる挿入損失の入力電圧依存性のシミュレーション結果（Ｂ）を示す図である。図６では、負電圧ブースト回路１１から負電圧（ブースト電圧ＶＢ）が供給されときの挿入損失の入力電圧依存性のシミュレーション結果（Ａ）が示される。負電圧ブースト回路１１を有しないＳＰＤＴスイッチでは、小信号利得より利得が０．１ｄＢ低下したときの入力電力（０．１ｄＢ利得圧縮時入力電力）が３３ｄＢｍであるのに対し、本実施の形態における高周波切替回路１０の０．１ｄＢ利得圧縮時入力電力は３７ｄＢｍを超えている。このように、本発明によれば、負電圧（ブースト電圧ＶＢ）の供給により大信号入力時の切替回路の線形性が向上する。

図７は、負電圧ブースト回路１１から負電圧（ブースト電圧ＶＢ）が供給されときの高周波切替回路１０の２次高調波歪みの入力電圧依存性のシミュレーション結果（Ｃ）と、負電圧ブースト回路１１を有しない従来のＳＰＤＴスイッチの回路の２次高調波歪みの入力電圧依存性のシミュレーション結果（Ｄ）を示す図である。図８は、負電圧ブースト回路１１から負電圧（ブースト電圧ＶＢ）が供給されときの高周波切替回路１０の３次高調波歪みの入力電圧依存のシミュレーション結果（Ｅ）と、負電圧ブースト回路１１を有しない従来のＳＰＤＴスイッチの回路の３次高調波歪みの入力電圧依存性のシミュレーション結果（Ｆ）を示す図である。

図７及び図８に示されるように、負電圧（ブースト電圧ＶＢ）の供給により、２次高調波歪み特性や３次高調波歪み特性も従来に比べて改善される。尚、４次以上のｎ次高調波歪み特性についても同様に改善されることは自明である。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。

例えば、図２に示す一例では、リミッター回路１２としてＰＩＮダイオードＤ３を利用したが、これに限らず、所定の大きさの電圧に応じて電流経路となり得れば、他の素子によって実現しても良い。例えば、図９に示すようにゲートが接地され、ソース−ドレインが制御端子Ｎ３と出力端子Ｎ５との間に接続され、ＰＮ接合ダイオードの整流作用を持たせたＮチャネル型ＭＯＳトランジスタＴ３０をリミッター回路１２として利用しても良い。ブースト切替回路１３とリミッター回路１２のトランジスタＴ３０を並列に接続することで、制御端子Ｎ２と出力端子Ｎ５との間の電圧レベルを調整して、ブースト切替回路１３のトランジスタＴ１０の破壊を防ぐことが可能となる。

又、負電圧ブースト回路１１としてダイオードＤ１、Ｄ２を利用した形態を説明したが、これに限らず、負電圧ブースト回路１１は、ダイオードＤ１、Ｄ２に替えて、制御信号に応じてスイッチング動作が制御されるスイッチング素子を備える形態でも良い。この際、２つのスイッチング素子のオンオフは、アンテナ端子Ｎ１からの交流信号の信号レベルに応じて相補に制御され、図２に示す負電圧ブースト回路１１と同様に、負電圧のブースト電圧ＶＢを出力することが可能となる。

１ ：高周波切替モジュール
１０ ：高周波切替回路
１１ ：負電圧ブースト回路
１２ ：リミッター回路
１３ ：ブースト切替回路
２０ ：アンテナ
３０ ：ＤＣ電源
４０ ：スイッチ回路
Ｃ１、Ｃ２ ：容量素子
Ｄ１、Ｄ２、Ｄ３ ：ダイオード
Ｎ１ ：アンテナ端子
Ｎ２ ：制御端子
Ｎ３ ：スイッチ制御端子（ゲート制御端子）
Ｎ５ ：出力端子
Ｔ１０、Ｔ２０、Ｔ３０ ：トランジスタ
ＶＢ ：ブースト電圧
Ｖｃ、Ｖｃ１、Ｖｃ２ ：ＤＣ制御電圧

Claims (8)

1. 共通のアンテナ端子とそれぞれ個別の通信装置との間の接続を制御する複数の高周波切替回路を具備し、
   前記複数の高周波切替回路のそれぞれは、
   ＤＣ制御電圧が供給される制御端子と、
   前記ＤＣ制御電圧に基づき、前記アンテナ端子からの交流信号に応じた充放電により前記交流信号を整流し、ブースト電圧として出力端子から出力する負電圧ブースト回路と、
   前記ＤＣ制御電圧に応じて、前記制御端子と前記出力端子との接続を制御するブースト切替回路と、
   前記制御端子と前記出力端子から供給されるゲート制御電圧に応じて前記アンテナ端子と通信装置との接続を制御するスイッチ回路と
   を備える
   高周波切替モジュール。
2. 請求項１に記載の高周波切替モジュールにおいて、
   前記ブースト切替回路は、ゲートに所定の電圧が供給され、ソース及びドレインが前記制御端子と前記出力端子との間に接続されたトランジスタを備える
   高周波切替モジュール。
3. 請求項１又は２に記載の高周波切替モジュールにおいて、
   前記制御端子と前記出力端子との間に接続され、前記制御端子と前記出力端子の間に所定の値以上の電圧が印加された場合に、前記制御端子と前記出力端子に電流を流すことで、前記制御端子と前記出力端子の間の電圧レベルを調整するリミッター回路を更に具備する
   高周波切替モジュール。
4. 請求項１から３のいずれか１項に記載の高周波切替モジュールにおいて、
   前記負電圧ブースト回路は、ローレベルの前記ＤＣ制御電圧に応じて負電圧のブースト電圧を出力し、
   前記ブースト切替回路は、ハイレベルの前記ＤＣ制御電圧に応じて前記制御端子と前記出力端子とを接続する
   高周波切替モジュール。
5. 請求項２に記載の高周波切替モジュールにおいて、
   前記トランジスタは、ゲートが接地されたＰチャネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である
   高周波切替モジュール。
6. 請求項３に記載の高周波切替モジュールは、
   前記リミッター回路は、アノードが前記制御端子に接続され、カソードが前記出力端子に接続されたＰＩＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードを備える
   高周波切替モジュール。
7. 請求項３に記載の高周波切替モジュールは、
   前記リミッター回路は、ゲートが接地され、ソース及びドレインが前記制御端子と前記出力端子との間に接続されたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を備える
   高周波切替モジュール。
8. 請求項１から７のいずれか１項に記載の高周波切替モジュールに用いられる高周波切替回路。

Images