KR101520580B1 - 전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치 - Google Patents

전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치 Download PDF

Info

Publication number
KR101520580B1
KR101520580B1 KR1020140037487A KR20140037487A KR101520580B1 KR 101520580 B1 KR101520580 B1 KR 101520580B1 KR 1020140037487 A KR1020140037487 A KR 1020140037487A KR 20140037487 A KR20140037487 A KR 20140037487A KR 101520580 B1 KR101520580 B1 KR 101520580B1
Authority
KR
South Korea
Prior art keywords
ldmos
ldmos transistors
drain electrode
electrode
switch
Prior art date
Application number
KR1020140037487A
Other languages
English (en)
Inventor
백동현
윤선우
이정윤
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020140037487A priority Critical patent/KR101520580B1/ko
Application granted granted Critical
Publication of KR101520580B1 publication Critical patent/KR101520580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Abstract

전력 재분배 캐패시터를 이용한 LDMOS RF 스위치가 개시된다. 개시된 RF 스위치는 직렬 연결된 N(1 이상의 정수임)개의 LDMOS 트랜지스터; 및 N개의 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 N개의 캐패시터;를 포함하되, 상기 N개의 LDMOS 트랜지스터 중 첫번째 LDMOS 트랜지스터의 드레인 전극은 상기 제1 신호단과 연결된다.

Description

전력 재분배 캐패시터를 이용한 LDMOS RF 스위치 및 이를 이용한 통신 장치{LDMOS RF switch using power redistribution capacitor and Communication device using the same}
본 발명의 실시예들은 LDMOS(Lateral Double diffused MOS) 트랜지스터를 이용하여 RF 신호를 스위칭시키는 스위치 및 이를 이용한 통신장치에 관한 것으로서, 더욱 상세하게는 전력 재분배 캐패시터를 이용한 LDMOS RF 스위치 및 이를 이용한 통신장치에 관한 것이다.
RF 스위치는 RF 신호를 제1 신호단에서 제2 신호단으로 스위칭하는 소자를 의미한다.
도 1은 종래의 RF 스위치의 구조를 도시한 도면이다. 종래의 RF 스위치는 게이트(gate) 전극과 바디(body) 전극에 저항을 연결함으로써 게이트 전극과 바디 전극을 플로팅(floating) 시켜서 소스 전극과 드레인 전극으로 들어오는 신호를 최대한 손실없이 반대쪽으로 전달하게 한다.
도 2는 도 1의 종래의 RF 스위치가 온되었을 때의 동작을 도시한 도면이다.
도 2를 참조하면, 게이트 저항과 바디 바이어스 저항이 매우 큰 값을 가지게 되면 RF 스위치의 기생 캐퍼시턴스는 신호가 지나가는 경로에 영향을 전혀 주지 않게 된다. 따라서 RG와 RB는 기생 캐퍼시턴스에 비해 큰 값을 가지고 있어야 하며, Ron이 작을 수록 신호의 손실이 적다.
또한, 도 3은 도 1의 종래의 RF 스위치가 오프되었을 때의 동작을 도시한 도면이다.
도 3을 참조하면, 스위치의 Roff 저항이 크기 때문에 입력신호는 게이트의 기생 캐퍼시턴스나 바디 다이오드를 통해서 전달된다. 따라서, 기생 캐패시턴스가 작을수록 신호가 통과하는 것을 막을 수 있다(이 때의 기생 캐패시턴스를 Coff로 정의함).
도 4는 종래의 RF 스위치의 스택 구조의 개념을 도시한 도면으로, 도 4의 (a)는 파워 핸들링 캐퍼빌리티(power handling capability)를 늘리기 위해 스택을 여러 개 쌓는 도면이고, 도 4의 (b)는 RF 스위치가 오프된 상태에서 파괴 전압(breakdown voltage)를 넘지 않게 큰 신호를 분배하기 위해 스택을 쌓는다.
한편, LDMOS(Lateral Double diffused MOS) 트랜지스터는 다수 캐리어 소자로서 빠른 스위칭 응답, 높은 입력 임피던스를 갖는 대표적인 수평형 전력소자로서, 드레인 전극이 소소 전극보다 파괴 전압(Breakdown Voltage)가 훨씬 큰 값을 가지는 장점을 가지고 있다.
그러나, LDMOS 트랜지스터는 RF 스위치에는 사용되고 있지 않다. 즉, 스위치가 켜졌을 때 Ron 저항과 Coff(off capacitance) 값이 높아서 위치로서의 특성이 좋지 않은 단점이 있기 때문이다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 LDMOS(Lateral Double diffused MOS) 트랜지스터를 이용하여 RF 신호를 스위칭시키는 스위치 이를 이용한 통신장치를 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 제1 신호단의 RF 신호를 제2 신호단으로 스위칭하는 RF 스위치에 있어서, 직렬 연결된 N(1 이상의 정수임)개의 LDMOS 트랜지스터; 및 N개의 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 N개의 캐패시터;를 포함하되, 상기 N개의 LDMOS 트랜지스터 중 첫번째 LDMOS 트랜지스터의 드레인 전극은 상기 제1 신호단과 연결되는 것을 특징으로 하는 RF 스위치가 제공된다.
일단이 N개의 LDMOS 트랜지스터 각각의 게이트 전극 및 N개의 캐패시터 각각에 연결되고, 타단이 제어 전압이 인가되는 제1 전압단과 연결되는 저항;를 더 포함하되, 상기 제1 전압단에 하이레벨 전압이 인가되는 경우 상기 RF 스위치는 온되고, 상기 제1 전압단에 로우레벨 전압이 인가되는 경우 상기 RF 스위치는 오프될 수 있다.
상기 N개의 LDMOS 트랜지스터가 2개 이상인 경우, 상기 N개의 LDMOS 트랜지스터 중 마지막 LDMOS 트랜지스터의 드레인 전극은 상기 제2 신호단과 연결될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 제1 신호단의 RF 신호를 제2 신호단으로 스위칭하는 RF 스위치에 있어서, 직렬 연결된 N(1 이상의 정수임)개의 LDMOS 트랜지스터; 및 N개의 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 N개의 캐패시터;를 포함하되, 상기 N개의 LDMOS 트랜지스터 중 첫번째 LDMOS 트랜지스터의 드레인 전극은 상기 제1 신호단과 연결되는 것을 특징으로 하는 RF 스위치가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, RF 스위치를 이용한 통신장치에 있어서, 송신부; 상기 송신부와 연결되는 안테나; 및 상기 안테나와 연결되는 수신부;를 포함하되, 상기 송신부 및 상기 수신부 각각은, 직렬 연결된 N(1 이상의 정수임)개의 제1 LDMOS 트랜지스터; N개의 제1 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 N개의 제1 캐패시터; 및 N개의 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 N개의 제2 캐패시터;를 포함하되, 상기 송신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극은 상기 송신단과 연결되고, 상기 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극은 상기 안테나와 연결되고, 상기 수신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극은 상기 안테나와 연결되고, 상기 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극은 상기 수신단과 연결되는 것을 특징으로 하는 통신장치가 제공된다.
본 발명에 따른 LDMOS 트랜지스터를 이용한 스위치 이를 이용한 통신장치는 기존의 스위치보다 높은 파괴 전압을 가지므로, 스택(stack)을 많이 쌓을 필요가 없으며, 상대적으로 작은 사이즈로 설계할 수 있는 장점이 있다.
또한, 본 발명에 따른 LDMOS 트랜지스터를 이용한 스위치 이를 이용한 통신장치는 LDMOS 트랜지스터의 드래인 전극을 소스 전극 쪽에 비해 높은 신호가 걸리도록 해서 높은 선형성에도 강하게 설계할 수 있는 장점이 있다.
도 1은 종래의 RF 스위치의 구조를 도시한 도면이다.
도 2는 도 1의 종래의 RF 스위치가 온되었을 때의 동작을 도시한 도면이다.
도 3은 도 1의 종래의 RF 스위치가 오프되었을 때의 동작을 도시한 도면이다.
도 4는 종래의 RF 스위치의 스택 구조의 개념을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 RF 스위치의 상세한 구성을 도시한 도면이다.
도 6는 본 발명의 일 실시예에 따른 RF 스위치를 이용한 송신부에서의 전류 흐름을 설명하기 위한 도면이다.
도 7 및 도 8는 본 발명의 일 실시예에 따른 RF 스위치를 이용한 통신장치의 개략적인 구성을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 5은 본 발명의 일 실시예에 따른 RF 스위치의 상세한 구성을 도시한 도면이다.
도 5을 참조하면, 본 발명에 일 실시예에 따른 RF 스위치(300)는 직렬 연결된 N(1 이상의 정수임)개의 LDMOS(Lateral Double diffused MOS) 트랜지스터(MLD1, MLD2)를 포함한다.
도 5에서는 직렬 연결된 LDMOS 트랜지스터가 2개인 것으로 도시하였으나, 이는 본 발명의 일 실시예에 불과한 것으로서, 하나의 LDMOS 트랜지스터가 포함될 수도 있고, 3개 이상의 LDMOS 트랜지스터가 포함될 수도 있다. 그리고, 도 5에서, LDMOS 트랜지스터가 NLDMOS 트랜지스터인 것으로 도시하고 있다.
이 때, N개의 LDMOS 트랜지스터 중 첫번째 LDMOS 트랜지스터(MLD1)의 드레인 전극은 제1 신호단과 연결될 수 있다. 즉, LDMOS 트랜지스터는 앞서 설명한 바와 같이 드래인 전극이 소스 전극보다 파괴 전압(breakdown voltage)이 훨씬 큰 장점을 가지고 있고, 제1 신호단이 입력단인 경우, 드래인 전극 쪽에 소스 전극 쪽보다 높은 신호가 걸리도록 하면 많은 스택을 쌓지 않고서도(일례로, 도 5에 도시된 바와 같은 2개의 스택) 높은 선형성을 가질 수 있는 장점이 있다.
그리고, 본 발명에 일 실시예에 따른 RF 스위치(300)는 N개의 LDMOS 트랜지스터(MLD1, MLD2) 각각의 게이트 전극과 소스 전극 사이에 연결되는 N개의 제1 캐패시터(C1) 및 N개의 LDMOS 트랜지스터(MLD1, MLD2) 각각의 바디 전극과 소스 전극 사이에 연결되는 N개의 제2 캐패시터(C2) 중 적어도 하나를 포함한다.
즉, 도 5에서는 N개의 제1 캐패시터(C1) 및 N개의 제2 캐패시터(C2) (320)가 RF 스위치(300)에 모두 포함되는 것으로 도시하였으나, 본 발명의 다른 실시예에 따르면, RF 스위치는 N개의 제1 캐패시터(C1)만을 포함할 수도 있고, N개의 제2 캐패시터(C2)만을 포함할 수도 있다.
그리고, RF 스위치(300)는 일단이 N개의 LDMOS 트랜지스터(MLD1, MLD2) 각각의 게이트 전극 및 N개의 제1 캐패시터(C1) 각각에 연결되고, 타단이 제어 전압이 인가되는 제1 전압단과 연결되는 저항(R1)을 포함할 수 있다. 마찬가지로, RF 스위치(300)는 일단이 N개의 LDMOS 트랜지스터(MLD1, MLD2) 각각의 바디 전극 및 N개의 제2 캐패시터(C2) 각각에 연결되고, 타단이 접지와 연결되는 저항(R1)을 포함할 수 있다. 따라서, 제1 전압단에 하이레벨 전압이 인가되는 경우 RF 스위치(300)는 온되고, 제1 전압단에 로우레벨 전압이 인가되는 경우 RF 스위치(300)는 오프될 수 있다.
본 발명의 일 실시예에 따르면, RF 스위치(300)가 오프되는 경우, N개의 제1 캐패시터(C1)와 N개의 제2 캐패시터(C2)가 Vgs/Vbs와 Vgd/Vbd 사이에 비대칭으로 전력이 걸리도록 제어함으로써, 높은 선형성을 가지도록 하는 장점이 있다.
즉, 제1 캐패시터(C1)와 제2 캐패시터(C2)가 설치되지 않는 상태에서, RF 스위치(300)가 오프되는 경우, Vgs와 Vgd가 같은 차이의 전력이 분해되고(이는 Vbd와 Vbs도 마찬가지임), 이는 Cgs와 Cgd, 및 Cbd와 Cbs가 거의 비슷한 값을 가지기 때문에 전력도 동일하게 분배된다. 따라서, 제1 캐패시터(C1)와 제2 캐패시터(C2)를 설치하면, 상대적으로 Vgs의 값보다 훨씬 큰 값이 Vgd에 분배됨으로써, 높은 전력이 오프된 스위치 쪽으로 들어와도 그것을 견딜 수가 있는 장점이 있다.
정리하면, 본 발명의 일 실시예에 따른 RF 스위치(300)는 다음과 같은 장점 내지 효과가 있다.
LDMOS 트랜지스터를 사용하지 않는 종래의 RF 스위치의 경우, Ron 저항이 작은 장점이 있지만, 파괴 전압이 낮아 수많은 스택을 쌓아야 하는 단점이 있었다. 그러나, 본 발명의 일 실시예에 따른 RF 스위치(300)는 Ron 저항이 높은 대신에 파괴 전압이 높아서 스택을 많이 쌓지 않아도 되므로, 종래의 RF 스위치의 Ron 저항과 비슷한 Ron 저항을 얻을 수 있게 된다.
또한, 본 발명의 일 실시예에 따른 RF 스위치(300)는 스택을 최소화할 수 있으므로, 상대적으로 작은 사이즈로 설계할 수 있는 장점이 있다.
한편, 도 6을 참조하면, 본 발명의 일 실시예에 따른 RF 스위치(300)를 이용한 송신부의 경우, GSM 인터페이스를 이용한 송신 유닛(410), CDMA 인터페이스를 이용한 송신 유닛(410) 등 복수의 송신 유닛을 구비할 수도 있다. 이 때, 한 송신 유닛(410)에서 송신하고자 하는 RF 신호가 다른 송신 유닛(420)으로 흐르게 되어 LDMOS 트랜지스터가 파괴되는 문제가 발생할 수 있다.
따라서, 본 발명의 일 실시예에 따르면, N개의 LDMOS 트랜지스터가 2개 이상인 경우, N개의 LDMOS 트랜지스터 중 마지막 LDMOS 트랜지스터(MLD2)의 드레인 전극은 제2 신호단과 연결됨으로써, 마지막 LDMOS 트랜지스터가 파괴되지 않을 수 있다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 RF 스위치를 이용한 통신장치의 개략적인 구성을 도시한 도면이다.
도 7 및 도 8을 참조하면, 통신장치(500, 600)는 송신부(510, 610), 송신부(510, 610)와 연결되는 안테나, 및 안테나와 연결되는 수신부(520, 620)를 포함한다. 여기서, 송신부(510, 610)와 수신부(520, 620)는 구성이 동일할 수 있으며, 이는 도 5에서 설명한 바와 같다. 한편, 설명의 편의를 위해, 송신부(510, 610)와 수신부(520, 620)에 포함된 LDMOS 트랜지스터를 "제1 LDMOS 트랜지스터"로 표현하기로 한다.
따라서, 통신장치(500, 600)가 송신 동작을 수행하는 경우, 송신부(510, 610)의 제1 전압단에는 하이레벨 전압, 수신부(620)의 제1 전압단에는 로우레벨 전압이 인가된다. 따라서, 송신부(510, 610)는 온되고, 수신부(520, 620)는 오프되며, RF 신호는 점선에 표시된 바와 같이 흐르게 된다.
여기서, 송신부(510, 610)의 제1 신호단은 "Tx"이고, 제2 신호단은 "안테나"이다. 즉, 송신부(510, 610)에 포함된 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극은 송신단(Tx)과 연결되고, N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극은 안테나와 연결된다.
반대로, 통신장치(500, 600)가 수신 동작을 수행하는 경우, 송신부(510, 610)의 제1 전압단에는 로우레벨 전압이 인가되고, 수신부(520, 620)의 제1 전압단에는 하이레벨 전압이 인가된다. 따라서, 송신부(510, 610)는 오프되고, 수신부(520, 620)는 온되며, RF 신호는 일점쇄선에 표시된 바와 같이 흐르게 된다.
여기서, 수신부(520, 620)의 제1 신호단은 "안테나"이고, 제2 신호단은 "Rx"이다. 즉, 수신부(520, 620)에 포함된 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극은 안테나와 연결되고, N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극은 수신단(Rx)과 연결된다.
한편, 통신장치(500, 600)는 RF 신호의 차단성을 높이기 위한 제1 차단 회로부(530, 630) 및 제2 차단 회로부(540, 640)를 더 포함할 수 있다.
도 7는 본 발명의 제1 실시예에 따른 통신장치(500)의 구성을 도시한 도면으로서, 제1 차단 회로부(530) 및 제2 차단 회로부(540) 각각은, 하나의 제2 LDMOS 트랜지스터, 제2 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 제3 캐패시터(C3) 및 제2 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 제4 캐패시터(C4)를 포함한다.
여기서, 제1 차단 회로부(530)의 제2 LDMOS 트랜지스터의 드래인 전극은 송신부(510)에 포함된 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 제1 차단 회로부(530)의 제2 LDMOS 트랜지스터의 소스 전극은 접지와 연결된다. 또한, 제2 차단 회로부(540)의 제2 LDMOS 트랜지스터의 드래인 전극은 수신부(520)에 포함된 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 제2 차단 회로부(540)의 제2 LDMOS 트랜지스터의 소스 전극은 접지와 연결된다.
그리고, 도 8는 본 발명의 제2 실시예에 따른 통신장치(600)의 구성을 도시한 도면으로서, 제1 차단 회로부(630) 및 제2 차단 회로부(640) 각각은, 직렬 연결된 2개의 제2 LDMOS 트랜지스터, 2개의 제2 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 2개의 제3 캐패시터(C3), 및 2개의 제2 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 2개의 제4 캐패시터(C4)를 포함하되, 2개의 제2 LDMOS 트랜지스터의 소스 전극은 서로 연결된다.
여기서, 제1 차단 회로부(630)의 2개의 제2 LDMOS 트랜지스터 중 첫번째 제2 LDMOS 트랜지스터의 드래인 전극은 송신부(610)에 포함된 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 제1 차단 회로부(630)의 2개의 제2 LDMOS 트랜지스터 중 두번째 제2 LDMOS 트랜지스터의 드래인 전극은 접지와 연결된다. 또한, 제2 차단 회로부(640)의 2개의 제2 LDMOS 트랜지스터 중 첫번째 제2 LDMOS 트랜지스터의 드래인 전극은 수신부(620)에 포함된 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 제2 차단 회로부(640)의 2개의 제2 LDMOS 트랜지스터 중 두번째 제2 LDMOS 트랜지스터의 드래인 전극은 접지와 연결된다.
즉, 차단 회로부(530, 540, 630, 640)는 통신장치(500, 600)가 온되었을 때, TX와 RX를 접지에 연결시켜서 반대편 TX와 RX로 영향이 미치는 것을 방지하는 기능을 수행한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (9)

  1. 제1 신호단의 RF 신호를 제2 신호단으로 스위칭하는 RF 스위치에 있어서,
    직렬 연결된 N(2 이상의 정수임)개의 LDMOS 트랜지스터; 및
    N개의 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 N개의 캐패시터;를 포함하되,
    상기 N개의 LDMOS 트랜지스터 중 첫번째 LDMOS 트랜지스터의 드레인 전극은 상기 제1 신호단과 연결되고, 상기 N개의 LDMOS 트랜지스터 중 마지막 LDMOS 트랜지스터의 드레인 전극은 상기 제2 신호단과 연결되는 것을 특징으로 하는 RF 스위치.
  2. 제1항에 있어서,
    일단이 N개의 LDMOS 트랜지스터 각각의 게이트 전극 및 N개의 캐패시터 각각에 연결되고, 타단이 제어 전압이 인가되는 제1 전압단과 연결되는 저항;를 더 포함하되,
    상기 제1 전압단에 하이레벨 전압이 인가되는 경우 상기 RF 스위치는 온되고, 상기 제1 전압단에 로우레벨 전압이 인가되는 경우 상기 RF 스위치는 오프되는 것을 특징으로 하는 RF 스위치.
  3. 삭제
  4. 제1 신호단의 RF 신호를 제2 신호단으로 스위칭하는 RF 스위치에 있어서,
    직렬 연결된 N(2 이상의 정수임)개의 LDMOS 트랜지스터; 및
    N개의 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 N개의 캐패시터;를 포함하되,
    상기 N개의 LDMOS 트랜지스터 중 첫번째 LDMOS 트랜지스터의 드레인 전극은 상기 제1 신호단과 연결되고, 상기 N개의 LDMOS 트랜지스터 중 마지막 LDMOS 트랜지스터의 드레인 전극은 상기 제2 신호단과 연결되는 것을 특징으로 하는 RF 스위치.
  5. 제4항에 있어서,
    일단이 N개의 LDMOS 트랜지스터 각각의 바디 전극 및 N개의 캐패시터 각각에 연결되고, 타단이 접지와 연결되는 저항;를 더 포함하는 것을 특징으로 하는 RF 스위치.
  6. 삭제
  7. RF 스위치를 이용한 통신장치에 있어서,
    송신부;
    상기 송신부와 연결되는 안테나; 및
    상기 안테나와 연결되는 수신부;를 포함하되,
    상기 송신부 및 상기 수신부 각각은, 직렬 연결된 N(2 이상의 정수임)개의 제1 LDMOS 트랜지스터; N개의 제1 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 N개의 제1 캐패시터; 및 N개의 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 N개의 제2 캐패시터;를 포함하되,
    상기 송신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극은 상기 송신부과 연결되고, 상기 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극은 상기 안테나와 연결되고,
    상기 수신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극은 상기 안테나와 연결되고, 상기 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극은 상기 수신부과 연결되는 것을 특징으로 하는 통신장치.
  8. 제7항에 있어서,
    상기 송신부와 연결되는 제1 차단 회로부; 및 상기 수신부와 연결되는 제2 차단 회로부;를 포함하되,
    상기 제1 차단 회로부 및 상기 제2 차단 회로부 각각은, 하나의 제2 LDMOS 트랜지스터; 상기 제2 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 제3 캐패시터; 및 상기 제2 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 제4 캐패시터;를 포함하되,
    상기 제1 차단 회로부의 상기 제2 LDMOS 트랜지스터의 드래인 전극은 상기 송신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 상기 제1 차단 회로부의 상기 제2 LDMOS 트랜지스터의 소스 전극은 접지와 연결되며,
    상기 제2 차단 회로부의 상기 제2 LDMOS 트랜지스터의 드래인 전극은 상기 수신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 상기 제2 차단 회로부의 상기 제2 LDMOS 트랜지스터의 소스 전극은 접지와 연결되는 것을 특징으로 하는 통신장치.
  9. 제7항에 있어서,
    상기 송신부와 연결되는 제1 차단 회로부; 및 상기 수신부와 연결되는 제2 차단 회로부;를 포함하되,
    상기 제1 차단 회로부 및 상기 제2 차단 회로부 각각은, 직렬 연결된 2개의 제2 LDMOS 트랜지스터; 상기 2개의 제2 LDMOS 트랜지스터 각각의 게이트 전극과 소스 전극 사이에 연결되는 2개의 제3 캐패시터; 및 상기 2개의 제2 LDMOS 트랜지스터 각각의 바디 전극과 소스 전극 사이에 연결되는 2개의 제4 캐패시터;를 포함하되, 상기 2개의 제2 LDMOS 트랜지스터의 소스 전극은 서로 연결되고,
    상기 제1 차단 회로부의 상기 2개의 제2 LDMOS 트랜지스터 중 첫번째 제2 LDMOS 트랜지스터의 드래인 전극은 상기 송신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 첫번째 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 상기 제1 차단 회로부의 상기 2개의 제2 LDMOS 트랜지스터 중 두번째 제2 LDMOS 트랜지스터의 드래인 전극은 접지와 연결되며,
    상기 제2 차단 회로부의 상기 2개의 제2 LDMOS 트랜지스터 중 첫번째 제2 LDMOS 트랜지스터의 드래인 전극은 상기 수신부에 포함된 상기 N개의 제1 LDMOS 트랜지스터 중 마지막 제1 LDMOS 트랜지스터의 드레인 전극과 연결되고, 상기 제2 차단 회로부의 상기 2개의 제2 LDMOS 트랜지스터 중 두번째 제2 LDMOS 트랜지스터의 드래인 전극은 접지와 연결되는 것을 특징으로 하는 통신장치.
KR1020140037487A 2014-03-31 2014-03-31 전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치 KR101520580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140037487A KR101520580B1 (ko) 2014-03-31 2014-03-31 전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140037487A KR101520580B1 (ko) 2014-03-31 2014-03-31 전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치

Publications (1)

Publication Number Publication Date
KR101520580B1 true KR101520580B1 (ko) 2015-05-15

Family

ID=53394792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140037487A KR101520580B1 (ko) 2014-03-31 2014-03-31 전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치

Country Status (1)

Country Link
KR (1) KR101520580B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912289B1 (ko) 2017-06-28 2018-10-29 삼성전기 주식회사 고조파 감쇠특성을 개선한 고주파 스위치 장치
WO2020130161A1 (ko) * 2018-12-17 2020-06-25 전자부품연구원 밀리미터웨이브 고출력 스위치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263523A (ja) * 2007-04-13 2008-10-30 Renesas Technology Corp 高周波スイッチ回路
JP2013507873A (ja) * 2009-10-16 2013-03-04 ファーフィクス リミテッド スイッチングシステム及びスイッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263523A (ja) * 2007-04-13 2008-10-30 Renesas Technology Corp 高周波スイッチ回路
JP2013507873A (ja) * 2009-10-16 2013-03-04 ファーフィクス リミテッド スイッチングシステム及びスイッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912289B1 (ko) 2017-06-28 2018-10-29 삼성전기 주식회사 고조파 감쇠특성을 개선한 고주파 스위치 장치
WO2020130161A1 (ko) * 2018-12-17 2020-06-25 전자부품연구원 밀리미터웨이브 고출력 스위치

Similar Documents

Publication Publication Date Title
US9438223B2 (en) Transistor based switch stack having filters for preserving AC equipotential nodes
KR101113492B1 (ko) 고전력 튜너블 캐패시터
US20070290744A1 (en) Radio frequency switching circuit, radio frequency switching device, and transmitter module device
US9461643B2 (en) High freuency semiconductor switch and wireless device
US20140125402A1 (en) Switching circuit, radio switching circuit, and switching method thereof
US9312853B2 (en) High frequency semiconductor switch circuit and high frequency radio system including same
EP2735101B1 (en) Rf device with a transmit/receive switch circuit
US20150381168A1 (en) High frequency switching circuit
US20120274387A1 (en) RF Switching System, Module, and Methods with Improved High Frequency Performance
KR101520580B1 (ko) 전력 재분배 캐패시터를 이용한 ldmos rf 스위치 및 이를 이용한 통신 장치
US10340704B2 (en) Switch device with a wide bandwidth
KR101228742B1 (ko) 고주파 스위치
US20160005729A1 (en) Radio frequency transistor stack with improved linearity
US9577631B2 (en) Single pole multi-throw switch
KR101901694B1 (ko) 고주파 스위치
KR101616597B1 (ko) 고주파 스위치
KR101520581B1 (ko) 스위치드 플로팅 기술을 이용한 ldmos rf 스위치
US20220337233A1 (en) Bias networks for dc or extended low frequency capable fast stacked switches
US9673800B2 (en) Analog switch circuit applicable to high frequency signal
US10277205B1 (en) SPDT switch with high linearity
US10491113B1 (en) Transmit-receive system having three operating modes
US11088685B2 (en) High-frequency switch
TW201501467A (zh) 半導體開關
KR102117478B1 (ko) 고주파 스위치
KR101539909B1 (ko) 고주파 스위치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 6