CN109274358B - 一种soi cmos射频开关以及射频收发前端、移动终端 - Google Patents

Abstract

本申请公开了一种SOI CMOS射频开关，包括一个固定连接端和多个选择性连接端。每个选择性连接端与固定连接端之间构成一条通道。每条通道的主路径为三个以上级联的开关管。每条通道的两端开关管的源极和漏极之间均连接电容，每条通道的中间开关管的源极和漏极之间均连接电阻，每条通道的所有开关管的栅极连接同一个控制电压。每条通道所连接的控制电压还通过一个正向的反相器与电阻的串联支路连接到该条通道的主路径除两端以外的任意位置。在任意时刻，仅有一个控制电压为正电压，正电压所连接的通道闭合；其余控制电压均为零电压，零电压所连接的通道均断开。本申请SOI CMOS射频开关具有整体电路结构简化、成本降低、面积小的特点。

Description

一种SOI CMOS射频开关以及射频收发前端、移动终端

技术领域

本申请涉及一种射频开关，特别是涉及一种在SOI（绝缘体上硅）材料上以CMOS工艺实现的射频开关。

背景技术

随着移动通信技术的发展，出现了多种移动通讯标准并存的局面。例如在中国就有GSM、cdmaOne、W-CDMA、TD-SCDMA、CDMA2000、LTE-FDD、LTE-TDD等移动通讯标准并存。每种移动通讯标准又定义了一个或多个工作频段，例如GSM标准就定义有14个工作频段。以手机为典型代表的移动终端为了提高兼容性以及在不同国家或地区的通用性，需要尽可能多地支持不同的移动通讯标准，这被称为多模特性。相应地，移动终端也需要尽可能多地支持一种或多种移动通讯标准的不同的工作频段，这被称为多频特性。为了实现多模多频特性，同时考虑到蓝牙、GPS、WLAN（无线局域网）、收音机等功能实现，在移动终端内部往往设置有多个射频功率放大器，每个射频功率放大器仅能用于一个频段或者频率范围接近的多个频段的信号放大，并且采用射频开关将所需的射频功率放大器切换到相应的通路上使用。此外，射频开关也被用于时分多路复用（Time-division multiplexing，TDM）系统中，用来切换发射通道和接收通道。例如，GSM标准就是由时分多路复用系统实现的。

在射频收发机中，射频前端通常是指从天线到混频器之间的所有电路结构。通常在移动终端的射频前端中，射频功率放大器采用GaAs（砷化镓）HBT（异质结双极型晶体管）工艺实现，射频开关采用SOI CMOS工艺实现。

请参阅图1，这是一种用于切换发射通道和接收通道的单刀双掷射频开关。所述射频开关具有三个连接端：端子一S1接天线，端子二S2接发射通道，端子三S3接接收通道。所述射频开关具有两个控制信号VT和VR，在这两个控制信号VT和VR的作用下，在任意时刻，端子一S1或者与端子二S2之间闭合，此时端子一S1与端子三S3之间断开；端子一S1或者与端子三S3之间闭合，此时端子一S1与端子二S2之间断开。由此实现了切换发射通道和接收通道的单刀双掷功能。

请参阅图2，这是图1所示的单刀双掷射频开关采用SOI CMOS工艺实现的一种具体电路。所述射频开关包括发射通道与接收通道。发射通道的主路径是从端子二S2通过隔直电容一C1后，再通过级联的三个开关管T1至T3直至端子一S1，发射信号TX循此路径到达天线。接收通道的主路径是从端子一S1通过级联的三个开关管T4至T6后，再通过隔直电容二C2直至端子三S3，接收信号RX循此路径离开天线。所述开关管T1至T6均采用SOI CMOS工艺实现，例如为NMOS器件。所述开关管T1至T6的源极与漏极之间分别连接一个电阻R1至R6。发射通道主路径上的开关管T1至T3的栅极分别通过一个电阻R11至R13连接到控制电压一VT。接收通道主路径上的开关管T4至T6的栅极分别通过一个电阻R14至R16连接到控制电压二VR。隔直电容一C1与开关管T1的连接处通过一个电阻R21接地。开关管T6与隔直电容二C2的连接处通过一个电阻R22接地。

图2所示的射频开关中，两个控制信号VT和VR在任意时刻只有一个为正电压，另一个为负电压。当控制信号一VT为正电压时，电阻R21使三个开关管ST1至ST3的沟道直流电压保持为0V，会使发射通道闭合；同时控制信号二VR为负电压，会使接收通道断开。反之亦然，当控制信号二VR为正电压时，电阻R22使三个开关管ST4至ST6的沟道直流电压保持为0V，会使接收通道闭合；同时控制信号一VT为负电压，会使发射通道断开。在任意时刻，发射通道和接收通道仅有一条闭合而另一条断开，实现了单刀双掷射频开关。正电压、负电压的取值通常采用MOSFET的源极电压Vs或其符号取反的负源极电压-Vs。所述沟通直流电压是指开关管在导通时的源漏端电压，开关管在导通时源极电压与漏极电压相同均等于沟道电压。由于各个开关管的沟道直流电压保持为0V，源极电压Vs的最大取值取决于采用SOI CMOS工艺的NMOS器件安全电压。例如，特征尺寸为0.18μm的SOI CMOS工艺要求的安全电压为2.5V，因此两个控制信号VT和VR所采用的电压绝对值应小于2.5V，否则将降低射频开关的可靠性。这种射频开关需要正、负两种极性的电压作为控制信号，需要包含正电压产生电路和负电压产生电路，因此整体电路结构较为复杂、面积较大、成本较高。

请参阅图3，这是图1所示的单刀双掷射频开关采用SOI CMOS工艺实现的另一种具体电路。图3与图2相比，在电路结构上的区别主要有二点。其一是在发射通道主路径末端紧邻端子二S2的位置增加了隔直电容三C3，在接收通道主路径首端紧邻端子一S1的位置增加了隔直电容四C4。其二是将电阻R21原本的接地端改为接反相器一I1的输出端，反相器一I1的输入端用于接收控制信号一VT；将电阻R22原本的接地端改为接反相器二I2的输出端，反相器二I2的输入端用于接收控制信号二VR。

做出以上改进后，图3所示的射频开关中，两个控制信号VT和VR在在任意时刻只有一个为正电压，另一个为零电压。当控制信号一VT为正电压时，会使发射通道闭合；同时控制信号二VR为零电压，会使接收通道断开。反之亦然，当控制信号二VR为正电压时，会使接收通道闭合；同时控制信号一VT为零电压，会使发射通道断开。在任意时刻，发射通道和接收通道仅有一条闭合而另一条断开，实现了单刀双掷射频开关。这种射频开关只需要正电压和零电压作为控制信号，只需包含正电压产生电路，省略了负电压产生电路，因此整体电路结构得到了简化、成本降低。然而在发射通道的主路径串联了两个隔直电容C1和C3，发射通道在低频段的开关导通阻抗由开关管T1至T3和隔直电容C1、C3共同决定，为了避免低频段下的开关导通阻抗较大进而导致插入损耗较大的情况，所串联的隔直电容C1、C3就需要取较大的电容值，通常为十几甚至几十pF。相应地，在接收通道的主路径串联了另外两个隔直电容C2和C4，也要采用很大的电容值才能优化低频段的插入损耗。较大的电容值会使得射频开关的整体电路结构的面积变大。

发明内容

本申请所要解决的技术问题之一是提供一种采用SOI CMOS工艺的射频开关，兼具电路结构简单与面积小的特点。

为解决上述技术问题，本申请SOI CMOS射频开关包括一个固定连接端和多个选择性连接端，构成单刀多掷开关；每个选择性连接端与固定连接端之间构成一条通道；每条通道的主路径为三个以上级联的开关管，所述开关管均为SOI CMOS晶体管；每条通道的两端开关管的源极和漏极之间均连接电容，每条通道的中间开关管（即每条通道的主路径中除两端开关管以外的其他开关管）的源极和漏极之间均连接电阻，每条通道的所有开关管的栅极连接同一个控制电压；每条通道所连接的控制电压还通过一个正向的反相器与电阻的串联支路连接到该条通道的主路径除两端以外的任意位置；在任意时刻，仅有一个控制电压为正电压，其余控制电压均为零电压；在任意时刻，为正电压的控制电压所连接的通道闭合，为零电压的控制电压所连接的通道断开。

本申请SOI CMOS射频开关取得的技术效果是：只需要正电压和零电压作为控制信号，只需包含正电压产生电路，省略了负电压产生电路，可以在单电源供电下工作，因此整体电路结构得到了简化、成本降低。此外，每条通道的主路径不包含电容，电容仅在每条通道的两端开关管的源极和漏极之间，这使得电容的取值可以较小，即可保证射频开关在低频段的插入损耗较低，从而减小了整体电路的面积。

进一步地，所述射频开关包括一个固定连接端和n个选择性连接端，n为≥2的自然数，构成单刀n掷开关。单刀n掷开关的一种常见应用是单刀双掷开关。例如，所述固定连接端连接天线，其中一个选择性连接端连接发射通道，另一个选择性连接端连接接收通道，所述单刀双掷射频开关用于切换发射通道和接收通道。又如，所述固定连接端连接天线，两个选择性连接端分别连接两条不同的发射通道，所述单刀双掷射频开关用于切换两条不同的发射通道。单刀n掷开关的另一种常见应用是单刀三掷开关。例如，所述固定连接端连接天线，三个选择性连接端分别连接三条不同的发射通道，所述单刀三掷射频开关用于切换三条不同的发射通道。

进一步地，将m个单刀n掷开关并列叠加，m为≥2的自然数，这m个单刀n掷开关分别是单刀n1掷开关、单刀n2掷开关、……、单刀nm掷开关，构成m刀(n1+n2+……+nm)掷开关。m刀多掷开关的常见应用是双刀多掷射频开关、三刀多掷射频开关。这种并列叠加的方式扩展了本申请SOI CMOS射频开关的应用范围。

进一步地，每条通道的主路径中级联的开关管数量或者相同、或者不同；这取决于每条通道通过的射频功率是否相同。这为电路设计提供了较大的灵活性，扩展了适用范围。

进一步地，每条通道的主路径中级联的开关管数量由该通道需要承受的射频功率大小以及每个开关管所能承受的射频功率大小共同决定。假设每个开关管所能承受的射频功率相同，那么当每条通道的主路径上级联的开关管数量越多，则该条通道所能承受的射频功率越大；当每条通道的主路径上级联的开关管数量越少，则该条通道所能承受的射频功率越小。这为电路设计提供了较大的灵活性，扩展了适用范围。

进一步地，各个通道的反相器与电阻的串联支路接入该通道的主路径的一个或多个位置，每个接入位置都不是该通道的主路径的两端。这为电路设计与实现提供了便利。

进一步地，所述开关管为一个SOI CMOS晶体管。这种情况下，通过调整SOI CMOS晶体管的尺寸，可用来调整单个开关管能够承受的射频功率大小。

进一步地，所述开关管为多个串联的SOI CMOS晶体管。这种情况下，通过调整SOICMOS晶体管的串联数量和/或SOI CMOS晶体管的尺寸，可用来调整单个开关管能够承受的射频功率大小。

进一步地，所述开关管为SOI材料上制造的NMOS器件。MOSFET是最常见的CMOS器件，可以在普通硅衬底或SOI衬底上制造，本申请SOI CMOS射频开关可以由最常见的NMOS器件实现，反映出其具有极佳的工艺兼容性与工艺成熟度。相较于PMOS器件，NMOS器件可以用很小的体积实现较低的导通电阻和较小的关断电容，有利于提升射频的插入损耗、隔离度等技术性能。

进一步地，所述开关管的源极和漏极可以互换。这是由于SOI CMOS器件的源极和漏极可以互换的特性决定的，为电路设计与制造带来了极大便利。

本申请所要解决的技术问题之二是提供一种包含所述SOI CMOS射频开关的射频收发前端电路，采用多功率模式，具有效率高的特点。

为解决上述技术问题，本申请射频收发前端包括功率模式控制器、分别对应于不同的功率模式的p个发射通道射频功率放大器、如前述记载的射频开关。p为≥2的自然数。所述射频开关为单刀n掷。

进一步地，所述射频收发前端还包括q个接收通道射频功率放大器；q为自然数。所述射频开关为单刀p+q掷。

本申请射频收发前端取得的技术效果是：根据输出功率的高低由射频开关切换选择不同功率模式的射频功率放大器，提高了射频功率放大的效率，减小了能耗。同时采用了本申请提供的SOI CMOS射频开关，低频段的插入损耗较低，面积小。

本申请所要解决的技术问题之三是提供一种包含所述多功率模式的射频收发前端电路的移动终端，具有效率高的特点。

为解决上述技术问题，本申请移动终端包括基带控制芯片、前端芯片、如前述任一记载的多功率模式射频收发前端、天线。

本申请移动终端取得的技术效果是：在射频信号的发射过程中采用了多功率模式的射频收发前端，提高了射频功率放大的效率，减小了能耗。同时采用了本申请提供的SOICMOS射频开关，低频段的插入损耗较低，面积小。

附图说明

图1是单刀双掷射频开关的简单示意图。

图2是一种现有的SOI CMOS单刀双掷射频开关的电路实现图。

图3是另一种现有的SOI CMOS单刀双掷射频开关的电路实现图。

图4是本申请提供的SOI CMOS射频开关的实施例一（单刀双掷）的电路实现图。

图5是图4所示电路的变形。

图6是单刀三掷开关的简单示意图。

图7是本申请提供的SOI CMOS射频开关的实施例二（单刀三掷）的电路实现图。

图8是本申请提供的SOI CMOS射频开关中单个开关管的实现方式一的结构示意图。

图9是本申请提供的SOI CMOS射频开关中单个开关管的实现方式二的结构示意图。

图10是本申请提供的射频发射前端电路的实施例一的结构示意图。

图11是本申请提供的射频发射前端电路的实施例二的结构示意图。

图12是本申请提供的射频发射前端电路的实施例三的结构示意图。

图13是本申请提供的移动终端的实施例的结构示意图。

图中附图标记说明：S1至S4为射频开关的各个连接端；VT、VR、VP、VQ为控制信号；A为天线；TX、TX1至TX3为发射信号；RX为接收信号；T1至T9为开关管；R1至R9、R11至R19、R21至R23为电阻；C1至C10为隔直电容；I1至I3为反相器；N1至N5为NMOS器件；G为栅极；D为漏极；S为源极；51、61、71为功率模式控制器；52、62、72为高功率模式射频功率放大器；63、73为中功率模式射频功率放大器；53、64、74为低功率模式射频功率放大器；59、69、79为射频开关；81为基带控制芯片；82为前端芯片；83为多功率模式射频收发前端。

具体实施方式

请参阅图4，这是本申请提供的SOI CMOS射频开关的实施例一，是图1所示的单刀双掷射频开关采用SOI CMOS工艺实现的一种具体电路。所述射频开关包括发射通道与接收通道。发射通道的主路径是从端子二S2通过级联的三个开关管T1至T3直至端子一S1，发射信号TX循此路径到达天线。接收通道的主路径是从端子一S1通过级联的三个开关管T4至T6直至端子三S3，接收信号RX循此路径离开天线。所述开关管T1至T6均采用SOI CMOS工艺实现，例如为NMOS器件。所述开关管T1至T6的源极与漏极之间分别连接一个隔直电容C5、一个电阻R2、一个隔直电容C6、一个隔直电容C7、一个电阻R5、一个隔直电容C8。发射通道主路径上的开关管T1至T3的栅极分别通过一个电阻R11至R13连接到控制电压一VT。控制电压一VT还通过正向连接的反相器一I1与电阻R21的串联支路连接到发射通道主路径的开关管T1与T2之间。接收通道主路径上的开关管T4至T6的栅极分别通过一个电阻R14至R16连接到控制电压二VR。控制电压二VR还通过正向连接的反相器二I2与电阻R22的串联支路连接到接收通道主路径的开关管T5与T6之间。

SOI CMOS工艺实现的MOSFET仅有NMOS器件和PMOS器件。由于射频开关需要在导通时的导通电阻尽可能低、关断时的关断电容尽可能小。而在导通状态下，相较NMOS器件，PMOS器件必须通过几倍的尺寸才可以得到同样的导通电阻，并会因为尺寸较大导致关断电容较大，从而恶化射频的插入损耗、隔离度等重要性能。所以在SOI CMOS射频开关设计中，通常使用NMOS器件而不使用PMOS器件。

图4所示的射频开关中，两个控制信号VT和VR在任意时刻只有一个为正电压，另一个为零电压。当控制信号一VT为正电压时，该正电压通过电阻R11至R13分别接到开关管T1至T3的栅极，同时该正电压通过反相器一I1和电阻R21变成了零电压接到开关管T1的漏极和开关管二T2的源极。由于电阻二R2的存在，开关管二T2的漏极电压、开关管三T3的源极电压均为零电压。于是发射通道的主路径上的三个开关管T1至T3的栅极与源极（或漏极）的电压差均为该正电压，当该正电压大于开关管的阈值电压时，开关管T1至T3均导通，会使发射通道闭合。同时控制信号二VR为零电压，该零电压通过电阻R14至R16分别接到开关管T4至T6的栅极，同时该零电压通过反相器二T2和电阻R22变成了正电压接到开关管五T5的漏极和开关管六T6的源极。由于电阻五R5的存在，开关管五T5的源极电压、开关管四T4的漏极电压均为正电压。于是接收通道的主路径上的三个开关管T4至T6的栅极与源极（或漏极）的电压差均为负值，必定小于开关管的阈值电压，开关管T4至T6均关断，会使接收通道断开。反之亦然，当控制信号二VR为正电压时，会使接收通道闭合；同时控制信号一VT为零电压，会使发射通道断开。在任意时刻，发射通道和接收通道仅有一条闭合而另一条断开，实现了单刀双掷射频开关。

在实施例一中，所述单刀双掷射频开关用于切换发射通道和接收通道仅为示例，也可用于切换任意两条通道。请参阅图5，这是实施例一的一种变形结构，示意性地用于切换两条不同的发射通道的射频信号TX1和TX2。图5所示的射频开关包括通道一与通道二。通道一的主路径是从端子二S2通过级联的三个开关管T1至T3直至端子一S1，信号一TX循此路径到达天线。通道二的主路径是从端子三S3通过级联的三个开关管T4至T6直至端子一S1，信号二TX2循此路径到达天线。图5所示射频开关的实现原理与图4所示射频开关相同，不再赘述。

在实施例一中，每条通道的主路径仅级联有三个开关管。可选地，每条通道中级联的开关管数量可在3～15个之间。决定每条通道的主路径中级联的开关管数量的主要因素是射频开关所需承受的射频功率大小以及每个开关管所能承受的射频功率。假设单个开关管所能承受的射频功率不变，如果射频开关需要承受较大的射频功率，那么在每条通道的主路径中就需要级联较多数量的开关管；反之亦然，如果射频开关仅需承受较小的射频功率，那么在每条通道的主路径中仅需级联较少数量的开关管。

如果每条通道的主路径级联的开关管数量超过3个，那么仅将每个通道的主路径的两端的两个开关管的源极和漏极之间连接隔直电容，每个通道的主路径除两端以外的中间的各个开关管的源极和漏极之间均连接电阻。

在实施例一中，每条通道的主路径中均级联相同数量的开关管。可选地，每条通道中级联的开关管数量可以是相同的，也可以是不同的。决定每条通道的主路径中级联的开关管数量的是该通道通过的射频信号的功率。如果射频开关的不同通道通过的射频信号具有相同功率，那么每条通道的主路径中均级联相同数量的开关管。如果射频开关的不同通道通过的射频信号具有不同功率，那么功率较大的射频信号经过的通道可以级联较多数量的开关管，功率较小的射频信号经过的通道可以级联较少数量的开关管。

在实施例一中，由正向连接的反相器一I1与电阻R21构成的串联支路可以改为连接到发射通道或通道一的主路径除两端以外的任意位置。发射通道或通道一的主路径的两端是指端子一S1和端子二S2。在图4或图5中，反相器一I1的支路可改为连接到发射通道或通道一主路径的开关管二T2和T3之间。同样地，由正向连接的反相器二I2与电阻R22构成的串联支路可以改为连接到接收通道或通道二的主路径除两端以外的任意位置。接收通道或通道二的主路径的两端是指端子一S1和端子三S3。在图4或图5中，反相器二I2的支路可改为连接到接收通道或通道二主路径的开关管T4和T5之间。改变反相器支路的接入位置对于射频开关的性能没有影响。这是由于每个通道除两端的开关管以外，中间的开关管的源极和漏极均通过电阻相连，因此中间的开关管的源极电压和漏极电压均与反相器支路的接入点电压保持一致，并不会随着反相器支路的接入位置而有所变化。相应地，不同通道的反相器支路接入主路径的位置可以是相同位置、对称位置，也可以不是相同或对称位置，只需满足接入位置不是该通道的主路径的两端。相应地，各个通道的反相器支路可以接入该通道的主路径的一个或多个位置，只需满足每个接入位置都不是该通道的主路径的两端。

请参阅图6，这是一种用于切换三个通道的单刀三掷射频开关。所述射频开关具有四个连接端：端子一S1接天线，端子二S2接通道一，端子三S3接通道二，端子四S4接通道三。所述射频开关具有两个控制信号VT和VR，在这两个控制信号VT和VR的作用下，在任意时刻，端子一S1或者与端子二S2之间闭合，此时端子一S1与另外两个端子S3、S4之间均断开；端子一S1或者与端子三S3之间闭合，此时端子一S1与另外两个端子S2、S4之间均断开；端子一S1或者与端子四S4之间闭合，此时端子一S1与另外两个端子S2、S3之间均断开。由此实现了切换三个通道的单刀三掷功能。

请参阅图7，这是本申请提供的SOI CMOS射频开关的实施例二，是图6所示的单刀三掷射频开关采用SOI CMOS工艺实现的一种具体电路，示意性地用于切换三个不同的发射通道的射频信号TX1、TX2和TX3。所述射频开关包括三个通道。通道一的主路径是从端子二S2通过级联的三个开关管T1至T3直至端子一S1，信号一TX1循此路径到达天线。通道二的主路径是从端子三S3通过级联的三个开关管T4至T6直至端子一S1，信号二TX2循此路径到达天线。通道三的主路径是从端子四S4通过级联的三个开关管T7至T9直至端子一S1，信号三TX3循此路径到达天线。所述开关管T1至T9均采用SOI CMOS工艺实现，例如为NMOS器件。所述开关管T1至T9的源极与漏极之间分别连接一个隔直电容C5、一个电阻R2、一个隔直电容C6、一个隔直电容C7、一个电阻R5、一个隔直电容C8、一个隔直电容C9、一个电阻R8、一个隔直电容C10。通道一主路径上的开关管T1至T3的栅极分别通过一个电阻R11至R13连接到控制电压一VT。控制电压一VT还通过正向连接的反相器一I1与电阻R21的串联支路连接到通道一主路径的开关管T1与T2之间。通道二主路径上的开关管T4至T6的栅极分别通过一个电阻R14至R16连接到控制电压二VP。控制电压二VP还通过正向连接的反相器二I2与电阻R22的串联支路连接到通道二主路径的开关管T4与T5之间。通道三主路径上的开关管T7至T9的栅极分别通过一个电阻R17至R19连接到控制电压三VQ。控制电压三VQ还通过正向连接的反相器三I3与电阻R23的串联支路连接到通道三主路径的开关管T7与T9之间。

图7所示的射频开关中，三个控制信号VT、VP和VQ在任意时刻只有一个为正电压，另两个均为零电压。当控制信号一VT为正电压时，会使通道一闭合；同时另外两个控制信号VP、VQ均为零电压，会使通道二和通道三均断开。当控制信号二VP为正电压时，会使通道二闭合；同时另外两个控制信号VT、VQ均为零电压，会使通道一和通道三均断开。当控制信号三VQ为正电压时，会使通道三闭合；同时另外两个控制信号VT、VP均为零电压，会使通道一和通道二均断开。在任意时刻，三条通道仅有一条闭合而另两条均断开，实现了单刀三掷射频开关。

在实施例二中，所述单刀三掷射频开关用于切换三条发射通道仅为示例，也可用于切换任意三条通道。

在实施例二中，每条通道的主路径仅级联有三个开关管。可选地，每条通道中级联的开关管数量可在3～15个之间。如果每条通道的主路径级联的开关管数量超过3个，那么仅将每个通道的主路径的两端的两个开关管的源极和漏极之间连接隔直电容，每个通道的主路径除两端以外的中间的各个开关管的源极和漏极之间均连接电阻。可选地，每条通道中级联的开关管数量可以是相同的，也可以是不同的。这些均与实施例一相同，不再赘述。

在实施例二中，反相器支路可以改为连接到每条通道的主路径除两端以外的任意位置。不同通道的反相器支路接入主路径的位置可以是相同位置、对称位置，也可以不是相同或对称位置，只需满足接入位置不是该通道的主路径的两端。各个通道的反相器支路可以接入该通道的主路径的一个或多个位置，只需满足每个接入位置都不是该通道的主路径的两端。这些均与实施例一相同，不再赘述。

与现有的SOI CMOS射频开关相比，本申请提供的SOI CMOS射频开关具有如下有益效果以及特点。

其一，本申请提供的SOI CMOS射频开关只需要正电压和零电压作为控制信号，只需包含正电压产生电路，省略了负电压产生电路，因此整体电路结构得到了简化、成本降低。

其二，本申请提供的SOI CMOS射频开关中，每条通道的主路径仅由级联的多个开关管组成，不包含隔直电容。此时每条通道在低频段的开关导通阻抗仅由开关管本身决定，这个值一般很小，在1～5欧姆的范围内。从每条通道的主路径转移出去的隔直电容无需取较大的电容值，可以根据所需承受功率取较小的电容值，通常取几个pF，这样就能既保持低频段的插入损耗较低，又使得射频开关的整体电路面积大为缩小。

其三，本申请提供的SOI CMOS射频开关中，隔直电容被转移到了每条通道的主路径的两端开关管的源极和漏极之间。当某条通道断开时，射频信号的电压会在该条通道上的各个开关管上近似于平均分配。该条通道的两端开关管由于源漏间连接了隔直电容，因此源端和漏端的等效电容比该条通道的中间开关管的源端和漏端的等效电容要大，这样会导致该条通道的两端开关管的源漏两端的电压差比该条通道的中间开关管的源漏两端的电压差要大，因此该条通道的两端开关管比中间开关管更容易被击穿。如果其他条件不变，本申请提供的SOI CMOS射频开关与图2所示SOI CMOS射频开关相比，每条通道能承受的功率要稍小一些。如果隔直电容取值越大，差异越不明显；反之亦然，如果隔直电容取值越小，差异越明显。本申请提供的SOI CMOS射频开关中，隔直电容一般取值几个pF可以满足各项性能指标的均衡。

在以上各个实施例中，单个开关管可以由一个NMOS器件实现。请参阅图8，开关管T1就是一个NMOS器件N1，此时NMOS器件N1的源极、漏极、栅极就是开关管T1的源极S、漏极D、栅极G，其中源极S和漏极D可以互换。通过调整NMOS器件的尺寸，可用来调整单个开关管能够承受的射频功率大小。

在以上各个实施例中，单个开关管可以由串联的多个NMOS器件实现。请参阅图9，这是将串联的五个NMOS器件N1至N5构成一个开关管T1。各个NMOS器件N1至N5的源极和漏极彼此级联，级联后的两端作为开关管T1的源极S和漏极D。各个NMOS器件N1至N5的栅极连接在一起，作为开关管T1的栅极G。通过调整NMOS器件的串联数量和/或NMOS器件的尺寸，可用来调整单个开关管能够承受的射频功率大小。

在以上各个实施例中，所有开关管T1至T9的源极和漏极都可以互换，图4至图5、图7至图9中所绘制或标注的源极、漏极仅作为一种示意。这是由于SOI CMOS工艺实现的MOSFET的源极和漏极可以互换。

以上两个实施例分别公开了SOI CMOS工艺实现的单刀双掷开关、单刀三掷开关，基于同样原理也可以设计出SOI CMOS工艺实现的单刀多掷开关例如单刀4～16掷开关等。目前的双刀多掷开关和三刀多掷开关均由单刀多掷开关简单并列叠加组成。例如双刀四掷开关即为两个单刀双掷开关叠加构成、双刀五掷开关即为一个单刀双掷开关和一个单刀三掷开关叠加构成、三刀六掷开关即为三个单刀双掷开关叠加构成。以此类推，基于同样原理可以设计出双刀多掷开关例如双刀2～21掷开关、三刀多掷开关例如三刀2～21掷开关。

请参阅图10，这是本申请提供的射频收发前端的实施例一，用于两功率模式的射频发射。所述射频收发前端包括功率模式控制器51、高功率模式射频功率放大器52、低功率模式射频功率放大器53和射频开关59。功率模式控制器51用于根据天线A位置的输出功率选择某个射频功率放大器，例如是通过耦合器（未图示）将输出功率根据一定比例耦合过来进行检测，从而选择某个射频功率放大器。每个射频功率放大器均包含功率放大器芯片与匹配网络。两个射频功率放大器52、53分别输出高、低等级的射频功率。每个射频功率放大器都为各自的输出功率等级单独设计，因此可以保证在各个功率模式下都有较高的效率。例如，针对大功率信号的放大可以选择高功率模式射频功率放大器52。又如，针对小功率信号的放大可以选择低功率模式射频功率放大器53。射频开关59是一个单刀双掷射频开关，如图1所示。所述射频开关59可采用图5所示的SOI CMOS单刀双掷射频开关制作的芯片。射频输入信号RFin进入两个射频功率放大器52、53的输入端，两个射频功率放大器52、53的输出端分别连接射频开关59的端子二S2、端子三S3，射频开关59的端子一S1向天线A输出放大后的射频输出信号RFout。功率模式控制器51为射频开关59提供两个控制信号VT和VR，这两个控制信号VT和VR在任意时刻只有一个为正电压，另一个为零电压。在任意时刻，端子二S2、端子三S3中仅有一个端子与端子一S1之间闭合而另一个端子与端子一S1之间断开，实现了单刀双掷射频开关。通过射频开关59的切换，射频输入信号RFin可以在两种功率模式中选择恰当的功率模式进行射频功率放大，同时保持较高的效率。

请参阅图11，这是本申请提供的射频收发前端的实施例二，用于三功率模式的射频发射。所述射频收发前端包括功率模式控制器61、高功率模式射频功率放大器62、中功率模式射频功率放大器63、低功率模式射频功率放大器64和射频开关69。功率模式控制器61用于根据天线A位置的输出功率选择某个射频功率放大器，例如是通过耦合器（未图示）将输出功率根据一定比例耦合过来进行检测，从而选择某个射频功率放大器。每个射频功率放大器均包含功率放大器芯片与匹配网络。三个射频功率放大器62至64分别输出高、中、低等级的射频功率。每个射频功率放大器都为各自的输出功率等级单独设计，因此可以保证在各个功率模式下都有较高的效率。射频开关69是一个单刀三掷射频开关，如图6所示。所述射频开关69可采用图7所示的SOI CMOS单刀三掷射频开关制作的芯片。射频输入信号RFin进入三个射频功率放大器62至64的输入端，三个射频功率放大器62至64的输出端分别连接射频开关69的端子二S2至端子四S4，射频开关69的端子一S1向天线A输出放大后的射频输出信号RFout。功率模式控制器61为射频开关69提供三个控制信号VT、VP和VQ，这三个控制信号VT、VP和VQ在任意时刻只有一个为正电压，另两个均为零电压。在任意时刻，端子二S2至端子四S4中仅有一个端子与端子一S1之间闭合而另两个端子与端子一S1之间均断开，实现了单刀三掷射频开关。通过射频开关69的切换，射频输入信号RFin可以在三种功率模式中选择恰当的功率模式进行射频功率放大，同时保持较高的效率。

请参阅图12，这是本申请提供的射频收发前端的实施例三，用于射频接收以及三功率模式的射频发射。所述射频收发前端包括功率模式控制器71、高功率模式射频功率放大器72、中功率模式射频功率放大器73、低功率模式射频功率放大器74、接收通道射频功率放大器75和射频开关79。功率模式控制器71用于根据天线A位置的输出功率选择发射通道的某个射频功率放大器，例如是通过耦合器（未图示）将输出功率根据一定比例耦合过来进行检测，从而选择发射通道的某个射频功率放大器。每个射频功率放大器均包含功率放大器芯片与匹配网络。发射通道的三个射频功率放大器72至74分别输出高、中、低等级的射频功率。发射通道的每个射频功率放大器都为各自的输出功率等级单独设计，因此可以保证在各个功率模式下都有较高的效率。接收通道射频功率放大器75例如是低噪声放大器（LNA）。射频开关79是一个单刀四掷射频开关。射频发射输入信号RFin1进入发射通道的三个射频功率放大器72至74的输入端，这三个射频功率放大器72至74的输出端分别连接射频开关79的端子二S2至端子四S4，射频开关79的端子一S1向天线A输出放大后的射频输出信号RFout。或者，射频开关79的端子一S1从天线A接收射频信号，即射频接收输入信号RFin2。射频开关79的端子五S5连接接收通道射频功率放大器75的输入端，接收通道射频功率放大器75的输出端输出放大后的射频接收输出信号RFout2。

所述射频收发前端的实施例三用于射频发射时，射频开关79的端子一S1与端子五S5之间断开。此时功率模式控制器71为射频开关79提供三个控制信号VT、VP和VQ，这三个控制信号VT、VP和VQ在用于射频发射的任意时刻只有一个为正电压，另两个均为零电压。在用于射频发射的任意时刻，端子二S2至端子四S4中仅有一个端子与端子一S1之间闭合而另两个端子与端子一S1之间均断开，实现了单刀三掷射频开关。通过射频开关79的切换，射频输入信号RFin可以在三种功率模式中选择恰当的功率模式进行射频功率放大，同时保持较高的效率。

所述射频收发前端的实施例三用于射频接收时，射频开关79的端子一S1与端子五S5之间闭合，同时端子一S1与其他端子之间均断开。

请参阅图13，这是一种移动终端的结构示意图。所述移动终端包括基带控制芯片81、前端芯片（即射频收发器）82、多功率模式射频收发前端83以及天线A。基带控制芯片81用于合成将要发射的基带信号，或对接收到的基带信号进行解码。前端芯片82用于对从基带控制芯片81传输来的基带信号进行处理而生成射频信号，并将所生成的射频发射信号发送到多功率模式射频收发前端83；或对从多功率模式射频收发前端83传输来的射频接收信号进行处理而生成基带信号，并将所生成的基带信号发送到基带控制芯片81。多功率模式射频收发前端83可以是图10至图12中任一所示的射频收发前端，用于对从前端芯片82传输来的射频发射信号进行诸如功率放大等的处理，或接收射频信号并将该射频接收信号处理后发送至前端芯片82。天线A用于对外发射从多功率模式射频收发前端83传输来的射频发射信号或从外界接收射频信号。采用了本申请提供的多功率模式的射频收发前端后，可以提升整个移动终端在发射射频信号时的效率。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种SOI CMOS射频开关，包括一个固定连接端和多个选择性连接端，构成单刀多掷开关；其特征是：每个选择性连接端与固定连接端之间构成一条通道；每条通道的主路径为三个以上级联的开关管，所述开关管均为SOI CMOS晶体管；每条通道的两端开关管的源极和漏极之间均连接电容，每条通道的中间开关管的源极和漏极之间均连接电阻，每条通道的所有开关管的栅极连接同一个控制电压；每条通道所连接的控制电压还通过一个正向的反相器与电阻的串联支路连接到该条通道的主路径除两端以外的任意位置；在任意时刻，仅有一个控制电压为正电压，其余控制电压均为零电压；在任意时刻，为正电压的控制电压所连接的通道闭合，为零电压的控制电压所连接的通道断开。

2.根据权利要求1所述的SOI CMOS射频开关，其特征是：所述射频开关包括一个固定连接端和n个选择性连接端，n为≥2的自然数，构成单刀n掷开关。

3.根据权利要求2所述的SOI CMOS射频开关，其特征是：将m个权利要求2所述的单刀n掷开关并列叠加，m为≥2的自然数，这m个单刀n掷开关分别是单刀n1掷开关、单刀n2掷开关、……、单刀nm掷开关，构成m刀(n1+n2+……+nm)掷开关。

4.根据权利要求1所述的SOI CMOS射频开关，其特征是：每条通道的主路径中级联的开关管数量或者相同、或者不同。

5.根据权利要求4所述的SOI CMOS射频开关，其特征是：每条通道的主路径中级联的开关管数量由该通道需要承受的射频功率大小以及每个开关管所能承受的射频功率大小共同决定。

6.根据权利要求1所述的SOI CMOS射频开关，其特征是：各个通道的反相器与电阻的串联支路接入该通道的主路径的一个或多个位置，每个接入位置都不是该通道的主路径的两端。

7.根据权利要求1所述的SOI CMOS射频开关，其特征是：所述开关管为一个SOI CMOS晶体管或者是多个串联的SOI CMOS晶体管。

8.根据权利要求7所述的SOI CMOS射频开关，其特征是：所述SOI CMOS晶体管为SOI材料制造的NMOS器件。

9.根据权利要求7所述的SOI CMOS射频开关，其特征是：所述开关管的源极和漏极任意互换；所述SOI CMOS晶体管的源极和漏极任意互换。

10.一种射频收发前端，其特征是：包括功率模式控制器、分别对应于不同的功率模式的p个发射通道射频功率放大器、如权利要求1至9中任一项所记载的射频开关；p为≥2的自然数，所述射频开关为单刀p掷。

11.根据权利要求10所述的射频收发前端，其特征是，还包括q个接收通道射频功率放大器；q为自然数；所述射频开关为单刀p+q掷。

12.一种移动终端，其特征是：包括基带控制芯片、前端芯片、如权利要求10或11所记载的射频收发前端、天线。

Images