JP2007110469A - 高周波スイッチ装置 - Google Patents

Abstract

【課題】アイソレーション特性に優れ、さらにＥＳＤ耐圧にも優れた高周波スイッチ装置およびそれを半導体基板上に形成させた半導体装置を提供する。
【解決手段】高周波スイッチ装置を複数のＦＥＴからなるトランスファ回路部ＴＦ１１、ＴＦ１２とシャント回路部ＳＨ１１、ＳＨ１２とから構成し、シャント回路部ＳＨ１１、ＳＨ１２の端部に電波吸収材素子ＲＡ１１、ＲＡ１２を設ける構成を有している。シャント回路部ＳＨ１１、ＳＨ１２と電波吸収材素子ＲＡ１１、ＲＡ１２の接続点にはその点の電位を固定するための外部電圧端子Ｖｓｔ１１が接続される。これによりアイソレーション特性に優れ、静電サージなどの大電圧の信号が流れ込んだ場合にも破壊されず、高周波スイッチ装置として機能する小型高周波スイッチ装置を可能にする。
【選択図】図１

Description

本発明は移動体通信機等において複数の信号経路の切り替えを行う高周波スイッチ装置に関するものである。

図１７は従来の高周波スイッチ装置の１つであるＳＰＤＴ（Ｓｉｎｇｌｅ−Ｐｏｌｅ Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）高周波スイッチ装置の等価回路図である。図１７において、符号ＦＥＴ１１〜ＦＥＴ１４、ＦＥＴ２１〜ＦＥＴ２４はそれぞれディプレッション型電界効果トランジスタ（以下、単に電界効果トランジスタという）を示す。符号Ｒｔ１１〜Ｒｔ１４、Ｒｔ２１〜Ｒｔ２４はそれぞれ抵抗素子を示す。符号ＩＮ１１は信号入力端子を示す。符号ＯＵＴ１１、ＯＵＴ１２はそれぞれ第１および第２の信号出力端子を示す。符号Ｖｃｎｔ１１、Ｖｃｎｔ１２はそれぞれ第１および第２の制御電圧端子を示す。符号ＴＦ１１は第１のトランスファ回路を示す。符号ＴＦ１２は第２のトランスファ回路を示す。

この構成では、例えば、第１の制御電圧端子Ｖｃｎｔ１１に３Ｖを、第２の制御電圧端子Ｖｃｎｔ１２に０Ｖをそれぞれ印加した場合、電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４がＯＮ状態になり、電界効果トランジスタＦＥＴ２１〜ＦＥＴ２４がＯＦＦ状態になる。これにより、信号入力端子ＩＮ１１から信号出力端子ＯＵＴ１１への経路を導通状態（ＯＮ経路）に、信号入力端子ＩＮ１１から信号出力端子ＯＵＴ１２の経路を遮断状態（ＯＦＦ経路）にすることができる。
特開平８−１３９０１４号公報（第４頁、図１）

しかしながら、上記従来の構成では、ＯＦＦ経路については電界効果トランジスタＦＥＴ２１〜ＦＥＴ２４がＯＦＦ状態にあるが、３０ｄＢｍ以上の大信号を扱う場合、電界効果トランジスタＦＥＴ２１〜ＦＥＴ２４を通して第２の信号入力端子ＯＵＴ１２へ漏れる信号が大きいため、アイソレーション特性が悪く、第２の信号出力端子ＯＵＴ１２の後段に接続される受信回路などを構成する装置を故障させるおそれがある。

なお、特開平８−２１３８９３号公報においては、この問題を回避するため、図１８に示すように、第１および第２の信号出力端子ＯＵＴ１１、ＯＵＴ１２にその経路のトランスファ回路部ＴＦ１１、ＴＦ１２とそれぞれ逆相状態に制御されるシャント回路部ＳＨ１１、ＳＨ１２を接続し、そのシャント回路部ＳＨ１１、ＳＨ１２の端部をＤＣカットコンデンサＣ１２、Ｃ１３を介してグラウンドＧＮＤと接続している。これによって、トランスファ回路ＴＦ１１、ＴＦ１２から漏れる信号が受信回路などに流れ込まないようにグラウンドＧＮＤに流れさせる（特開平８−２１３８９３号公報の第４頁、図１）。

ところが、グラウンドＧＮＤとコンデンサＣ１２、Ｃ１３もしくはコンデンサＣ１２、Ｃ１３を接続する電界効果トランジスタＦＥＴ１５、ＦＥＴ２５との間にパッケージやワイヤなどのインダクタンス成分が加わるため、良好なアイソレーション特性が得られない。その上、半導体プロセスで作成されたコンデンサはＥＳＤ耐圧（静電耐圧）が著しく劣化するという問題を有していた。

したがって、本発明の目的は、アイソレーション特性を従来例に比べて改善させることができる高周波スイッチ装置およびそれを半導体基板上に形成した半導体装置を提供することである。

本発明の他の目的は、ＤＣカットコンデンサを用いた構成に比べて、ＥＳＤ耐圧を向上させることができる高周波スイッチ装置およびそれを半導体基板上に形成した半導体装置を提供することである。

上記課題を解決するために、本発明では、高周波スイッチ装置をトランスファ回路部とシャント回路部とから構成し、シャント回路部の端部に電波吸収材素子を設ける構成を有している。これによって、従来よりもアイソレーション特性に優れ、さらにＥＳＤ耐圧にも優れた高周波スイッチ装置およびそれを半導体基板上に形成した半導体装置を提供することができる。

第１の発明の高周波スイッチ装置は、第１および第２の入出力端子と、複数の第１の電界効果型トランジスタの直列接続回路からなり、一端が第１の入出力端子に接続され、他端が第２の入出力端子に接続されたトランスファ回路部と、複数の第２の電界効果型トランジスタの直列接続回路からなり、一端が第２の入出力端子に接続されたシャント回路部と、シャント回路部の他端に接続された電波吸収材素子とからなる入出力制御回路を備えている。そして、シャント回路部と電波吸収材素子の接続点の電位が固定され、かつ複数の第１の電界効果トランジスタのゲートと複数の第２の電界効果トランジスタのゲートとに高レベル電圧および低レベル電圧の何れか一方が互いに逆相で印加されることにより、第１の入出力端子と第２の入出力端子との間の経路が導通状態か遮断状態かに切り替えられる。

ここで、入出力制御回路は複数備えていてもよく、その場合に複数の入出力制御回路の各々の第１の入出力端子どうしが共通配置され、入出力制御回路の各々の第２の入出力端子が独立して配置される。

第２の発明の高周波スイッチ装置は、第１の発明の高周波スイッチ装置において、入出力制御回路を複数備える場合に、複数の入出力制御回路について電波吸収材素子が共用されることが好ましい。

第３の発明の高周波スイッチ装置は、第２の発明の高周波スイッチ装置において、複数の入出力制御回路の各々のシャント回路部の他端が一つの第１の電極に共通接続され、一つの第１の電極が電波吸収材素子に接続されている。

第４の発明の高周波スイッチ装置は、第１または第２の発明の高周波スイッチ装置において、入出力制御回路が半導体チップ上に形成されている。

第５の発明の高周波スイッチ装置は、第１または第２の発明の高周波スイッチ装置において、入出力制御回路のうち電波吸収材素子が第１の半導体チップ上に形成され、入出力制御回路のうち電波吸収材素子を除く回路が第２の半導体チップ上に形成され、第１および第２の半導体チップが同一パッケージ内に実装されている。

第６の発明の高周波スイッチ装置は、第１または第２の発明の高周波スイッチ装置において、入出力制御回路のうち電波吸収材素子を除く回路が半導体チップ上に形成され、実装基板上に半導体チップより大きな面積を有する電波吸収材素子が形成され、電波吸収材素子の上に半導体チップが実装され、電波吸収材素子の上に形成された第２の電極を介して、半導体チップと電波吸収材素子が接続されている。

第７の発明の高周波スイッチ装置は、第６の発明の高周波スイッチ装置において、実装基板上の電波吸収材素子より下層に第３の電極が形成され、第３の電極がグラウンド電位に接続され、第２の電極は、電波吸収材素子の上に第３の電極と対向するように配置されている。

第８の発明の高周波スイッチ装置は、第１または第２の発明の高周波スイッチ装置において、入出力制御回路のうち電波吸収材素子を除く回路が半導体チップの表面上に形成され、半導体チップにシャント回路部と接続されたインナービアが形成され、半導体チップの裏面に第２の電極が形成され、インナービアと第２の電極とが互いに接続され、上部から投影的に見て第２の電極を包含するように半導体チップの裏面に電波吸収材素子が形成されている。

第９の発明の高周波スイッチ装置は、第１または第２の発明の高周波スイッチ装置において、入出力制御回路のうち電波吸収材素子を除く回路が半導体チップの表面上に形成され、半導体チップにシャント回路部と接続されたインナービアが形成され、半導体チップの裏面に第２の電極が形成され、インナービアと第２の電極が接続され、半導体チップの裏面全面を包含するように電波吸収材素子が形成されている。

第１０の発明の高周波スイッチ装置は、第８または第９の発明の高周波スイッチ装置において、半導体チップがフリップチップ実装される。

第１１の発明の高周波スイッチ装置は、第６または第７の発明の高周波スイッチ装置において、半導体チップと電波吸収材素子との間にグラウンド電位に接続された第４の電極が形成され、第４の電極は第２の電極と絶縁されている。

第１２の発明の高周波スイッチ装置は、第８または第９の発明の高周波スイッチ装置において、半導体チップと電波吸収材素子との間にグラウンド電位に接続された第３の電極が形成され、第３の電極は第２の電極と絶縁されている。

以上のように、本発明によれば、高周波スイッチ装置でＯＦＦ状態のトランスファ回路部から漏れる信号をシャント回路部に設けた電波吸収材素子で吸収させることができる。そのため、アイソレーション特性を従来例に比べて改善させることができる。また、ＤＣカットコンデンサを用いた構成に比べて、ＥＳＤ耐圧を向上させることができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本実施の形態１の高周波スイッチ装置の一つである、ＳＰＤＴ高周波スイッチ装置の等価回路図である。

図１において、符号ＴＦ１１、ＴＦ１２はトランスファ回路部を示す。符号ＳＨ１１、ＳＨ１２はそれぞれシャント回路部を示す。符号ＦＥＴ１１〜ＦＥＴ１８、ＦＥＴ２１〜ＦＥＴ２８はそれぞれディプレッション型電界効果トランジスタ（以下、電界効果トランジスタという）を示す。符号Ｒｔ１１〜Ｒｔ１８、Ｒｔ２１〜Ｒｔ２８、Ｒｓ１１〜Ｒｓ１９、Ｒｓ２１〜Ｒｓ２９はそれぞれ抵抗素子を示す。記号ＩＮ１１は信号入力端子を示す。符号ＯＵＴ１１、ＯＵＴ１２はそれぞれ第１および第２の信号出力端子を示す。符号Ｖｃｎｔ１１、Ｖｃｎｔ１２はそれぞれ第１および第２の制御電圧端子を示す。符号Ｖｓｔ１１は電圧固定端子を示す。ＲＡ１１、ＲＡ１２は電波吸収材素子を示す。

ＳＰＤＴ高周波スイッチ装置は、信号入力端子ＩＮ１１、第１および第２の信号出力端子ＯＵＴ１１、ＯＵＴ１２が外部回路、例えば、アンテナあるいは受信回路部と接続され、第１および第２の制御電圧端子Ｖｃｎｔ１１およびＶｃｎｔ１２に印加される外部電圧により信号入力端子ＩＮ１１から第１の信号出力端子ＯＵＴ１１へ信号伝達される経路と、信号入力端子ＩＮ１１から第２の信号出力端子ＯＵＴ１２へ信号伝達される経路とを切り替える機能を有している。

図２は本実施の形態１のＳＰＤＴ高周波スイッチ装置の斜視図である。図２において、符号１００はＳＰＤＴ高周波スイッチ装置のパッケージを示す。符号１０１はＳＰＤＴ高周波スイッチ装置を半導体基板上に集積化した半導体チップを示す。符号１０３はワイヤを示す。符号１０４は半導体体チップ１０１上の電極を示す。

半導体チップ１０１はパッケージ１００にダイスボンドおよびワイヤボンドで実装され、エポキシ樹脂で封止されている。

図３（ａ）、（ｂ）は本実施の形態１のＳＰＤＴ高周波スイッチ装置を構成する半導体チップ１０１の上面図および半導体チップ１０１をＡ−Ｂ線で切断した際の断面図を示す。図３において、符号３１、３２は図１に示すシャント回路部を示す。符号４１、４２は電気配線を示す。符号５１、５２は電波吸収材素子の電極を示す。符号６１、６２は電極５１、５２上を含む半導体チップ１０１上に形成された電波吸収材素子を示す。

半導体チップ１０１はＧａＡｓを主材料とする半導体チップであり、電波吸収材素子６１、６２は、シャント回路部３１、３２からそれぞれ電気配線４１、４２を介して接続された電極５１、５２上に電波吸収材、例えばフェライト系材をＥＣＲスパッタリング技術により１０μｍ厚に堆積させることで形成される。上記の電波吸収材素子は、誘電材料によるものと、磁性材料によるものとに分けられ、前者は誘電損失を利用して、後者は磁性損失を利用して電波を熱に変換する。この動作によって、オフ状態のトランスファ回路部を通して漏れた信号をシャント回路部を通して電波吸収素子が吸収する。

図４は高周波スイッチ装置を回路構成する上で、最も基本となるＳＰＳＴ（Ｓｉｎｇｌｅ−Ｐｏｌｅ Ｓｉｎｇｌｅ−Ｔｈｒｏｗ）高周波スイッチ装置およびその周辺の等価回路図である。図４を参照しながら、携帯電話機などの通信機器がアンテナから信号を受信し、受信回路部へと信号を伝達する場合を例にして、その基本的な受信スイッチ回路の構成およびその動作について説明する。

ＳＰＳＴ高周波スイッチ装置は、トランスファ回路部ＴＦ１１とシャント回路部ＳＨ１１とで構成される。

トランスファ回路部ＴＦ１１は、ディプレッション型電界効果トランジスタ（以下、電界効果トランジスタと記す）ＦＥＴ１１〜ＦＥＴ１４からなり、かつ隣り合う電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４同士のソース端子とドレイン端子とが直列に接続され、それぞれの電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４のゲート端子が抵抗Ｒｔ１１〜Ｒｔ１４を介して制御電圧端子Ｖｃｎｔ１１と接続され、それぞれの電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４のドレイン端子が抵抗Ｒｔ１５〜Ｒｔ１８を介して電圧固定端子Ｖｓｔ１１に接続される回路構成である。

シャント回路部ＳＨ１１は、トランスファ回路部ＴＦ１１と同様に電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８からなり、かつ隣り合う電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８同士のソース端子とドレイン端子とが直列に接続され、それぞれの電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８のゲート端子が抵抗Ｒｓ１１〜Ｒｓ１４を介して制御電圧端子Ｖｃｎｔ１２と接続され、それぞれの電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８のドレイン端子および電界効果トランジスタＦＥＴ１８のソース端子が抵抗Ｒｓ１５〜Ｒｓ１９を介して電圧固定端子Ｖｓｔ１１に接続され、電界効果トランジスタＦＥＴ１８のソース端子が電波吸収材素子ＲＡ１１に接続される回路構成である。

電圧固定端子Ｖｓｔ１１には各電界効果トランジスタＦＥＴ１１〜ＦＥＴ１８のドレイン端子およびソース端子の電位を安定させるための電圧が印加される。

トランスファ回路部ＴＦ１１の電界効果トランジスタＦＥＴ１４のドレイン端子は信号入力端子ＩＮ１１と接続され、トランスファ回路部ＴＦ１１の電界効果トランジスタＦＥＴ１１のソース端子とシャント回路部ＳＨ１１の電界効果トランジスタＦＥＴ１５のドレイン端子は信号出力端子ＯＵＴ１１に接続され、信号入力端子ＩＮ１１および信号出力端子ＯＵＴ１２はそれぞれ外部部品としてコンデンサＣ１０、Ｃ１１を介して、アンテナＡＮＴおよび受信回路部ＲＸにそれぞれ接続される。

以上のような構成において、電圧固定端子Ｖｓｔ１１に３Ｖが印加され、制御電圧端子Ｖｃｎｔ１１およびＶｃｎｔ１２にそれぞれ制御電圧として高レベル電圧３Ｖ、低レベル電圧０Ｖが印加されるとき、トランスファ回路部ＴＦ１１を構成する電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４のゲート−ソース（ドレイン）間には順バイアスがかかりＯＮ状態となる。一方、シャント回路部ＳＨ１１を構成する電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８のゲート−ソース（ドレイン）間には逆バイアスがかかりＯＦＦ状態となる。

逆に、制御電圧端子Ｖｃｎｔ１１およびＶｃｎｔ１２にそれぞれ制御電圧０Ｖ、３Ｖが印加されるとき、トランスファ回路部ＴＦ１１を構成する電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４がＯＦＦ状態になり、シャント回路部ＳＨ１１を構成する電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８はＯＮ状態になる。

トランスファ回路部ＴＦ１１を構成する電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４がＯＮ状態にあるとき、シャント回路部ＳＨ１１を構成する電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８はＯＦＦ状態にある。そのため、アンテナＡＮＴから入ってきた信号はトランスファ回路部ＴＦ１１を通り、受信回路部ＲＸへと伝達される。このとき、シャント回路部ＳＨ１１の電界効果トランジスタＦＥＴ１５〜ＦＥＴ１８はＯＦＦ状態にあるため、シャント回路部ＳＨ１１は信号を伝達しない。

逆に、トランスファ回路部ＴＦ１１の電界効果トランジスタＦＥＴ１１〜ＦＥＴ１４がＯＦＦ状態にあるときは、信号はトランスファ回路部ＴＦ１１を通過することができない。また、大信号がアンテナＡＮＴから入力され、ＯＦＦ状態のトランスファ回路部ＴＦ１１を通して信号が漏れた場合も、シャント回路部ＳＨ１１がＯＮ状態にあるため、漏れた信号は電波吸収材素子ＲＡ１１に吸収される。そのため、受信回路部ＲＸへは伝達されない。

上記のように、制御電圧端子Ｖｃｎｔ１１、Ｖｃｎｔ１２によってＳＰＳＴスイッチ装置を受信スイッチ装置として機能させることができる。

図１に示すＳＰＤＴ高周波スイッチ装置は、図４に示すＳＰＳＴスイッチ装置を２個、信号入力端子ＩＮ１１を共通に、つまり信号入力端子ＩＮ１１に対して並列接続した構成をしている。

本実施の形態１の高周波スイッチ装置はそれぞれのシャント回路部ＳＨ１１、ＳＨ１２の端部に電波吸収材素子ＲＡ１１、ＲＡ１２を設けることにより、ＯＦＦ経路に対するアイソレーション特性として３５ｄＢが得られ、従来の高周波スイッチ装置と比べて良好な特性を実現できる。

また、ＤＣカットコンデンサとしてＭＩＭキャパシタをシャント回路部に用いた高周波スイッチ装置の静電サージ耐圧はＭＩＭキャパシタの耐圧に左右されるものであったため、非常に弱いものであったが、この実施の形態のように、電波吸収材素子を用いた構成では、電界効果トランジスタの静電サージ耐圧レベルまで、高周波スイッチ装置の静電サージ耐圧を向上させることができる。そのため、高周波スイッチ装置のＥＳＤ耐圧を約１０倍に向上させることができる。

さらにシャント回路部ＳＨ１１、ＳＨ１２をグラウンドＧＮＤに接続する必要がないため、グラウンドＧＮＤへ接続するためのワイヤパッドを削減させることができ、チップ面積を縮小することができる。このことにより、パッケージサイズの小型化も可能にする。

このようにして、本実施の形態１の高周波スイッチ装置によれば、アイソレーション特性に優れ、静電サージなどの大電圧の信号が流れ込んだ場合にも破壊されず、高周波スイッチ装置として機能する小型の高周波スイッチ装置の実現を可能にする。

また、図５（ａ）、（ｂ）は電波吸収材素子を共通（共用）にしたＳＰＤＴ高周波スイッチ装置を構成する半導体チップ１０１の上面図および半導体チップ１０１をＡ−Ｂ線で切断した際の断面図を示す。図５に示すように電波吸収材素子を共通化することにより、小面積化を可能にし、パッケージサイズの縮小だけでなく、本実施の形態１にかかる高周波スイッチ装置の低コスト化を可能にする。

なお、言うまでもないが、本実施の形態１では、高周波スイッチ装置を構成する電界効果トランジスタがＧａＡｓ半導体チップを用いたディプレッション型電界効果トランジスタであり、トランスファ回路部およびシャント回路部が直列４段の電界効果トランジスタから構成されるとしたが、その他の構成によっても同様の効果が得られる。また、ＳＰＤＴ高周波スイッチ装置以外であってもシャント回路を有する他の構成の高周波スイッチ装置においても同様の効果が得られる。

なお、本実施の形態１では、電波吸収材素子をＥＣＲスパッタリング技術により電極上に堆積させた１０μｍ厚のフェライト系材膜を用いるとしたが、電波吸収材の種類、膜厚、堆積方法によらず同様の効果が得られ、膜厚により減衰帯域の調整を可能にし、また面積を広くすることによりアイソレーション特性の向上を可能にする。また、電波吸収材素子については、シャント回路部が接続された電極上に、半導体プロセスとは別工程で形成させた電波吸収材素子を貼り付けることによっても同様の効果がある。

また、図６（ａ）、（ｂ）は本実施の形態１の高周波スイッチ装置の一つ、ＳＰＤＴ高周波スイッチ装置において、半導体チップ１０１上に電波吸収材素子６１を形成させた上にシャント回路と電気的に接続する電極５１、５２を配置した半導体チップ１０１の上面図および半導体チップ１０１をＡ−Ｂ線で切断した際の断面図を示す。

図６に示すように電波吸収材素子６１を形成した上に電極５１、５２を配置することによっても上記と同様の効果が得られる。

（実施の形態２）
本実施の形態２にかかる高周波スイッチ装置の一つである、ＳＰＤＴ高周波スイッチ装置について、図面を参照しつつ説明を行う。

図７は本実施の形態２にかかるＳＰＤＴ高周波スイッチ装置の等価回路図を示し、図８は本実施の形態２にかかるＳＰＤＴ高周波スイッチ装置の斜視図を示し、図９は本実施の形態２にかかるＳＰＤＴ高周波スイッチ装置を構成する半導体チップ実装面の上面図を示す。

図７において、符号ＦＥＴ１１〜ＦＥＴ１８、ＦＥＴ２１〜ＦＥＴ２８はそれぞれディプレッション型電界効果トランジスタ（以下、電界効果トランジスタと記す）を示す。符号Ｒｔ１１〜Ｒｔ１８、Ｒｔ２１〜Ｒｔ２８、Ｒｓ１１〜Ｒｓ１９、Ｒｓ２１〜Ｒｓ２９はそれぞれ抵抗素子を示す。符号ＩＮ１１は信号入力端子を示す。符号ＯＵＴ１１、ＯＵＴ１２はそれぞれ第１および第２の信号出力端子を示す。符号Ｖｃｎｔ１１、Ｖｃｎｔ１２はそれぞれ第１および第２の制御電圧端子を示す。符号Ｖｓｔ１１は電圧固定端子を示す。符号ＲＡ１１は電波吸収材素子を示す。

図８において、符号１００は高周波スイッチ装置のパッケージを示す。符号１０１は電波吸収材素子を除くＳＰＤＴ高周波スイッチ装置を半導体基板上に形成させた半導体チップを示す。符号１０２は電波吸収材素子を半導体基板上に形成させた半導体チップを示す。図９において、符号１０１、１０２は半導体チップを示す。符号３１、３２は半導体チップ１０１上に形成されたシャント回路部を示す。符号４３は半導体チップ１０１上に形成された電気配線を示す。符号５３、５４は半導体チップ１０１、１０２上に形成された電極を示す。符号６３は半導体チップ１０２上に形成された電波吸収材素子を示す。符号８１は電極５３、５４の間を接続するワイヤを示す。

図９に示すように、半導体チップ１０１上に形成されたシャント回路部３１および３２は電気配線４３で接続端子である電極５４と電気的に接続され、電極５４は半導体チップ１０２上に形成された電波吸収材素子の接続端子である電極５３と金などのワイヤ８１で電気的に接続される。

図８および図９に示すように電波吸収材素子６３を、ＧａＡｓを主原料とする半導体チップ１０１から外すことにより、この半導体チップ１０１のチップ面積をより縮小することが可能であり、一般にＧａＡｓを主原料とする半導体チップの単価はＳｉを主原料とする半導体チップ１０２に比べて高いことから、ＧａＡｓを主原料とする半導体チップ１０１上に電波吸収材素子を形成する場合に比べて、より安価な高周波スイッチ装置を実現できる。

さらに図７および図９に示すように、電波吸収材素子６３は各シャント回路部３１，３２の端部について共通素子として用いることにより、素子数を減らすだけでなく、半導体チップ１０１と電波吸収材素子６３とを接続するためのワイヤ接続する電極の数も減らすことができる。そのため、半導体チップ１０１、１０２およびパッケージ１００の小型化、低コスト化を実現する。

このようにして、本実施の形態２の高周波スイッチ装置によれば、実施の形態１の高周波スイッチ装置と同様の効果を奏し、アイソレーション特性に優れた高周波スイッチ装置を安価に提供することができる。

また、半導体チップ１０１および１０２を接続するワイヤはインダクタンス成分を有しており、インダクタンス成分が大きくなることで高周波特性の悪化を招く。従って、複数本のワイヤを並列接続することにより、このインダクタンス成分を抑制し、高周波特性の悪化を抑えることができる。

なお、本実施の形態２にかかる高周波スイッチ装置は、半導体チップ１０２に形成した電波吸収材素子６３を用いるとしたが、電波吸収材素子は半導体チップに搭載される必要はなく、電波吸収材素子を搭載した実装部品を用いることによっても同様の効果が得られる。

なお、言うまでもないが、本実施の形態２にかかる高周波スイッチ装置の構成は、ＧａＡｓを主原料とする半導体チップを用いたＳＰＤＴ高周波スイッチ装置以外であっても、シャント回路を有する高周波スイッチ装置においては同様の効果が得られる。

（実施の形態３）
本実施の形態３にかかる高周波スイッチ装置の一つ、ＳＰＤＴ高周波スイッチ装置について、図面を参照しながら説明を行う。

本実施の形態３にかかるＳＰＤＴ高周波スイッチ装置の等価回路は実施の形態２にかかるＳＰＤＴ高周波スイッチ装置の等価回路図（図７）と同じであるため、割愛する。

図１０は本実施の形態３にかかるＳＰＤＴ高周波スイッチ装置のパッケージの斜視図である。図１１は本実施の形態３にかかるＳＰＤＴ高周波スイッチ装置を構成する半導体チップ実装面の上面図である。図１０において、符号１００は高周波スイッチ装置のパッケージを示す。符号１０１は半導体チップを示す。符号１１０は実装基板を示す。符号６４は実装基板１１０上に形成された電波吸収材素子を示す。図１１において、符号１０１は半導体チップを示す。符号３１、３２は半導体チップ１０１上に形成されたシャント回路部を示す。符号４３は半導体チップ１０１上に形成された電気配線を示す。符号５３は半導体チップ１０１上に形成された電極を示す。符号５４は電波吸収材素子６４の上に形成された電極を示す。符号６４は電波吸収材素子を示す。符号８１は電極５３、５４を接続するワイヤを示す。

本実施の形態３にかかるＳＰＤＴ高周波スイッチ装置は、パッケージ１００の実装基板１１０上に形成された電波吸収材素子６４の上に、ＧａＡｓを主原料とする半導体チップ１０１を実装している。半導体チップ１０１に形成したシャント回路部３１および３２は電気配線４３で接続端子である電極５４と電気的に接続され、電極５４は電波吸収材素子６４上に形成された接続端子である電極５３と金などのワイヤ８１で電気的に接続される。

電波吸収材素子６４はその膜厚および面積で電波吸収の特性を変えることができ、その体積が大きいほど、吸収特性が優れる。従って、本実施の形態３にかかるＳＰＤＴ高周波スイッチ装置は半導体チップあるいは実装部品の面積にかかわらず、半導体パッケージの半導体実装基板の面積に応じて、電波吸収材素子の面積を変えることも可能である。面積の広い電波吸収材素子６４を用いることでアイソレーション特性のさらなる向上を可能にする。

このようにして、本実施の形態３にかかる高周波スイッチ装置によれば、実施の形態１の高周波スイッチ装置と同様の効果を奏し、よりアイソレーション特性に優れた高周波スイッチ装置の提供を可能にする。

また、図１２（ａ）、（ｂ）は本実施の形態３にかかる他の構成のＳＰＤＴ高周波スイッチ装置についての実装面の上面図およびＡ−Ｂ線で切断した際の断面図を示す。図１２において、符号１０１は半導体チップを示す。符号１１０は実装基板を示す。符号５７は実装基板１１０上に形成されてグラウンドＧＮＤに接続された電極を示す。符号６４は電極５７上に形成された電波吸収材素子を示す。符号３１、３２は半導体チップ１０１上に形成されたシャント回路部を示す。符号４３は半導体チップ１０１上に形成された電気配線を示す。符号５３は半導体チップ１０１上に形成された電極を示す。符号５４は電波吸収材素子６４の上に形成された電極を示す。符号８１は電極５３、５４を接続するワイヤを示す。上記半導体チップ１０１は電波吸収材素子６４の上に実装されている。

図１２に示すＳＰＤＴ高周波スイッチ装置においては、実装基板１１０上に電極５７を形成し、電極５７をグラウンドＧＮＤに電気的に接続し、電極５７上に電波吸収材素子６４を形成し、電波吸収材素子６４の上に電極５３を形成している。これによって、電極５７と電極５３で電波吸収材素子５７を挟み、コンデンサ構造とすることにより、電波吸収材素子６４への電界集中を促し、漏れ信号をより電波吸収材素子６４に吸収させることができるようになる。そのため、アイソレーション特性の向上を可能にする。

また、図１３に示すように、電波吸収材素子６４上に半導体チップ１０１より大きな面積を有してグラウンドＧＮＤに電気的にて接続された電極５８を電極５３と電気的に絶縁させて形成し、その電極５８の上に半導体チップ１０１を実装する構成も可能である。この構成により、半導体チップ１０１の基板電位を安定にすることができるため、より高周波特性に優れた高周波スイッチ装置を実現できる。なお、符号８２は電極５７、５８の間を接続するワイヤを示す。

なお、言うまでもないが、本実施の形態３のかかる高周波スイッチ装置の構成は、ＧａＡｓを主原料とする半導体チップを用いたＳＰＤＴ高周波スイッチ装置以外であっても、シャント回路を有する高周波スイッチ装置においては同様の効果が得られる。

また、電波吸収材素子６４を実装基板上ではなく、半導体チップ１０１とは異なる半導体チップなどの機能素子上に形成し、さらにその上に半導体チップ１０１を搭載し、上記と同様に電波吸収材素子６４と半導体チップ１０１に形成したシャント回路部を電気的に接続することにより、高機能で小実装面積の高周波スイッチ装置を実現することもできる。

（実施の形態４）
本実施の形態４にかかる高周波スイッチ装置の一つ、ＳＰＤＴ高周波スイッチ装置について、図面を参照しながら説明を行う。

図１４は、本実施の形態４にかかるＳＰＤＴ高周波スイッチ装置のパッケージの斜視図を示す。図１５（ａ）、（ｂ）は同じく本実施の形態４にかかるＳＰＤＴ高周波スイッチ装置を構成する半導体チップの上面透視図および断面図を示す。図１４において、符号１００は高周波スイッチ装置のパッケージを示す。符号１０１は半導体チップを示す。符号６５は電波吸収材素子を示す。符号５３は電極を示す。符号９１はインナービアを示す。図１５において、符号１０１は半導体チップを示す。符号３１、３２は半導体チップ１０１の表面上に形成されたシャント回路部を示す。符号４３は半導体チップ１０１の表面上に形成された電気配線を示す。符号５３は半導体チップ１０１の裏面上に形成された電極を示す。符号５４は半導体チップ１０１の表面上に形成された電極を示す。符号６５は電極５３を含む半導体体チップ１０１の裏面上に形成された電波吸収材素子を示す。符号９１は電極５３、５４と接続するインナービアを示す。

図１４に示すように、本実施の形態４にかかるＳＰＤＴ高周波スイッチ装置の半導体チップ１０１はフェイスダウン実装される。また、図１５に示すように、本実施の形態４にかかるＳＰＤＴ高周波スイッチ装置の半導体チップ１０１はチップ裏面に電極５３が形成され、さらにその上から裏面全体を覆うように電波吸収材素子６５が形成される。半導体チップ１０１に形成したシャント回路部３１、３２は電気配線４３で電極５４と電気的に接続され、さらに電極５４はインナービア９１を介して電極５３、電波吸収材素子６５へと電気的に接続される。

上記のように構成された高周波スイッチ装置は裏面全面に電波吸収材を形成し、さらにフリップチップ実装することにより、実施の形態１の高周波スイッチ装置と同様の効果を奏し、小面積なチップサイズパッケージを実現する。

このようにして、本実施の形態４にかかる高周波スイッチ装置によれば、小型でかつアイソレーション特性に優れた高周波スイッチ装置を提供することができる。

なお、言うまでもないが、本実施の形態４にかかる高周波スイッチ装置の構成は、ＧａＡｓを主原料とする半導体チップを用いたＳＰＤＴ高周波スイッチ装置以外であっても、シャント回路を有する高周波スイッチ装置においては同様の効果が得られる。

また、図１６（ａ）、（ｂ）は本実施の形態４にかかる他の構成のＳＰＤＴ高周波スイッチ装置の上面透視図および断面図を示す。図１６において、符号１０１は半導体チップを示す。符号３１、３２は半導体チップ１０１の表面上に形成されたシャント回路部を示す。符号４３は半導体チップ１０１の表面上に形成された電気配線を示す。符号５３、５５は半導体チップ１０１の裏面上に互いに絶縁された状態に形成された電極を示す。符号５４、５６は半導体チップ１０１の表面上に形成された電極を示す。符号６５は半導体チップ１０１の裏面全面に形成された電波吸収材素子を示す。符号９１は電極５３、５４を接続するインナービアを示す。符号９２は電極５５、５６を接続するインナービアを示す。

図１６に示すように、半導体チップ１０１はチップ裏面に電極５３とは異なる電気的に絶縁された電極５５を形成される。電極５５は半導体チップ１０１のチップ表面にスイッチ回路として形成されるＦＥＴ、抵抗、電極パッド、配線が形成される部分、特にトランスファ回路部が形成される部分を上面から投影的に見て包含するように裏面に形成される。また、半導体チップ１０１のチップ表面にはチップ外部のＧＮＤ電極と接続するための電極とインナービア９２のランド電極を兼ねた電極５６が形成され、電極５５および５６はインナービア９２を介して電気的に接続される。

上記のように構成された、ＳＰＤＴ高周波スイッチ装置は半導体チップ１０１の基板電位を安定させることができるため、アイソレーション特性以外の挿入損失等の高周波特性にも優れた高周波スイッチ装置を実現できる。

本発明にかかる高周波スイッチ装置は、アイソレーション特性を従来例に比べて改善させることができ、またＤＣカットコンデンサを用いた構成に比べて、ＥＳＤ耐圧を向上させることができるという効果を有し、移動体通信機等において複数の信号経路の切り替えを行う高周波スイッチ装置等として有用である。

本発明の実施の形態１のＳＰＤＴ高周波スイッチ装置の等価回路を示す回路図である。 本発明の実施の形態１のＳＰＤＴ高周波スイッチ装置のパッケージ内部を示す斜視図である。 本発明の実施の形態１のＳＰＤＴ高周波スイッチ装置を構成する半導体チップの上面図および断面図である。 本発明の実施の形態１のＳＰＳＴスイッチ装置およびその周辺部の等価回路を示す回路図である。 本発明の実施の形態１の他の構成のＳＰＤＴ高周波スイッチ装置を構成する半導体チップの上面図および断面図である。 本発明の実施の形態１の他の構成のＳＰＤＴ高周波スイッチ装置を構成する半導体チップの上面図および断面図である。 本発明の実施の形態２のＳＰＤＴ高周波スイッチ装置の等価回路を示す回路図である。 本発明の実施の形態２のＳＰＤＴ高周波スイッチ装置のパッケージ内部を示す斜視図である。 本発明の実施の形態２のＳＰＤＴ高周波スイッチ装置を構成する半導体実装面の上面図である。 本発明の実施の形態３のＳＰＤＴ高周波スイッチ装置のパッケージ内部を示す斜視図である。 本発明の実施の形態３のＳＰＤＴ高周波スイッチ装置を構成する半導体実装面の上面図である。 本発明の実施の形態３の他の構成のＳＰＤＴ高周波スイッチ装置を構成する半導体実装面の上面図である。 本発明の実施の形態３のさらに他の構成のＳＰＤＴ高周波スイッチ装置を構成する半導体実装面の上面図である。 本発明の実施の形態４のＳＰＤＴ高周波スイッチ装置のパッケージ内部を示す斜視図である。 本発明の実施の形態４のＳＰＤＴ高周波スイッチ装置を構成する半導体チップの上面図および断面図である。 本発明の実施の形態４の他の構成のＳＰＤＴ高周波スイッチ装置を構成する半導体チップの上面図および断面図である。 従来例のＳＰＤＴ高周波スイッチ装置の等価回路を示す回路図である。 他の従来例のＳＰＤＴ高周波スイッチ装置の等価回路を示す回路図である。

符号の説明

ＦＥＴ１１〜１８、ＦＥＴ２１〜ＦＥＴ２８ ディプレッション型ＦＥＴ
Ｒｔ１１〜Ｒｔ１８、Ｒｔ２１〜Ｒｔ２８、Ｒｓ１１〜Ｒｓ１９、Ｒｓ２１〜Ｒｓ２９ 抵抗素子
ＩＮ１１ 信号入力端子
ＯＵＴ１１、ＯＵＴ１２ 信号出力端子
Ｖｃｎｔ１１、Ｖｃｎｔ１２ 制御電圧端子
Ｖｓｔ１１ 電圧固定端子
ＲＡ１１、ＲＡ１２、６１〜６５ 電波吸収材素子
３１、３２ シャント回路部
４１〜４３ 電気配線
５１〜５７ 電極
９１、９２ インナービア
１００ パッケージ
１０１、１０２ 半導体チップ
１１０ 実装基板

Claims (13)

1. 第１および第２の入出力端子と、
   複数の第１の電界効果型トランジスタの直列接続回路からなり、一端が前記第１の入出力端子に接続され、他端が前記第２の入出力端子に接続されたトランスファ回路部と、
   複数の第２の電界効果型トランジスタの直列接続回路からなり、一端が前記第２の入出力端子に接続されたシャント回路部と、
   前記シャント回路部の他端に接続された電波吸収材素子とからなる入出力制御回路を備え、
   前記シャント回路部と前記電波吸収材素子の接続点の電位が固定され、かつ前記複数の第１の電界効果トランジスタのゲートと前記複数の第２の電界効果トランジスタのゲートとに高レベル電圧および低レベル電圧の何れか一方が互いに逆相で印加されることにより、前記第１の入出力端子と前記第２の入出力端子との間の経路が導通状態か遮断状態かに切り替えられる高周波スイッチ装置。
2. 前記入出力制御回路を複数備え、
   複数の入出力制御回路の各々の前記第１の入出力端子どうしが共通配置され、前記入出力制御回路の各々の前記第２の入出力端子が独立して配置された請求項１記載の高周波スイッチ装置。
3. 前記複数の入出力制御回路について前記電波吸収材素子が共用されている請求項２記載の高周波スイッチ装置。
4. 前記複数の入出力制御回路の各々のシャント回路部の他端が一つの第１の電極に共通接続され、前記一つの第１の電極が前記電波吸収材素子に接続されている請求項３に記載の高周波スイッチ装置。
5. 前記入出力制御回路が半導体チップ上に形成されている請求項１、２または３に記載の高周波スイッチ装置。
6. 前記入出力制御回路のうち前記電波吸収材素子が第１の半導体チップ上に形成され、前記入出力制御回路のうち前記電波吸収材素子を除く回路が第２の半導体チップ上に形成され、前記第１および第２の半導体チップが同一パッケージ内に実装されている請求項１、２または３に記載の高周波スイッチ装置。
7. 前記入出力制御回路のうち前記電波吸収材素子を除く回路が半導体チップ上に形成され、実装基板上に前記半導体チップより大きな面積を有する前記電波吸収材素子が形成され、前記電波吸収材素子の上に前記半導体チップが実装され、前記電波吸収材素子の上に形成された第２の電極を介して、前記半導体チップと前記電波吸収材素子が接続されている請求項１、２または３に記載の高周波スイッチ装置。
8. 実装基板上の前記電波吸収材素子より下層に第３の電極が形成され、前記第３の電極がグラウンド電位に接続され、前記第２の電極は、前記電波吸収材素子の上に前記第３の電極と対向するように配置されている請求項６に記載の高周波スイッチ装置。
9. 前記入出力制御回路のうち前記電波吸収材素子を除く回路が半導体チップの表面上に形成され、前記半導体チップに前記シャント回路部と接続されたインナービアが形成され、前記半導体チップの裏面に第２の電極が形成され、前記インナービアと第２の電極とが互いに接続され、上部から投影的に見て前記第２の電極を包含するように前記半導体チップの裏面に前記電波吸収材素子が形成されている請求項１、２または３に記載の高周波スイッチ装置。
10. 前記入出力制御回路のうち前記電波吸収材素子を除く回路が半導体チップの表面上に形成され、前記半導体チップに前記シャント回路部と接続されたインナービアが形成され、前記半導体チップの裏面に第２の電極が形成され、前記インナービアと前記第２の電極が接続され、前記半導体チップの裏面全面を包含するように前記電波吸収材素子が形成されている請求項１、２または３に記載の高周波スイッチ装置。
11. 前記半導体チップがフリップチップ実装される請求項９または１０に記載の高周波スイッチ装置。
12. 前記半導体チップと前記電波吸収材素子との間にグラウンド電位に接続された第４の電極が形成され、前記第４の電極は前記第２の電極と絶縁されている請求項７または８に記載の高周波スイッチ装置。
13. 前記半導体チップと前記電波吸収材素子との間にグラウンド電位に接続された第３の電極が形成され、前記第３の電極は前記第２の電極と絶縁されている請求項９または１０に記載の高周波スイッチ装置。

Images