JP4005394B2 - 半導体スイッチ回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチ回路に係り、特に、構成の簡素化と共にアイソレーション特性等の向上を図ったものに関する。
【０００２】
【従来の技術】
従来、送受信端子と２本のアンテナとの切り替えによっていわゆる受信ダイバーシチを行うために用いられる半導体素子からなるアンテナ切替用スイッチ回路としては、例えば、図２に示されたような構成を有してなるものが公知・周知となっており、以下、同図を参照しつつこの従来回路について説明することとする。
この図２に示された従来回路は、通過用の第１乃至第３の電界効果トランジスタ（以下「第１乃至第３のＦＥＴ」と言う）５１〜５３を主たる構成要素として構成され、これら通過用の第１乃至第３の電界効果トランジスタ５１〜５３の導通・非導通により、図示されないアンテナに接続される第１及び第２のアンテナ端子ANT1，ANT2と、図示されない受信部に接続される受信端子RX及び同じく図示されない送信部に接続される送信端子TXとの間の接続を切り替えられるようになっているものである。
【０００３】
すなわち、第１のアンテナ端子ANT1と受信端子RXとを接続状態とする場合には、第１のＦＥＴ５１が導通状態とされる一方、第２及び第３のＦＥＴ５２，５３は、非導通状態とされて、第１のＦＥＴ５１を介して第１のアンテナ端子ANT1と受信端子RXとが接続状態となる。
また、第２のアンテナ端子ANT2と受信端子RXとを接続状態とする場合には、第２のＦＥＴ５２が導通状態とされる一方、第１及び第３のＦＥＴ５１，５３が非導通状態とされて、第２のＦＥＴ５２を介して第２のアンテナ端子ANT2と受信端子RXとが接続状態となる。
さらに、送信端子TXは、第２のアンテナ端子ANT2と接続されるものとなっており、この場合には、第３のＦＥＴ５３のみが導通状態とされて、この第３のＦＥＴ５３を介して送信端子TXが第２のアンテナ端子ANT2と接続状態とされるようになっている。
【０００４】
この図２に示された回路におけるアイソレーション特性を改善したものとして、例えば図３に示された構成の回路も公知・周知となっている。
以下、図３を参照しつつこの従来回路について説明することとする。
この回路は、先の図２に示された従来回路に、さらに、シャント用の第４乃至第７のＦＥＴ５４〜５７を設けた構成となっているものである。
かかる構成において、まず、受信端子RXと第１のアンテナ端子ANT1とを接続する場合には、通過用の第１のＦＥＴ５１が導通状態とされることで、この第１のＦＥＴ５１を介して受信端子RXと第１のアンテナ端子ANT1とが接続状態とされる。そして、この場合、シャント用の第７のＦＥＴ５７が同時に導通状態とされることで、非導通状態にある第２のＦＥＴ５２を介して第２のアンテナ端子ANT2へ漏洩する信号が高周波的に接地されるようになり、第２のアンテナ端子ANT2におけるアイソレーション特性の向上が図られるものとなっている。
【０００５】
また、受信端子RXと第２のアンテナ端子ANT2とを接続状態とする場合には、通過用の第２のＦＥＴ５２が導通状態とされることで、この第２のＦＥＴ５２を介して受信端子RXと第２のアンテナ端子ANT2とが接続状態とされる。そして、この場合には、同時にシャント用の第４及び第５のＦＥＴ５４，５５が導通状態とされ、第１のアンテナ端子ANT1及び送信端子TXにおける漏洩信号が高周波的に接地され、これら２カ所におけるアイソレーション特性の向上が図られるものとなっている。
さらに、送信端子TXと第２のアンテナ端子ANT2とを接続状態とする場合には、通過用の第３のＦＥＴ５３が導通状態とされることで、この第３のＦＥＴ５３を介して送信端子TXと第２のアンテナ端子ANT2とが接続状態とされる。そして、この場合は、シャント用の第６のＦＥＴ５６が導通状態とされて、受信端子RXにおける漏洩信号が高周波的に接地され、アイソレーション特性の向上が図られるものとなっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、前者の従来回路は、構成が簡素である反面、非導通状態にあるＦＥＴを介して漏洩する高周波信号によるアイソレーションの劣化があり、そのため、通過損失の劣化をも招くため、アイソレーションや通過損失がさほどに要求されない場合にしか実用に供し得ないという問題があった。
また、後者の従来回路の場合には、前者に比して、十分なアイソレーション特性と低い通過損失を有するという利点がある反面、構成が複雑で素子数が多く、特に、集積回路化する場合には、いわゆるチップレイアウト面積が大きくなるという問題があった。さらに、後者の従来回路においては、例えば、ある一つの通過経路、すなわち、例えば、受信端子RXと第１のアンテナ端子ANT1との間が接続状態にある場合、これに対して、非導通状態となる通過用の２つのＦＥＴが存在する（この場合には、第２及び第３のＦＥＴ５２，５３が非導通状態）ことから、ＦＥＴのソース・ドレイン間の容量が増大することとなり、通過損失を劣化させるという欠点がある。
【０００７】
本発明は、上記実状に鑑みてなされたもので、簡易な構成を有し、アイソレーション特性及び通過損失特性が良好な半導体スイッチ回路を提供するものである。
本発明の他の目的は、従来に比してチップレイアウト面積が小さくて済み、より低価格の半導体スイッチ回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る半導体スイッチ回路は、
受信ダイバーシチ用にアンテナがそれぞれ接続される２つのアンテナ端子と、受信部が接続される受信端子と、送信部が接続される送信端子とを具備すると共に、
前記受信端子と前記第１のアンテナ端子間の接続を行う通過用第１のトランジスタと、
前記受信端子と前記第２のアンテナ端子間の接続を行う通過用第２のトランジスタと、
前記送信端子と前記第２のアンテナ端子間の接続を行う通過用第３のトランジスタと、
前記第１のアンテナ端子とグランド間に設けられたシャント用第４のトランジスタと、
前記送信端子とグランド間に設けられたシャント用第５のトランジスタと、を具備し、
前記受信端子と第１のアンテナ端子との間を通過経路とする場合には、前記通過用第１のトランジスタを、前記受信端子と第２のアンテナ端子との間を通過経路とする場合には、前記通過用第２のトランジスタを、前記送信端子と前記第２のアンテナ端子との間を通過経路とする場合には、前記通過用第３のトランジスタを、それぞれ導通状態とする一方、
前記受信端子と前記第１のアンテナ端子との間が通過経路とされる場合には、前記通過用第３のトランジスタ及び前記シャント用第５のトランジスタを共に導通状態として前記第２のアンテナ端子からの高周波信号の漏洩を阻止し、
また、前記送信端子と前記第２のアンテナ端子との間が通過経路とされる場合には、前記通過用第１のトランジスタ及び前記シャント用第４のトランジスタを共に導通状態として前記第１のアンテナ端子からの高周波信号の漏洩を阻止できるよう構成されてなるものである。
【０００９】
かかる構成においては、通過用スイッチ素子の一端側、すなわち、シャント用スイッチ素子が接続されたと反対側の端部が、通過用スイッチ素子及びシャント用スイッチ素子を介して接地状態とされるようにすることで、従来と異なり、通過用スイッチ素子の一端側にシャント用スイッチ素子を設ける必要がなくなり、素子数の削減と、それに伴う構成の簡素化を図ることができると共に、従来に比して通過損失の軽減が図られることとなるものである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体スイッチ回路の構成について、図１を参照しつつ説明する。
この半導体スイッチ回路は、従来同様、受信ダイバーシチを行うためのアンテナ切替用スイッチ回路として用いられるもので、通過用スイッチ素子としての通過用第１乃至第３の電界効果トランジスタ（以下、それぞれ「第１のＦＥＴ」、「第２のＦＥＴ」、「第３のＦＥＴ」と言う）１〜３と、シャント用スイッチ素子としてのシャント用第４及び第５の電界効果トランジスタ（以下、それぞれ「第４のＦＥＴ」、「第５のＦＥＴ」と言う）４，５とを主たる構成要素として構成されたものとなっている。
【００１１】
以下、具体的にその回路構成を説明すれば、まず、通過用第１のＦＥＴ１のソース（又はドレイン）は、第１のアンテナ端子（図１においては「ANT1」と表記）１１に接続される一方、ドレイン（又はソース）は、通過用第２のＦＥＴ２のドレイン（又はソース）と共に受信端子（図１においては「RX」と表記）１３に接続されたものとなっている。そして、通過用第１のＦＥＴ１のゲートは、第１のゲート抵抗器９を介して第１の切替信号端子１５に接続されて外部から切替信号が印加されるようになっている。
また、通過用第２のＦＥＴ２のソース（又はドレイン）は、通過用第３のＦＥＴ３のソース（又はドレイン）と共に第２のアンテナ端子（図１においては「ANT2」と表記）１２に接続されたものとなっている。そして、通過用第２のＦＥＴ２のゲートは、第２のゲート抵抗器７を介して第２の切替信号端子１６に接続されて外部から切替信号が印加されるようになっている。
さらに、通過用第３のＦＥＴ３のドレイン（又はソース）は、送信端子（図１においては「TX」と表記）１４に接続される一方、そのゲートは、第３のゲート抵抗器８を介して第３の切替信号端子１７に接続されて外部から切替信号が印加されるようになっている。
【００１２】
一方、第１のアンテナ端子１１は、図示されない第１のアンテナが接続されるもので、先の通過用第１のＦＥＴ１のソース（又はドレイン）と共に、シャント用第４のＦＥＴ４のドレイン（又はソース）が接続されている。そして、このシャント用第４のＦＥＴ４のゲートは、第４のゲート抵抗器９を介して第４の切替信号端子１８に接続されて外部から切替信号が印加されるようになっている。
さらに、シャント用第４のＦＥＴ４のソース（又はドレイン）は、グランドに接続されたものとなっている。
また、第２のアンテナ端子１２は、図示されない第２のアンテナが接続されるものとなっている。
送信端子１４は、図示されない送信部が接続されるもので、先の通過用第３のＦＥＴ３のドレイン（又はソース）と共に、シャント用第５のＦＥＴ のドレイン（又はソース）が接続されている。そして、このシャント用第５のＦＥＴ５のゲートは、第５のゲート抵抗器１０を介して第５の切替信号端子１９に接続されて外部から切替信号が印加されるようになっている。そして、シャント用第５のＦＥＴ５のソース（又はドレイン）は、グランドに接続されたものとなっている。
なお、受信端子１３は、図示されない受信部が接続されるものである。
上述のような回路は、例えば、同一半導体基板上に形成したいわゆる集積回路化したものとしてもよいし、また、個々の電子部品の半田接続によるいわゆるディスクリート構成としても、いずれでもよいものである。
【００１３】
次に、上記構成における動作について、図１を参照しつつ説明する。
最初に、受信端子１３と第１のアンテナ端子１１の間を接続状態、換言すれば、通過経路とする場合、第１の切替信号端子１５に通過用第１のＦＥＴ１を導通状態とする所定のレベル（以下、説明の便宜上、ＦＥＴを導通状態とする切替信号の電圧レベルを「第１のレベル」と言う）の切替信号を印加し、通過用第１のＦＥＴ１を導通状態とする。
一方、通過用第２のＦＥＴ２及びシャント用第４のＦＥＴ４は、第２及び第４の切替信号端子１６，１８に、これらＦＥＴを非導通状態とする切替信号（以下、説明の便宜上、ＦＥＴを非導通状態とする切替信号の電圧レベルを「第２のレベル」と言う）を印加し、非導通状態とする。
そして、通過用第３のＦＥＴ３及びシャント用第５のＦＥＴ５は、それぞれ第３及び第５の切替信号端子１７，１９に、第１のレベルの切替信号を印加して、導通状態とする。
【００１４】
かかる状態にあって、第１のアンテナ端子１１へ印加された高周波信号は、通過用第１のＦＥＴ１を介して受信端子１３へ導かれ、図示されない受信部へ印加されることとなる。
また、この時同時に、非導通状態にある通過用第２のＦＥＴ２においては高周波信号の漏洩が生じ、第２のアンテナ端子１２及び通過用第３のＦＥＴ３のソースが接続された側へ、幾分かの高周波信号が伝搬してゆくが、導通状態にある通過用第３のＦＥＴ３及びシャント用第５のＦＥＴ５を介して高周波的に接地されることとなるため、第２のアンテナ端子１２や送信端子１４から外部へ高周波信号が漏洩することが確実に防止される。
【００１５】
次に、受信端子１３と第２のアンテナ端子１２の間を接続状態、換言すれば、通過経路とする場合、第２の切替信号端子１６に第１のレベルの切替信号を印加し、通過用第２のＦＥＴ２を導通状態とする一方、第１及び第３の切替信号端子１５，１７には、第２のレベルの切替信号を印加して、通過用第１及び第３のＦＥＴ１，３を非導通状態とする。
また、第４及び第５の切替信号端子１８，１９には、第１のレベルの切替信号を印加し、シャント用第４及び第５のＦＥＴ４，５を導通状態とする。
かかる状態にあって、第２のアンテナ端子１２へ印加された高周波信号は、通過用第２のＦＥＴ２を介して受信端子１３へ導かれ、図示されない受信部へ印加されることとなる。
【００１６】
また、この時同時に、非導通状態にある通過用第１及び第３のＦＥＴ１，３においては高周波信号の漏洩が生じ、第１のアンテナ端子１１、送信端子１４側へそれぞれ幾分かの高周波信号が伝搬してゆくが、導通状態にあるシャント用第４のＦＥＴ４、シャント用第５のＦＥＴ５を介して、それぞれ高周波的に接地されることとなるため、第１のアンテナ端子１１や送信端子１４から外部へ高周波信号から漏洩することが確実に防止される。
【００１７】
次に、送信端子１４と第２のアンテナ端子１２の間を接続状態、換言すれば、通過経路とする場合、第３の切替信号端子１７に第１のレベルの切替信号を印加し、通過用第３のＦＥＴ３を導通状態とする一方、第１の切替信号端子１５には、第１のレベルの切替信号を、第２の切替信号端子１６には、第２のレベルの切替信号を、それぞれ印加して、通過用第１のＦＥＴ１を導通状態とし、第２のＦＥＴ２を非導通状態とする。
また、第４の切替信号端子１８には、第１のレベルの切替信号を、第５の切替信号端子１９には、第２のレベルの切替信号を、それぞれ印加し、シャント用第４のＦＥＴ４を導通状態とする一方、シャント用第５のＦＥＴ５を非導通状態とする。
かかる状態にあっては、図示されない送信部から送信端子１４へ印加された高周波信号は、通過用第３のＦＥＴ３を介して第２のアンテナ端子１２へ導かれ、図示されないアンテナから送信されることとなる。また、この時同時に非導通状態にある通過用第２のＦＥＴ２において高周波信号の漏洩が生じ、受信端子１３側へ幾分かの高周波信号が伝搬してゆくが、導通状態にある通過用第１のＦＥＴ１及びシャント用第４のＦＥＴ４を介して高周波的に接地されることとなるため、受信端子１３から高周波信号が漏洩することが確実に防止される。
【００１８】
【発明の効果】
以上、述べたように、本発明によれば、高周波信号の通過経路となっていない動作休止中の通過用スイッチ素子を利用し、この通過用スイッチ素子及びシャント用スイッチ素子を介して漏洩高周波信号の接地が行われるように構成することにより、従来に比してシャント用スイッチ素子の数を削減することができると共に、非導通状態となる通過用スイッチ素子の数を少なくすることがきるので、簡易な構成を有し、アイソレーション特性及び通過損失特性が良好な半導体スイッチ回路を提供することができるという効果を奏するものである。
また、素子数の低減と回路の簡素化により、従来に比してチップレイアウト面積が小さくて済み、より低価格の半導体スイッチ回路を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体スイッチ回路の回路構成例を示す回路図である。
【図２】従来のスイッチ回路の第１の回路構成例を示す回路図である。
【図３】従来のスイッチ回路の第２の回路構成例を示す回路図である。
【符号の説明】
１…通過用第１のＦＥＴ
２…通過用第２のＦＥＴ
３…通過用第３のＦＥＴ
４…シャント用第４のＦＥＴ
５…シャント用第５のＦＥＴ
１１…第１のアンテナ端子
１２…第２のアンテナ端子
１３…受信端子
１４…送信端子

Claims (1)

1. 受信ダイバーシチ用にアンテナがそれぞれ接続される２つのアンテナ端子と、受信部が接続される受信端子と、送信部が接続される送信端子とを具備すると共に、
   前記受信端子と前記第１のアンテナ端子間の接続を行う通過用第１のトランジスタと、
   前記受信端子と前記第２のアンテナ端子間の接続を行う通過用第２のトランジスタと、
   前記送信端子と前記第２のアンテナ端子間の接続を行う通過用第３のトランジスタと、
   前記第１のアンテナ端子とグランド間に設けられたシャント用第４のトランジスタと、
   前記送信端子とグランド間に設けられたシャント用第５のトランジスタと、を具備し、
   前記受信端子と第１のアンテナ端子との間を通過経路とする場合には、前記通過用第１のトランジスタを、前記受信端子と第２のアンテナ端子との間を通過経路とする場合には、前記通過用第２のトランジスタを、前記送信端子と前記第２のアンテナ端子との間を通過経路とする場合には、前記通過用第３のトランジスタを、それぞれ導通状態とする一方、
   前記受信端子と前記第１のアンテナ端子との間が通過経路とされる場合には、前記通過用第３のトランジスタ及び前記シャント用第５のトランジスタを共に導通状態として前記第２のアンテナ端子からの高周波信号の漏洩を阻止し、
   また、前記送信端子と前記第２のアンテナ端子との間が通過経路とされる場合には、前記通過用第１のトランジスタ及び前記シャント用第４のトランジスタを共に導通状態として前記第１のアンテナ端子からの高周波信号の漏洩を阻止できるよう構成されてなることを特徴とする半導体スイッチ回路。

Images