JP2003273769A - 半導体スイッチ回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な構成で、アイソレーション特性及び通
過損失特性が良好な半導体スイッチ回路を提供する。 【解決手段】 通過用第１のＦＥＴ１が導通状態とされ
て、第１のアンテナ接続端子１１と受信端子１３の間が
通過経路とされる場合には、同時に通過用第３のＦＥＴ
３及びシャント用第５のＦＥＴが導通状態とされ、第２
のアンテナ接続端子１２が高周波的に接地される一方、
通過用第３のＦＥＴ３が導通状態とされて、第２のアン
テナ接続端子１２と送信端子１４の間が通過経路とされ
る場合には、同時に通過用第１のＦＥＴ１及びシャント
用第４のＦＥＴ４が導通状態とされ、第１のアンテナ接
続端子１１が高周波的に接地され、従来に比してシャン
ト用スイッチ素子の削減が図られたものとなっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体スイッチ回
路に係り、特に、構成の簡素化と共にアイソレーション
特性等の向上を図ったものに関する。

【０００２】

【従来の技術】従来、送受信端子と２本のアンテナとの
切り替えによっていわゆる受信ダイバーシチを行うため
に用いられる半導体素子からなるアンテナ切替用スイッ
チ回路としては、例えば、図２に示されたような構成を
有してなるものが公知・周知となっており、以下、同図
を参照しつつこの従来回路について説明することとす
る。この図２に示された従来回路は、通過用の第１乃至
第３の電界効果トランジスタ（以下「第１乃至第３のＦ
ＥＴ」と言う）５１〜５３を主たる構成要素として構成
され、これら通過用の第１乃至第３の電界効果トランジ
スタ５１〜５３の導通・非導通により、図示されないア
ンテナに接続される第１及び第２のアンテナ端子ANT1，
ANT2と、図示されない受信部に接続される受信端子RX及
び同じく図示されない送信部に接続される送信端子TXと
の間の接続を切り替えられるようになっているものであ
る。

【０００３】すなわち、第１のアンテナ端子ANT1と受信
端子RXとを接続状態とする場合には、第１のＦＥＴ５１
が導通状態とされる一方、第２及び第３のＦＥＴ５２，
５３は、非導通状態とされて、第１のＦＥＴ５１を介し
て第１のアンテナ端子ANT1と受信端子RXとが接続状態と
なる。また、第２のアンテナ端子ANT2と受信端子RXとを
接続状態とする場合には、第２のＦＥＴ５２が導通状態
とされる一方、第１及び第３のＦＥＴ５１，５３が非導
通状態とされて、第２のＦＥＴ５２を介して第２のアン
テナ端子ANT2と受信端子RXとが接続状態となる。さら
に、送信端子TXは、第２のアンテナ端子ANT2と接続され
るものとなっており、この場合には、第３のＦＥＴ５３
のみが導通状態とされて、この第３のＦＥＴ５３を介し
て送信端子TXが第２のアンテナ端子ANT2と接続状態とさ
れるようになっている。

【０００４】この図２に示された回路におけるアイソレ
ーション特性を改善したものとして、例えば図３に示さ
れた構成の回路も公知・周知となっている。以下、図３
を参照しつつこの従来回路について説明することとす
る。この回路は、先の図２に示された従来回路に、さら
に、シャント用の第４乃至第７のＦＥＴ５４〜５７を設
けた構成となっているものである。かかる構成におい
て、まず、受信端子RXと第１のアンテナ端子ANT1とを接
続する場合には、通過用の第１のＦＥＴ５１が導通状態
とされることで、この第１のＦＥＴ５１を介して受信端
子RXと第１のアンテナ端子ANT1とが接続状態とされる。
そして、この場合、シャント用の第７のＦＥＴ５７が同
時に導通状態とされることで、非導通状態にある第２の
ＦＥＴ５２を介して第２のアンテナ端子ANT2へ漏洩する
信号が高周波的に接地されるようになり、第２のアンテ
ナ端子ANT2におけるアイソレーション特性の向上が図ら
れるものとなっている。

【０００５】また、受信端子RXと第２のアンテナ端子AN
T2とを接続状態とする場合には、通過用の第２のＦＥＴ
５２が導通状態とされることで、この第２のＦＥＴ５２
を介して受信端子RXと第２のアンテナ端子ANT2とが接続
状態とされる。そして、この場合には、同時にシャント
用の第４及び第５のＦＥＴ５４，５５が導通状態とさ
れ、第１のアンテナ端子ANT1及び送信端子TXにおける漏
洩信号が高周波的に接地され、これら２カ所におけるア
イソレーション特性の向上が図られるものとなってい
る。さらに、送信端子TXと第２のアンテナ端子ANT2とを
接続状態とする場合には、通過用の第３のＦＥＴ５３が
導通状態とされることで、この第３のＦＥＴ５３を介し
て送信端子TXと第２のアンテナ端子ANT2とが接続状態と
される。そして、この場合は、シャント用の第６のＦＥ
Ｔ５６が導通状態とされて、受信端子RXにおける漏洩信
号が高周波的に接地され、アイソレーション特性の向上
が図られるものとなっている。

【０００６】

【発明が解決しようとする課題】しかしながら、前者の
従来回路は、構成が簡素である反面、非導通状態にある
ＦＥＴを介して漏洩する高周波信号によるアイソレーシ
ョンの劣化があり、そのため、通過損失の劣化をも招く
ため、アイソレーションや通過損失がさほどに要求され
ない場合にしか実用に供し得ないという問題があった。
また、後者の従来回路の場合には、前者に比して、十分
なアイソレーション特性と低い通過損失を有するという
利点がある反面、構成が複雑で素子数が多く、特に、集
積回路化する場合には、いわゆるチップレイアウト面積
が大きくなるという問題があった。さらに、後者の従来
回路においては、例えば、ある一つの通過経路、すなわ
ち、例えば、受信端子RXと第１のアンテナ端子ANT1との
間が接続状態にある場合、これに対して、非導通状態と
なる通過用の２つのＦＥＴが存在する（この場合には、
第２及び第３のＦＥＴ５２，５３が非導通状態）ことか
ら、ＦＥＴのソース・ドレイン間の容量が増大すること
となり、通過損失を劣化させるという欠点がある。

【０００７】本発明は、上記実状に鑑みてなされたもの
で、簡易な構成を有し、アイソレーション特性及び通過
損失特性が良好な半導体スイッチ回路を提供するもので
ある。本発明の他の目的は、従来に比してチップレイア
ウト面積が小さくて済み、より低価格の半導体スイッチ
回路を提供することにある。

【０００８】

【課題を解決するための手段】上記発明の目的を達成す
るため、本発明に係る半導体スイッチ回路は、受信ダイ
バーシチ用にアンテナがそれぞれ接続される２つのアン
テナ端子と、受信部が接続される受信端子と、送信部が
接続される送信端子とを具備すると共に、前記端子間を
接続状態とし、高周波信号の通過を可能とする複数の通
過用スイッチ素子と、高周波信号を接地側へ導く複数の
シャント用スイッチ素子とを具備し、前記受信端子又は
前記送信端子と前記２つのアンテナ端子との間の接続
が、前記複数の通過用スイッチ素子の動作制御によって
任意に切替可能に構成されてなる半導体スイッチ回路に
おいて、一つの通過用スイッチ素子が導通状態とされて
前記受信端子又は送信端子と、前記２つのアンテナ端子
のいずれかとが接続状態にある場合、残る接続状態にな
い端子が前記一つの通過用スイッチ素子を除く他の通過
用スイッチ素子及び前記複数のシャント用スイッチ素子
のいずれかを介して接地状態とされるよう構成されてな
るものである。

【０００９】かかる構成においては、通過用スイッチ素
子の一端側、すなわち、シャント用スイッチ素子が接続
されたと反対側の端部が、通過用スイッチ素子及びシャ
ント用スイッチ素子を介して接地状態とされるようにす
ることで、従来と異なり、通過用スイッチ素子の一端側
にシャント用スイッチ素子を設ける必要がなくなり、素
子数の削減と、それに伴う構成の簡素化を図ることがで
きると共に、従来に比して通過損失の軽減が図られるこ
ととなるものである。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１を参照しつつ説明する。なお、以下に説明する
部材、配置等は本発明を限定するものではなく、本発明
の趣旨の範囲内で種々改変することができるものであ
る。最初に、本発明の実施の形態における半導体スイッ
チ回路の構成について、図１を参照しつつ説明する。こ
の半導体スイッチ回路は、従来同様、受信ダイバーシチ
を行うためのアンテナ切替用スイッチ回路として用いら
れるもので、通過用スイッチ素子としての通過用第１乃
至第３の電界効果トランジスタ（以下、それぞれ「第１
のＦＥＴ」、「第２のＦＥＴ」、「第３のＦＥＴ」と言
う）１〜３と、シャント用スイッチ素子としてのシャン
ト用第４及び第５の電界効果トランジスタ（以下、それ
ぞれ「第４のＦＥＴ」、「第５のＦＥＴ」と言う）４，
５とを主たる構成要素として構成されたものとなってい
る。

【００１１】以下、具体的にその回路構成を説明すれ
ば、まず、通過用第１のＦＥＴ１のソース（又はドレイ
ン）は、第１のアンテナ端子（図１においては「ANT1」
と表記）１１に接続される一方、ドレイン（又はソー
ス）は、通過用第２のＦＥＴ２のドレイン（又はソー
ス）と共に受信端子（図１においては「RX」と表記）１
３に接続されたものとなっている。そして、通過用第１
のＦＥＴ１のゲートは、第１のゲート抵抗器９を介して
第１の切替信号端子１５に接続されて外部から切替信号
が印加されるようになっている。また、通過用第２のＦ
ＥＴ２のソース（又はドレイン）は、通過用第３のＦＥ
Ｔ３のソース（又はドレイン）と共に第２のアンテナ端
子（図１においては「ANT2」と表記）１２に接続された
ものとなっている。そして、通過用第２のＦＥＴ２のゲ
ートは、第２のゲート抵抗器７を介して第２の切替信号
端子１６に接続されて外部から切替信号が印加されるよ
うになっている。さらに、通過用第３のＦＥＴ３のドレ
イン（又はソース）は、送信端子（図１においては「T
X」と表記）１４に接続される一方、そのゲートは、第
３のゲート抵抗器８を介して第３の切替信号端子１７に
接続されて外部から切替信号が印加されるようになって
いる。

【００１２】一方、第１のアンテナ端子１１は、図示さ
れない第１のアンテナが接続されるもので、先の通過用
第１のＦＥＴ１のソース（又はドレイン）と共に、シャ
ント用第４のＦＥＴ４のドレイン（又はソース）が接続
されている。そして、このシャント用第４のＦＥＴ４の
ゲートは、第４のゲート抵抗器９を介して第４の切替信
号端子１８に接続されて外部から切替信号が印加される
ようになっている。さらに、シャント用第４のＦＥＴ４
のソース（又はドレイン）は、グランドに接続されたも
のとなっている。また、第２のアンテナ端子１２は、図
示されない第２のアンテナが接続されるものとなってい
る。送信端子１４は、図示されない送信部が接続される
もので、先の通過用第３のＦＥＴ３のドレイン（又はソ
ース）と共に、シャント用第５のＦＥＴ のドレイン
（又はソース）が接続されている。そして、このシャン
ト用第５のＦＥＴ５のゲートは、第５のゲート抵抗器１
０を介して第５の切替信号端子１９に接続されて外部か
ら切替信号が印加されるようになっている。そして、シ
ャント用第５のＦＥＴ５のソース（又はドレイン）は、
グランドに接続されたものとなっている。なお、受信端
子１３は、図示されない受信部が接続されるものであ
る。上述のような回路は、例えば、同一半導体基板上に
形成したいわゆる集積回路化したものとしてもよいし、
また、個々の電子部品の半田接続によるいわゆるディス
クリート構成としても、いずれでもよいものである。

【００１３】次に、上記構成における動作について、図
１を参照しつつ説明する。最初に、受信端子１３と第１
のアンテナ端子１１の間を接続状態、換言すれば、通過
経路とする場合、第１の切替信号端子１５に通過用第１
のＦＥＴ１を導通状態とする所定のレベル（以下、説明
の便宜上、ＦＥＴを導通状態とする切替信号の電圧レベ
ルを「第１のレベル」と言う）の切替信号を印加し、通
過用第１のＦＥＴ１を導通状態とする。一方、通過用第
２のＦＥＴ２及びシャント用第４のＦＥＴ４は、第２及
び第４の切替信号端子１６，１８に、これらＦＥＴを非
導通状態とする切替信号（以下、説明の便宜上、ＦＥＴ
を非導通状態とする切替信号の電圧レベルを「第２のレ
ベル」と言う）を印加し、非導通状態とする。そして、
通過用第３のＦＥＴ３及びシャント用第５のＦＥＴ５
は、それぞれ第３及び第５の切替信号端子１７，１９
に、第１のレベルの切替信号を印加して、導通状態とす
る。

【００１４】かかる状態にあって、第１のアンテナ端子
１１へ印加された高周波信号は、通過用第１のＦＥＴ１
を介して受信端子１３へ導かれ、図示されない受信部へ
印加されることとなる。また、この時同時に、非導通状
態にある通過用第２のＦＥＴ２においては高周波信号の
漏洩が生じ、第２のアンテナ端子１２及び通過用第３の
ＦＥＴ３のソースが接続された側へ、幾分かの高周波信
号が伝搬してゆくが、導通状態にある通過用第３のＦＥ
Ｔ３及びシャント用第５のＦＥＴ５を介して高周波的に
接地されることとなるため、第２のアンテナ端子１２や
送信端子１４から外部へ高周波信号が漏洩することが確
実に防止される。

【００１５】次に、受信端子１３と第２のアンテナ端子
１２の間を接続状態、換言すれば、通過経路とする場
合、第２の切替信号端子１６に第１のレベルの切替信号
を印加し、通過用第２のＦＥＴ２を導通状態とする一
方、第１及び第３の切替信号端子１５，１７には、第２
のレベルの切替信号を印加して、通過用第１及び第３の
ＦＥＴ１，３を非導通状態とする。また、第４及び第５
の切替信号端子１８，１９には、第１のレベルの切替信
号を印加し、シャント用第４及び第５のＦＥＴ４，５を
導通状態とする。かかる状態にあって、第２のアンテナ
端子１２へ印加された高周波信号は、通過用第２のＦＥ
Ｔ２を介して受信端子１３へ導かれ、図示されない受信
部へ印加されることとなる。

【００１６】また、この時同時に、非導通状態にある通
過用第１及び第３のＦＥＴ１，３においては高周波信号
の漏洩が生じ、第１のアンテナ端子１１、送信端子１４
側へそれぞれ幾分かの高周波信号が伝搬してゆくが、導
通状態にあるシャント用第４のＦＥＴ４、シャント用第
５のＦＥＴ５を介して、それぞれ高周波的に接地される
こととなるため、第１のアンテナ端子１１や送信端子１
４から外部へ高周波信号から漏洩することが確実に防止
される。

【００１７】次に、送信端子１４と第２のアンテナ端子
１２の間を接続状態、換言すれば、通過経路とする場
合、第３の切替信号端子１７に第１のレベルの切替信号
を印加し、通過用第３のＦＥＴ３を導通状態とする一
方、第１の切替信号端子１５には、第１のレベルの切替
信号を、第２の切替信号端子１６には、第２のレベルの
切替信号を、それぞれ印加して、通過用第１のＦＥＴ１
を導通状態とし、第２のＦＥＴ２を非導通状態とする。
また、第４の切替信号端子１８には、第１のレベルの切
替信号を、第５の切替信号端子１９には、第２のレベル
の切替信号を、それぞれ印加し、シャント用第４のＦＥ
Ｔ４を導通状態とする一方、シャント用第５のＦＥＴ５
を非導通状態とする。かかる状態にあっては、図示され
ない送信部から送信端子１４へ印加された高周波信号
は、通過用第３のＦＥＴ３を介して第２のアンテナ端子
１２へ導かれ、図示されないアンテナから送信されるこ
ととなる。また、この時同時に非導通状態にある通過用
第２のＦＥＴ２において高周波信号の漏洩が生じ、受信
端子１３側へ幾分かの高周波信号が伝搬してゆくが、導
通状態にある通過用第１のＦＥＴ１及びシャント用第４
のＦＥＴ４を介して高周波的に接地されることとなるた
め、受信端子１３から高周波信号が漏洩することが確実
に防止される。

【００１８】

【発明の効果】以上、述べたように、本発明によれば、
高周波信号の通過経路となっていない動作休止中の通過
用スイッチ素子を利用し、この通過用スイッチ素子及び
シャント用スイッチ素子を介して漏洩高周波信号の接地
が行われるように構成することにより、従来に比してシ
ャント用スイッチ素子の数を削減することができると共
に、非導通状態となる通過用スイッチ素子の数を少なく
することがきるので、簡易な構成を有し、アイソレーシ
ョン特性及び通過損失特性が良好な半導体スイッチ回路
を提供することができるという効果を奏するものであ
る。また、素子数の低減と回路の簡素化により、従来に
比してチップレイアウト面積が小さくて済み、より低価
格の半導体スイッチ回路を提供することができるという
効果を奏するものである。

【図面の簡単な説明】

【図１】本発明の実施の形態における半導体スイッチ回
路の回路構成例を示す回路図である。

【図２】従来のスイッチ回路の第１の回路構成例を示す
回路図である。

【図３】従来のスイッチ回路の第２の回路構成例を示す
回路図である。

【符号の説明】

１…通過用第１のＦＥＴ ２…通過用第２のＦＥＴ ３…通過用第３のＦＥＴ ４…シャント用第４のＦＥＴ ５…シャント用第５のＦＥＴ １１…第１のアンテナ端子 １２…第２のアンテナ端子 １３…受信端子 １４…送信端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 受信ダイバーシチ用にアンテナがそれぞ
   れ接続される２つのアンテナ端子と、受信部が接続され
   る受信端子と、送信部が接続される送信端子とを具備す
   ると共に、前記端子間を接続状態とし、高周波信号の通
   過を可能とする複数の通過用スイッチ素子と、高周波信
   号を接地側へ導く複数のシャント用スイッチ素子とを具
   備し、前記受信端子又は前記送信端子と前記２つのアン
   テナ端子との間の接続が、前記複数の通過用スイッチ素
   子の動作制御によって任意に切替可能に構成されてなる
   半導体スイッチ回路において、 一つの通過用スイッチ素子が導通状態とされて前記受信
   端子又は送信端子と、前記２つのアンテナ端子のいずれ
   かとが接続状態にある場合、 残る接続状態にない端子が前記一つの通過用スイッチ素
   子を除く他の通過用スイッチ素子と前記複数のシャント
   用スイッチ素子のいずれかとを介して接地状態とされる
   よう構成されてなることを特徴とする半導体スイッチ回
   路。
2. 【請求項２】 受信ダイバーシチ用にアンテナがそれぞ
   れ接続される２つのアンテナ端子と、受信部が接続され
   る受信端子と、送信部が接続される送信端子とを具備す
   ると共に、 前記受信端子と前記第１のアンテナ端子間の接続を行う
   通過用第１のトランジスタと、 前記受信端子と前記第２のアンテナ端子間の接続を行う
   通過用第２のトランジスタと、 前記送信端子と前記第２のアンテナ端子間の接続を行う
   通過用第３のトランジスタと、 前記第１のアンテナ端子とグランド間に設けられたシャ
   ント用第４のトランジスタと、 前記送信端子とグランド間に設けられたシャント用第５
   のトランジスタと、を具備し、 前記受信端子と第１のアンテナ端子との間を通過経路と
   する場合には、前記通過用第１のトランジスタを、前記
   受信端子と第２のアンテナ端子との間を通過経路とする
   場合には、前記通過用第２のトランジスタを、前記送信
   端子と前記第２のアンテナ端子との間を通過経路とする
   場合には、前記通過用第３のトランジスタを、それぞれ
   導通状態とする一方、 前記受信端子と前記第１のアンテナ端子との間が通過経
   路とされる場合には、前記通過用第３のトランジスタ及
   び前記シャント用第５のトランジスタを共に導通状態と
   して前記第２のアンテナ端子からの高周波信号の漏洩を
   阻止し、 また、前記送信端子と前記第２のアンテナ端子との間が
   通過経路とされる場合には、前記通過用第１のトランジ
   スタ及び前記シャント用第４のトランジスタをを共に導
   通状態として前記第１のアンテナ端子からの高周波信号
   の漏洩を阻止できるよう構成されてなることを特徴とす
   る半導体スイッチ回路。