JP2002026268A - Ｉｃスイッチ - Google Patents
ＩｃスイッチInfo
- Publication number
- JP2002026268A JP2002026268A JP2000207843A JP2000207843A JP2002026268A JP 2002026268 A JP2002026268 A JP 2002026268A JP 2000207843 A JP2000207843 A JP 2000207843A JP 2000207843 A JP2000207843 A JP 2000207843A JP 2002026268 A JP2002026268 A JP 2002026268A
- Authority
- JP
- Japan
- Prior art keywords
- transmission path
- fet
- terminal
- switch
- trap circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【課題】 信号を２系統の伝送経路に切り換えるための
従来のＩＣスイッチでは、第１伝送経路側と第２伝送経
路側とでは、トラップ回路を構成するコンデンサとイン
ダクタが、別のものであるため設計を同じにしても製造
のばらつきが生じ、全く同一の周波数でアイソレーショ
ントラップを得ることが困難であった。また、ボンディ
ングワイヤ長が異なる場合、インダクタンス分の差が大
きくなった。 【解決手段】 接地側の第３ＦＥＴ６３と第４ＦＥＴ６
４のソース側を互いに接続し、その後，共通のコンデン
サＣ１１に接続する。さらに、コンデンサＣ１１を共通
のボンディングパッド（１２）に繋ぎ、共通のボンディ
ングワイヤ（１３）で共通の外部リード（１４）と接続
する。これにより、トラップ回路は、共通のコンデンサ
Ｃ１１と共通のインダクタＬ１１とで構成されるため、
２系統において、トラップ周波数を全く同じにすること
ができ、高いアイソレーションを得ることができる。
従来のＩＣスイッチでは、第１伝送経路側と第２伝送経
路側とでは、トラップ回路を構成するコンデンサとイン
ダクタが、別のものであるため設計を同じにしても製造
のばらつきが生じ、全く同一の周波数でアイソレーショ
ントラップを得ることが困難であった。また、ボンディ
ングワイヤ長が異なる場合、インダクタンス分の差が大
きくなった。 【解決手段】 接地側の第３ＦＥＴ６３と第４ＦＥＴ６
４のソース側を互いに接続し、その後，共通のコンデン
サＣ１１に接続する。さらに、コンデンサＣ１１を共通
のボンディングパッド（１２）に繋ぎ、共通のボンディ
ングワイヤ（１３）で共通の外部リード（１４）と接続
する。これにより、トラップ回路は、共通のコンデンサ
Ｃ１１と共通のインダクタＬ１１とで構成されるため、
２系統において、トラップ周波数を全く同じにすること
ができ、高いアイソレーションを得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、入出力端子を共用
とし、第１伝送経路と第２伝送経路との２系統の伝送経
路を切り換えるときに使用されるＩＣスイッチに関す
る。
とし、第１伝送経路と第２伝送経路との２系統の伝送経
路を切り換えるときに使用されるＩＣスイッチに関す
る。
【０００２】
【従来の技術】無線通信における送受信の切り換えを行
うＳＰＤＴ（Single Pole Dual Throｗ）スイッチとし
て用いられる従来のＩＣスイッチを、図３乃至図５を用
いて説明する。このＩＣスイッチとしては、複数のＦＥ
Ｔで構成されているＩＣスイッチが、一般的に使用され
ている。ＦＥＴは、ディプリージョン形のｎチャンネル
形ＧａＡｓＦＥＴである。図３は、従来のＩＣスイッチ
の構成を示す等価回路図である。図４は、図３に示すＩ
Ｃスイッチの内部構造の一例を示す要部平面図である。
図５は、図３に示すＩＣスイッチの内部構造の他の一例
を示す要部平面図である。
うＳＰＤＴ（Single Pole Dual Throｗ）スイッチとし
て用いられる従来のＩＣスイッチを、図３乃至図５を用
いて説明する。このＩＣスイッチとしては、複数のＦＥ
Ｔで構成されているＩＣスイッチが、一般的に使用され
ている。ＦＥＴは、ディプリージョン形のｎチャンネル
形ＧａＡｓＦＥＴである。図３は、従来のＩＣスイッチ
の構成を示す等価回路図である。図４は、図３に示すＩ
Ｃスイッチの内部構造の一例を示す要部平面図である。
図５は、図３に示すＩＣスイッチの内部構造の他の一例
を示す要部平面図である。
【０００３】先ず、ＩＣスイッチの等価回路について、
図３を用いて説明する。図において、Ａ１は、受信側伝
送経路、Ｂ１は、送信側伝送経路であり、共用の入出力
端子ＲＣ１が、受信側伝送経路Ａ１により受信端子ＲＸ
１に結ばれている。また、入出力端子ＲＣ１は、送信側
伝送経路Ｂ１によって送信端子ＴＸ１に結ばれている。
受信側伝送経路Ａ１には、該伝送経路Ａ１をオン、オフ
するためのＦＥＴ５１が介装されており、ＦＥＴ５１の
ドレイン側が入出力端子ＲＣ１に、ソース側が受信端子
ＲＸ１に、各々、接続されている。送信側伝送経路Ｂ１
には、該伝送経路Ｂ１をオン、オフするためのＦＥＴ５
２が介装されており、ＦＥＴ５２のソース側は入出力端
子ＲＣ１に、ドレイン側は送信端子ＴＸ１に、各々、接
続されている。
図３を用いて説明する。図において、Ａ１は、受信側伝
送経路、Ｂ１は、送信側伝送経路であり、共用の入出力
端子ＲＣ１が、受信側伝送経路Ａ１により受信端子ＲＸ
１に結ばれている。また、入出力端子ＲＣ１は、送信側
伝送経路Ｂ１によって送信端子ＴＸ１に結ばれている。
受信側伝送経路Ａ１には、該伝送経路Ａ１をオン、オフ
するためのＦＥＴ５１が介装されており、ＦＥＴ５１の
ドレイン側が入出力端子ＲＣ１に、ソース側が受信端子
ＲＸ１に、各々、接続されている。送信側伝送経路Ｂ１
には、該伝送経路Ｂ１をオン、オフするためのＦＥＴ５
２が介装されており、ＦＥＴ５２のソース側は入出力端
子ＲＣ１に、ドレイン側は送信端子ＴＸ１に、各々、接
続されている。
【０００４】また、受信端子ＲＸ１とグランドの間に
は、ＦＥＴ５３とコンデンサＣ１とインダクタＬ１とが
直列に接続されており、ＦＥＴ５３がオン状態におい
て、コンデンサＣ１とインダクタＬ１とでトラップ回路
Ｔ１が構成されるようになっている。これと同様に、送
信端子ＴＸ１とグランドとの間には、ＦＥＴ５４とコン
デンサＣ２とインダクタＬ２とが直列に接続されてお
り、ＦＥＴ５４が、オン状態において、コンデンサＣ２
とインダクタＬ２とでトラップ回路Ｔ２が構成されるよ
うになっている。
は、ＦＥＴ５３とコンデンサＣ１とインダクタＬ１とが
直列に接続されており、ＦＥＴ５３がオン状態におい
て、コンデンサＣ１とインダクタＬ１とでトラップ回路
Ｔ１が構成されるようになっている。これと同様に、送
信端子ＴＸ１とグランドとの間には、ＦＥＴ５４とコン
デンサＣ２とインダクタＬ２とが直列に接続されてお
り、ＦＥＴ５４が、オン状態において、コンデンサＣ２
とインダクタＬ２とでトラップ回路Ｔ２が構成されるよ
うになっている。
【０００５】また、ＦＥＴ５１のゲート抵抗Ｒ１とＦＥ
Ｔ５４のゲート抵抗Ｒ４とは、共に制御用の電圧端子Ｖ
２に接続されており、ＦＥＴ５２のゲート抵抗Ｒ２とＦ
ＥＴ５３のゲート抵抗Ｒ３とは、共に制御用の電圧端子
Ｖ１に接続されている。
Ｔ５４のゲート抵抗Ｒ４とは、共に制御用の電圧端子Ｖ
２に接続されており、ＦＥＴ５２のゲート抵抗Ｒ２とＦ
ＥＴ５３のゲート抵抗Ｒ３とは、共に制御用の電圧端子
Ｖ１に接続されている。
【０００６】次に、動作について説明する。例えば、ア
ンテナ（図示せず）から入出力端子ＲＣ１に高周波信号
が入力され、受信側伝送経路Ａ１をオンし、送信側伝送
経路Ｂ１をオフにする場合には、制御用の電圧端子Ｖ１
に閾電圧以下の負バイアスＶ ＣＯＮ，Ｖ２に０Ｖバイア
スを印加すると、ＦＥＴ５１，５４はオンし、ＦＥＴ５
２，５３はオフとなり、入出力端子ＲＣ１に入力された
高周波信号は、受信端子ＲＸ１へ伝送される。このと
き、ＦＥＴ５２のスイッチングだけでは防ぎきれない送
信側伝送経路Ｂ１への漏れ信号がある。この漏れ信号
を、オン状態のＦＥＴ５４を介してコンデンサＣ２とイ
ンダクタＬ２とで構成されるトラップ回路Ｔ２でトラッ
プし、高いアイソレーションを得るものである。一方、
送信端子ＴＸ１に高周波信号が入力され、受信側伝送経
路Ａ１をオフし、送信側伝送経路Ｂ１をオンにする場合
には、制御用の電圧端子Ｖ１に０Ｖバイアス，Ｖ２に閾
電圧以下の負バイアスＶＣＯＮを印加すると、ＦＥＴ５
２，５３はオンし、ＦＥＴ５１，５４はオフとなり、送
信端子ＴＸ１に入力された高周波信号は、入出力端子Ｒ
Ｃ１へ伝送される。このとき、ＦＥＴ５１のスイッチン
グだけでは防ぎきれない受信側伝送経路Ａ１への漏れ信
号がある。この漏れ信号をオン状態のＦＥＴ５３を介し
て、コンデンサＣ１とインダクタＬ１とで構成されるト
ラップ回路Ｔ１でトラップし、高いアイソレーションを
得るものである。
ンテナ（図示せず）から入出力端子ＲＣ１に高周波信号
が入力され、受信側伝送経路Ａ１をオンし、送信側伝送
経路Ｂ１をオフにする場合には、制御用の電圧端子Ｖ１
に閾電圧以下の負バイアスＶ ＣＯＮ，Ｖ２に０Ｖバイア
スを印加すると、ＦＥＴ５１，５４はオンし、ＦＥＴ５
２，５３はオフとなり、入出力端子ＲＣ１に入力された
高周波信号は、受信端子ＲＸ１へ伝送される。このと
き、ＦＥＴ５２のスイッチングだけでは防ぎきれない送
信側伝送経路Ｂ１への漏れ信号がある。この漏れ信号
を、オン状態のＦＥＴ５４を介してコンデンサＣ２とイ
ンダクタＬ２とで構成されるトラップ回路Ｔ２でトラッ
プし、高いアイソレーションを得るものである。一方、
送信端子ＴＸ１に高周波信号が入力され、受信側伝送経
路Ａ１をオフし、送信側伝送経路Ｂ１をオンにする場合
には、制御用の電圧端子Ｖ１に０Ｖバイアス，Ｖ２に閾
電圧以下の負バイアスＶＣＯＮを印加すると、ＦＥＴ５
２，５３はオンし、ＦＥＴ５１，５４はオフとなり、送
信端子ＴＸ１に入力された高周波信号は、入出力端子Ｒ
Ｃ１へ伝送される。このとき、ＦＥＴ５１のスイッチン
グだけでは防ぎきれない受信側伝送経路Ａ１への漏れ信
号がある。この漏れ信号をオン状態のＦＥＴ５３を介し
て、コンデンサＣ１とインダクタＬ１とで構成されるト
ラップ回路Ｔ１でトラップし、高いアイソレーションを
得るものである。
【０００７】次に、上記の等価回路で構成されるＩＣス
イッチの内部構造について、図４を併用して説明する。
図４において、１は、ＩＣチップで内部に図３に示した
ＦＥＴ５１，５２，５３，５４、抵抗Ｒ１，Ｒ２，Ｒ
３，Ｒ４、コンデンサＣ１，Ｃ２が所定の配線状態で配
置（図示せず）されており、コンデンサＣ１，Ｃ２は、
ＩＣチップ１のボンディングパッド２ａ，２ｂに、各
々、繋がっている。ボンディングパッド２ａは、ボンデ
ィングワイヤ３ａを介して接地端子となる外部リード４
ａに接続され、ボンディングパッド２ｂは、ボンディン
グワイヤ３ｂを介して接地端子となる外部リード４ｂに
接続されている。
イッチの内部構造について、図４を併用して説明する。
図４において、１は、ＩＣチップで内部に図３に示した
ＦＥＴ５１，５２，５３，５４、抵抗Ｒ１，Ｒ２，Ｒ
３，Ｒ４、コンデンサＣ１，Ｃ２が所定の配線状態で配
置（図示せず）されており、コンデンサＣ１，Ｃ２は、
ＩＣチップ１のボンディングパッド２ａ，２ｂに、各
々、繋がっている。ボンディングパッド２ａは、ボンデ
ィングワイヤ３ａを介して接地端子となる外部リード４
ａに接続され、ボンディングパッド２ｂは、ボンディン
グワイヤ３ｂを介して接地端子となる外部リード４ｂに
接続されている。
【０００８】コンデンサＣ１，Ｃ２から外部リード４
ａ，４ｂまでの接続経路に生じるインダクタンスが、図
３のインダクタＬ１，Ｌ２を構成する。このインダクタ
は、主にボンディングワイヤ３ａ，３ｂで構成される。
ａ，４ｂまでの接続経路に生じるインダクタンスが、図
３のインダクタＬ１，Ｌ２を構成する。このインダクタ
は、主にボンディングワイヤ３ａ，３ｂで構成される。
【０００９】受信側と送信側での使用周波数帯域が同じ
である場合、受信側の漏れ信号が送信側に影響を与えな
いようにし、かつ、送信側の漏れ信号が受信側に影響を
与えないようにするためには、２系統のトラップ周波数
を同じにする必要がある。即ち、２つのコンデンサＣ
１，Ｃ２の容量を同じにし、かつ、図４に示すように２
つのインダクタＬ１，Ｌ２を主に構成する２本のボンデ
ィングワイヤ３ａ，３ｂのインダクタンスを同じにする
ように設計するが、製造中に生じるばらつきは避けられ
ない。また、接地端子である外部リード４ａ，４ｂの配
置の関係で、２本のボンディングワイヤ３ａ，３ｂの長
さを同じ長さに出来ない場合がある。例えば、図５に示
すように、２つのボンディングパッド２ａ，２ｂと、そ
の各々が接続される２本の外部リード４ａ，４ｃとの間
の距離が異なる場合で、ボンディングパッド２ａと外部
リード４ａ間の長さよりボンディングパッド２ｂと外部
リード４ｃ間の長さが長くなる分、インダクタンスの差
が大きくなる。
である場合、受信側の漏れ信号が送信側に影響を与えな
いようにし、かつ、送信側の漏れ信号が受信側に影響を
与えないようにするためには、２系統のトラップ周波数
を同じにする必要がある。即ち、２つのコンデンサＣ
１，Ｃ２の容量を同じにし、かつ、図４に示すように２
つのインダクタＬ１，Ｌ２を主に構成する２本のボンデ
ィングワイヤ３ａ，３ｂのインダクタンスを同じにする
ように設計するが、製造中に生じるばらつきは避けられ
ない。また、接地端子である外部リード４ａ，４ｂの配
置の関係で、２本のボンディングワイヤ３ａ，３ｂの長
さを同じ長さに出来ない場合がある。例えば、図５に示
すように、２つのボンディングパッド２ａ，２ｂと、そ
の各々が接続される２本の外部リード４ａ，４ｃとの間
の距離が異なる場合で、ボンディングパッド２ａと外部
リード４ａ間の長さよりボンディングパッド２ｂと外部
リード４ｃ間の長さが長くなる分、インダクタンスの差
が大きくなる。
【００１０】
【発明が解決しようとする課題】従来のＩＣスイッチに
は、以下の問題があった。受信側と送信側のトラップ回
路を構成するコンデンサとインダクタは、設計が同じで
あっても、それぞれ別のものであったので製造のばらつ
きが生じ、トラップ周波数を全く同じにすることは困難
であった。また、インダクタが、主にボンディングワイ
ヤであり、ユーザー要求により、受信側と送信側の接地
用のピン配置が非対称になる場合、受信側と送信側のボ
ンディングワイヤ長が異なるためにトラップ周波数の差
が大きくなることは避けられなかった。
は、以下の問題があった。受信側と送信側のトラップ回
路を構成するコンデンサとインダクタは、設計が同じで
あっても、それぞれ別のものであったので製造のばらつ
きが生じ、トラップ周波数を全く同じにすることは困難
であった。また、インダクタが、主にボンディングワイ
ヤであり、ユーザー要求により、受信側と送信側の接地
用のピン配置が非対称になる場合、受信側と送信側のボ
ンディングワイヤ長が異なるためにトラップ周波数の差
が大きくなることは避けられなかった。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決するために提案されたもので、上記課題を解決するた
めのＩＣスイッチは、入出力端子を共用とし、第１端子
との間の第１伝送経路と、第２端子との間の第２伝送経
路との２系統の伝送経路を切り換え、前記第１伝送経路
が接続されたとき前記第２伝送経路のトラップ回路を有
効とし、前記第２伝送経路が接続されたとき前記第１伝
送経路のトラップ回路を有効とするＩＣスイッチにおい
て、前記第１伝送経路および前記第２伝送経路のトラッ
プ回路を共用としたことを特徴とするＩＣスイッチであ
る。
決するために提案されたもので、上記課題を解決するた
めのＩＣスイッチは、入出力端子を共用とし、第１端子
との間の第１伝送経路と、第２端子との間の第２伝送経
路との２系統の伝送経路を切り換え、前記第１伝送経路
が接続されたとき前記第２伝送経路のトラップ回路を有
効とし、前記第２伝送経路が接続されたとき前記第１伝
送経路のトラップ回路を有効とするＩＣスイッチにおい
て、前記第１伝送経路および前記第２伝送経路のトラッ
プ回路を共用としたことを特徴とするＩＣスイッチであ
る。
【００１２】
【発明の実施の形態】以下、本発明を、その実施の形態
を示す図面に基づいて具体的に説明する。図１は、ＳＰ
ＤＴスイッチとして用いられる本発明のＩＣスイッチの
一例の構成を示す等価回路図である。ＦＥＴは、ディプ
リージョン形のｎチャンネル形ＧａＡｓＦＥＴである。
ここでは、説明のために、ＦＥＴは、ＧａＡｓＦＥＴと
するが、Ｓｉでもよく、また、高周波特性に優れた、Ｉ
ｎＰ、ＩｎＧａＡｓ等の化合物半導体でもよい。図２
は、図１に示すＩＣスイッチの内部構造の一例を示す要
部平面図である。
を示す図面に基づいて具体的に説明する。図１は、ＳＰ
ＤＴスイッチとして用いられる本発明のＩＣスイッチの
一例の構成を示す等価回路図である。ＦＥＴは、ディプ
リージョン形のｎチャンネル形ＧａＡｓＦＥＴである。
ここでは、説明のために、ＦＥＴは、ＧａＡｓＦＥＴと
するが、Ｓｉでもよく、また、高周波特性に優れた、Ｉ
ｎＰ、ＩｎＧａＡｓ等の化合物半導体でもよい。図２
は、図１に示すＩＣスイッチの内部構造の一例を示す要
部平面図である。
【００１３】先ず、ＩＣスイッチの等価回路について、
図１を用いて説明する。図において、Ａ１１は、第１伝
送経路としての受信側伝送経路、Ｂ１１は、第２伝送経
路としての送信側伝送経路であり、共用端子である入出
力端子ＲＣ１１が、受信側伝送経路Ａ１１により第１端
子としての受信端子ＲＸ１１に結ばれている。また、入
出力端子ＲＣ１１は、送信側伝送経路Ｂ１１によって第
２端子としての送信端子ＴＸ１１に結ばれている。受信
側伝送経路Ａ１１には、該伝送経路Ａ１１をオン、オフ
するための第１ＦＥＴ６１が介装されており、第１ＦＥ
Ｔ６１のドレイン側が入出力端子ＲＣ１１に、ソース側
が受信端子ＲＸ１１に、各々、接続されている。送信側
伝送経路Ｂ１１には、該伝送経路Ｂ１１をオン、オフす
るための第２ＦＥＴ６２が介装されており、第２ＦＥＴ
６２のソース側は入出力端子ＲＣ１１に、ドレイン側は
送信端子ＴＸ１１に、各々、接続されている。
図１を用いて説明する。図において、Ａ１１は、第１伝
送経路としての受信側伝送経路、Ｂ１１は、第２伝送経
路としての送信側伝送経路であり、共用端子である入出
力端子ＲＣ１１が、受信側伝送経路Ａ１１により第１端
子としての受信端子ＲＸ１１に結ばれている。また、入
出力端子ＲＣ１１は、送信側伝送経路Ｂ１１によって第
２端子としての送信端子ＴＸ１１に結ばれている。受信
側伝送経路Ａ１１には、該伝送経路Ａ１１をオン、オフ
するための第１ＦＥＴ６１が介装されており、第１ＦＥ
Ｔ６１のドレイン側が入出力端子ＲＣ１１に、ソース側
が受信端子ＲＸ１１に、各々、接続されている。送信側
伝送経路Ｂ１１には、該伝送経路Ｂ１１をオン、オフす
るための第２ＦＥＴ６２が介装されており、第２ＦＥＴ
６２のソース側は入出力端子ＲＣ１１に、ドレイン側は
送信端子ＴＸ１１に、各々、接続されている。
【００１４】また、受信端子ＲＸ１１は、第３ＦＥＴ６
３のドレイン側に接続され、送信端子ＴＸ１１は、第４
ＦＥＴ６４のドレイン側に接続されている。各ＦＥＴ６
３，６４のソース側は、互いに接続され、コンデンサＣ
１１とインダクタＬ１１とを介してグランドに繋がって
おり、それぞれ、各ＦＥＴ６３，６４がオン状態におい
て、コンデンサＣ１１とインダクタＬ１１とでトラップ
回路Ｔ３が構成されるようになっている。
３のドレイン側に接続され、送信端子ＴＸ１１は、第４
ＦＥＴ６４のドレイン側に接続されている。各ＦＥＴ６
３，６４のソース側は、互いに接続され、コンデンサＣ
１１とインダクタＬ１１とを介してグランドに繋がって
おり、それぞれ、各ＦＥＴ６３，６４がオン状態におい
て、コンデンサＣ１１とインダクタＬ１１とでトラップ
回路Ｔ３が構成されるようになっている。
【００１５】また、第１ＦＥＴ６１のゲート抵抗Ｒ１１
と、第４ＦＥＴ６４のゲート抵抗Ｒ１４とは、共に制御
用の電圧端子Ｖ１２に接続されており、第２ＦＥＴ６２
のゲート抵抗Ｒ１２と、第３ＦＥＴ６３のゲート抵抗Ｒ
１３とは、共に制御用の電圧端子Ｖ１１に接続されてい
る。
と、第４ＦＥＴ６４のゲート抵抗Ｒ１４とは、共に制御
用の電圧端子Ｖ１２に接続されており、第２ＦＥＴ６２
のゲート抵抗Ｒ１２と、第３ＦＥＴ６３のゲート抵抗Ｒ
１３とは、共に制御用の電圧端子Ｖ１１に接続されてい
る。
【００１６】次に、動作について説明する。例えば、ア
ンテナ（図示せず）から入出力端子ＲＣ１１に高周波信
号が入力され、受信側伝送経路Ａ１１をオンし、送信側
伝送経路Ｂ１１をオフにする場合には、制御用の電圧端
子Ｖ１１に閾電圧以下の負バイアスＶＣＯＮ，Ｖ１２に
０Ｖバイアスを印加すると、第１ＦＥＴ６１，第４ＦＥ
Ｔ６４はオンし、第２ＦＥＴ６２，第３ＦＥＴ６３はオ
フとなり、入出力端子ＲＣ１１に入力された高周波信号
は、受信端子ＲＸ１１に伝送される。このとき、第２Ｆ
ＥＴ６２のスイッチングだけでは防ぎきれない送信側伝
送経路Ｂ１１への漏れ信号がある。この漏れ信号をオン
状態の第４ＦＥＴ６４を介して、コンデンサＣ１１とイ
ンダクタＬ１１とで構成されるトラップ回路Ｔ３でトラ
ップし、高いアイソレーションを得るものである。一
方、送信端子ＴＸ１１に高周波信号が入力され、受信側
伝送経路Ａ１１をオフし、送信側伝送経路Ｂ１１をオン
にする場合には、制御用の電圧端子Ｖ１１に０Ｖバイア
ス，Ｖ１２に閾電圧以下の負バイアスＶＣＯＮを印加す
ると、第２ＦＥＴ６２，第３ＦＥＴ６３はオンし、第１
ＦＥＴ６１，第４ＦＥＴ６４はオフとなり、送信端子Ｔ
Ｘ１１に入力された高周波信号は入出力端子ＲＣ１１に
伝送される。このとき、ＦＥＴ６１のスイッチングだけ
では防ぎきれない受信側伝送経路Ａ１１への漏れ信号が
ある。この漏れ信号をオン状態のＦＥＴ６３を介して、
コンデンサＣ１１とインダクタＬ１１とで構成されるト
ラップ回路Ｔ３でトラップし、高いアイソレーションを
得るものである。
ンテナ（図示せず）から入出力端子ＲＣ１１に高周波信
号が入力され、受信側伝送経路Ａ１１をオンし、送信側
伝送経路Ｂ１１をオフにする場合には、制御用の電圧端
子Ｖ１１に閾電圧以下の負バイアスＶＣＯＮ，Ｖ１２に
０Ｖバイアスを印加すると、第１ＦＥＴ６１，第４ＦＥ
Ｔ６４はオンし、第２ＦＥＴ６２，第３ＦＥＴ６３はオ
フとなり、入出力端子ＲＣ１１に入力された高周波信号
は、受信端子ＲＸ１１に伝送される。このとき、第２Ｆ
ＥＴ６２のスイッチングだけでは防ぎきれない送信側伝
送経路Ｂ１１への漏れ信号がある。この漏れ信号をオン
状態の第４ＦＥＴ６４を介して、コンデンサＣ１１とイ
ンダクタＬ１１とで構成されるトラップ回路Ｔ３でトラ
ップし、高いアイソレーションを得るものである。一
方、送信端子ＴＸ１１に高周波信号が入力され、受信側
伝送経路Ａ１１をオフし、送信側伝送経路Ｂ１１をオン
にする場合には、制御用の電圧端子Ｖ１１に０Ｖバイア
ス，Ｖ１２に閾電圧以下の負バイアスＶＣＯＮを印加す
ると、第２ＦＥＴ６２，第３ＦＥＴ６３はオンし、第１
ＦＥＴ６１，第４ＦＥＴ６４はオフとなり、送信端子Ｔ
Ｘ１１に入力された高周波信号は入出力端子ＲＣ１１に
伝送される。このとき、ＦＥＴ６１のスイッチングだけ
では防ぎきれない受信側伝送経路Ａ１１への漏れ信号が
ある。この漏れ信号をオン状態のＦＥＴ６３を介して、
コンデンサＣ１１とインダクタＬ１１とで構成されるト
ラップ回路Ｔ３でトラップし、高いアイソレーションを
得るものである。
【００１７】次に、上記の等価回路で構成されるＩＣス
イッチの内部構造について、図２を併用して説明する。
図２において、１１は、ＩＣチップで、内部に図３に示
したＦＥＴ６１，６２，６３，６４、抵抗Ｒ１１，Ｒ１
２，Ｒ１３，Ｒ１４、コンデンサＣ１１が所定の配線状
態で配置（図示せず）されており、コンデンサＣ１１
は、ＩＣチップ１１のボンディングパッド１２に繋がっ
ている。ボンディングパッド１２は、ボンディングワイ
ヤ１３を介して接地端子となる外部リード１４に接続さ
れている。
イッチの内部構造について、図２を併用して説明する。
図２において、１１は、ＩＣチップで、内部に図３に示
したＦＥＴ６１，６２，６３，６４、抵抗Ｒ１１，Ｒ１
２，Ｒ１３，Ｒ１４、コンデンサＣ１１が所定の配線状
態で配置（図示せず）されており、コンデンサＣ１１
は、ＩＣチップ１１のボンディングパッド１２に繋がっ
ている。ボンディングパッド１２は、ボンディングワイ
ヤ１３を介して接地端子となる外部リード１４に接続さ
れている。
【００１８】コンデンサＣ１１から外部リード１４まで
の接続経路に生じるインダクタンスが、図３のインダク
タＬ１１を構成する。このインダクタは、主にボンディ
ングワイヤ１３で構成される。
の接続経路に生じるインダクタンスが、図３のインダク
タＬ１１を構成する。このインダクタは、主にボンディ
ングワイヤ１３で構成される。
【００１９】トラップ回路の構成要素であるコンデンサ
が、ＩＣチップ内に形成されたコンデンサであり、イン
ダクタが、主にボンディングワイヤである場合、ＩＣチ
ップ内のコンデンサやボンディングパッドを共用にする
ためＩＣチップの小型化が可能になり、ボンディングワ
イヤや外部リードを共用にするためワイヤ本数や外部リ
ード本数削減およびボンディング工数低減が可能とな
る。
が、ＩＣチップ内に形成されたコンデンサであり、イン
ダクタが、主にボンディングワイヤである場合、ＩＣチ
ップ内のコンデンサやボンディングパッドを共用にする
ためＩＣチップの小型化が可能になり、ボンディングワ
イヤや外部リードを共用にするためワイヤ本数や外部リ
ード本数削減およびボンディング工数低減が可能とな
る。
【００２０】尚、上記では、ＦＥＴは、ｎチャンネル形
で説明したが、ｐチャンネル形であってもよい。ただ
し、制御電圧のかけ方は、ｎチャンネル形の場合と反対
になる。
で説明したが、ｐチャンネル形であってもよい。ただ
し、制御電圧のかけ方は、ｎチャンネル形の場合と反対
になる。
【００２１】
【発明の効果】以上のように、本発明のＩＣスイッチで
は、受信側伝送経路のトラップ回路と送信側伝送経路の
トラップ回路を構成するコンデンサやインダクタを共用
することで必然的に、全く同一のトラップ周波数を得る
ことが出来る。
は、受信側伝送経路のトラップ回路と送信側伝送経路の
トラップ回路を構成するコンデンサやインダクタを共用
することで必然的に、全く同一のトラップ周波数を得る
ことが出来る。
【図１】本発明のＩＣスイッチの構成を示す等価回路図
【図２】図１に示すＩＣスイッチの内部構造の一例を示
す要部平面図
す要部平面図
【図３】従来のＩＣスイッチの構成を示す等価回路図
【図４】図３に示すＩＣスイッチの内部構造の一例を示
す要部平面図
す要部平面図
【図５】図３に示すＩＣスイッチの内部構造の他の一例
を示す要部平面図
を示す要部平面図
Ａ１１ 受信側伝送経路（第１伝送経路） Ｂ１１ 送信側伝送経路（第２伝送経路） ＲＣ１１ 入出力端子 ＲＸ１１ 受信端子（第１端子） ＴＸ１１ 送信端子（第２端子） ６１，６２，６３，６４ 第１，第２，第３，第４ＦＥ
Ｔ Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４ ゲート抵抗 Ｃ１１ コンデンサ Ｌ１１ インダクタ Ｖ１１，Ｖ１２ 制御用の電圧端子 Ｔ１，Ｔ２，Ｔ３ トラップ回路 １１ ＩＣチップ １２ ボンディングパッド １３ ボンディングワイヤ １４ 外部リード
Ｔ Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４ ゲート抵抗 Ｃ１１ コンデンサ Ｌ１１ インダクタ Ｖ１１，Ｖ１２ 制御用の電圧端子 Ｔ１，Ｔ２，Ｔ３ トラップ回路 １１ ＩＣチップ １２ ボンディングパッド １３ ボンディングワイヤ １４ 外部リード
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AV06 AZ05 BE07 DF01 EZ02 EZ20 5F102 GA01 GA16 GA17 GJ03 GJ05 GJ06 5J012 BA02 5J055 AX06 AX28 AX48 AX53 AX65 BX11 CX03 DX13 DX16 DX25 DX53 DX55 EX07 EX21 EY01 EY05 EY10 EY24 FX12 FX17 FX35 GX01 GX08
Claims (6)
- 【請求項１】入出力端子を共用とし、第１端子との間の
第１伝送経路と、第２端子との間の第２伝送経路との２
系統の伝送経路を切り換え、前記第１伝送経路が接続さ
れたとき前記第２伝送経路のトラップ回路を有効とし、
前記第２伝送経路が接続されたとき前記第１伝送経路の
トラップ回路を有効とするＩＣスイッチにおいて、前記
第１伝送経路および前記第２伝送経路のトラップ回路を
共用としたことを特徴とするＩＣスイッチ。 - 【請求項２】前記第１伝送経路を接続するための第１Ｆ
ＥＴと、前記第２伝送経路を接続するための第２ＦＥＴ
と、前記トラップ回路を前記第１伝送経路に対して有効
とする第３ＦＥＴと、前記トラップ回路を前記第２伝送
経路に対して有効とする第４ＦＥＴとを有することを特
徴とする請求項１に記載のＩＣスイッチ。 - 【請求項３】前記第３ＦＥＴと第４ＦＥＴとが、前記第
１端子と第２端子との間に直列接続され、前記トラップ
回路が、その直列接続点と接地端子との間に接続された
ことを特徴とする請求項２に記載のＩＣスイッチ。 - 【請求項４】前記第１乃至第４ＦＥＴが、同一半導体チ
ップに形成されたＧａＡｓＦＥＴであることを特徴とす
る請求項２に記載のＩＣスイッチ。 - 【請求項５】前記トラップ回路が、前記半導体チップに
形成されたコンデンサと、前記コンデンサから前記半導
体チップに形成されたボンディングパッドを介して、接
地端子としての外部リードまでの接続経路で生成される
インダクタンスからなるインダクタとで構成されること
を特徴とする請求項４に記載のＩＣスイッチ。 - 【請求項６】前記インダクタンスが、主として、前記ボ
ンディングパッドと前記外部リードとの間を接続するボ
ンディングワイヤで生成されることを特徴とする請求項
５に記載のＩＣスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207843A JP2002026268A (ja) | 2000-07-10 | 2000-07-10 | Ｉｃスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207843A JP2002026268A (ja) | 2000-07-10 | 2000-07-10 | Ｉｃスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026268A true JP2002026268A (ja) | 2002-01-25 |
Family
ID=18704537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207843A Withdrawn JP2002026268A (ja) | 2000-07-10 | 2000-07-10 | Ｉｃスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002026268A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017296A (ja) * | 2006-07-07 | 2008-01-24 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
| CN113014241A (zh) * | 2019-12-19 | 2021-06-22 | 川土微电子(深圳)有限公司 | 一种宽带射频开关架构 |
-
2000
- 2000-07-10 JP JP2000207843A patent/JP2002026268A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017296A (ja) * | 2006-07-07 | 2008-01-24 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
| CN113014241A (zh) * | 2019-12-19 | 2021-06-22 | 川土微电子(深圳)有限公司 | 一种宽带射频开关架构 |
| CN113014241B (zh) * | 2019-12-19 | 2024-06-07 | 川土微电子(深圳)有限公司 | 一种宽带射频开关架构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7515882B2 (en) | Apparatus, methods and articles of manufacture for a multi-band switch | |
| JP3616343B2 (ja) | 高周波スイッチ回路およびそれを用いた通信端末装置 | |
| US5584053A (en) | Commonly coupled high frequency transmitting/receiving switching module | |
| US20070030101A1 (en) | Switch circuit | |
| KR20060045603A (ko) | 안테나 스위치 회로와 그것을 이용한 복합 고주파 부품 및이동체 통신기기 | |
| JP2007129571A (ja) | 高周波スイッチ回路及び半導体装置 | |
| US7889023B2 (en) | Switching circuit for millimeter waveband control circuit | |
| WO2006013471A2 (en) | An asymmetric radio-frequency switch | |
| CN105049016B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| US7423499B2 (en) | High-frequency switching apparatus | |
| CN111342860A (zh) | 一种射频收发开关集成电路及收发方法 | |
| US10992286B2 (en) | Signal switching systems and modules and devices using same | |
| JP3798855B2 (ja) | 信号切換えスイッチ | |
| Wang et al. | A 5.2-GHz CMOS T/R switch for ultra-low-voltage operations | |
| JP2002026268A (ja) | Ｉｃスイッチ | |
| JP4105183B2 (ja) | 高周波スイッチ回路装置 | |
| JP4534405B2 (ja) | 高周波スイッチ回路およびそれを用いた電子装置 | |
| JPH10150395A (ja) | スイッチ回路およびスイッチならびに無線装置 | |
| US7869770B2 (en) | Apparatus, methods and articles of manufacture for a multi-band switch | |
| CN209767491U (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| CN108233912B (zh) | 双刀双掷射频开关 | |
| CN108574479B (zh) | 单刀单掷射频开关及其构成的单刀多掷射频开关 | |
| JPH09321829A (ja) | 伝送線路切り換えスイッチング回路 | |
| JP4170184B2 (ja) | 半導体回路装置 | |
| JP2002057501A (ja) | Ｉｃスイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050728 |
|
| A711 | Notification of change in applicant |
Effective date: 20060424 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A621 | Written request for application examination |
Effective date: 20070413 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A761 | Written withdrawal of application |
Effective date: 20080110 Free format text: JAPANESE INTERMEDIATE CODE: A761 |