JP4534405B2 - 高周波スイッチ回路およびそれを用いた電子装置 - Google Patents
高周波スイッチ回路およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP4534405B2 JP4534405B2 JP2001291909A JP2001291909A JP4534405B2 JP 4534405 B2 JP4534405 B2 JP 4534405B2 JP 2001291909 A JP2001291909 A JP 2001291909A JP 2001291909 A JP2001291909 A JP 2001291909A JP 4534405 B2 JP4534405 B2 JP 4534405B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- terminal
- frequency
- circuit
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Description
【発明の属する技術分野】
本発明は、高周波スイッチ回路およびそれを用いた電子装置に関する。
【0002】
【従来の技術】
携帯電話などの高周波通信装置においては、送受信の切換のために半導体スイッチを用いたSPDT(Single Pole Dual Through、1対2)構成の高周波スイッチ回路が一般的に用いられている。
【0003】
このような従来の高周波スイッチ回路を図6に示す。図6において、高周波スイッチ回路1は、共通端子Pc、第1の端子P1、第2の端子P2を有し、共通端子Pcと第1の端子P1および第2の端子P2のいずれか一方とを接続するように動作する。
【0004】
第1の端子P1は第1のインダクタンス素子L1を介して第1の半導体スイッチ素子Q1の一端に接続されている。第2の端子P2は第2のインダクタンス素子L2を介して第2の半導体スイッチ素子Q2の一端に接続されている。第3の半導体スイッチ素子Q3は、その一端が第1のインダクタンス素子L1と第1の半導体スイッチ素子Q1との接続点に接続され、他端が第3のインダクタンス素子L3を介してグランドに接続されている。第4の半導体スイッチ素子Q4は、その一端が第2のインダクタンス素子L2と第2の半導体スイッチ素子Q2との接続点に接続され、他端が第4のインダクタンス素子L4を介してグランドに接続されている。第1の半導体スイッチ素子Q1の他端と第2の半導体スイッチ素子Q2の他端は互いに接続されるとともに、共通インダクタンス素子Lcを介して共通端子Pcに接続されている。第1、第2、第3および第4の半導体スイッチ素子Q1、Q2、Q3およびQ4には、いずれもGaAs基板上に形成されたFETが、ドレイン・ソース間を信号の経路として用いられている。なお、各FETのゲートは各FETを制御するための回路に接続されているが、図示および説明は省略する。
【0005】
高周波スイッチ回路1を構成する各構成要素のうち、第1、第2、第3、および第4のインダクタンス素子L1、L2、L3、L4、および共通インダクタンス素子Lcは、いずれも主としてボンディングワイヤーやパッケージのリードフレームなどの寄生インダクタンス成分によるものである。なお、第1の半導体スイッチ素子Q1、第2の半導体スイッチ素子Q2、第3の半導体スイッチ素子Q3、第4の半導体スイッチ素子Q4はいずれもFETであり、そのオン抵抗(オン時におけるドレイン・ソース間の抵抗)は十分に小さく、オフ容量(オフ時におけるドレイン・ソース間の浮遊容量)はほとんど無いものとする。
【0006】
このように構成された高周波スイッチ回路1において、例えば第1の端子P1は通信機の送信回路に接続され、第2の端子P2は受信回路に接続され、共通端子Pcはアンテナに接続される。そして、通信機の送信時には、第1の半導体スイッチ素子Q1と第4の半導体スイッチ素子Q4をオンにし、第2の半導体スイッチ素子Q2と第3の半導体スイッチ素子Q4をオフにする。この場合、第1の端子P1と共通端子Pcの間には、第1のインダクタンス素子L1とオン抵抗が十分に小さい第1の半導体スイッチ素子Q1と、共通インダクタンス素子Lcしか存在しないことになり、これらを通って送信回路からアンテナへ送信信号が送られる。
【0007】
一方、通信機の受信時には、第2の半導体スイッチ素子Q2と第3の半導体スイッチ素子Q3をオンにし、第1の半導体スイッチ素子Q1と第4の半導体スイッチ素子Q4をオフにする。この場合、第2の端子P2と共通端子Pcの間には、第2のインダクタンス素子L2とオン抵抗が十分に小さい第2の半導体スイッチ素子Q2と、共通インダクタンス素子Lcしか存在しないことになり、これらを通ってアンテナから受信回路へ受信信号が送られる。
【0008】
このようにして、高周波スイッチ回路1は送信信号と受信信号の切換を行うことができる。
【0009】
以下、説明を分かりやすくするために、第1の端子P1と共通端子Pcを接続する状態を送信時と表現し、第2の端子P2と共通端子Pcを接続する状態を受信時と表現する。また、第1の端子P1と共通端子Pcの間に流れる信号を送信信号、第2の端子P2と共通端子Pcの間に流れる信号を受信信号と表現する。
【0010】
【発明が解決しようとする課題】
上記の高周波スイッチ回路1において、例えば送信時を考えてみると、第1の半導体スイッチ素子Q1は抵抗が非常に小さいオン状態にあり、第2の半導体スイッチ素子Q2と第3の半導体スイッチ素子Q3がオフ状態にあるため、第1の端子P1と共通端子Pcの間は第1のインダクタンス素子L1と共通インダクタンス素子Lcが存在することになる。厳密には第3の半導体スイッチ素子Q3とそれにつながる回路素子や、第2の半導体スイッチ素子Q2とそれにつながる回路素子が並列に接続されることになるが、第2の半導体スイッチ素子Q2や第3の半導体スイッチ素子Q3のオフ容量は十分に小さいために、実質的には何も並列に接続されていないことになる。なお、受信時の場合も同様に2つのインダクタンス素子が間に存在することになる。
【0011】
これらの信号の経路に存在するインダクタンス素子のインピーダンスは、信号の周波数が例えば1GHz程度までの低いときには、その値が十分に小さいために、高周波スイッチ回路1に接続される回路間のインピーダンス整合が問題になることはほとんどない。しかしながら、信号周波数が5GHz程度あるいはそれ以上まで高くなると、インダクタンス素子のインピーダンスが増加し、2つの端子間に接続される回路、例えば第1の端子P1に接続された送信回路と共通端子Pcに接続されたアンテナとの間でインピーダンスの不整合が大きくなるという問題がある。すなわち、信号の周波数の上昇にしたがって、高周波スイッチ回路にそれまでは無かった新たな問題点が生じてきている。
【0012】
本発明は上記の問題点を解決することを目的とするもので、接続される回路間のインピーダンス整合を簡単に取ることのできる高周波スイッチ回路およびそれを用いた電子装置を提供する。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明の高周波スイッチ回路は、共通端子と、第1および第2の端子とを有し、前記共通端子と前記第1の端子もしくは前記第2の端子との間を接続する高周波スイッチ回路であって、前記第1の端子と前記第2の端子との間が、第1のインダクタンス素子、第1の半導体スイッチ素子、第2の半導体スイッチ素子、および第2のインダクタンス素子を順に介して接続され、前記第1のインダクタンス素子および前記第1の半導体スイッチ素子の接続点とグランドとの間が、第3の半導体スイッチ素子、および前記共通端子と前記第2の端子との間に流れる信号の周波数で直列共振するように値が設定された第3のインダクタンス素子と第1の容量素子を介して接続され、前記第2のインダクタンス素子および前記第2の半導体スイッチ素子の接続点とグランドとの間が、第4の半導体スイッチ素子、および前記共通端子と前記第1の端子との間に流れる信号の周波数で直列共振するように値が設定された第4のインダクタンス素子と第2の容量素子を介して接続され、
前記第1および第2の半導体スイッチ素子の接続点と前記共通端子との間が共通インダクタンス素子を介して接続されてなり、前記第1、第2、第3および第4の半導体スイッチ素子の少なくとも1つが、並列に接続された付加容量素子を有し、前記付加容量素子が接続された前記半導体スイッチ素子のオフ時の容量と前記付加容量素子とを、前記共通端子に接続された前記第1あるいは第2の端子と前記共通端子との間のインピーダンスの整合に用いることを特徴とする。
【0014】
また、本発明の高周波スイッチ回路は、共通端子と、第1および第2の端子とを有し、前記共通端子と前記第1の端子もしくは前記第2の端子との間を接続する高周波スイッチ回路であって、前記第1の端子と前記第2の端子との間が、第1のインダクタンス素子、第1の半導体スイッチ素子、第2の半導体スイッチ素子、および第2のインダクタンス素子を順に介して接続され、前記第1のインダクタンス素子および前記第1の半導体スイッチ素子の接続点に第3の半導体スイッチ素子の一端が接続され、前記第2のインダクタンス素子および前記第2の半導体スイッチ素子の接続点に第4の半導体スイッチ素子の一端が接続され、前記第3および第4の半導体スイッチ素子の他端同士を接続するとともに、その接続点とグランドとの間が、前記共通端子と前記第1および第2の端子との間に流れる信号の周波数で直列共振するように値が設定された第3のインダクタンス素子と第1の容量素子を介して接続され、前記第1および第2の半導体スイッチ素子の接続点と前記共通端子との間が共通インダクタンス素子を介して接続されてなり、前記第1、第2、第3および第4の半導体スイッチ素子の少なくとも1つが並列に接続された付加容量素子を有し、前記付加容量素子が接続された前記半導体スイッチ素子のオフ時の容量と前記付加容量素子とを、前記共通端子に接続された前記第1あるいは第2の端子と前記共通端子との間のインピーダンスの整合に用いることを特徴とする。
【0015】
また、本発明の高周波スイッチ回路は、前記第1ないし第4の半導体スイッチ素子がFETであることを特徴とする。
【0016】
また、本発明の高周波スイッチ回路は、前記第1ないし第4の半導体スイッチ素子が、ドレイン・ソース間が直列に接続された複数のFETからなることを特徴とする。
【0017】
また、本発明の電子装置は、上記の高周波スイッチ回路を用いたことを特徴とする。
【0018】
このように構成することにより、本発明の高周波スイッチ回路においては、接続される回路間のインピーダンス整合を簡単に取ることができる。
【0019】
また、本発明の電子装置においては、性能の向上を図ることができる。
【0020】
【発明の実施の形態】
図1に、本発明の高周波スイッチ回路の一実施例の回路図を示す。図1において、図6と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0021】
図1に示した高周波スイッチ回路10においては、第1の半導体スイッチ素子Q1のドレイン・ソース間に並列に付加容量素子C3が、第2の半導体スイッチ素子Q2のドレイン・ソース間に並列に付加容量素子C4が、第3の半導体スイッチ素子Q3のドレイン・ソース間に並列に付加容量素子C5が、第4の半導体スイッチ素子Q4のドレイン・ソース間に並列に付加容量素子C6が、それぞれ接続されている。なお、これらの付加容量素子C3、C4、C5、C6は、各半導体スイッチ素子が元々持っている浮遊容量ではなく、別途付加されたものである。
【0022】
また、第3のインダクタンス素子L3は第1の容量素子C1を介してグランドに接続され、第4のインダクタンス素子L4は第2の容量素子C2を介してグランドに接続されている。第1の容量素子C1は、第3のインダクタンス素子L3とともに、共通端子Pcと第2の端子P2との間を流れる信号の周波数で直列共振するように、その値が設定されている。また、第2の容量素子C2は、第4のインダクタンス素子L4とともに、共通端子Pcと第1の端子P1との間を流れる信号の周波数で直列共振するように、その値が設定されている。
【0023】
これらの点を除いては、図6に示した高周波スイッチ回路1と同じである。
【0024】
ここで、この後の説明のために、第1の半導体スイッチ素子Q1、第2の半導体スイッチ素子Q2、第3の半導体スイッチ素子Q3、第4の半導体スイッチ素子Q4のオフ容量を、それぞれオフ容量C7、オフ容量C8、オフ容量C9、オフ容量C10と定義しておく。
【0025】
このように構成された高周波スイッチ回路10において、例えば第1の端子P1は通信機の送信回路に接続され、第2の端子P2は受信回路に接続され、共通端子Pcはアンテナに接続される。そして、通信機の送信時には、第1の半導体スイッチ素子Q1と第4の半導体スイッチ素子Q4をオンにし、第2の半導体スイッチ素子Q2と第3の半導体スイッチ素子Q4をオフにする。
【0026】
この場合、オン状態の第1の半導体スイッチ素子Q1はオン抵抗が十分に小さいために実質的に短絡状態となる。また、オン状態の第4の半導体スイッチ素子Q4も同様に実質的に短絡状態となる。一方、オフ状態の第3の半導体スイッチ素子Q3は、そのドレイン・ソース間にはオフ容量C9と付加容量素子C5の並列回路が存在することになる。また、オフ状態の第2の半導体スイッチ素子Q2も同様に、そのドレイン・ソース間にはオフ容量C8と付加容量素子C4の並列回路が存在することになる。また、すでに述べたように、第4のインダクタンス素子L4と第2の容量素子C2の直列回路は送信信号の周波数において直列共振するように値が設定されているために、そのインピーダンスはゼロになっている。
【0027】
上記をまとめて、高周波スイッチ回路10の送信時の等価回路を示すと図2のようになる。すなわち、第1の端子P1と共通端子Pcの間は第1のインダクタンス素子L1と共通インダクタンス素子Lcを直列に介して接続されており、第1のインダクタンス素子L1と共通インダクタンス素子Lcの接続点は、第1の容量素子C1、第3のインダクタンス素子L3、付加容量素子C4とC5、およびオフ容量C8とC9からなる回路(ほとんどが容量素子で構成されているため、ここでは複合容量回路11とする)を介してグランドに接続された状態になる。これはすなわち、T型のインピーダンス整合回路に他ならない。
【0028】
このように、高周波スイッチ回路10は、送信時にはT型のインピーダンス整合回路になる。このT型インピーダンス整合回路の各構成要素のうち、第1のインダクタンス素子L1、第3のインダクタンス素子L3、共通インダクタンス素子Lcはボンディングワイヤーなどの形状でほぼ決まってしまい、オフ容量C8とC9は第2および第3の半導体スイッチ素子Q2とQ3の構造でほぼ決まってしまい、第1の容量素子C1は第3のインダクタンス素子L1と受信信号の周波数によって決まってしまうが、付加容量素子C4とC5の容量値は適当に選択することができ、これによってT型インピーダンス整合回路を所定の周波数で例えば特性インピーダンス50Ωに整合するように構成できる。
【0029】
なお、受信時にも構成要素は変わるものの、ほぼ同様のT型インピーダンス整合回路を構成することができる。しかも、受信時には複合容量回路の構成要素として付加容量素子C3とC6が利用され、付加容量素子C4とC5は利用されないため、例えば送信時のインピーダンス整合に合わせて決めた付加容量素子の容量値が受信時のインピーダンス整合の妨げになるということもない。
【0030】
なお、送信信号と受信信号の周波数が一致している場合、すなわち第1の端子P1と共通端子Pcとの間に流れる信号の周波数と、第2の端子P2と共通端子Pcとの間に流れる信号の周波数が一致している場合には、第3のインダクタンス素子L3と第1の容量素子C1の直列回路は送信時にも共振してインピーダンスがゼロになるため、複合容量回路11の構成要素から外れることになる。この場合は、付加容量素子C4とC5の容量値を決めるときに考慮すべき要因が減少することになるため、インピーダンス整合がより取りやすくなる。
【0031】
図3に、本発明の高周波スイッチ回路の別の実施例の回路図を示す。図3において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0032】
図3に示した高周波スイッチ回路20においては、第3の半導体スイッチ素子Q3と第4の半導体スイッチ素子Q4の他端同士が接続されるとともに、第3のインダクタンス素子L5と第1の容量素子C11を順に介してグランドに接続されている。すなわち、図1の高周波スイッチ回路10において、直列共振によってインピーダンスがゼロになる2つの回路を、同じく直列共振によってインピーダンスがゼロになる1つの回路に置き換えている。この点を除いては、図1に示した高周波スイッチ回路10と同じである。
【0033】
高周波スイッチ回路10における2つの直列共振回路が、送信信号と受信信号の周波数においてそれぞれインピーダンスがゼロになることを目的に設けられていることから分かるように、それを1つの直列共振回路で代用する高周波スイッチ回路20は、送信信号と受信信号の周波数が同じ、あるいはこの直列共振回路のインピーダンスがどちらの周波数においても十分に小さいとみなせる程度に近い場合に利用できる回路である。
【0034】
このように構成された高周波スイッチ回路20の送信時の等価回路を示すと図4のようになる。この場合、図2に示した高周波スイッチ回路10の等価回路の場合とほぼ同じT型のインピーダンス整合回路において、複合容量回路21にインダクタンス成分が存在しない。そしてこれは、高周波スイッチ回路10において、送信信号と受信信号の周波数が一致している場合と全く同じである。したがって、高周波スイッチ回路20においては、高周波スイッチ回路10の場合と同様の作用効果を奏することができる。
【0035】
ここで、高周波スイッチ回路20、あるいは高周波スイッチ回路10において送信信号と受信信号の周波数が一致している場合の、各構成要素の具体的な値について例示する。ここでは送信時について考える。
【0036】
まず、送信信号の周波数を5.8GHzとする。また、第1のインダクタンス素子L1と共通インダクタンス素子Lcのインダクタンス値がいずれも1nHであるとする。このとき、第1の端子P1と共通端子Pcに接続された回路間を50Ωでインピーダンス整合するためには、複合容量回路21の合成容量を0.52pFにする必要がある。各半導体スイッチ素子をGaAs基板上に同じ形状で形成したとして、第2の半導体スイッチ素子Q2と第3の半導体スイッチ素子Q3の合成のゲート幅を1.41mmにすると、その合成のオフ容量(C8+C9)は0.32pFになる。したがって、複合容量回路21の合成容量を0.52pFにするためには付加容量素子C4とC5の合成の容量値を0.2pFにすればよいことが分かる。
【0037】
なお、付加容量素子C4とC5を接続せず、その分の容量を2つの半導体スイッチ素子のオフ容量でカバーしようとすると、第2の半導体スイッチ素子Q2と第3の半導体スイッチ素子Q3の合成のゲート幅を2.33mmにする必要がある。しかしながら、これは半導体スイッチ素子のサイズを不必要に大きくすることになり、半導体スイッチ素子の形成される半導体装置の大型化、歩留低下、価格上昇などの原因になる。
【0038】
また、上記の各実施例においては、第1の半導体スイッチ素子Q1、第2の半導体スイッチ素子Q2、第3の半導体スイッチ素子Q3、第4の半導体スイッチ素子Q4の全てに並列に付加容量素子C3、C4、C5、C6を接続している。しかしながら、例えば図4における複合容量回路21の構成を見ても分かるように、各容量素子は最終的には互いに並列に接続されることになるため、例えば第1の半導体スイッチ素子Q1と第2の半導体スイッチ素子Q2にのみ付加容量素子を接続し、第3の半導体スイッチ素子Q3と第4の半導体スイッチ素子Q4には付加容量素子を接続しないような構成でも構わない。また、その逆の構成でも構わない。また、第1の半導体スイッチ素子Q1と第3の半導体スイッチ素子Q3にのみ付加容量素子を接続し、第2の半導体スイッチ素子Q2と第4の半導体スイッチ素子Q4には付加容量素子を接続しないような構成や、その逆の構成でも構わない。さらには、高周波スイッチ回路に接続される回路によっては必ずしもインピーダンス整合を必要としないものもあり得るので、そのような場合も含めて、4つの半導体スイッチ素子の少なくとも1つが付加容量を有している構成でも構わないものである。
【0039】
また、上記の各高周波スイッチ回路においては、半導体スイッチ素子として1つのFETを用いているが、耐圧の向上を目的として、ドレイン・ソース間が直列に接続された複数のFETをそれぞれの半導体スイッチ素子として用いても構わないものである。
【0040】
また、上記の各実施例においては、送信時および受信時という表現で、信号が第1の端子から共通端子へ、または共通端子から第2の端子へ流れる場合についてのみ説明したが、それぞれ逆方向に信号が流れる場合や双方向に信号が流れる場合もあり、本発明の高周波スイッチ回路においては信号の方向は限定されるものではない。
【0041】
図5に、本発明の電子装置の一実施例の斜視図を示す。図5において、電子装置の1つである携帯電話30は、筐体31と、その中に配置されたプリント基板32と、プリント基板32上に実装された本発明の高周波スイッチ回路10を備えている。高周波スイッチ回路10はアンテナと送信回路および受信回路との間に接続されている。
【0042】
このように構成された携帯電話30においては、本発明の高周波スイッチ回路を用いているため、回路間のインピーダンス整合をきちんと取ることによって不整合による損失の増加を防止し、性能の向上を図ることができる。
【0043】
なお、図5においては電子装置として通信装置の1つである携帯電話を示したが、電子装置としては携帯電話などの通信装置に限るものではなく、本発明の高周波スイッチ回路を用いたものであれば何でも構わないものである。
【0044】
【発明の効果】
本発明の高周波スイッチ回路によれば、第1ないし第4の半導体スイッチ素子の少なくとも1つに並列に付加容量素子を接続することによって、接続される回路間のインピーダンス整合を取ることができる。
【0045】
また、本発明の電子装置によれば、本発明の高周波スイッチ回路を用いることによって、インピーダンスの不整合による損失の増加を防止し、性能の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の高周波スイッチ回路の一実施例を示す回路図である。
【図2】図1の高周波スイッチ回路の送信時の等価回路を示す回路図である。
【図3】本発明の高周波スイッチ回路の別の実施例を示す回路図である。
【図4】図3の高周波スイッチ回路の送信時の等価回路を示す回路図である。
【図5】本発明の電子装置の一実施例を示すブロック図である。
【図6】従来の高周波スイッチ回路を示す回路図である。
【符号の説明】
10、20…高周波スイッチ回路
11、21…複合容量回路
P1…第1の端子
P2…第2の端子
Pc…共通端子
Q1…第1の半導体スイッチ素子
Q2…第2の半導体スイッチ素子
Q3…第3の半導体スイッチ素子
Q4…第4の半導体スイッチ素子
L1…第1のインダクタンス素子
L2…第2のインダクタンス素子
L3、L5…第3のインダクタンス素子
L4…第4のインダクタンス素子
Lc…共通インダクタンス素子
C1…第1の容量素子
C2…第2の容量素子
C3〜C6…付加容量素子
C8…第2の半導体素子Q2のオフ容量
C9…第3の半導体素子Q3のオフ容量
30…携帯電話
Claims (5)
- 共通端子と、第1および第2の端子とを有し、前記共通端子と前記第1の端子もしくは前記第2の端子との間を接続する高周波スイッチ回路であって、前記第1の端子と前記第2の端子との間が、第1のインダクタンス素子、第1の半導体スイッチ素子、第2の半導体スイッチ素子、および第2のインダクタンス素子を順に介して接続され、
前記第1のインダクタンス素子および前記第1の半導体スイッチ素子の接続点とグランドとの間が、第3の半導体スイッチ素子、および前記共通端子と前記第2の端子との間に流れる信号の周波数で直列共振するように値が設定された第3のインダクタンス素子と第1の容量素子を介して接続され、
前記第2のインダクタンス素子および前記第2の半導体スイッチ素子の接続点とグランドとの間が、第4の半導体スイッチ素子、および前記共通端子と前記第1の端子との間に流れる信号の周波数で直列共振するように値が設定された第4のインダクタンス素子と第2の容量素子を介して接続され、
前記第1および第2の半導体スイッチ素子の接続点と前記共通端子との間が共通インダクタンス素子を介して接続されてなり、
前記第1、第2、第3および第4の半導体スイッチ素子の少なくとも1つが、並列に接続された付加容量素子を有し、前記付加容量素子が接続された前記半導体スイッチ素子のオフ時の容量と前記付加容量素子とを、前記共通端子に接続された前記第1あるいは第2の端子と前記共通端子との間のインピーダンスの整合に用いることを特徴とする高周波スイッチ回路。 - 共通端子と、第1および第2の端子とを有し、前記共通端子と前記第1の端子もしくは前記第2の端子との間を接続する高周波スイッチ回路であって、前記第1の端子と前記第2の端子との間が、第1のインダクタンス素子、第1の半導体スイッチ素子、第2の半導体スイッチ素子、および第2のインダクタンス素子を順に介して接続され、
前記第1のインダクタンス素子および前記第1の半導体スイッチ素子の接続点に第3の半導体スイッチ素子の一端が接続され、
前記第2のインダクタンス素子および前記第2の半導体スイッチ素子の接続点に第4の半導体スイッチ素子の一端が接続され、
前記第3および第4の半導体スイッチ素子の他端同士を接続するとともに、その接続点とグランドとの間が、前記共通端子と前記第1および第2の端子との間に流れる信号の周波数で直列共振するように値が設定された第3のインダクタンス素子と第1の容量素子を介して接続され、
前記第1および第2の半導体スイッチ素子の接続点と前記共通端子との間が共通インダクタンス素子を介して接続されてなり、
前記第1、第2、第3および第4の半導体スイッチ素子の少なくとも1つが並列に接続された付加容量素子を有し、前記付加容量素子が接続された前記半導体スイッチ素子のオフ時の容量と前記付加容量素子とを、前記共通端子に接続された前記第1あるいは第2の端子と前記共通端子との間のインピーダンスの整合に用いることを特徴とする高周波スイッチ回路。 - 前記第1ないし第4の半導体スイッチ素子がFETであることを特徴とする、請求項1または2に記載の高周波スイッチ回路。
- 前記第1ないし第4の半導体スイッチ素子が、ドレイン・ソース間が直列に接続された複数のFETからなることを特徴とする、請求項1または2に記載の高周波スイッチ回路。
- 請求項1乃至4のいずれかに記載の高周波スイッチ回路を用いたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291909A JP4534405B2 (ja) | 2001-09-25 | 2001-09-25 | 高周波スイッチ回路およびそれを用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291909A JP4534405B2 (ja) | 2001-09-25 | 2001-09-25 | 高周波スイッチ回路およびそれを用いた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003101304A JP2003101304A (ja) | 2003-04-04 |
JP4534405B2 true JP4534405B2 (ja) | 2010-09-01 |
Family
ID=19113976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001291909A Expired - Lifetime JP4534405B2 (ja) | 2001-09-25 | 2001-09-25 | 高周波スイッチ回路およびそれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4534405B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086248A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | Rfフロントエンド回路 |
JP2010161556A (ja) * | 2009-01-07 | 2010-07-22 | Alps Electric Co Ltd | 高周波回路 |
JP5596819B2 (ja) * | 2013-06-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
KR102041655B1 (ko) * | 2015-01-07 | 2019-11-07 | 삼성전기주식회사 | 고주파 스위치 |
JP6879287B2 (ja) * | 2018-11-26 | 2021-06-02 | 株式会社デンソー | 高周波スイッチ |
TWI803020B (zh) | 2021-10-20 | 2023-05-21 | 立積電子股份有限公司 | 射頻切換器 |
TWI790053B (zh) * | 2021-12-17 | 2023-01-11 | 立積電子股份有限公司 | 射頻開關 |
JPWO2023242974A1 (ja) * | 2022-06-15 | 2023-12-21 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03190302A (ja) * | 1989-12-19 | 1991-08-20 | Mitsubishi Electric Corp | 電界効果トランジスタを使用した共振回路 |
JPH0738303A (ja) * | 1993-07-21 | 1995-02-07 | Mitsubishi Electric Corp | 電界効果トランジスタスイッチ装置 |
JPH0733026U (ja) * | 1993-11-30 | 1995-06-16 | 日本無線株式会社 | 移相器 |
JPH09321829A (ja) * | 1996-05-27 | 1997-12-12 | Sanyo Electric Co Ltd | 伝送線路切り換えスイッチング回路 |
JPH1146101A (ja) * | 1997-07-25 | 1999-02-16 | Toshiba Corp | 高周波スイッチ装置 |
-
2001
- 2001-09-25 JP JP2001291909A patent/JP4534405B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03190302A (ja) * | 1989-12-19 | 1991-08-20 | Mitsubishi Electric Corp | 電界効果トランジスタを使用した共振回路 |
JPH0738303A (ja) * | 1993-07-21 | 1995-02-07 | Mitsubishi Electric Corp | 電界効果トランジスタスイッチ装置 |
JPH0733026U (ja) * | 1993-11-30 | 1995-06-16 | 日本無線株式会社 | 移相器 |
JPH09321829A (ja) * | 1996-05-27 | 1997-12-12 | Sanyo Electric Co Ltd | 伝送線路切り換えスイッチング回路 |
JPH1146101A (ja) * | 1997-07-25 | 1999-02-16 | Toshiba Corp | 高周波スイッチ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2003101304A (ja) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6496684B2 (en) | SPST switch, SPDT switch, and communication apparatus using the SPDT switch | |
JP5447060B2 (ja) | 半導体スイッチ | |
US7538643B2 (en) | Switch circuit | |
US7847655B2 (en) | Switching circuit | |
US20050239415A1 (en) | High-frequency switch circuit and high-frequency transmitting/receiving apparatus | |
US10236855B2 (en) | Tunable RF filter circuit | |
CN103825571B (zh) | 实现阻抗匹配的射频天线开关电路 | |
CN102355223B (zh) | 一种单芯片gsm射频天线开关模块及gsm射频前端 | |
EP1505683A1 (en) | High frequency switch module and multi-layer substrate for high frequency switch module | |
CN105049016B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
JP2005303940A (ja) | アンテナスイッチ回路、ならびにそれを用いた複合高周波部品および移動体通信機器 | |
JP4534405B2 (ja) | 高周波スイッチ回路およびそれを用いた電子装置 | |
KR100632134B1 (ko) | 박막 공진기 사다리형 필터, 송수전환기 및 사다리형 필터접지 방법 | |
CN107210774A (zh) | 开关电路以及高频模块 | |
JP2007019696A (ja) | 高周波スイッチ回路、無線機器及び信号経路切り替え器 | |
US7612633B2 (en) | High-frequency switch | |
JP2002252302A (ja) | 高周波用回路基板およびこれを用いた半導体装置 | |
US10756727B2 (en) | Switching circuit and high-frequency module | |
TW200539571A (en) | High frequency switch circuit | |
CN108233912B (zh) | 双刀双掷射频开关 | |
JP4075459B2 (ja) | 高周波スイッチ回路 | |
JP4644968B2 (ja) | 半導体スイッチ回路および半導体装置 | |
JP4147827B2 (ja) | 高周波スイッチ回路、およびこれを用いた通信機器 | |
JP2004146916A (ja) | 高周波スイッチ回路および高周波スイッチモジュール | |
US11437992B2 (en) | Low-loss mm-wave CMOS resonant switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4534405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |