JPH1146101A - 高周波スイッチ装置 - Google Patents
高周波スイッチ装置Info
- Publication number
- JPH1146101A JPH1146101A JP9200446A JP20044697A JPH1146101A JP H1146101 A JPH1146101 A JP H1146101A JP 9200446 A JP9200446 A JP 9200446A JP 20044697 A JP20044697 A JP 20044697A JP H1146101 A JPH1146101 A JP H1146101A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- terminal
- inductor
- capacitor
- frequency switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/009—Resonant driver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 チップ面積を可及的に小さくするとともに大
信号入力時の線形性を向上させることを可能にする。 【解決手段】 第１乃至第３の端子３、４、６と、第１
のＦＥＴ１１およびこの第１のＦＥＴに各々並列に接続
された第１のインダクタ２１ならびに第１のキャパシタ
２５を有し、一端が第１の端子３に接続された第１の回
路と、第２のＦＥＴおよびこの第２のＦＥＴ１２に各々
並列に接続された第２のインダクタ２２ならびに第２の
キャパシタ２６を有し、一端が第１の回路の他端に接続
され、他端が第２の端子４に接続された第２の回路と、
を備え、第１のＦＥＴのゲートには抵抗を介して第１の
制御信号が印加され、第２のＦＥＴのゲートには抵抗を
介して第２の制御信号が印加され、第３の端子６は第１
および第２の回路の共通接続点に接続され、この共通接
続点は所定電位が印加されることを特徴とする。
信号入力時の線形性を向上させることを可能にする。 【解決手段】 第１乃至第３の端子３、４、６と、第１
のＦＥＴ１１およびこの第１のＦＥＴに各々並列に接続
された第１のインダクタ２１ならびに第１のキャパシタ
２５を有し、一端が第１の端子３に接続された第１の回
路と、第２のＦＥＴおよびこの第２のＦＥＴ１２に各々
並列に接続された第２のインダクタ２２ならびに第２の
キャパシタ２６を有し、一端が第１の回路の他端に接続
され、他端が第２の端子４に接続された第２の回路と、
を備え、第１のＦＥＴのゲートには抵抗を介して第１の
制御信号が印加され、第２のＦＥＴのゲートには抵抗を
介して第２の制御信号が印加され、第３の端子６は第１
および第２の回路の共通接続点に接続され、この共通接
続点は所定電位が印加されることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はＲＦ（Radio Freque
ncy ）送受信機の送信または受信モードの際、ＲＦ信号
入出力経路を切り替える高周波スイッチ装置に関する。
ncy ）送受信機の送信または受信モードの際、ＲＦ信号
入出力経路を切り替える高周波スイッチ装置に関する。
【０００２】
【従来の技術】近年移動通信機に使われる高周波スイッ
チは、図９に示すように４個のＦＥＴ１１，１２，１
３，１４から構成されるシングルポールデュアルスルー
（SinglePole Dual Through（ＳＰＤＴ））スイッチが
主流となってきている。デジタルコードレス電話機のア
ンテナを送信または受信状態に切換えるスイッチを想定
して、例えば信号入出力端子２をアンテナ端子、信号入
出力端子３を送信側の電力伝送経路の送信側端子、信号
入出力端子３を受信側の小信号伝送経路の受信側端子と
して通常用いる。
チは、図９に示すように４個のＦＥＴ１１，１２，１
３，１４から構成されるシングルポールデュアルスルー
（SinglePole Dual Through（ＳＰＤＴ））スイッチが
主流となってきている。デジタルコードレス電話機のア
ンテナを送信または受信状態に切換えるスイッチを想定
して、例えば信号入出力端子２をアンテナ端子、信号入
出力端子３を送信側の電力伝送経路の送信側端子、信号
入出力端子３を受信側の小信号伝送経路の受信側端子と
して通常用いる。
【０００３】次にこのスイッチの動作を説明する。ゲー
ト信号入力端子５に０Ｖを与え、ゲート信号入力端子７
に−２．７Ｖを与えるとＦＥＴ１１とＦＥＴ１４がとも
にＯＮし、ＦＥＴ１２とＦＥＴ１３がともにＯＦＦす
る。送信側端子３から高周波信号が入力されると、ＦＥ
Ｔ１１を介してアンテナ信号端子２へ出力される。この
際、送信側端子３から入力した信号は、ＦＥＴ１１のＯ
Ｎ抵抗、ＦＥＴ１３のＯＦＦ時のソース／ドレイン間容
量による漏洩から生じる損失分、さらにＯＦＦ側のＦＥ
Ｔ１２のＯＦＦ時のソース／ドレイン間容量を通って漏
洩する損失分による影響を差し引いた信号が、アンテナ
端子２から出力される。
ト信号入力端子５に０Ｖを与え、ゲート信号入力端子７
に−２．７Ｖを与えるとＦＥＴ１１とＦＥＴ１４がとも
にＯＮし、ＦＥＴ１２とＦＥＴ１３がともにＯＦＦす
る。送信側端子３から高周波信号が入力されると、ＦＥ
Ｔ１１を介してアンテナ信号端子２へ出力される。この
際、送信側端子３から入力した信号は、ＦＥＴ１１のＯ
Ｎ抵抗、ＦＥＴ１３のＯＦＦ時のソース／ドレイン間容
量による漏洩から生じる損失分、さらにＯＦＦ側のＦＥ
Ｔ１２のＯＦＦ時のソース／ドレイン間容量を通って漏
洩する損失分による影響を差し引いた信号が、アンテナ
端子２から出力される。
【０００４】一方ＯＦＦ側の送信側端子３と受信側端子
４間側では、ＦＥＴ１２のＯＦＦ時の容量を通って漏洩
する電流があっても、ＯＮ状態のＦＥＴ１４を通ってＧ
ＮＤに落とされるため、高いアイソレーションを実現で
き、送信側の信号が受信側に漏洩しシステムに影響を与
えることは避けられる。
４間側では、ＦＥＴ１２のＯＦＦ時の容量を通って漏洩
する電流があっても、ＯＮ状態のＦＥＴ１４を通ってＧ
ＮＤに落とされるため、高いアイソレーションを実現で
き、送信側の信号が受信側に漏洩しシステムに影響を与
えることは避けられる。
【０００５】しかし、ＳＰＤＴスイッチにおいては信号
がＯＦＦ時の容量を通るため信号の漏洩につながり、結
果として本来の伝送経路の損失を増加させてしまう問題
を有している。
がＯＦＦ時の容量を通るため信号の漏洩につながり、結
果として本来の伝送経路の損失を増加させてしまう問題
を有している。
【０００６】そこで、この問題点を解決するために提案
されているのが、図７に示す並列共振型のスイッチであ
る。この並列共振型スイッチは、本出願人によって既に
出願されている（特開平９−２３１０１号公報参照）。
このスイッチは従来のＳＰＤＴスイッチにあった、各伝
送経路に並列に接続したＦＥＴ１３、１４は設けず、各
伝送経路に直列に接続したＦＥＴ１１、１２のソース電
極とドレイン電極間に並列に、ＦＥＴ１１、１２のＯＦ
Ｆ時容量と共振するインダクタ２１、２２を接続する。
そして基準電位を設定する電源端子をＦＥＴ１１、１２
の接続点８と高抵抗素子３２を介して接続し、ＦＥＴ１
１、１２のゲートには高抵抗素子３１、３３を介して制
御信号が印加されるよう構成されている。
されているのが、図７に示す並列共振型のスイッチであ
る。この並列共振型スイッチは、本出願人によって既に
出願されている（特開平９−２３１０１号公報参照）。
このスイッチは従来のＳＰＤＴスイッチにあった、各伝
送経路に並列に接続したＦＥＴ１３、１４は設けず、各
伝送経路に直列に接続したＦＥＴ１１、１２のソース電
極とドレイン電極間に並列に、ＦＥＴ１１、１２のＯＦ
Ｆ時容量と共振するインダクタ２１、２２を接続する。
そして基準電位を設定する電源端子をＦＥＴ１１、１２
の接続点８と高抵抗素子３２を介して接続し、ＦＥＴ１
１、１２のゲートには高抵抗素子３１、３３を介して制
御信号が印加されるよう構成されている。
【０００７】この図７に示す並列共振型スイッチにおい
ては、伝送経路に直列に接続したＦＥＴがＯＦＦしてい
る状態の伝送経路のインピーダンスは、所用の周波数帯
でＦＥＴのＯＦＦ時容量とインダクタが共振するため非
常に大きくなる。従ってＯＦＦ時の容量を通ってリーク
する電流は激減するため、図９に示すように伝送経路に
並列に接続していたＦＥＴ１３、１４は、必要ない。伝
送経路に並列に接続したＦＥＴを省くことで、高アイソ
レーションを実現しつつ、損失の低減化、素子数の低減
化ができる。さらにはスイッチをＭＭＩＣ（Microwave
Monolithic Integrated Circuit ）で作製する場合、Ｄ
Ｃカット用のコンデンサをＭＭＩＣの外に付加すること
にすれば、ＭＭＩＣ上の回路構成は正電源でも負電源で
もまったく同じとなり、汎用性を持ったＭＭＩＣチップ
を実現できる。
ては、伝送経路に直列に接続したＦＥＴがＯＦＦしてい
る状態の伝送経路のインピーダンスは、所用の周波数帯
でＦＥＴのＯＦＦ時容量とインダクタが共振するため非
常に大きくなる。従ってＯＦＦ時の容量を通ってリーク
する電流は激減するため、図９に示すように伝送経路に
並列に接続していたＦＥＴ１３、１４は、必要ない。伝
送経路に並列に接続したＦＥＴを省くことで、高アイソ
レーションを実現しつつ、損失の低減化、素子数の低減
化ができる。さらにはスイッチをＭＭＩＣ（Microwave
Monolithic Integrated Circuit ）で作製する場合、Ｄ
Ｃカット用のコンデンサをＭＭＩＣの外に付加すること
にすれば、ＭＭＩＣ上の回路構成は正電源でも負電源で
もまったく同じとなり、汎用性を持ったＭＭＩＣチップ
を実現できる。
【０００８】
【発明が解決しようとする課題】しかし、並列共振型タ
イプでは共振周波数をＰＨＳ（Personal Handy-phone S
ystem ）用に合わせる場合、共振用のインダクタンスが
大きいという問題を有していた。例えば図７に示す高周
波スイッチにおいて、ゲート幅１mmのＦＥＴを用いた場
合、ＯＦＦ容量は０．４ｐＦであり、共振周波数を１．
９ＧＨｚに合わせるとインダクタンスは２１．５ｎＨが
必要である。
イプでは共振周波数をＰＨＳ（Personal Handy-phone S
ystem ）用に合わせる場合、共振用のインダクタンスが
大きいという問題を有していた。例えば図７に示す高周
波スイッチにおいて、ゲート幅１mmのＦＥＴを用いた場
合、ＯＦＦ容量は０．４ｐＦであり、共振周波数を１．
９ＧＨｚに合わせるとインダクタンスは２１．５ｎＨが
必要である。
【０００９】図７に示した高周波スイッチのレイアウト
パターンを図８に示す。右側には送信側の電力伝送経路
の送信端子３、左側には受信側の小信号伝送経路の受信
端子４、中央下側にはアンテナ端子２、中央上側にはゲ
ート信号入力端子５、７と電源端子６が設けられてい
る。インダクタ２１、２２は１０μｍの線幅、５μｍの
スペースでデザインされた３６０μｍ□のスパイラルイ
ンダクタである。全体のチップ面積は０．９mm×０．９
mmであった。
パターンを図８に示す。右側には送信側の電力伝送経路
の送信端子３、左側には受信側の小信号伝送経路の受信
端子４、中央下側にはアンテナ端子２、中央上側にはゲ
ート信号入力端子５、７と電源端子６が設けられてい
る。インダクタ２１、２２は１０μｍの線幅、５μｍの
スペースでデザインされた３６０μｍ□のスパイラルイ
ンダクタである。全体のチップ面積は０．９mm×０．９
mmであった。
【００１０】また図９に示す回路および図７に示す共振
型高周波スイッチにおいて、大信号入力時に線形出力が
得られず歪むという問題を有していた。すなわち、送信
側端子３から信号が入力し、オン状態のＦＥＴ１１を介
してアンテナ端子２に出力される場合を考える。このと
き、オフ状態にあったＦＥＴ１２がＡＣ的にオンしてし
まうことにより信号の波形がくずれ、基本波以外の第２
高調波スプリアスおよび第３高調波スプリアスなどの雑
音電波が発生し、システムとして障害を起こす可能性が
ある。
型高周波スイッチにおいて、大信号入力時に線形出力が
得られず歪むという問題を有していた。すなわち、送信
側端子３から信号が入力し、オン状態のＦＥＴ１１を介
してアンテナ端子２に出力される場合を考える。このと
き、オフ状態にあったＦＥＴ１２がＡＣ的にオンしてし
まうことにより信号の波形がくずれ、基本波以外の第２
高調波スプリアスおよび第３高調波スプリアスなどの雑
音電波が発生し、システムとして障害を起こす可能性が
ある。
【００１１】ＰＨＳにおいてＲＣＲ基準で決められた仕
様は、出力電力１９ｄＢｍにおいて第２高調波スプリア
スが−４５ｄＢｃ以下を示すことが必要とされている。
図７に示す共振型高周波スイッチの場合、出力電力１９
ｄＢｍにおける第２高調波スプリアスは−４２ｄＢｃで
ありＲＣＲ基準を満たしていない。
様は、出力電力１９ｄＢｍにおいて第２高調波スプリア
スが−４５ｄＢｃ以下を示すことが必要とされている。
図７に示す共振型高周波スイッチの場合、出力電力１９
ｄＢｍにおける第２高調波スプリアスは−４２ｄＢｃで
ありＲＣＲ基準を満たしていない。
【００１２】このように従来の共振型スイッチにおいて
は、共振周波数をＬ帯に合わせる場合非常に大きなイン
ダクタンスを持ったインダクタが必要になり、結果的に
レイアウト面積が大きくなるといった問題があった。さ
らには、大信号入力時の線形出力を確保するするための
工夫が必要であった。
は、共振周波数をＬ帯に合わせる場合非常に大きなイン
ダクタンスを持ったインダクタが必要になり、結果的に
レイアウト面積が大きくなるといった問題があった。さ
らには、大信号入力時の線形出力を確保するするための
工夫が必要であった。
【００１３】本発明は上記事情を考慮してなされたもの
で、並列共振型高周波スイッチの長所である低損失、高
アイソレーションを活かしつつ、より小さなインダクタ
を用いてチップ面積を小さくすることと、大信号入力時
の線形性をさらに向上させることの可能な高周波スイッ
チ装置を提供することを目的とする。
で、並列共振型高周波スイッチの長所である低損失、高
アイソレーションを活かしつつ、より小さなインダクタ
を用いてチップ面積を小さくすることと、大信号入力時
の線形性をさらに向上させることの可能な高周波スイッ
チ装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明による高周波スイ
ッチ装置は、第１乃至第３の端子と、第１のＦＥＴおよ
びこの第１のＦＥＴに各々並列に接続された第１のイン
ダクタならびに第１のキャパシタを有し、一端が前記第
１の端に接続された第１の回路と、第２のＦＥＴおよび
この第２のＦＥＴに各々並列に接続された第２のインダ
クタならびに第２のキャパシタを有し、一端が前記第１
の回路の他端に接続され、他端が前記第２の端子に接続
された第２の回路と、を備え、前記第１のＦＥＴのゲー
トには抵抗を介して第１の制御信号が印加され、前記第
２のＦＥＴのゲートには抵抗を介して第２の制御信号が
印加され、前記第３の端子は前記第１および第２の回路
の共通接続点に接続され、この共通接続点は所定電位が
印加されることを特徴とする。
ッチ装置は、第１乃至第３の端子と、第１のＦＥＴおよ
びこの第１のＦＥＴに各々並列に接続された第１のイン
ダクタならびに第１のキャパシタを有し、一端が前記第
１の端に接続された第１の回路と、第２のＦＥＴおよび
この第２のＦＥＴに各々並列に接続された第２のインダ
クタならびに第２のキャパシタを有し、一端が前記第１
の回路の他端に接続され、他端が前記第２の端子に接続
された第２の回路と、を備え、前記第１のＦＥＴのゲー
トには抵抗を介して第１の制御信号が印加され、前記第
２のＦＥＴのゲートには抵抗を介して第２の制御信号が
印加され、前記第３の端子は前記第１および第２の回路
の共通接続点に接続され、この共通接続点は所定電位が
印加されることを特徴とする。
【００１５】また、前記第１のインダクタは、前記第１
のＦＥＴがＯＦＦ状態の時に、この第１のＦＥＴのＯＦ
Ｆ時の容量と、前記第１のキャパシタとで並列共振回路
を形成し、前記第２のインダクタは、前記第２のＦＥＴ
がＯＦＦ状態の時に、この第２のＦＥＴのＯＦＦ時の容
量と、前記第２のキャパシタとで並列共振回路を形成
し、前記第１および第２のインダクタのインダクタンス
は各々、所定の周波数で並列共振条件を満たすように設
定されることが望ましい。
のＦＥＴがＯＦＦ状態の時に、この第１のＦＥＴのＯＦ
Ｆ時の容量と、前記第１のキャパシタとで並列共振回路
を形成し、前記第２のインダクタは、前記第２のＦＥＴ
がＯＦＦ状態の時に、この第２のＦＥＴのＯＦＦ時の容
量と、前記第２のキャパシタとで並列共振回路を形成
し、前記第１および第２のインダクタのインダクタンス
は各々、所定の周波数で並列共振条件を満たすように設
定されることが望ましい。
【００１６】また、前記第１のＦＥＴはチップ上で前記
第１のインダクタと前記第１のキャパシタとの間に配置
され、前記第２のＦＥＴは前記第２のインダクタと前記
第２のキャパシタとの間に配置されることが望ましい。
第１のインダクタと前記第１のキャパシタとの間に配置
され、前記第２のＦＥＴは前記第２のインダクタと前記
第２のキャパシタとの間に配置されることが望ましい。
【００１７】
【発明の実施の形態】本発明による高周波スイッチ装置
の一実施の形態の構成を図１に示す。この実施の形態の
高周波スイッチ装置はデジタルコードレス電話機のアン
テナスイッチとして用いられ、デプレッション型ＦＥＴ
１１、インダクタ２１およびキャパシタ２５からなる第
１のフィルタ回路と、デプレッション型ＦＥＴ１２、イ
ンダクタ２２およびキャパシタ２６からなる第２のフィ
ルタ回路と、抵抗３１、３２、３３とを備えている。第
１及び第２のフィルタ回路は直列に接続されており、こ
の共通接続点８にアンテナ端子２が接続されている。ま
た第１のフィルタ回路の他端には送信側端子３が接続さ
れ、第２のフィルタ回路の他端には受信側端子４が接続
されている。
の一実施の形態の構成を図１に示す。この実施の形態の
高周波スイッチ装置はデジタルコードレス電話機のアン
テナスイッチとして用いられ、デプレッション型ＦＥＴ
１１、インダクタ２１およびキャパシタ２５からなる第
１のフィルタ回路と、デプレッション型ＦＥＴ１２、イ
ンダクタ２２およびキャパシタ２６からなる第２のフィ
ルタ回路と、抵抗３１、３２、３３とを備えている。第
１及び第２のフィルタ回路は直列に接続されており、こ
の共通接続点８にアンテナ端子２が接続されている。ま
た第１のフィルタ回路の他端には送信側端子３が接続さ
れ、第２のフィルタ回路の他端には受信側端子４が接続
されている。
【００１８】一方、ＦＥＴ１１のゲートには高抵抗値
（例えば数ｋΩ）のゲート抵抗３１を介してゲート信号
入力端子５が接続され、ＦＥＴ１２のゲートには高抵抗
値（例えば数ｋΩ）のゲート抵抗３３を介してゲート信
号入力端子７が接続されている。また、共通接続点８に
は高抵抗値（例えば数ｋΩ）の抵抗３２を介して基準電
位入力端子６が接続されている。
（例えば数ｋΩ）のゲート抵抗３１を介してゲート信号
入力端子５が接続され、ＦＥＴ１２のゲートには高抵抗
値（例えば数ｋΩ）のゲート抵抗３３を介してゲート信
号入力端子７が接続されている。また、共通接続点８に
は高抵抗値（例えば数ｋΩ）の抵抗３２を介して基準電
位入力端子６が接続されている。
【００１９】またＦＥＴ１１のドレイン電極とソース電
極間にインダクタ２１とキャパシタ２５が並列に接続さ
れ、ＦＥＴ１２のドレイン電極とソース電極間にイダン
クタ２２とキャパシタ２６が並列に接続される。
極間にインダクタ２１とキャパシタ２５が並列に接続さ
れ、ＦＥＴ１２のドレイン電極とソース電極間にイダン
クタ２２とキャパシタ２６が並列に接続される。
【００２０】インダクタ２１は、ＦＥＴ１１のＯＦＦ時
の容量とキャパシタ２５とで並列共振回路を形成してお
り、デジタルコードレス電話機が使用する周波数（例え
ば１．９ＧＨｚ）においてインピーダンスが最大となる
ようにインダクタンス値が設定されている。また同様に
インダクタ２２は、ＦＥＴ１２のＯＦＦ時の容量とキャ
パシタ２６とで並列共振回路を形成しており、例えば
１．９ＧＨｚにおいてインピーダンスが最大となるよう
にインダクタンス値が設定されている。
の容量とキャパシタ２５とで並列共振回路を形成してお
り、デジタルコードレス電話機が使用する周波数（例え
ば１．９ＧＨｚ）においてインピーダンスが最大となる
ようにインダクタンス値が設定されている。また同様に
インダクタ２２は、ＦＥＴ１２のＯＦＦ時の容量とキャ
パシタ２６とで並列共振回路を形成しており、例えば
１．９ＧＨｚにおいてインピーダンスが最大となるよう
にインダクタンス値が設定されている。
【００２１】次に、上記実施の形態の動作を説明する。
送信モードの場合、ゲート信号入力端子５に２．７Ｖ、
ゲート信号入力端子７に零Ｖ、基準電位入力端子６に
２．７Ｖを与える。すると、ＦＥＴ１１がＯＮし、ＦＥ
Ｔ１２はＯＦＦする。この状態で送信側端子３に信号が
入力されると、この信号は１１のＯＮ抵抗を介してアン
テナ端子２に伝送される。
送信モードの場合、ゲート信号入力端子５に２．７Ｖ、
ゲート信号入力端子７に零Ｖ、基準電位入力端子６に
２．７Ｖを与える。すると、ＦＥＴ１１がＯＮし、ＦＥ
Ｔ１２はＯＦＦする。この状態で送信側端子３に信号が
入力されると、この信号は１１のＯＮ抵抗を介してアン
テナ端子２に伝送される。
【００２２】今、各素子のサイズ等を以下の通りとす
る。ＦＥＴ１１、１２のゲート幅はＷｇ＝１mmであり、
しきい値電圧はすべてＶｔｈ＝−１．０Ｖである。また
ＦＥＴ１１、１２は単位ゲート幅１００μｍのＦＥＴで
構成されたマルチフィンガータイプのＦＥＴである。イ
ンダクタ２１、２２は線幅１０μｍ、スペース５μｍ、
膜厚３μｍとした、角形スパイラルインダクタである。
ゲート抵抗３１、３２、３３はＲ＝１０ｋΩである。こ
のときＦＥＴ１１、１２のＯＦＦ時の容量Ｃｏｆｆは
０．４ｐＦである。
る。ＦＥＴ１１、１２のゲート幅はＷｇ＝１mmであり、
しきい値電圧はすべてＶｔｈ＝−１．０Ｖである。また
ＦＥＴ１１、１２は単位ゲート幅１００μｍのＦＥＴで
構成されたマルチフィンガータイプのＦＥＴである。イ
ンダクタ２１、２２は線幅１０μｍ、スペース５μｍ、
膜厚３μｍとした、角形スパイラルインダクタである。
ゲート抵抗３１、３２、３３はＲ＝１０ｋΩである。こ
のときＦＥＴ１１、１２のＯＦＦ時の容量Ｃｏｆｆは
０．４ｐＦである。
【００２３】このような条件下において、キャパシタ２
５、２６の容量Ｃｐを０．４ｐＦ、０．８ｐＨとしたと
きの上記並列共振回路の共振周波数が１．９ＧＨｚ（デ
ジタルコードレス電話機が使用する周波数）になるよう
にインダクタンスの値を設定した例を次の表に示す。な
お、この表においてはＣｐ＝０、すなわち従来の高周波
スイッチ装置のインダクタンスも比較のため求められて
いる。
５、２６の容量Ｃｐを０．４ｐＦ、０．８ｐＨとしたと
きの上記並列共振回路の共振周波数が１．９ＧＨｚ（デ
ジタルコードレス電話機が使用する周波数）になるよう
にインダクタンスの値を設定した例を次の表に示す。な
お、この表においてはＣｐ＝０、すなわち従来の高周波
スイッチ装置のインダクタンスも比較のため求められて
いる。
【００２４】
【表１】 ここでＣｒｘは受信側がＯＦＦ時の共振用の全容量でキ
ャパシタ２５またはキャパシタ２６の容量ＣｐとＦＥＴ
１１またはＦＥＴ１２のＯＦＦ時の容量Ｃｏｆｆとの和
である。上記の表から従来の場合に比べてインダクタン
スが小さく設定されていることが分かる。これは、全容
量をＣｒｘ、インダクタのインダクタンスをＬとする
と、共振周波数ｆｏはほぼ（Ｃｒ・Ｌ）-1/2となるか
ら、本実施の形態のようにＣｐを付加することにより、
インダクタンスＬを小さい値に設定することが可能とな
る。
ャパシタ２５またはキャパシタ２６の容量ＣｐとＦＥＴ
１１またはＦＥＴ１２のＯＦＦ時の容量Ｃｏｆｆとの和
である。上記の表から従来の場合に比べてインダクタン
スが小さく設定されていることが分かる。これは、全容
量をＣｒｘ、インダクタのインダクタンスをＬとする
と、共振周波数ｆｏはほぼ（Ｃｒ・Ｌ）-1/2となるか
ら、本実施の形態のようにＣｐを付加することにより、
インダクタンスＬを小さい値に設定することが可能とな
る。
【００２５】図３に共振周波数１．９ＧＨｚを実現する
ための、Ｃｒｘ（＝Ｃｐ＋Ｃｏｆｆ）とＬの関係を示
す。Ｃｐ＝０の場合（すなわちＣｒｘ＝０．４ｐＦの場
合）が従来例で、Ｃｐ＞０の場合（すなわちＣｒｘ＞
０．４ｐＦの場合）が本実施の形態である。例えば、Ｃ
ｐ＝０．８ｐＦの場合Ｌのインダクタンスは従来例に比
べて１／３（＝６．１／２１．５）以下にすることがで
きる。
ための、Ｃｒｘ（＝Ｃｐ＋Ｃｏｆｆ）とＬの関係を示
す。Ｃｐ＝０の場合（すなわちＣｒｘ＝０．４ｐＦの場
合）が従来例で、Ｃｐ＞０の場合（すなわちＣｒｘ＞
０．４ｐＦの場合）が本実施の形態である。例えば、Ｃ
ｐ＝０．８ｐＦの場合Ｌのインダクタンスは従来例に比
べて１／３（＝６．１／２１．５）以下にすることがで
きる。
【００２６】この実施の形態の高周波スイッチ装置のレ
イアウトパターンを図２に示す。この図２においては、
Ｃｐ＝０．８ｐＦであり、インダクタ２１、２２は各々
１０μｍの線幅でかつ５μｍのスペースでデザインされ
た２４０μｍ□のスパイラルインダクタである。
イアウトパターンを図２に示す。この図２においては、
Ｃｐ＝０．８ｐＦであり、インダクタ２１、２２は各々
１０μｍの線幅でかつ５μｍのスペースでデザインされ
た２４０μｍ□のスパイラルインダクタである。
【００２７】また、素子間干渉を抑制するためにキャパ
シタ２５、２６はＦＥＴ１１、１２を間に挟んでインダ
クタ２１、２２と対向して配置されている。この実施の
形態においては従来の場合に比べキャパシタ２５、２６
が付加されているが、インダクタ２１、２２の占める面
積が従来の場合に比べて小さくなるので全体としてチッ
プ面積は縮小する。ちなみに本実施の形態のチップサイ
ズは０．７５mm×０．７５mmであるのに対して従来例の
チップサイズは０．９mm×０．９mmであった。また本実
施の形態の高周波スイッチ装置においては、更に大信号
入力時の線形特性を向上させることができる。これを以
下に説明する。
シタ２５、２６はＦＥＴ１１、１２を間に挟んでインダ
クタ２１、２２と対向して配置されている。この実施の
形態においては従来の場合に比べキャパシタ２５、２６
が付加されているが、インダクタ２１、２２の占める面
積が従来の場合に比べて小さくなるので全体としてチッ
プ面積は縮小する。ちなみに本実施の形態のチップサイ
ズは０．７５mm×０．７５mmであるのに対して従来例の
チップサイズは０．９mm×０．９mmであった。また本実
施の形態の高周波スイッチ装置においては、更に大信号
入力時の線形特性を向上させることができる。これを以
下に説明する。
【００２８】Ｃｒｘと、送信入力電力が２０ｄＢｍ時の
アンテナ端子２から出力される第２次高調波スプリアス
との関係を図４に示す。図４中でケースＡは上述のよう
にゲート幅１mmのＦＥＴにキャパシタンスＣｐを付加す
る（０ｐＦ、０．４ｐＦ、０．８ｐＦ）場合であり、ケ
ースＢはＣｐを付加しないでＦＥＴのゲート幅を１mmか
ら３mmまで変えた（０．４ｐＦ−１．２ｐＦ）場合であ
る。Ｃｒｘ＝０．４ｐＦの場合はＣｏｆｆ＝０．４ｐ
Ｆ、Ｃｐ＝０の条件であるのでケースＡとケースＢは同
じ値である。どちらも受信側がＯＦＦ時の共振用全容量
Ｃｒｘは０．４ｐＦから１．２ｐＦまで変化している。
アンテナ端子２から出力される第２次高調波スプリアス
との関係を図４に示す。図４中でケースＡは上述のよう
にゲート幅１mmのＦＥＴにキャパシタンスＣｐを付加す
る（０ｐＦ、０．４ｐＦ、０．８ｐＦ）場合であり、ケ
ースＢはＣｐを付加しないでＦＥＴのゲート幅を１mmか
ら３mmまで変えた（０．４ｐＦ−１．２ｐＦ）場合であ
る。Ｃｒｘ＝０．４ｐＦの場合はＣｏｆｆ＝０．４ｐ
Ｆ、Ｃｐ＝０の条件であるのでケースＡとケースＢは同
じ値である。どちらも受信側がＯＦＦ時の共振用全容量
Ｃｒｘは０．４ｐＦから１．２ｐＦまで変化している。
【００２９】ケースＡとＢの違いは、ケースＡはＣｒｘ
がキャパシタ（線形素子）とＦＥＴのＯＦＦ時容量（非
線形素子）とで構成されているのに対し、ケースＢはＣ
ｒｘがＦＥＴのＯＦＦ時容量（非線形素子）のみで構成
されている。例えばＣｒｘ＝０．８ｐＦの場合、ケース
Ａはキャパシタ（線形素子）の占める割合が５０％（＝
０．４／０．８）であるのに対し、ケースＢはキャパシ
タ（線形素子）の占める割合が０％である。この時の第
２次高調波スプリアスは、ケースＢが−４２ｄＢｃなの
に対しケースＡは−４６ｄＢｃと小さい。このことから
共振用の容量はＦＥＴのＯＦＦ時容量（非線形素子）の
みで構成されているよりも、キャパシタ（線形素子）を
含んだ構成のほうが、送信時のリークパスの非線形特性
が緩和されて歪みが低減すると考えられる。
がキャパシタ（線形素子）とＦＥＴのＯＦＦ時容量（非
線形素子）とで構成されているのに対し、ケースＢはＣ
ｒｘがＦＥＴのＯＦＦ時容量（非線形素子）のみで構成
されている。例えばＣｒｘ＝０．８ｐＦの場合、ケース
Ａはキャパシタ（線形素子）の占める割合が５０％（＝
０．４／０．８）であるのに対し、ケースＢはキャパシ
タ（線形素子）の占める割合が０％である。この時の第
２次高調波スプリアスは、ケースＢが−４２ｄＢｃなの
に対しケースＡは−４６ｄＢｃと小さい。このことから
共振用の容量はＦＥＴのＯＦＦ時容量（非線形素子）の
みで構成されているよりも、キャパシタ（線形素子）を
含んだ構成のほうが、送信時のリークパスの非線形特性
が緩和されて歪みが低減すると考えられる。
【００３０】従来例で述べたようにＣｐ＝０の場合、出
力電力１９ｄＢｍにおける第２高調波スプリアスは−４
２ｄＢｃであり、ＲＣＲ基準を満たしていない。しか
し、本実施の形態においてはＣｐ＝０．４ｐＦの場合、
出力電力１９ｄＢｍにおける第２高調波スプリアスは−
４６ｄＢｃでＲＣＲ基準を満たすことができた。
力電力１９ｄＢｍにおける第２高調波スプリアスは−４
２ｄＢｃであり、ＲＣＲ基準を満たしていない。しか
し、本実施の形態においてはＣｐ＝０．４ｐＦの場合、
出力電力１９ｄＢｍにおける第２高調波スプリアスは−
４６ｄＢｃでＲＣＲ基準を満たすことができた。
【００３１】ただし、Ｃｒｘが増加すると、実際にはＬ
の寄生抵抗があるため共振部分のインピーダンスは、Ｚ
〜Ｌ／（ｒ・Ｃｒｘ）の関係式から減少する。従って挿
入損失とアイソレーションはＣｐを大きくするほど劣化
する。
の寄生抵抗があるため共振部分のインピーダンスは、Ｚ
〜Ｌ／（ｒ・Ｃｒｘ）の関係式から減少する。従って挿
入損失とアイソレーションはＣｐを大きくするほど劣化
する。
【００３２】図５に挿入損失とＣｒｘの関係、図６にア
イソレーションとＣｒｘの関係を示す。挿入損失につい
ては、ケースＢの場合はＦＥＴのＯＮ抵抗が小さくなる
ためケースＡと比べて劣化は小さい。しかしレイアウト
面積を考慮すると、ＦＥＴの面積のキャパシタよりも大
きいので、ケースＢのほうが大きくなる。実際の設計の
際には、目標仕様に合わせてＣｐの値を選択するのが望
ましいと考える。
イソレーションとＣｒｘの関係を示す。挿入損失につい
ては、ケースＢの場合はＦＥＴのＯＮ抵抗が小さくなる
ためケースＡと比べて劣化は小さい。しかしレイアウト
面積を考慮すると、ＦＥＴの面積のキャパシタよりも大
きいので、ケースＢのほうが大きくなる。実際の設計の
際には、目標仕様に合わせてＣｐの値を選択するのが望
ましいと考える。
【００３３】本発明では、直流電源を供給する際に高抵
抗を用いて説明を行ったが、これはあくまでＲＦ信号成
分を遮断する目的であり、インダクタを用いても同様な
効果が得られるのは、言うまでもない。
抗を用いて説明を行ったが、これはあくまでＲＦ信号成
分を遮断する目的であり、インダクタを用いても同様な
効果が得られるのは、言うまでもない。
【００３４】なお上記実施の形態においては、素子間干
渉を抑制するためにキャパシタとインダクタはＦＥＴを
挟んで対向配置されたが、本発明はこれに限定されるも
のではない。
渉を抑制するためにキャパシタとインダクタはＦＥＴを
挟んで対向配置されたが、本発明はこれに限定されるも
のではない。
【００３５】
【発明の効果】本発明によれば、ＦＥＴのそれぞれのド
レイン電極とソース電極間に並列に、インダクタとキャ
パシタが接続され、インダクタは、ＦＥＴのＯＦＦ時容
量とキャパシタとで並列共振回路を形成しており、かつ
デジタルコードレス電話機に使用する１．９ＧＨｚにお
いて、インピーダンスが最大になるようにインダクタン
ス値が設定されているため共振用の容量が増えてインダ
クタンスを小さな値に設定することが可能となり、チッ
プ面積を大幅に削減できる。さらに、共振用の容量が線
形容量と非線形容量とから構成されるので、送信時のリ
ークパスの非線形特性が緩和され送信時の歪みを低減で
きる。
レイン電極とソース電極間に並列に、インダクタとキャ
パシタが接続され、インダクタは、ＦＥＴのＯＦＦ時容
量とキャパシタとで並列共振回路を形成しており、かつ
デジタルコードレス電話機に使用する１．９ＧＨｚにお
いて、インピーダンスが最大になるようにインダクタン
ス値が設定されているため共振用の容量が増えてインダ
クタンスを小さな値に設定することが可能となり、チッ
プ面積を大幅に削減できる。さらに、共振用の容量が線
形容量と非線形容量とから構成されるので、送信時のリ
ークパスの非線形特性が緩和され送信時の歪みを低減で
きる。
【図１】本発明による高周波スイ装置の一実施の形態の
構成を示す回路図。
構成を示す回路図。
【図２】図１に示す高周波スイッチ装置のレイアウトパ
ターン図。
ターン図。
【図３】図１に示す高周波スイッチ装置の、ＯＦＦ時の
共振用全容量とインダクタの関係を示すグラフ。
共振用全容量とインダクタの関係を示すグラフ。
【図４】図１に示す高周波スイッチ装置の、ＯＦＦ時の
共振用全容量と第２高周波スプリアスとの関係を示すグ
ラフ。
共振用全容量と第２高周波スプリアスとの関係を示すグ
ラフ。
【図５】図１に示す高周波スイッチ装置のＯＦＦ時の共
振用全容量と挿入損失との関係を示すグラフ。
振用全容量と挿入損失との関係を示すグラフ。
【図６】図１に示す高周波スイッチ装置のＯＦＦ時の共
振用全容量とアイソレーションとの関係を示すグラフ。
振用全容量とアイソレーションとの関係を示すグラフ。
【図７】従来の共振型高周波スイッチ装置の構成を示す
回路図。
回路図。
【図８】図７に示す高周波スイッチ装置のレイアウトパ
ターン図。
ターン図。
【図９】従来の非共振型高周波スイッチ装置の構成を示
す回路図。
す回路図。
２ アンテナ端子 ３ 送信側端子 ４ 受信側端子 ５、７ ゲート信号入力端子 ６ 基準電位入力端子 ８ 共通接続点 １１、１２ ＦＥＴ ２１、２２ インダクタ ２５、２６ キャパシタ ３１、３２、３３ 抵抗
Claims (3)
- 【請求項１】第１乃至第３の端子と、 第１のＦＥＴおよびこの第１のＦＥＴに各々並列に接続
された第１のインダクタならびに第１のキャパシタを有
し、一端が前記第１の端に接続された第１の回路と、 第２のＦＥＴおよびこの第２のＦＥＴに各々並列に接続
された第２のインダクタならびに第２のキャパシタを有
し、一端が前記第１の回路の他端に接続され、他端が前
記第２の端子に接続された第２の回路と、 を備え、前記第１のＦＥＴのゲートには抵抗を介して第
１の制御信号が印加され、前記第２のＦＥＴのゲートに
は抵抗を介して第２の制御信号が印加され、前記第３の
端子は前記第１および第２の回路の共通接続点に接続さ
れ、この共通接続点は所定電位が印加されることを特徴
とする高周波スイッチ装置。 - 【請求項２】前記第１のインダクタは、前記第１のＦＥ
ＴがＯＦＦ状態の時に、この第１のＦＥＴのＯＦＦ時の
容量と、前記第１のキャパシタとで並列共振回路を形成
し、 前記第２のインダクタは、前記第２のＦＥＴがＯＦＦ状
態の時に、この第２のＦＥＴのＯＦＦ時の容量と、前記
第２のキャパシタとで並列共振回路を形成し、 前記第１および第２のインダクタのインダクタンスは各
々、所定の周波数で並列共振条件を満たすように設定さ
れることを特徴とする請求項１記載の高周波スイッチ装
置。 - 【請求項３】前記第１のＦＥＴはチップ上で前記第１の
インダクタと前記第１のキャパシタとの間に配置され、
前記第２のＦＥＴは前記第２のインダクタと前記第２の
キャパシタとの間に配置されることを特徴とする請求項
１または２記載の高周波スイッチ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20044697A JP3310203B2 (ja) | 1997-07-25 | 1997-07-25 | 高周波スイッチ装置 |
| DE69817941T DE69817941T2 (de) | 1997-07-25 | 1998-07-24 | Hochfrequenzschaltungsanordnung, Eingabeeinheit und Transceiver |
| EP98305931A EP0893882B1 (en) | 1997-07-25 | 1998-07-24 | High frequency switch device, front end unit and transceiver |
| US09/121,939 US6118985A (en) | 1997-07-25 | 1998-07-24 | High frequency switch device, front end unit and transceiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20044697A JP3310203B2 (ja) | 1997-07-25 | 1997-07-25 | 高周波スイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146101A true JPH1146101A (ja) | 1999-02-16 |
| JP3310203B2 JP3310203B2 (ja) | 2002-08-05 |
Family
ID=16424444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20044697A Expired - Fee Related JP3310203B2 (ja) | 1997-07-25 | 1997-07-25 | 高周波スイッチ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6118985A (ja) |
| EP (1) | EP0893882B1 (ja) |
| JP (1) | JP3310203B2 (ja) |
| DE (1) | DE69817941T2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101304A (ja) * | 2001-09-25 | 2003-04-04 | Murata Mfg Co Ltd | 高周波スイッチ回路およびそれを用いた電子装置 |
| US7023258B2 (en) | 2000-10-26 | 2006-04-04 | Nec Corporation | Switch circuit |
| US7391282B2 (en) | 2004-11-17 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Radio-frequency switch circuit and semiconductor device |
| JP2009302972A (ja) * | 2008-06-13 | 2009-12-24 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
| KR100992241B1 (ko) | 2007-12-25 | 2010-11-05 | 삼성전기주식회사 | 고주파 스위치 회로 |
| EP2302738A2 (en) | 2009-09-28 | 2011-03-30 | Fujitsu Limited | Communication device |
| JP2012015608A (ja) * | 2010-06-29 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| JP2017510130A (ja) * | 2014-01-17 | 2017-04-06 | クアルコム，インコーポレイテッド | 切替え可能なアンテナアレイ |
| WO2017115579A1 (ja) * | 2015-12-28 | 2017-07-06 | 株式会社村田製作所 | マルチプレクサ |
| KR20190051841A (ko) * | 2017-11-07 | 2019-05-15 | 코르보 유에스, 인크. | 라디오 주파수 스위치 시스템 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114950A (ja) * | 1998-10-07 | 2000-04-21 | Murata Mfg Co Ltd | Ｓｐｓｔスイッチおよびｓｐｄｔスイッチおよびそれを用いた通信機 |
| US6396325B2 (en) * | 1999-12-03 | 2002-05-28 | Fairchild Semiconductor Corporation | High frequency MOSFET switch |
| JP3637830B2 (ja) * | 2000-02-22 | 2005-04-13 | 株式会社村田製作所 | Ｓｐｄｔスイッチおよびそれを用いた通信機 |
| JP2002050980A (ja) * | 2000-08-04 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 高周波スイッチおよびそれを用いた無線通信機 |
| JP3469563B2 (ja) * | 2001-05-14 | 2003-11-25 | 三菱電機株式会社 | 移相器及び多ビット移相器 |
| JP2002353411A (ja) * | 2001-05-25 | 2002-12-06 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| JP2002368194A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| US7369535B2 (en) | 2001-06-11 | 2008-05-06 | Level 3 Communications, Llc | Voice over Internet Protocol real time protocol routing |
| JP2003078441A (ja) * | 2001-09-03 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 高周波回路装置および移動体通信装置 |
| JP3813083B2 (ja) * | 2001-12-05 | 2006-08-23 | ローム株式会社 | 送受信装置 |
| US7071783B2 (en) * | 2002-07-19 | 2006-07-04 | Micro Mobio Corporation | Temperature-compensated power sensing circuit for power amplifiers |
| US7493094B2 (en) * | 2005-01-19 | 2009-02-17 | Micro Mobio Corporation | Multi-mode power amplifier module for wireless communication devices |
| US20040232982A1 (en) * | 2002-07-19 | 2004-11-25 | Ikuroh Ichitsubo | RF front-end module for wireless communication devices |
| US6774718B2 (en) * | 2002-07-19 | 2004-08-10 | Micro Mobio Inc. | Power amplifier module for wireless communication devices |
| US7421389B2 (en) * | 2002-11-13 | 2008-09-02 | At&T Knowledge Ventures, L.P. | System and method for remote speech recognition |
| US7248035B2 (en) * | 2002-12-12 | 2007-07-24 | Analog Devices, Inc. | Automatic test equipment pin channel with T-coil compensation |
| DE10313868B4 (de) * | 2003-03-21 | 2009-11-19 | Siemens Ag | Katheter zur magnetischen Navigation |
| US7468543B2 (en) * | 2003-09-19 | 2008-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device, communication device, and semiconductor device inspecting method |
| US20050205986A1 (en) * | 2004-03-18 | 2005-09-22 | Ikuroh Ichitsubo | Module with integrated active substrate and passive substrate |
| US7254371B2 (en) * | 2004-08-16 | 2007-08-07 | Micro-Mobio, Inc. | Multi-port multi-band RF switch |
| US7262677B2 (en) * | 2004-10-25 | 2007-08-28 | Micro-Mobio, Inc. | Frequency filtering circuit for wireless communication devices |
| US7389090B1 (en) | 2004-10-25 | 2008-06-17 | Micro Mobio, Inc. | Diplexer circuit for wireless communication devices |
| US7221225B2 (en) | 2004-12-03 | 2007-05-22 | Micro-Mobio | Dual band power amplifier module for wireless communication devices |
| US7769355B2 (en) * | 2005-01-19 | 2010-08-03 | Micro Mobio Corporation | System-in-package wireless communication device comprising prepackaged power amplifier |
| US7084702B1 (en) * | 2005-01-19 | 2006-08-01 | Micro Mobio Corp. | Multi-band power amplifier module for wireless communication devices |
| US7548111B2 (en) * | 2005-01-19 | 2009-06-16 | Micro Mobio Corporation | Miniature dual band power amplifier with reserved pins |
| US7580687B2 (en) * | 2005-01-19 | 2009-08-25 | Micro Mobio Corporation | System-in-package wireless communication device comprising prepackaged power amplifier |
| US20070063982A1 (en) * | 2005-09-19 | 2007-03-22 | Tran Bao Q | Integrated rendering of sound and image on a display |
| US7477204B2 (en) * | 2005-12-30 | 2009-01-13 | Micro-Mobio, Inc. | Printed circuit board based smart antenna |
| JP4464368B2 (ja) * | 2006-05-23 | 2010-05-19 | Ｎｅｃエレクトロニクス株式会社 | スイッチ回路 |
| US7477108B2 (en) * | 2006-07-14 | 2009-01-13 | Micro Mobio, Inc. | Thermally distributed integrated power amplifier module |
| DE102006052433A1 (de) * | 2006-11-07 | 2008-05-08 | Rohde & Schwarz Gmbh & Co. Kg | Hochfrequenz-Umschalter |
| TWI350053B (en) * | 2008-01-25 | 2011-10-01 | Univ Nat Taiwan | Single-pole single-throw switch circuit device |
| US7852063B2 (en) * | 2008-06-04 | 2010-12-14 | Silicon Storage Technology, Inc. | Integrated power detector with temperature compensation for fully-closed loop control |
| JP5336232B2 (ja) * | 2009-03-18 | 2013-11-06 | 住友電工デバイス・イノベーション株式会社 | スイッチング回路及びその試験方法 |
| KR101301209B1 (ko) * | 2009-12-16 | 2013-08-29 | 한국전자통신연구원 | 고주파 대역 스위칭용 씨모오스 스위치 및 스위칭 격리도 강화방법 |
| US8405453B2 (en) * | 2010-07-20 | 2013-03-26 | International Business Machines Corporation | Millimeter-wave on-chip switch employing frequency-dependent inductance for cancellation of off-state capacitance |
| FR2969428B1 (fr) * | 2010-12-21 | 2013-01-04 | St Microelectronics Sa | Commutateur electronique et appareil de communication incluant un tel commutateur |
| JP5580782B2 (ja) * | 2011-06-06 | 2014-08-27 | 住友電気工業株式会社 | スイッチング回路 |
| KR20130127782A (ko) * | 2012-05-15 | 2013-11-25 | 삼성전기주식회사 | 스위칭 회로 및 이를 포함하는 무선통신 시스템 |
| US9024838B2 (en) | 2012-08-09 | 2015-05-05 | Qualcomm Incorporated | Multi-throw antenna switch with off-state capacitance reduction |
| US9847804B2 (en) | 2014-04-30 | 2017-12-19 | Skyworks Solutions, Inc. | Bypass path loss reduction |
| GB2527638B (en) * | 2014-04-30 | 2019-03-27 | Skyworks Solutions Inc | Bypass path loss reduction |
| US9479160B2 (en) | 2014-12-17 | 2016-10-25 | GlobalFoundries, Inc. | Resonant radio frequency switch |
| US9735854B2 (en) * | 2016-01-18 | 2017-08-15 | Qorvo Us, Inc. | Systems for antenna swapping switching and methods of operation thereof |
| US9793972B1 (en) | 2016-04-04 | 2017-10-17 | Qorvo Us, Inc. | Multiple-input multiple-output (MIMO) antenna swapping circuit |
| CN108574479B (zh) * | 2017-03-08 | 2024-03-05 | 康希通信科技（上海）有限公司 | 单刀单掷射频开关及其构成的单刀多掷射频开关 |
| US10992334B2 (en) | 2019-04-04 | 2021-04-27 | Analog Devices International Unlimited Company | Radio frequency switches with controllable resonant frequency |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169775B2 (ja) * | 1994-08-29 | 2001-05-28 | 株式会社日立製作所 | 半導体回路、スイッチ及びそれを用いた通信機 |
| JPH08204530A (ja) * | 1995-01-23 | 1996-08-09 | Sony Corp | スイツチ回路 |
| JPH098501A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 高周波スイッチ |
| JPH0923101A (ja) * | 1995-07-05 | 1997-01-21 | Toshiba Corp | 高周波スイッチ装置 |
| JP3249393B2 (ja) * | 1995-09-28 | 2002-01-21 | 株式会社東芝 | スイッチ回路 |
| JPH09200021A (ja) * | 1996-01-22 | 1997-07-31 | Mitsubishi Electric Corp | 集積回路 |
-
1997
- 1997-07-25 JP JP20044697A patent/JP3310203B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-24 EP EP98305931A patent/EP0893882B1/en not_active Expired - Lifetime
- 1998-07-24 DE DE69817941T patent/DE69817941T2/de not_active Expired - Fee Related
- 1998-07-24 US US09/121,939 patent/US6118985A/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023258B2 (en) | 2000-10-26 | 2006-04-04 | Nec Corporation | Switch circuit |
| JP2003101304A (ja) * | 2001-09-25 | 2003-04-04 | Murata Mfg Co Ltd | 高周波スイッチ回路およびそれを用いた電子装置 |
| JP4534405B2 (ja) * | 2001-09-25 | 2010-09-01 | 株式会社村田製作所 | 高周波スイッチ回路およびそれを用いた電子装置 |
| US7391282B2 (en) | 2004-11-17 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Radio-frequency switch circuit and semiconductor device |
| KR100992241B1 (ko) | 2007-12-25 | 2010-11-05 | 삼성전기주식회사 | 고주파 스위치 회로 |
| JP2009302972A (ja) * | 2008-06-13 | 2009-12-24 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
| EP2302738A2 (en) | 2009-09-28 | 2011-03-30 | Fujitsu Limited | Communication device |
| US8326235B2 (en) | 2009-09-28 | 2012-12-04 | Fujitsu Limited | Communication device |
| JP2012015608A (ja) * | 2010-06-29 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| JP2017510130A (ja) * | 2014-01-17 | 2017-04-06 | クアルコム，インコーポレイテッド | 切替え可能なアンテナアレイ |
| WO2017115579A1 (ja) * | 2015-12-28 | 2017-07-06 | 株式会社村田製作所 | マルチプレクサ |
| US10574206B2 (en) | 2015-12-28 | 2020-02-25 | Murata Manufacturing Co., Ltd. | Multiplexer |
| KR20190051841A (ko) * | 2017-11-07 | 2019-05-15 | 코르보 유에스, 인크. | 라디오 주파수 스위치 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6118985A (en) | 2000-09-12 |
| EP0893882A3 (en) | 2001-02-14 |
| JP3310203B2 (ja) | 2002-08-05 |
| DE69817941D1 (de) | 2003-10-16 |
| EP0893882B1 (en) | 2003-09-10 |
| EP0893882A2 (en) | 1999-01-27 |
| DE69817941T2 (de) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310203B2 (ja) | 高周波スイッチ装置 | |
| US5748053A (en) | Switching circuit | |
| US6563366B1 (en) | High-frequency Circuit | |
| US6882829B2 (en) | Integrated circuit incorporating RF antenna switch and power amplifier | |
| CN102185594B (zh) | 单极多掷开关 | |
| US6085071A (en) | Antenna duplexer | |
| US7808342B2 (en) | Harmonic phase tuning filter for RF switches | |
| US9515645B2 (en) | System and method for a radio frequency switch | |
| US7839234B2 (en) | Switching module with harmonic phase tuning filter | |
| US6847829B2 (en) | Multiband high-frequency switch | |
| JP2848502B2 (ja) | マイクロ波半導体スイッチ | |
| US11881841B2 (en) | Multiplexer and high-frequency filter | |
| US20210159887A1 (en) | Switch module | |
| US11329630B2 (en) | Switch module | |
| EP3930203B1 (en) | Switch device, system and corresponding methods | |
| JPH11243304A (ja) | アンテナ共用器 | |
| JP3836044B2 (ja) | スイッチ回路 | |
| JP4075459B2 (ja) | 高周波スイッチ回路 | |
| US11309847B2 (en) | Amplifier circuit | |
| US20240178877A1 (en) | Multi-terminal switch | |
| US6801757B2 (en) | Circuit configuration for matching an amplifier to a radio-frequency line, and use of the circuit configuration | |
| US20240106470A1 (en) | High frequency circuit and communication apparatus | |
| JP3175421B2 (ja) | アンテナスイッチ共用器 | |
| JP4644968B2 (ja) | 半導体スイッチ回路および半導体装置 | |
| JP2001292075A (ja) | 高周波スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |