JP4075459B2 - 高周波スイッチ回路 - Google Patents
高周波スイッチ回路 Download PDFInfo
- Publication number
- JP4075459B2 JP4075459B2 JP2002146501A JP2002146501A JP4075459B2 JP 4075459 B2 JP4075459 B2 JP 4075459B2 JP 2002146501 A JP2002146501 A JP 2002146501A JP 2002146501 A JP2002146501 A JP 2002146501A JP 4075459 B2 JP4075459 B2 JP 4075459B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output terminal
- output
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば超短波帯から準マイクロ波帯までの高周波信号の断続または切り替えを行う高周波スイッチ回路に関するものである。
【０００２】
【従来の技術】
従来、ＳＰＤＴ（Single Pole Dual Through）形式の高周波スイッチ回路として、▲１▼特開平８−２０４５３０、▲２▼特開平９−８５０１、▲３▼特開平９−２３１０１が開示されている。
【０００３】
携帯電話等の移動体通信における送受信の切り替えには、スイッチ回路として半導体スイッチ素子を用いた高周波スイッチ回路が用いられている。上記公報に示されている高周波スイッチ回路は、アイソレーション特性を改善するように回路を構成している。
【０００４】
ここで、従来のＳＰＤＴ形式の高周波スイッチ回路の基本的な例を図１１に示す。図１１において、２１，２２はそれぞれスイッチ素子、３１，３２はスイッチ素子２１，２２にそれぞれ並列接続したインダクタである。このスイッチ素子２１とインダクタ３１との並列接続により第１の回路１を構成し、スイッチ素子２２とインダクタ３２との並列接続回路が第２の回路２を構成している。１１は第１の入出力端子、１２は第２の入出力端子、１３は第３の入出力端子、１４は接続点である。第１の入出力端子１１と接続点１４との間の第１の信号経路に第１の回路１を直列接続し、第２の入出力端子１２と接続点１４との間の第２の信号経路に第２の回路２を直列接続している。
【０００５】
【発明が解決しようとする課題】
ところが、例えば５ＧＨｚ帯等、使用帯域が高周波数化するにつれ、図１１に４１，４２，４３で示したようなボンディングワイヤーやパッケージのリード等による寄生インダクタンス成分の影響が大きくなる。そのため、入出力ＶＳＷＲ特性の劣化につながり、結果的に挿入損失が劣化してしまうという問題があった。
【０００６】
この発明の目的は、上記寄生インダクタンス成分の影響による不整合を解消してＶＳＷＲ特性を改善し、挿入損失の劣化を抑えるようにした高周波スイッチ回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、第１・第２・第３の３つの入出力端子と、第１の入出力端子を介する第１の信号経路と第２の入出力端子を介する第２の信号経路との接続点とを備え、スイッチ素子を含む第１の回路を第１の信号経路に直列接続し、スイッチ素子を含む第２の回路を第２の信号経路に直列接続し、前記接続点を第３の入出力端子に接続したＳＰＤＴ形式の高周波スイッチ回路において、
第１・第２の回路のそれぞれが、スイッチ素子とインダクタとの並列回路を含み、第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分と前記キャパシタンス成分に接続されるワイヤおよび／またはライン電極によるインダクタンス成分とで構成される直列共振回路からなるインピーダンス素子を前記接続点と接地との間に接続したことを特徴としている。
【０００９】
また、この発明の高周波スイッチ回路は、前記ＳＰＤＴ形式の高周波スイッチ回路において、第１・第２の回路のそれぞれは、スイッチ素子とインダクタとの並列回路を含み、第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分と前記キャパシタンス成分に接続されるワイヤおよび／またはライン電極によるインダクタンス成分とで構成される直列共振回路からなるインピーダンス素子を、第１・第２の回路の入出力部と接地との間、および前記接続点と接地との間にそれぞれ接続したことを特徴としている。
これらのように構成することにより、入出力ＶＳＷＲを小さくする。
【００１０】
また、この発明は、前記第１または第２の回路の少なくとも一方を、複数のスイッチ素子の直列回路とインダクタとの並列回路を含むように構成する。
【００１１】
また、この発明は、前記第１または第２の回路の少なくとも一方を、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路を含むように構成する。
【００１２】
このようにして、複数のスイッチ素子が直列接続された構成において入出力ＶＳＷＲを小さくする。
【００１３】
また、この発明の高周波スイッチ回路は、前記ＳＰＤＴ形式の高周波スイッチ回路において、前記第１または第２の回路の少なくとも一方が、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路を含み、第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分を含むインピーダンス素子を各並列回路の入出力端子側と接地との間に接続したことを特徴としている。
【００１４】
これにより、やはり複数のスイッチ素子が直列接続された構成において入出力ＶＳＷＲを小さくする。
【００１５】
【発明の実施の形態】
第１の実施形態に係る高周波スイッチ回路の構成を図１〜図４を参照して説明する。
図１は高周波スイッチ回路の回路図である。ここで、１１は第１の入出力端子、１２は第２の入出力端子、１３は第３の入出力端子、１４は接続点である。図１１に示した例と同様に、スイッチ素子２１とインダクタ３１との並列回路によって第１の回路を構成し、スイッチ素子２２とインダクタ３２との並列回路によって第２の回路を構成している。これらの第１の回路１を第１の入出力端子１１と接続点１４との間の第１の信号経路に直列接続し、第２の回路２を第２の入出力端子１２と接続点１４との間の第２の信号経路に直列接続している。
【００１６】
図２はスイッチ素子２１とその周囲の具体的な回路について示している。このようにスイッチ素子２１はＦＥＴからなり、そのドレイン−ソース間にインダクタ３１を接続している。またゲートに、抵抗Ｒを介してゲート信号を印加するようにしている。したがってＦＥＴがオンの時には、そのドレイン−ソース間は低インピーダンスの抵抗素子と等価となり、オフ時にはドレイン−ソース間がキャパシタンス素子と等価となる。スイッチ素子２２についても同様である。
【００１７】
図１に戻って、４１は、第１の回路１と第１の入出力端子１１との間に生じるインピーダンス成分である。４２は、第２の回路２と第２の入出力端子１２との間に生じるインピーダンス成分である。これらのインピーダンス成分４１，４２は、第１・第２の入出力端子１１，１２と第１・第２の回路１，２との入出力部との間に介在するワイヤーやストリップライン等によるインピーダンス成分である。４３は第３の入出力端子１３と接続点１４との間に生じるインピーダンス成分である。これは第３の入出力端子１４と接続点１４との間の経路になるワイヤーやストリップライン等のインピーダンス成分である。これらのインピーダンス成分４１，４２，４３はそれぞれ主としてインダクタンス成分からなる。
【００１８】
７４は接続点１４と接地との間に接続したインピーダンス素子である。５４はそのキャパシタンス成分、６４はそのインダクタンス成分である。実際には、接続点１４と接地との間にキャパシタ（キャパシタンス素子）を接続する。インダクタンス成分６４は、その接続のためのワイヤーやストリップラインのインダクタンス成分に相当する。
【００１９】
図１に示した高周波スイッチ回路の動作は次のとおりである。
まず、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明する。このとき、スイッチ素子２１は単なる抵抗素子、スイッチ素子２２は単なる容量素子と等価になる。第１の入出力端子１１と第２の入出力端子１２との間、第２の入出力端子１２と第３の入出力端子１３との間は、それぞれアイソレーションを確保する必要がある。そこで、スイッチ素子２２に並列にインダクタ３２を接続し、スイッチ素子２２のオフ時の容量成分と、インダクタ３２のインダクタンス成分とにより並列共振回路を構成する。この並列共振回路の共振周波数が、第１の入出力端子１１から入力される信号周波数に等しくなるように、インダクタ３２のインダクタンスを定めておく。このことにより、第２の入出力端子１２への信号の漏れが抑えられる。
【００２０】
第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合も、同様にして、スイッチ素子２１のオフ時の容量成分とインダクタ３１のインダクタンス成分とにより並列共振回路を構成する。この並列共振回路の共振周波数が、第２の入出力端子１２から入力される信号周波数に等しくなるように、インダクタ３１のインダクタンスを定めておく。このことにより、第１の入出力端子１１への信号の漏れが抑えられる。
【００２１】
但し、入力周波数が高くなる程、インピーダンス成分４１，４２，４３のインダクタンス成分による影響が大きくなるため、入出力ＶＳＷＲが劣化し、効率良く信号が入出力されない。その結果、挿入損失が劣化することになる。そこで、この例では、接続点１４と接地との間にインピーダンス素子７４を接続することによりその問題を解消する。
【００２２】
例えば、５．２ＧＨｚの信号を通過させる高周波スイッチ回路を構成する場合を考える。ボンディングワイヤー等によるインピーダンス成分４１，４２，４３のそれぞれは、ここで抵抗成分０Ω、インダクタンス成分１ｎＨとする。第１の入出力端子１１から信号を入力し、第３の入出力端子１３へ出力する場合、スイッチ素子２１のオン時の抵抗成分を２Ω、スイッチ素子２２のオフ時のキャパシタンス成分を０．３ｐＦとする。インダクタ３１，３２のインダクタンスは、スイッチ素子２１，２２のオフ時のキャパシタンス成分０．３ｐＦとの並列共振周波数が５．２ＧＨｚとなるような値、この場合３．２ｎＨとする。
【００２３】
これらの条件の下で、第１の入出力端子１１および第３の入出力端子１３からみて５．２ＧＨｚで入出力ＶＳＷＲが良好となるような、インピーダンス素子７４のキャパシタンス成分の値をシミュレーションにより計算する。その結果、０．５６ｐＦを得る。
【００２４】
但し、このインピーダンス素子７４としてのキャパシタを接続するためのボンディングワイヤーが存在する。ここで、そのインダクタンス成分６４を１ｎＨとすると、同様の計算により、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなキャパシタンス成分５４は０．３５ｐＦとなる。
【００２５】
上述の例では、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明したが、この高周波スイッチ回路は対称回路であるので、第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合についても同様に作用する。
【００２６】
図３，図４は第１・第２の回路の構成が異なった、他の２つの高周波スイッチ回路の例を示している。入力する信号電力が１Ｗ程度と大きい場合には、この図３または図４に示すように、オフ時のスイッチ素子のドレイン−ソース間電圧を抑えて信号の歪みを生じさせない目的で、スイッチ素子を複数段直列に接続している。図３に示す例では、２つのスイッチ素子２１ａ，２１ｂの直列回路に対して１つのインダクタ３１を並列接続して第１の回路１を構成している。同様に、２つのスイッチ素子２２ａ，２２ｂの直列回路に対して１つのインダクタ３２を並列接続して第２の回路２を構成している。
【００２７】
また、図４に示す例では、スイッチ素子２１ａとインダクタ３１ａとの並列回路に、スイッチ素子２１ｂとインダクタ３１ｂとの並列回路を直列接続することによって第１の回路１を構成し、同様にスイッチ素子２２ａとインダクタ３２ａとの並列回路に、スイッチ素子２２ｂとインダクタ３２ｂとの並列回路を直列接続することによって第２の回路２を構成している。
【００２８】
次に、第２の実施形態に係る高周波スイッチ回路の構成を図５・図６を参照して説明する。
図５において、１１〜１３は第１〜第３の入出力端子、１，２は第１・第２の回路、４１〜４３はボンディングワイヤーやパッケージのリード等によるインピーダンス成分である。これらの部分の構成は図１に示したものと同じである。図５に示す例では、２つのインピーダンス素子７１，７２を第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にそれぞれ接続している。
【００２９】
ここで、インダクタ３１，３２、インピーダンス成分４１，４２，４３の条件を図１に示した場合と同様とする。第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合に、第１の入出力端子１１および第３の入出力端子１３からみて５．２ＧＨｚで入出力ＶＳＷＲが良好になるような、インピーダンス素子７１，７２のキャパシタンス成分をシミュレーションにより計算すると、それぞれ０．５５ｐＦとなる。
【００３０】
但し、これらのインピーダンス素子７１，７２としてのキャパシタを接続する際のボンディングワイヤーが存在する。今、そのボンディングワイヤーのインダクタンス成分６１，６２をそれぞれ１ｎＨとすると、同様の計算により、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなキャパシタンス成分５１，５２の値はそれぞれ０．３４ｐＦとなる。
【００３１】
上述の例では、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明したが、この高周波スイッチ回路は対称回路であるので、第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合についても同様に作用する。
【００３２】
図６は、第１・第２の回路の構成が異なった、他の高周波スイッチ回路の例を示している。入力する信号電力が１Ｗ程度と大きい場合には、この図６に示すように、オフ時のスイッチ素子のドレイン−ソース間電圧を抑えて信号の歪みを生じさせない目的で、スイッチ素子を複数段直列に接続する。図６に示す例では、２つのスイッチ素子２１ａ，２１ｂの直列回路に対して１つのインダクタ３１を並列接続して第１の回路１を構成している。同様に、２つのスイッチ素子２２ａ，２２ｂの直列回路に対して１つのインダクタ３２を並列接続して第２の回路２を構成している。そして、第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にインピーダンス素子７１，７２を接続している。このような場合にも同様の効果が得られる。
【００３３】
次に、第３の実施形態に係る高周波スイッチ回路について図７・図８を参照して説明する。
図７において、１１〜１３は第１〜第３の入出力端子、１，２は第１・第２の回路、４１〜４３はボンディングワイヤーやパッケージのリード等によるインピーダンス成分である。これらの部分の構成は図１に示したものと同じである。
【００３４】
図７に示す例では、２つのインピーダンス素子７１，７２を第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にそれぞれ接続し、さらに接続点１４と接地との間にインピーダンス素子７４を接続している。
【００３５】
ここで、インダクタ３１，３２、インピーダンス成分４１，４２，４３の条件を図１に示した場合と同様とする。第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合に、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなインピーダンス素子７１，７２，７４のキャパシタンス成分をシミュレーションにより計算するとそれぞれ０．２８ｐＦとなる。
【００３６】
但し、これらのインピーダンス素子７１，７２，７４としてのキャパシタを接続する際のボンディングワイヤーが存在する。今、そのボンディングワイヤーのインダクタンス成分６１，６２，６４をそれぞれ１ｎＨとすると、同様の計算により、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなキャパシタンス成分５１，５２，５４の値はそれぞれ０．２１ｐＦとなる。
【００３７】
上述の例では、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明したが、この高周波スイッチ回路は対称回路であるので、第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合についても同様に作用する。
【００３８】
図８は、入力する信号電力が１Ｗ程度と大きい場合に、スイッチ素子を複数段直列に接続した例である。この例では、２つのスイッチ素子２１ａ，２１ｂの直列回路に対して１つのインダクタ３１を並列接続して第１の回路１を構成している。同様に、２つのスイッチ素子２２ａ，２２ｂの直列回路に対して１つのインダクタ３２を並列接続して第２の回路２を構成している。そして、第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にインピーダンス素子７１，７２を接続し、接続点１４と接地との間にインピーダンス素子７４を接続している。このような場合にも同様の効果が得られる。
【００３９】
次に、第４の実施形態に係る高周波スイッチ回路について図９・図１０を参照して説明する。
この第４の実施形態では、スイッチ素子とインダクタとの並列回路を複数組直列接続している。図９に示す例では、各並列回路の入出力端子側と接地との間にインピーダンス素子７１ａ，７１ｂ，７２ａ，７２ｂをそれぞれ接続している。また、図１０に示す例では、さらに、接続点１４と接地との間にインピーダンス素子７４を接続している。このような回路構成でも、各インピーダンス素子のキャパシタンス成分およびインダクタンス成分を同様にして定めることにより、入出力ＶＳＷＲを改善することができる。
【００４０】
【発明の効果】
この発明によれば、使用帯域が高周波数化するにつれ、ボンディングワイヤーやパッケージのリード等による寄生インダクタンス成分の影響が大きくなっても、入出力ＶＳＷＲ特性の劣化が改善され、その結果、挿入損失の劣化が抑えられる。
【００４１】
また、複数のスイッチ素子の直列回路とインダクタとの並列回路を含む場合や、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路構成の場合でも、入出力ＶＳＷＲ特性の劣化が改善され、その結果、挿入損失の劣化が抑えられる。
【図面の簡単な説明】
【図１】第１の実施形態に係る高周波スイッチ回路の回路図
【図２】第１の回路部分の構成を示す回路図
【図３】第１の実施形態においてスイッチ素子を複数段接続した例を示す図
【図４】スイッチ素子を複数段接続した他の例を示す図
【図５】第２の実施形態に係る高周波スイッチ回路の回路図
【図６】第２の実施形態においてスイッチ素子を複数段接続した例を示す図
【図７】第３の実施形態に係る高周波スイッチ回路の構成を示す図
【図８】第３の実施形態においてスイッチ素子を複数段接続した例を示す図
【図９】第４の実施形態に係る高周波スイッチ回路の構成を示す図
【図１０】第４の実施形態における別の構成例を示す図
【図１１】従来の高周波スイッチ回路の基本的な構成を示す図
【符号の説明】
１−第１の回路
２−第２の回路
１１−第１の入出力端子
１２−第２の入出力端子
１３−第３の入出力端子
１４−接続点
２１，２２−スイッチ素子
３１，３２−インダクタ
４１，４２，４３−インピーダンス成分
５１，５２，５４−キャパシタンス成分
６１，６２，６４−インダクタンス成分
７１，７２，７４−インピーダンス素子
【発明の属する技術分野】
この発明は、例えば超短波帯から準マイクロ波帯までの高周波信号の断続または切り替えを行う高周波スイッチ回路に関するものである。
【０００２】
【従来の技術】
従来、ＳＰＤＴ（Single Pole Dual Through）形式の高周波スイッチ回路として、▲１▼特開平８−２０４５３０、▲２▼特開平９−８５０１、▲３▼特開平９−２３１０１が開示されている。
【０００３】
携帯電話等の移動体通信における送受信の切り替えには、スイッチ回路として半導体スイッチ素子を用いた高周波スイッチ回路が用いられている。上記公報に示されている高周波スイッチ回路は、アイソレーション特性を改善するように回路を構成している。
【０００４】
ここで、従来のＳＰＤＴ形式の高周波スイッチ回路の基本的な例を図１１に示す。図１１において、２１，２２はそれぞれスイッチ素子、３１，３２はスイッチ素子２１，２２にそれぞれ並列接続したインダクタである。このスイッチ素子２１とインダクタ３１との並列接続により第１の回路１を構成し、スイッチ素子２２とインダクタ３２との並列接続回路が第２の回路２を構成している。１１は第１の入出力端子、１２は第２の入出力端子、１３は第３の入出力端子、１４は接続点である。第１の入出力端子１１と接続点１４との間の第１の信号経路に第１の回路１を直列接続し、第２の入出力端子１２と接続点１４との間の第２の信号経路に第２の回路２を直列接続している。
【０００５】
【発明が解決しようとする課題】
ところが、例えば５ＧＨｚ帯等、使用帯域が高周波数化するにつれ、図１１に４１，４２，４３で示したようなボンディングワイヤーやパッケージのリード等による寄生インダクタンス成分の影響が大きくなる。そのため、入出力ＶＳＷＲ特性の劣化につながり、結果的に挿入損失が劣化してしまうという問題があった。
【０００６】
この発明の目的は、上記寄生インダクタンス成分の影響による不整合を解消してＶＳＷＲ特性を改善し、挿入損失の劣化を抑えるようにした高周波スイッチ回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、第１・第２・第３の３つの入出力端子と、第１の入出力端子を介する第１の信号経路と第２の入出力端子を介する第２の信号経路との接続点とを備え、スイッチ素子を含む第１の回路を第１の信号経路に直列接続し、スイッチ素子を含む第２の回路を第２の信号経路に直列接続し、前記接続点を第３の入出力端子に接続したＳＰＤＴ形式の高周波スイッチ回路において、
第１・第２の回路のそれぞれが、スイッチ素子とインダクタとの並列回路を含み、第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分と前記キャパシタンス成分に接続されるワイヤおよび／またはライン電極によるインダクタンス成分とで構成される直列共振回路からなるインピーダンス素子を前記接続点と接地との間に接続したことを特徴としている。
【０００９】
また、この発明の高周波スイッチ回路は、前記ＳＰＤＴ形式の高周波スイッチ回路において、第１・第２の回路のそれぞれは、スイッチ素子とインダクタとの並列回路を含み、第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分と前記キャパシタンス成分に接続されるワイヤおよび／またはライン電極によるインダクタンス成分とで構成される直列共振回路からなるインピーダンス素子を、第１・第２の回路の入出力部と接地との間、および前記接続点と接地との間にそれぞれ接続したことを特徴としている。
これらのように構成することにより、入出力ＶＳＷＲを小さくする。
【００１０】
また、この発明は、前記第１または第２の回路の少なくとも一方を、複数のスイッチ素子の直列回路とインダクタとの並列回路を含むように構成する。
【００１１】
また、この発明は、前記第１または第２の回路の少なくとも一方を、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路を含むように構成する。
【００１２】
このようにして、複数のスイッチ素子が直列接続された構成において入出力ＶＳＷＲを小さくする。
【００１３】
また、この発明の高周波スイッチ回路は、前記ＳＰＤＴ形式の高周波スイッチ回路において、前記第１または第２の回路の少なくとも一方が、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路を含み、第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分を含むインピーダンス素子を各並列回路の入出力端子側と接地との間に接続したことを特徴としている。
【００１４】
これにより、やはり複数のスイッチ素子が直列接続された構成において入出力ＶＳＷＲを小さくする。
【００１５】
【発明の実施の形態】
第１の実施形態に係る高周波スイッチ回路の構成を図１〜図４を参照して説明する。
図１は高周波スイッチ回路の回路図である。ここで、１１は第１の入出力端子、１２は第２の入出力端子、１３は第３の入出力端子、１４は接続点である。図１１に示した例と同様に、スイッチ素子２１とインダクタ３１との並列回路によって第１の回路を構成し、スイッチ素子２２とインダクタ３２との並列回路によって第２の回路を構成している。これらの第１の回路１を第１の入出力端子１１と接続点１４との間の第１の信号経路に直列接続し、第２の回路２を第２の入出力端子１２と接続点１４との間の第２の信号経路に直列接続している。
【００１６】
図２はスイッチ素子２１とその周囲の具体的な回路について示している。このようにスイッチ素子２１はＦＥＴからなり、そのドレイン−ソース間にインダクタ３１を接続している。またゲートに、抵抗Ｒを介してゲート信号を印加するようにしている。したがってＦＥＴがオンの時には、そのドレイン−ソース間は低インピーダンスの抵抗素子と等価となり、オフ時にはドレイン−ソース間がキャパシタンス素子と等価となる。スイッチ素子２２についても同様である。
【００１７】
図１に戻って、４１は、第１の回路１と第１の入出力端子１１との間に生じるインピーダンス成分である。４２は、第２の回路２と第２の入出力端子１２との間に生じるインピーダンス成分である。これらのインピーダンス成分４１，４２は、第１・第２の入出力端子１１，１２と第１・第２の回路１，２との入出力部との間に介在するワイヤーやストリップライン等によるインピーダンス成分である。４３は第３の入出力端子１３と接続点１４との間に生じるインピーダンス成分である。これは第３の入出力端子１４と接続点１４との間の経路になるワイヤーやストリップライン等のインピーダンス成分である。これらのインピーダンス成分４１，４２，４３はそれぞれ主としてインダクタンス成分からなる。
【００１８】
７４は接続点１４と接地との間に接続したインピーダンス素子である。５４はそのキャパシタンス成分、６４はそのインダクタンス成分である。実際には、接続点１４と接地との間にキャパシタ（キャパシタンス素子）を接続する。インダクタンス成分６４は、その接続のためのワイヤーやストリップラインのインダクタンス成分に相当する。
【００１９】
図１に示した高周波スイッチ回路の動作は次のとおりである。
まず、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明する。このとき、スイッチ素子２１は単なる抵抗素子、スイッチ素子２２は単なる容量素子と等価になる。第１の入出力端子１１と第２の入出力端子１２との間、第２の入出力端子１２と第３の入出力端子１３との間は、それぞれアイソレーションを確保する必要がある。そこで、スイッチ素子２２に並列にインダクタ３２を接続し、スイッチ素子２２のオフ時の容量成分と、インダクタ３２のインダクタンス成分とにより並列共振回路を構成する。この並列共振回路の共振周波数が、第１の入出力端子１１から入力される信号周波数に等しくなるように、インダクタ３２のインダクタンスを定めておく。このことにより、第２の入出力端子１２への信号の漏れが抑えられる。
【００２０】
第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合も、同様にして、スイッチ素子２１のオフ時の容量成分とインダクタ３１のインダクタンス成分とにより並列共振回路を構成する。この並列共振回路の共振周波数が、第２の入出力端子１２から入力される信号周波数に等しくなるように、インダクタ３１のインダクタンスを定めておく。このことにより、第１の入出力端子１１への信号の漏れが抑えられる。
【００２１】
但し、入力周波数が高くなる程、インピーダンス成分４１，４２，４３のインダクタンス成分による影響が大きくなるため、入出力ＶＳＷＲが劣化し、効率良く信号が入出力されない。その結果、挿入損失が劣化することになる。そこで、この例では、接続点１４と接地との間にインピーダンス素子７４を接続することによりその問題を解消する。
【００２２】
例えば、５．２ＧＨｚの信号を通過させる高周波スイッチ回路を構成する場合を考える。ボンディングワイヤー等によるインピーダンス成分４１，４２，４３のそれぞれは、ここで抵抗成分０Ω、インダクタンス成分１ｎＨとする。第１の入出力端子１１から信号を入力し、第３の入出力端子１３へ出力する場合、スイッチ素子２１のオン時の抵抗成分を２Ω、スイッチ素子２２のオフ時のキャパシタンス成分を０．３ｐＦとする。インダクタ３１，３２のインダクタンスは、スイッチ素子２１，２２のオフ時のキャパシタンス成分０．３ｐＦとの並列共振周波数が５．２ＧＨｚとなるような値、この場合３．２ｎＨとする。
【００２３】
これらの条件の下で、第１の入出力端子１１および第３の入出力端子１３からみて５．２ＧＨｚで入出力ＶＳＷＲが良好となるような、インピーダンス素子７４のキャパシタンス成分の値をシミュレーションにより計算する。その結果、０．５６ｐＦを得る。
【００２４】
但し、このインピーダンス素子７４としてのキャパシタを接続するためのボンディングワイヤーが存在する。ここで、そのインダクタンス成分６４を１ｎＨとすると、同様の計算により、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなキャパシタンス成分５４は０．３５ｐＦとなる。
【００２５】
上述の例では、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明したが、この高周波スイッチ回路は対称回路であるので、第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合についても同様に作用する。
【００２６】
図３，図４は第１・第２の回路の構成が異なった、他の２つの高周波スイッチ回路の例を示している。入力する信号電力が１Ｗ程度と大きい場合には、この図３または図４に示すように、オフ時のスイッチ素子のドレイン−ソース間電圧を抑えて信号の歪みを生じさせない目的で、スイッチ素子を複数段直列に接続している。図３に示す例では、２つのスイッチ素子２１ａ，２１ｂの直列回路に対して１つのインダクタ３１を並列接続して第１の回路１を構成している。同様に、２つのスイッチ素子２２ａ，２２ｂの直列回路に対して１つのインダクタ３２を並列接続して第２の回路２を構成している。
【００２７】
また、図４に示す例では、スイッチ素子２１ａとインダクタ３１ａとの並列回路に、スイッチ素子２１ｂとインダクタ３１ｂとの並列回路を直列接続することによって第１の回路１を構成し、同様にスイッチ素子２２ａとインダクタ３２ａとの並列回路に、スイッチ素子２２ｂとインダクタ３２ｂとの並列回路を直列接続することによって第２の回路２を構成している。
【００２８】
次に、第２の実施形態に係る高周波スイッチ回路の構成を図５・図６を参照して説明する。
図５において、１１〜１３は第１〜第３の入出力端子、１，２は第１・第２の回路、４１〜４３はボンディングワイヤーやパッケージのリード等によるインピーダンス成分である。これらの部分の構成は図１に示したものと同じである。図５に示す例では、２つのインピーダンス素子７１，７２を第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にそれぞれ接続している。
【００２９】
ここで、インダクタ３１，３２、インピーダンス成分４１，４２，４３の条件を図１に示した場合と同様とする。第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合に、第１の入出力端子１１および第３の入出力端子１３からみて５．２ＧＨｚで入出力ＶＳＷＲが良好になるような、インピーダンス素子７１，７２のキャパシタンス成分をシミュレーションにより計算すると、それぞれ０．５５ｐＦとなる。
【００３０】
但し、これらのインピーダンス素子７１，７２としてのキャパシタを接続する際のボンディングワイヤーが存在する。今、そのボンディングワイヤーのインダクタンス成分６１，６２をそれぞれ１ｎＨとすると、同様の計算により、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなキャパシタンス成分５１，５２の値はそれぞれ０．３４ｐＦとなる。
【００３１】
上述の例では、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明したが、この高周波スイッチ回路は対称回路であるので、第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合についても同様に作用する。
【００３２】
図６は、第１・第２の回路の構成が異なった、他の高周波スイッチ回路の例を示している。入力する信号電力が１Ｗ程度と大きい場合には、この図６に示すように、オフ時のスイッチ素子のドレイン−ソース間電圧を抑えて信号の歪みを生じさせない目的で、スイッチ素子を複数段直列に接続する。図６に示す例では、２つのスイッチ素子２１ａ，２１ｂの直列回路に対して１つのインダクタ３１を並列接続して第１の回路１を構成している。同様に、２つのスイッチ素子２２ａ，２２ｂの直列回路に対して１つのインダクタ３２を並列接続して第２の回路２を構成している。そして、第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にインピーダンス素子７１，７２を接続している。このような場合にも同様の効果が得られる。
【００３３】
次に、第３の実施形態に係る高周波スイッチ回路について図７・図８を参照して説明する。
図７において、１１〜１３は第１〜第３の入出力端子、１，２は第１・第２の回路、４１〜４３はボンディングワイヤーやパッケージのリード等によるインピーダンス成分である。これらの部分の構成は図１に示したものと同じである。
【００３４】
図７に示す例では、２つのインピーダンス素子７１，７２を第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にそれぞれ接続し、さらに接続点１４と接地との間にインピーダンス素子７４を接続している。
【００３５】
ここで、インダクタ３１，３２、インピーダンス成分４１，４２，４３の条件を図１に示した場合と同様とする。第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合に、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなインピーダンス素子７１，７２，７４のキャパシタンス成分をシミュレーションにより計算するとそれぞれ０．２８ｐＦとなる。
【００３６】
但し、これらのインピーダンス素子７１，７２，７４としてのキャパシタを接続する際のボンディングワイヤーが存在する。今、そのボンディングワイヤーのインダクタンス成分６１，６２，６４をそれぞれ１ｎＨとすると、同様の計算により、第１の入出力端子１１および第３の入出力端子１３からみて、５．２ＧＨｚで入出力ＶＳＷＲが良好になるようなキャパシタンス成分５１，５２，５４の値はそれぞれ０．２１ｐＦとなる。
【００３７】
上述の例では、第１の入出力端子１１から第３の入出力端子１３へ信号を通過させる場合について説明したが、この高周波スイッチ回路は対称回路であるので、第２の入出力端子１２から第３の入出力端子１３へ信号を通過させる場合についても同様に作用する。
【００３８】
図８は、入力する信号電力が１Ｗ程度と大きい場合に、スイッチ素子を複数段直列に接続した例である。この例では、２つのスイッチ素子２１ａ，２１ｂの直列回路に対して１つのインダクタ３１を並列接続して第１の回路１を構成している。同様に、２つのスイッチ素子２２ａ，２２ｂの直列回路に対して１つのインダクタ３２を並列接続して第２の回路２を構成している。そして、第１・第２の回路１，２の入出力部（入出力端子側）と接地との間にインピーダンス素子７１，７２を接続し、接続点１４と接地との間にインピーダンス素子７４を接続している。このような場合にも同様の効果が得られる。
【００３９】
次に、第４の実施形態に係る高周波スイッチ回路について図９・図１０を参照して説明する。
この第４の実施形態では、スイッチ素子とインダクタとの並列回路を複数組直列接続している。図９に示す例では、各並列回路の入出力端子側と接地との間にインピーダンス素子７１ａ，７１ｂ，７２ａ，７２ｂをそれぞれ接続している。また、図１０に示す例では、さらに、接続点１４と接地との間にインピーダンス素子７４を接続している。このような回路構成でも、各インピーダンス素子のキャパシタンス成分およびインダクタンス成分を同様にして定めることにより、入出力ＶＳＷＲを改善することができる。
【００４０】
【発明の効果】
この発明によれば、使用帯域が高周波数化するにつれ、ボンディングワイヤーやパッケージのリード等による寄生インダクタンス成分の影響が大きくなっても、入出力ＶＳＷＲ特性の劣化が改善され、その結果、挿入損失の劣化が抑えられる。
【００４１】
また、複数のスイッチ素子の直列回路とインダクタとの並列回路を含む場合や、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路構成の場合でも、入出力ＶＳＷＲ特性の劣化が改善され、その結果、挿入損失の劣化が抑えられる。
【図面の簡単な説明】
【図１】第１の実施形態に係る高周波スイッチ回路の回路図
【図２】第１の回路部分の構成を示す回路図
【図３】第１の実施形態においてスイッチ素子を複数段接続した例を示す図
【図４】スイッチ素子を複数段接続した他の例を示す図
【図５】第２の実施形態に係る高周波スイッチ回路の回路図
【図６】第２の実施形態においてスイッチ素子を複数段接続した例を示す図
【図７】第３の実施形態に係る高周波スイッチ回路の構成を示す図
【図８】第３の実施形態においてスイッチ素子を複数段接続した例を示す図
【図９】第４の実施形態に係る高周波スイッチ回路の構成を示す図
【図１０】第４の実施形態における別の構成例を示す図
【図１１】従来の高周波スイッチ回路の基本的な構成を示す図
【符号の説明】
１−第１の回路
２−第２の回路
１１−第１の入出力端子
１２−第２の入出力端子
１３−第３の入出力端子
１４−接続点
２１，２２−スイッチ素子
３１，３２−インダクタ
４１，４２，４３−インピーダンス成分
５１，５２，５４−キャパシタンス成分
６１，６２，６４−インダクタンス成分
７１，７２，７４−インピーダンス素子
Claims (5)
- 第１・第２・第３の３つの入出力端子と、第１の入出力端子を介する第１の信号経路と第２の入出力端子を介する第２の信号経路との接続点とを備え、スイッチ素子を含む第１の回路を第１の信号経路に直列接続し、スイッチ素子を含む第２の回路を第２の信号経路に直列接続し、前記接続点を第３の入出力端子に接続したＳＰＤＴ形式の高周波スイッチ回路において、
第１・第２の回路のそれぞれは、スイッチ素子とインダクタとの並列回路を含み、
第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分と前記キャパシタンス成分に接続されるワイヤおよび／またはストリップラインのインダクタンス成分とで構成される直列共振回路からなるインピーダンス素子を前記接続点と接地との間に接続したことを特徴とする高周波スイッチ回路。 - 第１・第２・第３の３つの入出力端子と、第１の入出力端子を介する第１の信号経路と第２の入出力端子を介する第２の信号経路との接続点とを備え、スイッチ素子を含む第１の回路を第１の信号経路に直列接続し、スイッチ素子を含む第２の回路を第２の信号経路に直列接続し、前記接続点を第３の入出力端子に接続したＳＰＤＴ形式の高周波スイッチ回路において、
第１・第２の回路のそれぞれは、スイッチ素子とインダクタとの並列回路を含み、
第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分と前記キャパシタンス成分に接続されるワイヤおよび／またはストリップラインのインダクタンス成分とで構成される直列共振回路からなるインピーダンス素子を、第１・第２の回路の入出力部と接地との間、および前記接続点と接地との間にそれぞれ接続したことを特徴とする高周波スイッチ回路。 - 前記第１または第２の回路の少なくとも一方は、複数のスイッチ素子の直列回路とインダクタとの並列回路を含むことを特徴とする請求項１または２に記載の高周波スイッチ回路。
- 前記第１または第２の回路の少なくとも一方は、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路を含むことを特徴とする請求項１または２に記載の高周波スイッチ回路。
- 第１・第２・第３の３つの入出力端子と、第１の入出力端子を介する第１の信号経路と第２の入出力端子を介する第２の信号経路との接続点とを備え、スイッチ素子を含む第１の回路を第１の信号経路に直列接続し、スイッチ素子を含む第２の回路を第２の信号経路に直列接続し、前記接続点を第３の入出力端子に接続したＳＰＤＴ形式の高周波スイッチ回路において、
前記第１または第２の回路の少なくとも一方は、スイッチ素子とインダクタとの並列回路を複数組直列接続した回路を含み、
第１・第２の入出力端子と第１・第２の回路の入出力部との間に生じるワイヤやストリップライン等によるインピーダンス成分と、第３の入出力端子と前記接続点との間に生じるワイヤやストリップライン等によるインピーダンス成分とに応じて、入出力ＶＳＷＲが小さくなるように、キャパシタンス成分と前記キャパシタンス成分に接続されるワイヤおよび／またはストリップラインのインダクタンス成分とで構成される直列共振回路からなるインピーダンス素子を各並列回路の入出力端子側と接地との間に接続したことを特徴とする高周波スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146501A JP4075459B2 (ja) | 2002-05-21 | 2002-05-21 | 高周波スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002146501A JP4075459B2 (ja) | 2002-05-21 | 2002-05-21 | 高周波スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338773A JP2003338773A (ja) | 2003-11-28 |
| JP4075459B2 true JP4075459B2 (ja) | 2008-04-16 |
Family
ID=29705471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002146501A Expired - Lifetime JP4075459B2 (ja) | 2002-05-21 | 2002-05-21 | 高周波スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4075459B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159059A (ja) | 2007-12-25 | 2009-07-16 | Samsung Electro Mech Co Ltd | 高周波スイッチ回路 |
| JP2015122628A (ja) | 2013-12-24 | 2015-07-02 | 株式会社村田製作所 | スイッチング回路および半導体モジュール |
| US9729190B2 (en) * | 2014-01-17 | 2017-08-08 | Qualcomm Incorporated | Switchable antenna array |
-
2002
- 2002-05-21 JP JP2002146501A patent/JP4075459B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003338773A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310203B2 (ja) | 高周波スイッチ装置 | |
| CN108233881B (zh) | 放大器电路和经封装的放大器电路 | |
| US11277099B2 (en) | Symmetric Doherty amplifier with in-package combining node | |
| JP2005318093A (ja) | 高周波スイッチ回路 | |
| CN103825571B (zh) | 实现阻抗匹配的射频天线开关电路 | |
| US10242960B2 (en) | Integrated passive device for RF power amplifier package | |
| JP2002171138A (ja) | マイクロ波電力増幅器 | |
| CN108476028A (zh) | 集成的开关滤波器网络 | |
| US9450545B2 (en) | Dual-band semiconductor RF amplifier device | |
| JP3798855B2 (ja) | 信号切換えスイッチ | |
| JP4075459B2 (ja) | 高周波スイッチ回路 | |
| CN109428561B (zh) | 功率放大电路 | |
| US7612633B2 (en) | High-frequency switch | |
| JP4534405B2 (ja) | 高周波スイッチ回路およびそれを用いた電子装置 | |
| JP2006157423A (ja) | 高周波スイッチ回路 | |
| US10756727B2 (en) | Switching circuit and high-frequency module | |
| US11082016B2 (en) | Amplifier devices with reflection absorption | |
| US11923877B2 (en) | Antenna switch circuit and method | |
| US11677358B2 (en) | Power amplifier circuit | |
| JP2014096497A (ja) | 半導体装置 | |
| JP2012099609A (ja) | 高周波半導体装置 | |
| US11437992B2 (en) | Low-loss mm-wave CMOS resonant switch | |
| JP4644968B2 (ja) | 半導体スイッチ回路および半導体装置 | |
| KR101601829B1 (ko) | 고출력 반도체 소자 패키지 | |
| JPH06132701A (ja) | 半導体スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4075459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |