JP2003338773A - 高周波スイッチ回路 - Google Patents

Abstract

(57)【要約】 【課題】 ボンディングワイヤーやパッケージのリード
等による寄生インダクタンス成分の影響による不整合を
解消してＶＳＷＲ特性を改善し、挿入損失の劣化を抑え
た高周波スイッチ回路を構成する。 【解決手段】 第１・第２の入出力端子１１，１２と接
続点１４との間の第１・第２の信号経路に第１・第２の
回路１，２を直列に設けたＳＰＤＴ形式の高周波スイッ
チ回路において、接続点１４と接地との間に、キャパシ
タンス成分５４を含むインピーダンス素子７４を接続す
る。これにより、ワイヤーやストリップライン等のイン
ピーダンス成分４１，４２，４３の影響による不整合を
解消し、入出力ＶＳＷＲ特性を改善する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば超短波帯
から準マイクロ波帯までの高周波信号の断続または切り
替えを行う高周波スイッチ回路に関するものである。

【０００２】

【従来の技術】従来、ＳＰＤＴ（Single Pole Dual Thr
ough）形式の高周波スイッチ回路として、特開平８−
２０４５３０、特開平９−８５０１、特開平９−２
３１０１が開示されている。

【０００３】携帯電話等の移動体通信における送受信の
切り替えには、スイッチ回路として半導体スイッチ素子
を用いた高周波スイッチ回路が用いられている。上記公
報に示されている高周波スイッチ回路は、アイソレーシ
ョン特性を改善するように回路を構成している。

【０００４】ここで、従来のＳＰＤＴ形式の高周波スイ
ッチ回路の基本的な例を図１１に示す。図１１におい
て、２１，２２はそれぞれスイッチ素子、３１，３２は
スイッチ素子２１，２２にそれぞれ並列接続したインダ
クタである。このスイッチ素子２１とインダクタ３１と
の並列接続により第１の回路１を構成し、スイッチ素子
２２とインダクタ３２との並列接続回路が第２の回路２
を構成している。１１は第１の入出力端子、１２は第２
の入出力端子、１３は第３の入出力端子、１４は接続点
である。第１の入出力端子１１と接続点１４との間の第
１の信号経路に第１の回路１を直列接続し、第２の入出
力端子１２と接続点１４との間の第２の信号経路に第２
の回路２を直列接続している。

【０００５】

【発明が解決しようとする課題】ところが、例えば５Ｇ
Ｈｚ帯等、使用帯域が高周波数化するにつれ、図１１に
４１，４２，４３で示したようなボンディングワイヤー
やパッケージのリード等による寄生インダクタンス成分
の影響が大きくなる。そのため、入出力ＶＳＷＲ特性の
劣化につながり、結果的に挿入損失が劣化してしまうと
いう問題があった。

【０００６】この発明の目的は、上記寄生インダクタン
ス成分の影響による不整合を解消してＶＳＷＲ特性を改
善し、挿入損失の劣化を抑えるようにした高周波スイッ
チ回路を提供することにある。

【０００７】

【課題を解決するための手段】この発明は、第１・第２
・第３の３つの入出力端子と、第１の入出力端子を介す
る第１の信号経路と第２の入出力端子を介する第２の信
号経路との接続点とを備え、スイッチ素子を含む第１の
回路を第１の信号経路に直列接続し、スイッチ素子を含
む第２の回路を第２の信号経路に直列接続し、前記接続
点を第３の入出力端子に接続したＳＰＤＴ形式の高周波
スイッチ回路において、第１・第２の回路のそれぞれ
が、スイッチ素子とインダクタとの並列回路を含み、第
１・第２の入出力端子と第１・第２の回路の入出力部と
の間に生じるワイヤやストリップライン等によるインピ
ーダンス成分と、第３の入出力端子と前記接続点との間
に生じるワイヤやストリップライン等によるインピーダ
ンス成分とに応じて、入出力ＶＳＷＲが小さくなるよう
に、キャパシタンス成分を含むインピーダンス素子を前
記接続点と接地との間に接続したことを特徴としてい
る。

【０００８】また、この発明は、前記ＳＰＤＴ形式の高
周波スイッチ回路において、第１・第２の回路のそれぞ
れが、スイッチ素子とインダクタとの並列回路を含み、
第１・第２の入出力端子と第１・第２の回路の入出力部
との間に生じるワイヤやストリップライン等によるイン
ピーダンス成分と、第３の入出力端子と前記接続点との
間に生じるワイヤやストリップライン等によるインピー
ダンス成分とに応じて、入出力ＶＳＷＲが小さくなるよ
うに、キャパシタンス成分を含むインピーダンス素子を
第１・第２の回路の入出力部と接地との間に、それぞれ
接続したことを特徴としている。

【０００９】また、この発明の高周波スイッチ回路は、
前記ＳＰＤＴ形式の高周波スイッチ回路において、第１
・第２の回路のそれぞれは、スイッチ素子とインダクタ
との並列回路を含み、第１・第２の入出力端子と第１・
第２の回路の入出力部との間に生じるワイヤやストリッ
プライン等によるインピーダンス成分と、第３の入出力
端子と前記接続点との間に生じるワイヤやストリップラ
イン等によるインピーダンス成分とに応じて、入出力Ｖ
ＳＷＲが小さくなるように、キャパシタンス成分を含む
インピーダンス素子を、第１・第２の回路の入出力部と
接地との間、および前記接続点と接地との間にそれぞれ
接続したことを特徴としている。これらのように構成す
ることにより、入出力ＶＳＷＲを小さくする。

【００１０】また、この発明は、前記第１または第２の
回路の少なくとも一方を、複数のスイッチ素子の直列回
路とインダクタとの並列回路を含むように構成する。

【００１１】また、この発明は、前記第１または第２の
回路の少なくとも一方を、スイッチ素子とインダクタと
の並列回路を複数組直列接続した回路を含むように構成
する。

【００１２】このようにして、複数のスイッチ素子が直
列接続された構成において入出力ＶＳＷＲを小さくす
る。

【００１３】また、この発明の高周波スイッチ回路は、
前記ＳＰＤＴ形式の高周波スイッチ回路において、前記
第１または第２の回路の少なくとも一方が、スイッチ素
子とインダクタとの並列回路を複数組直列接続した回路
を含み、第１・第２の入出力端子と第１・第２の回路の
入出力部との間に生じるワイヤやストリップライン等に
よるインピーダンス成分と、第３の入出力端子と前記接
続点との間に生じるワイヤやストリップライン等による
インピーダンス成分とに応じて、入出力ＶＳＷＲが小さ
くなるように、キャパシタンス成分を含むインピーダン
ス素子を各並列回路の入出力端子側と接地との間に接続
したことを特徴としている。

【００１４】これにより、やはり複数のスイッチ素子が
直列接続された構成において入出力ＶＳＷＲを小さくす
る。

【００１５】

【発明の実施の形態】第１の実施形態に係る高周波スイ
ッチ回路の構成を図１〜図４を参照して説明する。図１
は高周波スイッチ回路の回路図である。ここで、１１は
第１の入出力端子、１２は第２の入出力端子、１３は第
３の入出力端子、１４は接続点である。図１１に示した
例と同様に、スイッチ素子２１とインダクタ３１との並
列回路によって第１の回路を構成し、スイッチ素子２２
とインダクタ３２との並列回路によって第２の回路を構
成している。これらの第１の回路１を第１の入出力端子
１１と接続点１４との間の第１の信号経路に直列接続
し、第２の回路２を第２の入出力端子１２と接続点１４
との間の第２の信号経路に直列接続している。

【００１６】図２はスイッチ素子２１とその周囲の具体
的な回路について示している。このようにスイッチ素子
２１はＦＥＴからなり、そのドレイン−ソース間にイン
ダクタ３１を接続している。またゲートに、抵抗Ｒを介
してゲート信号を印加するようにしている。したがって
ＦＥＴがオンの時には、そのドレイン−ソース間は低イ
ンピーダンスの抵抗素子と等価となり、オフ時にはドレ
イン−ソース間がキャパシタンス素子と等価となる。ス
イッチ素子２２についても同様である。

【００１７】図１に戻って、４１は、第１の回路１と第
１の入出力端子１１との間に生じるインピーダンス成分
である。４２は、第２の回路２と第２の入出力端子１２
との間に生じるインピーダンス成分である。これらのイ
ンピーダンス成分４１，４２は、第１・第２の入出力端
子１１，１２と第１・第２の回路１，２との入出力部と
の間に介在するワイヤーやストリップライン等によるイ
ンピーダンス成分である。４３は第３の入出力端子１３
と接続点１４との間に生じるインピーダンス成分であ
る。これは第３の入出力端子１４と接続点１４との間の
経路になるワイヤーやストリップライン等のインピーダ
ンス成分である。これらのインピーダンス成分４１，４
２，４３はそれぞれ主としてインダクタンス成分からな
る。

【００１８】７４は接続点１４と接地との間に接続した
インピーダンス素子である。５４はそのキャパシタンス
成分、６４はそのインダクタンス成分である。実際に
は、接続点１４と接地との間にキャパシタ（キャパシタ
ンス素子）を接続する。インダクタンス成分６４は、そ
の接続のためのワイヤーやストリップラインのインダク
タンス成分に相当する。

【００１９】図１に示した高周波スイッチ回路の動作は
次のとおりである。まず、第１の入出力端子１１から第
３の入出力端子１３へ信号を通過させる場合について説
明する。このとき、スイッチ素子２１は単なる抵抗素
子、スイッチ素子２２は単なる容量素子と等価になる。
第１の入出力端子１１と第２の入出力端子１２との間、
第２の入出力端子１２と第３の入出力端子１３との間
は、それぞれアイソレーションを確保する必要がある。
そこで、スイッチ素子２２に並列にインダクタ３２を接
続し、スイッチ素子２２のオフ時の容量成分と、インダ
クタ３２のインダクタンス成分とにより並列共振回路を
構成する。この並列共振回路の共振周波数が、第１の入
出力端子１１から入力される信号周波数に等しくなるよ
うに、インダクタ３２のインダクタンスを定めておく。
このことにより、第２の入出力端子１２への信号の漏れ
が抑えられる。

【００２０】第２の入出力端子１２から第３の入出力端
子１３へ信号を通過させる場合も、同様にして、スイッ
チ素子２１のオフ時の容量成分とインダクタ３１のイン
ダクタンス成分とにより並列共振回路を構成する。この
並列共振回路の共振周波数が、第２の入出力端子１２か
ら入力される信号周波数に等しくなるように、インダク
タ３１のインダクタンスを定めておく。このことによ
り、第１の入出力端子１１への信号の漏れが抑えられ
る。

【００２１】但し、入力周波数が高くなる程、インピー
ダンス成分４１，４２，４３のインダクタンス成分によ
る影響が大きくなるため、入出力ＶＳＷＲが劣化し、効
率良く信号が入出力されない。その結果、挿入損失が劣
化することになる。そこで、この例では、接続点１４と
接地との間にインピーダンス素子７４を接続することに
よりその問題を解消する。

【００２２】例えば、５．２ＧＨｚの信号を通過させる
高周波スイッチ回路を構成する場合を考える。ボンディ
ングワイヤー等によるインピーダンス成分４１，４２，
４３のそれぞれは、ここで抵抗成分０Ω、インダクタン
ス成分１ｎＨとする。第１の入出力端子１１から信号を
入力し、第３の入出力端子１３へ出力する場合、スイッ
チ素子２１のオン時の抵抗成分を２Ω、スイッチ素子２
２のオフ時のキャパシタンス成分を０．３ｐＦとする。
インダクタ３１，３２のインダクタンスは、スイッチ素
子２１，２２のオフ時のキャパシタンス成分０．３ｐＦ
との並列共振周波数が５．２ＧＨｚとなるような値、こ
の場合３．２ｎＨとする。

【００２３】これらの条件の下で、第１の入出力端子１
１および第３の入出力端子１３からみて５．２ＧＨｚで
入出力ＶＳＷＲが良好となるような、インピーダンス素
子７４のキャパシタンス成分の値をシミュレーションに
より計算する。その結果、０．５６ｐＦを得る。

【００２４】但し、このインピーダンス素子７４として
のキャパシタを接続するためのボンディングワイヤーが
存在する。ここで、そのインダクタンス成分６４を１ｎ
Ｈとすると、同様の計算により、第１の入出力端子１１
および第３の入出力端子１３からみて、５．２ＧＨｚで
入出力ＶＳＷＲが良好になるようなキャパシタンス成分
５４は０．３５ｐＦとなる。

【００２５】上述の例では、第１の入出力端子１１から
第３の入出力端子１３へ信号を通過させる場合について
説明したが、この高周波スイッチ回路は対称回路である
ので、第２の入出力端子１２から第３の入出力端子１３
へ信号を通過させる場合についても同様に作用する。

【００２６】図３，図４は第１・第２の回路の構成が異
なった、他の２つの高周波スイッチ回路の例を示してい
る。入力する信号電力が１Ｗ程度と大きい場合には、こ
の図３または図４に示すように、オフ時のスイッチ素子
のドレイン−ソース間電圧を抑えて信号の歪みを生じさ
せない目的で、スイッチ素子を複数段直列に接続してい
る。図３に示す例では、２つのスイッチ素子２１ａ，２
１ｂの直列回路に対して１つのインダクタ３１を並列接
続して第１の回路１を構成している。同様に、２つのス
イッチ素子２２ａ，２２ｂの直列回路に対して１つのイ
ンダクタ３２を並列接続して第２の回路２を構成してい
る。

【００２７】また、図４に示す例では、スイッチ素子２
１ａとインダクタ３１ａとの並列回路に、スイッチ素子
２１ｂとインダクタ３１ｂとの並列回路を直列接続する
ことによって第１の回路１を構成し、同様にスイッチ素
子２２ａとインダクタ３２ａとの並列回路に、スイッチ
素子２２ｂとインダクタ３２ｂとの並列回路を直列接続
することによって第２の回路２を構成している。

【００２８】次に、第２の実施形態に係る高周波スイッ
チ回路の構成を図５・図６を参照して説明する。図５に
おいて、１１〜１３は第１〜第３の入出力端子、１，２
は第１・第２の回路、４１〜４３はボンディングワイヤ
ーやパッケージのリード等によるインピーダンス成分で
ある。これらの部分の構成は図１に示したものと同じで
ある。図５に示す例では、２つのインピーダンス素子７
１，７２を第１・第２の回路１，２の入出力部（入出力
端子側）と接地との間にそれぞれ接続している。

【００２９】ここで、インダクタ３１，３２、インピー
ダンス成分４１，４２，４３の条件を図１に示した場合
と同様とする。第１の入出力端子１１から第３の入出力
端子１３へ信号を通過させる場合に、第１の入出力端子
１１および第３の入出力端子１３からみて５．２ＧＨｚ
で入出力ＶＳＷＲが良好になるような、インピーダンス
素子７１，７２のキャパシタンス成分をシミュレーショ
ンにより計算すると、それぞれ０．５５ｐＦとなる。

【００３０】但し、これらのインピーダンス素子７１，
７２としてのキャパシタを接続する際のボンディングワ
イヤーが存在する。今、そのボンディングワイヤーのイ
ンダクタンス成分６１，６２をそれぞれ１ｎＨとする
と、同様の計算により、第１の入出力端子１１および第
３の入出力端子１３からみて、５．２ＧＨｚで入出力Ｖ
ＳＷＲが良好になるようなキャパシタンス成分５１，５
２の値はそれぞれ０．３４ｐＦとなる。

【００３１】上述の例では、第１の入出力端子１１から
第３の入出力端子１３へ信号を通過させる場合について
説明したが、この高周波スイッチ回路は対称回路である
ので、第２の入出力端子１２から第３の入出力端子１３
へ信号を通過させる場合についても同様に作用する。

【００３２】図６は、第１・第２の回路の構成が異なっ
た、他の高周波スイッチ回路の例を示している。入力す
る信号電力が１Ｗ程度と大きい場合には、この図６に示
すように、オフ時のスイッチ素子のドレイン−ソース間
電圧を抑えて信号の歪みを生じさせない目的で、スイッ
チ素子を複数段直列に接続する。図６に示す例では、２
つのスイッチ素子２１ａ，２１ｂの直列回路に対して１
つのインダクタ３１を並列接続して第１の回路１を構成
している。同様に、２つのスイッチ素子２２ａ，２２ｂ
の直列回路に対して１つのインダクタ３２を並列接続し
て第２の回路２を構成している。そして、第１・第２の
回路１，２の入出力部（入出力端子側）と接地との間に
インピーダンス素子７１，７２を接続している。このよ
うな場合にも同様の効果が得られる。

【００３３】次に、第３の実施形態に係る高周波スイッ
チ回路について図７・図８を参照して説明する。図７に
おいて、１１〜１３は第１〜第３の入出力端子、１，２
は第１・第２の回路、４１〜４３はボンディングワイヤ
ーやパッケージのリード等によるインピーダンス成分で
ある。これらの部分の構成は図１に示したものと同じで
ある。

【００３４】図７に示す例では、２つのインピーダンス
素子７１，７２を第１・第２の回路１，２の入出力部
（入出力端子側）と接地との間にそれぞれ接続し、さら
に接続点１４と接地との間にインピーダンス素子７４を
接続している。

【００３５】ここで、インダクタ３１，３２、インピー
ダンス成分４１，４２，４３の条件を図１に示した場合
と同様とする。第１の入出力端子１１から第３の入出力
端子１３へ信号を通過させる場合に、第１の入出力端子
１１および第３の入出力端子１３からみて、５．２ＧＨ
ｚで入出力ＶＳＷＲが良好になるようなインピーダンス
素子７１，７２，７４のキャパシタンス成分をシミュレ
ーションにより計算するとそれぞれ０．２８ｐＦとな
る。

【００３６】但し、これらのインピーダンス素子７１，
７２，７４としてのキャパシタを接続する際のボンディ
ングワイヤーが存在する。今、そのボンディングワイヤ
ーのインダクタンス成分６１，６２，６４をそれぞれ１
ｎＨとすると、同様の計算により、第１の入出力端子１
１および第３の入出力端子１３からみて、５．２ＧＨｚ
で入出力ＶＳＷＲが良好になるようなキャパシタンス成
分５１，５２，５４の値はそれぞれ０．２１ｐＦとな
る。

【００３７】上述の例では、第１の入出力端子１１から
第３の入出力端子１３へ信号を通過させる場合について
説明したが、この高周波スイッチ回路は対称回路である
ので、第２の入出力端子１２から第３の入出力端子１３
へ信号を通過させる場合についても同様に作用する。

【００３８】図８は、入力する信号電力が１Ｗ程度と大
きい場合に、スイッチ素子を複数段直列に接続した例で
ある。この例では、２つのスイッチ素子２１ａ，２１ｂ
の直列回路に対して１つのインダクタ３１を並列接続し
て第１の回路１を構成している。同様に、２つのスイッ
チ素子２２ａ，２２ｂの直列回路に対して１つのインダ
クタ３２を並列接続して第２の回路２を構成している。
そして、第１・第２の回路１，２の入出力部（入出力端
子側）と接地との間にインピーダンス素子７１，７２を
接続し、接続点１４と接地との間にインピーダンス素子
７４を接続している。このような場合にも同様の効果が
得られる。

【００３９】次に、第４の実施形態に係る高周波スイッ
チ回路について図９・図１０を参照して説明する。この
第４の実施形態では、スイッチ素子とインダクタとの並
列回路を複数組直列接続している。図９に示す例では、
各並列回路の入出力端子側と接地との間にインピーダン
ス素子７１ａ，７１ｂ，７２ａ，７２ｂをそれぞれ接続
している。また、図１０に示す例では、さらに、接続点
１４と接地との間にインピーダンス素子７４を接続して
いる。このような回路構成でも、各インピーダンス素子
のキャパシタンス成分およびインダクタンス成分を同様
にして定めることにより、入出力ＶＳＷＲを改善するこ
とができる。

【００４０】

【発明の効果】この発明によれば、使用帯域が高周波数
化するにつれ、ボンディングワイヤーやパッケージのリ
ード等による寄生インダクタンス成分の影響が大きくな
っても、入出力ＶＳＷＲ特性の劣化が改善され、その結
果、挿入損失の劣化が抑えられる。

【００４１】また、複数のスイッチ素子の直列回路とイ
ンダクタとの並列回路を含む場合や、スイッチ素子とイ
ンダクタとの並列回路を複数組直列接続した回路構成の
場合でも、入出力ＶＳＷＲ特性の劣化が改善され、その
結果、挿入損失の劣化が抑えられる。

【図面の簡単な説明】

【図１】第１の実施形態に係る高周波スイッチ回路の回
路図

【図２】第１の回路部分の構成を示す回路図

【図３】第１の実施形態においてスイッチ素子を複数段
接続した例を示す図

【図４】スイッチ素子を複数段接続した他の例を示す図

【図５】第２の実施形態に係る高周波スイッチ回路の回
路図

【図６】第２の実施形態においてスイッチ素子を複数段
接続した例を示す図

【図７】第３の実施形態に係る高周波スイッチ回路の構
成を示す図

【図８】第３の実施形態においてスイッチ素子を複数段
接続した例を示す図

【図９】第４の実施形態に係る高周波スイッチ回路の構
成を示す図

【図１０】第４の実施形態における別の構成例を示す図

【図１１】従来の高周波スイッチ回路の基本的な構成を
示す図

【符号の説明】

１−第１の回路 ２−第２の回路 １１−第１の入出力端子 １２−第２の入出力端子 １３−第３の入出力端子 １４−接続点 ２１，２２−スイッチ素子 ３１，３２−インダクタ ４１，４２，４３−インピーダンス成分 ５１，５２，５４−キャパシタンス成分 ６１，６２，６４−インダクタンス成分 ７１，７２，７４−インピーダンス素子

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１・第２・第３の３つの入出力端子
   と、第１の入出力端子を介する第１の信号経路と第２の
   入出力端子を介する第２の信号経路との接続点とを備
   え、スイッチ素子を含む第１の回路を第１の信号経路に
   直列接続し、スイッチ素子を含む第２の回路を第２の信
   号経路に直列接続し、前記接続点を第３の入出力端子に
   接続したＳＰＤＴ形式の高周波スイッチ回路において、 第１・第２の回路のそれぞれは、スイッチ素子とインダ
   クタとの並列回路を含み、 第１・第２の入出力端子と第１・第２の回路の入出力部
   との間に生じるワイヤやストリップライン等によるイン
   ピーダンス成分と、第３の入出力端子と前記接続点との
   間に生じるワイヤやストリップライン等によるインピー
   ダンス成分とに応じて、入出力ＶＳＷＲが小さくなるよ
   うに、キャパシタンス成分を含むインピーダンス素子を
   前記接続点と接地との間に接続したことを特徴とする高
   周波スイッチ回路。
2. 【請求項２】 第１・第２・第３の３つの入出力端子
   と、第１の入出力端子を介する第１の信号経路と第２の
   入出力端子を介する第２の信号経路との接続点とを備
   え、スイッチ素子を含む第１の回路を第１の信号経路に
   直列接続し、スイッチ素子を含む第２の回路を第２の信
   号経路に直列接続し、前記接続点を第３の入出力端子に
   接続したＳＰＤＴ形式の高周波スイッチ回路において、 第１・第２の回路のそれぞれは、スイッチ素子とインダ
   クタとの並列回路を含み、 第１・第２の入出力端子と第１・第２の回路の入出力部
   との間に生じるワイヤやストリップライン等によるイン
   ピーダンス成分と、第３の入出力端子と前記接続点との
   間に生じるワイヤやストリップライン等によるインピー
   ダンス成分とに応じて、入出力ＶＳＷＲが小さくなるよ
   うに、キャパシタンス成分を含むインピーダンス素子を
   第１・第２の回路の入出力部と接地との間に、それぞれ
   接続したことを特徴とする高周波スイッチ回路。
3. 【請求項３】 第１・第２・第３の３つの入出力端子
   と、第１の入出力端子を介する第１の信号経路と第２の
   入出力端子を介する第２の信号経路との接続点とを備
   え、スイッチ素子を含む第１の回路を第１の信号経路に
   直列接続し、スイッチ素子を含む第２の回路を第２の信
   号経路に直列接続し、前記接続点を第３の入出力端子に
   接続したＳＰＤＴ形式の高周波スイッチ回路において、 第１・第２の回路のそれぞれは、スイッチ素子とインダ
   クタとの並列回路を含み、 第１・第２の入出力端子と第１・第２の回路の入出力部
   との間に生じるワイヤやストリップライン等によるイン
   ピーダンス成分と、第３の入出力端子と前記接続点との
   間に生じるワイヤやストリップライン等によるインピー
   ダンス成分とに応じて、入出力ＶＳＷＲが小さくなるよ
   うに、キャパシタンス成分を含むインピーダンス素子
   を、第１・第２の回路の入出力部と接地との間、および
   前記接続点と接地との間にそれぞれ接続したことを特徴
   とする高周波スイッチ回路。
4. 【請求項４】 前記第１または第２の回路の少なくとも
   一方は、複数のスイッチ素子の直列回路とインダクタと
   の並列回路を含むことを特徴とする請求項１、２または
   ３に記載の高周波スイッチ回路。
5. 【請求項５】 前記第１または第２の回路の少なくとも
   一方は、スイッチ素子とインダクタとの並列回路を複数
   組直列接続した回路を含むことを特徴とする請求項１、
   ２または３に記載の高周波スイッチ回路。
6. 【請求項６】 第１・第２・第３の３つの入出力端子
   と、第１の入出力端子を介する第１の信号経路と第２の
   入出力端子を介する第２の信号経路との接続点とを備
   え、スイッチ素子を含む第１の回路を第１の信号経路に
   直列接続し、スイッチ素子を含む第２の回路を第２の信
   号経路に直列接続し、前記接続点を第３の入出力端子に
   接続したＳＰＤＴ形式の高周波スイッチ回路において、 前記第１または第２の回路の少なくとも一方は、スイッ
   チ素子とインダクタとの並列回路を複数組直列接続した
   回路を含み、 第１・第２の入出力端子と第１・第２の回路の入出力部
   との間に生じるワイヤやストリップライン等によるイン
   ピーダンス成分と、第３の入出力端子と前記接続点との
   間に生じるワイヤやストリップライン等によるインピー
   ダンス成分とに応じて、入出力ＶＳＷＲが小さくなるよ
   うに、キャパシタンス成分を含むインピーダンス素子を
   各並列回路の入出力端子側と接地との間に接続したこと
   を特徴とする高周波スイッチ回路。