JP2848502B2 - マイクロ波半導体スイッチ - Google Patents
マイクロ波半導体スイッチInfo
- Publication number
- JP2848502B2 JP2848502B2 JP10647292A JP10647292A JP2848502B2 JP 2848502 B2 JP2848502 B2 JP 2848502B2 JP 10647292 A JP10647292 A JP 10647292A JP 10647292 A JP10647292 A JP 10647292A JP 2848502 B2 JP2848502 B2 JP 2848502B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- switch
- terminals
- terminal
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、信号の伝搬経路を導通
／開放するマイクロ波半導体スイッチに関するものであ
り、電波（信号）の受信あるいは送信に応じて伝達経路
を切り替えるマイクロ波回路に利用できるものである。
／開放するマイクロ波半導体スイッチに関するものであ
り、電波（信号）の受信あるいは送信に応じて伝達経路
を切り替えるマイクロ波回路に利用できるものである。
【０００２】
【従来の技術】図８は従来の信号経路切り替えマイクロ
波半導体スイッチの基本構成を示すブロック図であっ
て、直列スイッチ２１（ＳＷ１）と２３（ＳＷ３）、お
よび並列スイッチ２２（ＳＷ２）と２４（ＳＷ４）で構
成されている。このようなスイッチは、接続すべき端子
の選択を可能とする端子切り替えスイッチ（以下、ＳＰ
ＤＴスイッチともいう）や、レーダ、移動通信用基地局
／携帯機、等において受信時／送信時の経路切り替えス
イッチ（以下、Ｔ／Ｒスイッチともいう）として使用さ
れる。
波半導体スイッチの基本構成を示すブロック図であっ
て、直列スイッチ２１（ＳＷ１）と２３（ＳＷ３）、お
よび並列スイッチ２２（ＳＷ２）と２４（ＳＷ４）で構
成されている。このようなスイッチは、接続すべき端子
の選択を可能とする端子切り替えスイッチ（以下、ＳＰ
ＤＴスイッチともいう）や、レーダ、移動通信用基地局
／携帯機、等において受信時／送信時の経路切り替えス
イッチ（以下、Ｔ／Ｒスイッチともいう）として使用さ
れる。
【０００３】Ｔ／Ｒスイッチの場合、端子２５はアンテ
ナ給電端子、端子２６は低雑音増幅器（ＬＮＡ）あるい
は周波数変換ミクサへの接続端子、端子２７は高出力増
幅器への接続端子である。３１〜３４はスイッチ素子制
御端子である。
ナ給電端子、端子２６は低雑音増幅器（ＬＮＡ）あるい
は周波数変換ミクサへの接続端子、端子２７は高出力増
幅器への接続端子である。３１〜３４はスイッチ素子制
御端子である。
【０００４】同図において、ＳＷ１およびＳＷ４が導通
で、ＳＷ２およびＳＷ３が開放となるように制御端子３
１、３２、３３、３４にそれぞれ所定の直流電圧を印加
すると、端子２５と端子２６との間の経路は導通し、端
子２５と端子２７との間の経路は開放となって、端子２
５と端子２６との間にのみ信号が伝達される。
で、ＳＷ２およびＳＷ３が開放となるように制御端子３
１、３２、３３、３４にそれぞれ所定の直流電圧を印加
すると、端子２５と端子２６との間の経路は導通し、端
子２５と端子２７との間の経路は開放となって、端子２
５と端子２６との間にのみ信号が伝達される。
【０００５】一方ＳＷ１およびＳＷ４が開放となり、Ｓ
Ｗ２およびＳＷ３が導通するように各制御端子に上記と
異なる直流電圧を印加すると、端子２５と端子２７との
間の経路は導通し、端子２５と端子２６との間の経路は
開放となって、端子２７と端子２５の間にのみ信号が伝
達される。
Ｗ２およびＳＷ３が導通するように各制御端子に上記と
異なる直流電圧を印加すると、端子２５と端子２７との
間の経路は導通し、端子２５と端子２６との間の経路は
開放となって、端子２７と端子２５の間にのみ信号が伝
達される。
【０００６】このように、いずれの経路が導通している
場合においても端子２６と端子２７との間は分離され、
接続端子あるいは信号経路の切り替えが可能となる。半
導体スイッチ素子としては、二端子素子で、電圧により
電流を制御してスイッチング動作させるＰＩＮダイオー
ドや、三端子素子で、一端子に与える電圧により他の二
端子間の抵抗を制御してスイッチング動作させる電界効
果トランジスタ（以下、ＦＥＴともいう）が一般に用い
られている。集積回路では製造が比較的簡易で電圧制御
により高速切り替えが可能なＦＥＴを用いたスイッチが
主流となっている。また、移動通信用携帯機では小型・
軽量かつ低消費電力が重要な項目であるため、電力を消
費しないＦＥＴを用いるスイッチＩＣが不可欠である。
場合においても端子２６と端子２７との間は分離され、
接続端子あるいは信号経路の切り替えが可能となる。半
導体スイッチ素子としては、二端子素子で、電圧により
電流を制御してスイッチング動作させるＰＩＮダイオー
ドや、三端子素子で、一端子に与える電圧により他の二
端子間の抵抗を制御してスイッチング動作させる電界効
果トランジスタ（以下、ＦＥＴともいう）が一般に用い
られている。集積回路では製造が比較的簡易で電圧制御
により高速切り替えが可能なＦＥＴを用いたスイッチが
主流となっている。また、移動通信用携帯機では小型・
軽量かつ低消費電力が重要な項目であるため、電力を消
費しないＦＥＴを用いるスイッチＩＣが不可欠である。
【０００７】図９はスイッチ素子としてＦＥＴを用いた
場合の従来のＴ／Ｒスイッチ（ＳＰＤＴスイッチも同
様）の構成を示す。対応する部分は図８と同じ番号を付
している。各ＦＥＴのドレインおよびソース電極は接地
電位にバイアスされており、ゲート端子３１、３２、３
３、３４に対し０Ｖあるいはピンチオフ電圧以下の、互
いに異なる制御電圧１、２を印加してＦＥＴのドレイン
−ソース間抵抗を変化させスイッチとして動作させる。
尚、ＦＥＴを用いる場合、ゲート端子電圧０Ｖの時導
通、ピンチオフ電圧以下の時開放である。
場合の従来のＴ／Ｒスイッチ（ＳＰＤＴスイッチも同
様）の構成を示す。対応する部分は図８と同じ番号を付
している。各ＦＥＴのドレインおよびソース電極は接地
電位にバイアスされており、ゲート端子３１、３２、３
３、３４に対し０Ｖあるいはピンチオフ電圧以下の、互
いに異なる制御電圧１、２を印加してＦＥＴのドレイン
−ソース間抵抗を変化させスイッチとして動作させる。
尚、ＦＥＴを用いる場合、ゲート端子電圧０Ｖの時導
通、ピンチオフ電圧以下の時開放である。
【０００８】
【発明が解決しようとする課題】上述したような従来の
技術においては、ＦＥＴをスイッチ素子として用いる場
合に、開放状態の時のドレイン−ソース両端子間の寄生
容量の影響により、周波数が高くなるにしたがって両端
子間のアイソレーション特性が劣化するという問題があ
った。
技術においては、ＦＥＴをスイッチ素子として用いる場
合に、開放状態の時のドレイン−ソース両端子間の寄生
容量の影響により、周波数が高くなるにしたがって両端
子間のアイソレーション特性が劣化するという問題があ
った。
【０００９】また、ＦＥＴをスイッチ素子として用いる
場合に処理可能な最大電力Ｐｍａｘには限界があり、そ
のため、高出力増幅器側（端子２５−端子２７）が導通
した時の最大送信電力が制約を受ける。
場合に処理可能な最大電力Ｐｍａｘには限界があり、そ
のため、高出力増幅器側（端子２５−端子２７）が導通
した時の最大送信電力が制約を受ける。
【００１０】この制約は開放状態のＳＷ１およびＳＷ４
により生じており、これが高抵抗であることから、送信
電力の１／２乗に比例した大きな電圧が印加されるため
である。上記最大電力Ｐｍａｘは“数５”で表される。
により生じており、これが高抵抗であることから、送信
電力の１／２乗に比例した大きな電圧が印加されるため
である。上記最大電力Ｐｍａｘは“数５”で表される。
【００１１】
【数５】
【００１２】ここで、Ｖｃ、Ｖｐ、Ｚｏはそれぞれゲー
ト端子制御電圧、ピンチオフ電圧、負荷インピーダンス
であり、｜Ｖｃ−Ｖｐ｜は最大送信信号電圧である。最
大電力Ｐｍａｘを向上するためには制御電圧Ｖｃを大き
くすることが必要であるが、Ｖｃはドレイン−ゲート間
またはソース−ゲート間に印加可能な最大許容電圧以上
には大きくできず、さらにドレイン（ソース）に印加さ
れる信号電圧分だけ小さくする必要があるため、自ずと
送信電力を制限せざるを得なかった。
ト端子制御電圧、ピンチオフ電圧、負荷インピーダンス
であり、｜Ｖｃ−Ｖｐ｜は最大送信信号電圧である。最
大電力Ｐｍａｘを向上するためには制御電圧Ｖｃを大き
くすることが必要であるが、Ｖｃはドレイン−ゲート間
またはソース−ゲート間に印加可能な最大許容電圧以上
には大きくできず、さらにドレイン（ソース）に印加さ
れる信号電圧分だけ小さくする必要があるため、自ずと
送信電力を制限せざるを得なかった。
【００１３】また、携帯機等では、極力、小形の電池を
用いることにより、小型化・軽量化を図ることが重要で
あり、したがって、制御電圧を大きくできないために更
に送信電力が制限されることになる。
用いることにより、小型化・軽量化を図ることが重要で
あり、したがって、制御電圧を大きくできないために更
に送信電力が制限されることになる。
【００１４】本発明は、このような従来の問題点を解決
するために成されたもので両端子間アイソレーション特
性が優れたスイッチ構成を提供すると共に、スイッチ制
御の極性が従来構成のものに対して反転していることを
利用して、開放時にスイッチ素子（ＦＥＴ）に印加され
る高周波信号電圧を微小に保ち、処理可能な送信電力を
大幅に向上させ得るマイクロ波半導体スイッチを提供す
ることを目的としている。
するために成されたもので両端子間アイソレーション特
性が優れたスイッチ構成を提供すると共に、スイッチ制
御の極性が従来構成のものに対して反転していることを
利用して、開放時にスイッチ素子（ＦＥＴ）に印加され
る高周波信号電圧を微小に保ち、処理可能な送信電力を
大幅に向上させ得るマイクロ波半導体スイッチを提供す
ることを目的としている。
【００１５】
【課題を解決するための手段】本発明によれば上記目的
は前記特許請求の範囲に記載された手段により達成され
る。
は前記特許請求の範囲に記載された手段により達成され
る。
【００１６】すなわち、請求項１の発明は、第１の半導
体スイッチとインダクタ（Ｌ）を直列接続した回路と、
両端子間にインダクタ（Ｌ′）を装荷した第２の半導体
スイッチとキャパシタ（Ｃ）を直列接続した回路とを並
列接続すると共に、上記第１の半導体スイッチと第２の
半導体スイッチの内の一方がオンであるときには他方も
オンであるように連動して動作する如く構成し、第１の
半導体スイッチおよび第２の半導体スイッチそれぞれの
両端子間の寄生容量をＣｓとするときＬ′（Ｃ＋Ｃｓ）
＝ＬＣとなるようにＬ、Ｌ′、Ｃの値を設定し、動作周
波数ｆにおいて前記“数１”を満足する如く成したマイ
クロ波半導体スイッチである。
体スイッチとインダクタ（Ｌ）を直列接続した回路と、
両端子間にインダクタ（Ｌ′）を装荷した第２の半導体
スイッチとキャパシタ（Ｃ）を直列接続した回路とを並
列接続すると共に、上記第１の半導体スイッチと第２の
半導体スイッチの内の一方がオンであるときには他方も
オンであるように連動して動作する如く構成し、第１の
半導体スイッチおよび第２の半導体スイッチそれぞれの
両端子間の寄生容量をＣｓとするときＬ′（Ｃ＋Ｃｓ）
＝ＬＣとなるようにＬ、Ｌ′、Ｃの値を設定し、動作周
波数ｆにおいて前記“数１”を満足する如く成したマイ
クロ波半導体スイッチである。
【００１７】また、請求項２の発明は、第１の半導体ス
イッチとキャパシタ（Ｃ）を直列接続した回路と、両端
子間にキャパシタ（Ｃ′）を装荷した第２の半導体スイ
ッチとインダクタ（Ｌ）を直列接続した回路とを並列接
続すると共に、上記第１の半導体スイッチと第２の半導
体スイッチの内の一方がオンであるときには他方もオン
であるように連動して動作する如く構成し、第１の半導
体スイッチおよび第２の半導体スイッチそれぞれの両端
子間の寄生容量をＣｓとするときＣ′＋Ｃｓ＝Ｃとなる
ようにＣおよびＣ′の値を設定し、動作周波数ｆにおい
て前記“数２”を満足する如く成したマイクロ波半導体
スイッチである。
イッチとキャパシタ（Ｃ）を直列接続した回路と、両端
子間にキャパシタ（Ｃ′）を装荷した第２の半導体スイ
ッチとインダクタ（Ｌ）を直列接続した回路とを並列接
続すると共に、上記第１の半導体スイッチと第２の半導
体スイッチの内の一方がオンであるときには他方もオン
であるように連動して動作する如く構成し、第１の半導
体スイッチおよび第２の半導体スイッチそれぞれの両端
子間の寄生容量をＣｓとするときＣ′＋Ｃｓ＝Ｃとなる
ようにＣおよびＣ′の値を設定し、動作周波数ｆにおい
て前記“数２”を満足する如く成したマイクロ波半導体
スイッチである。
【００１８】また、請求項３の発明は、第１の半導体ス
イッチとキャパシタ（Ｃ）を直列接続した回路の両端子
間にインダクタ（Ｌ）を装荷した回路と、第２の半導体
スイッチの両端子間にキャパシタ（Ｃ′）を装荷した回
路とを直列接続すると共に、上記第１の半導体スイッチ
と第２の半導体スイッチの内の一方がオンであるときに
は他方もオンであるように連動して動作する如く構成
し、第１の半導体スイッチおよび第２の半導体スイッチ
それぞれの両端子間の寄生容量をＣｓとするときＣ′＋
Ｃｓ＋ＣＣｓ／（Ｃ＋Ｃｓ）＝ＣとなるようにＣおよび
Ｃ′の値を設定し、動作周波数ｆにおいて前記“数３”
を満足する如く成したマイクロ波半導体スイッチであ
る。
イッチとキャパシタ（Ｃ）を直列接続した回路の両端子
間にインダクタ（Ｌ）を装荷した回路と、第２の半導体
スイッチの両端子間にキャパシタ（Ｃ′）を装荷した回
路とを直列接続すると共に、上記第１の半導体スイッチ
と第２の半導体スイッチの内の一方がオンであるときに
は他方もオンであるように連動して動作する如く構成
し、第１の半導体スイッチおよび第２の半導体スイッチ
それぞれの両端子間の寄生容量をＣｓとするときＣ′＋
Ｃｓ＋ＣＣｓ／（Ｃ＋Ｃｓ）＝ＣとなるようにＣおよび
Ｃ′の値を設定し、動作周波数ｆにおいて前記“数３”
を満足する如く成したマイクロ波半導体スイッチであ
る。
【００１９】また、請求項４の発明は、第１の半導体ス
イッチとインダクタ（Ｌ）を直列接続した回路の両端子
間にキャパシタ（Ｃ）を装荷した回路と、第２の半導体
スイッチの両端子間にインダクタＬ′を装荷した回路と
を直列接続してなり、第１の半導体スイッチおよび第２
の半導体スイッチそれぞれの両端子間の寄生容量をＣｓ
とするときＬ′・〔Ｃｓ＋Ｃ2 ／（Ｃ−Ｃｓ）〕＝ＬＣ
となるようにＬとＬ′およびＣの値を設定し、動作周波
数ｆにおいて前記“数４”を満足する如く成したマイク
ロ波半導体スイッチである。
イッチとインダクタ（Ｌ）を直列接続した回路の両端子
間にキャパシタ（Ｃ）を装荷した回路と、第２の半導体
スイッチの両端子間にインダクタＬ′を装荷した回路と
を直列接続してなり、第１の半導体スイッチおよび第２
の半導体スイッチそれぞれの両端子間の寄生容量をＣｓ
とするときＬ′・〔Ｃｓ＋Ｃ2 ／（Ｃ−Ｃｓ）〕＝ＬＣ
となるようにＬとＬ′およびＣの値を設定し、動作周波
数ｆにおいて前記“数４”を満足する如く成したマイク
ロ波半導体スイッチである。
【００２０】
【作用】上述の手段によれば、スイッチ素子を全て導通
にすればＬＣ並列（反）共振回路となって、寄生容量の
有無にかかわらず該共振周波数foで開放となり、アイソ
レーション特性の優れたマイクロ波半導体スイッチが実
現できる。
にすればＬＣ並列（反）共振回路となって、寄生容量の
有無にかかわらず該共振周波数foで開放となり、アイソ
レーション特性の優れたマイクロ波半導体スイッチが実
現できる。
【００２１】また、後述の実施例の項で述べるように、
スイッチ素子を全て開放にした場合に該共振周波数foで
導通となるようにできる。このような共振／反共振モー
ド切り替えによるスイッチ回路を、以下の説明では、共
振モード切替回路とも言う。
スイッチ素子を全て開放にした場合に該共振周波数foで
導通となるようにできる。このような共振／反共振モー
ド切り替えによるスイッチ回路を、以下の説明では、共
振モード切替回路とも言う。
【００２２】本発明の共振モード切替回路を大きな信号
電圧が印加される箇所（図８，９ではＳＷ１およびＳＷ
４）に用いると、高出力増幅器からの出力信号電圧が上
記の共振モード切替回路に印加される時、該共振モード
切替回路内のスイッチは導通状態であり、その両端子に
は電位差が生じないから、送信電力にかかわらずドレイ
ン（ソース）−ゲート間の電位差をほぼ０Ｖ一定に保持
できる。
電圧が印加される箇所（図８，９ではＳＷ１およびＳＷ
４）に用いると、高出力増幅器からの出力信号電圧が上
記の共振モード切替回路に印加される時、該共振モード
切替回路内のスイッチは導通状態であり、その両端子に
は電位差が生じないから、送信電力にかかわらずドレイ
ン（ソース）−ゲート間の電位差をほぼ０Ｖ一定に保持
できる。
【００２３】すなわち、ＦＥＴ単体をスイッチとして用
いた従来の場合に生じていた送信電力増加に伴うドレイ
ン（ソース）−ゲート間の電位差の増加を解消すること
ができるため、印加信号電圧制限が無くなり、処理可能
な送信電力を大幅に向上させることができる。
いた従来の場合に生じていた送信電力増加に伴うドレイ
ン（ソース）−ゲート間の電位差の増加を解消すること
ができるため、印加信号電圧制限が無くなり、処理可能
な送信電力を大幅に向上させることができる。
【００２４】言い換えれば、スイッチ素子（あるいは回
路）に対する要求条件を耐電圧性から耐電流性に置き換
えることによって送信可能な電力を向上している。すな
わち、高出力ＦＥＴの出力に限界があるのと同じ理由に
より、耐電圧性の高いＦＥＴの開発は非常に高度なプロ
セス技術と長い開発期間とを必要とし、その上、限界が
あるが、耐電流性は複数のＦＥＴを並列接続しゲート幅
を増加することにより向上させることができるので、従
来のＦＥＴを用いて容易に実現できる。
路）に対する要求条件を耐電圧性から耐電流性に置き換
えることによって送信可能な電力を向上している。すな
わち、高出力ＦＥＴの出力に限界があるのと同じ理由に
より、耐電圧性の高いＦＥＴの開発は非常に高度なプロ
セス技術と長い開発期間とを必要とし、その上、限界が
あるが、耐電流性は複数のＦＥＴを並列接続しゲート幅
を増加することにより向上させることができるので、従
来のＦＥＴを用いて容易に実現できる。
【００２５】
【実施例】図１は、本発明のマイクロ波半導体スイッチ
の第１の実施例を示す図である。本実施例はスイッチ素
子２０ａおよび２０ｂと、インダクタ５０（Ｌ）および
５０′（Ｌ′）、キャパシタ６０（Ｃ）を図のように組
み合わせて構成している。端子１０および１０′は制御
電圧印加のための端子を表わしている。
の第１の実施例を示す図である。本実施例はスイッチ素
子２０ａおよび２０ｂと、インダクタ５０（Ｌ）および
５０′（Ｌ′）、キャパシタ６０（Ｃ）を図のように組
み合わせて構成している。端子１０および１０′は制御
電圧印加のための端子を表わしている。
【００２６】スイッチ素子２０ａとスイッチ素子２０ｂ
とはその一方がオンのときは他方もオンとなるように連
動して動作する。スイッチ素子の両端子間に寄生容量が
なく、該スイッチ素子が理想的に動作するとすれば、両
スイッチ素子が導通の時インダクタ５０（Ｌ）とキャパ
シタ６０（Ｃ）とが並列（反）共振し、本スイッチの両
端子間１００−１０１は開放となる。また、両スイッチ
素子が開放の時インダクタ５０′（Ｌ′）とキャパシタ
６０（Ｃ）とが直列共振し、本スイッチの両端子間１０
０−１０１は導通となる。
とはその一方がオンのときは他方もオンとなるように連
動して動作する。スイッチ素子の両端子間に寄生容量が
なく、該スイッチ素子が理想的に動作するとすれば、両
スイッチ素子が導通の時インダクタ５０（Ｌ）とキャパ
シタ６０（Ｃ）とが並列（反）共振し、本スイッチの両
端子間１００−１０１は開放となる。また、両スイッチ
素子が開放の時インダクタ５０′（Ｌ′）とキャパシタ
６０（Ｃ）とが直列共振し、本スイッチの両端子間１０
０−１０１は導通となる。
【００２７】ここで、スイッチ素子の両端子間にＣｓな
る寄生容量が存在する場合、直列共振周波数fo〔ｓ〕は
“数６”のようになり並列共振周波数fo〔ｐ〕は“数
７”のようになる。
る寄生容量が存在する場合、直列共振周波数fo〔ｓ〕は
“数６”のようになり並列共振周波数fo〔ｐ〕は“数
７”のようになる。
【００２８】
【数６】
【００２９】
【数７】
【００３０】“数６”はスイッチ素子がオフのときであ
り、図１の端子１００〜１０１間は導通状態となる。ま
た“数７”はスイッチ素子がオンのときであり、図１の
端子１００〜１０１間は開放状態となる。
り、図１の端子１００〜１０１間は導通状態となる。ま
た“数７”はスイッチ素子がオンのときであり、図１の
端子１００〜１０１間は開放状態となる。
【００３１】したがって、Ｌ′（Ｃ＋Ｃｓ）＝ＬＣを満
たすようにＬ、Ｌ′の値を設定することにより、同一周
波数で導通／開放のスイッチングが可能となり、スイッ
チ素子の寄生容量の有無にかかわらず、マイクロ波領域
において高いアイソレーションを実現できる。また、従
来のＦＥＴなどを用いるスイッチに対し、制御の極性を
反転している。この特徴は後述する第５の実施例である
Ｔ／Ｒスイッチの耐電力性向上に大変効果がある。この
ことは、第２および第３の実施例においても同様であ
る。
たすようにＬ、Ｌ′の値を設定することにより、同一周
波数で導通／開放のスイッチングが可能となり、スイッ
チ素子の寄生容量の有無にかかわらず、マイクロ波領域
において高いアイソレーションを実現できる。また、従
来のＦＥＴなどを用いるスイッチに対し、制御の極性を
反転している。この特徴は後述する第５の実施例である
Ｔ／Ｒスイッチの耐電力性向上に大変効果がある。この
ことは、第２および第３の実施例においても同様であ
る。
【００３２】図２は、本発明のマイクロ波半導体スイッ
チの第２の実施例を示す図である。本実施例はスイッチ
素子２０ａおよび２０ｂと、インダクタ５０（Ｌ）、キ
ャパシタ６０（Ｃ）および６０′（Ｃ′）を図のように
組み合わせて構成している。端子１０および１０′は制
御電圧印加のための端子である。
チの第２の実施例を示す図である。本実施例はスイッチ
素子２０ａおよび２０ｂと、インダクタ５０（Ｌ）、キ
ャパシタ６０（Ｃ）および６０′（Ｃ′）を図のように
組み合わせて構成している。端子１０および１０′は制
御電圧印加のための端子である。
【００３３】スイッチ素子の両端子間に寄生容量がな
く、該スイッチ素子が理想的に動作するとすれば、両ス
イッチ素子が導通の時インダクタ５０（Ｌ）とキャパシ
タ６０（Ｃ）とが並列（反）共振し、本スイッチの両端
子間１００−１０１は開放となる。また、両スイッチ素
子が開放の時インダクタ５０（Ｌ）とキャパシタ６０′
（Ｃ′）とが直列共振し、本スイッチの両端子間１００
−１０１は導通となる。
く、該スイッチ素子が理想的に動作するとすれば、両ス
イッチ素子が導通の時インダクタ５０（Ｌ）とキャパシ
タ６０（Ｃ）とが並列（反）共振し、本スイッチの両端
子間１００−１０１は開放となる。また、両スイッチ素
子が開放の時インダクタ５０（Ｌ）とキャパシタ６０′
（Ｃ′）とが直列共振し、本スイッチの両端子間１００
−１０１は導通となる。
【００３４】ここで、スイッチ素子の両端にＣｓなる寄
生容量が存在する場合の直列共振周波数fo〔ｓ〕は“数
８”のように、また、並列共振周波数fo〔ｐ〕は前記
“数７”で示すようになる。
生容量が存在する場合の直列共振周波数fo〔ｓ〕は“数
８”のように、また、並列共振周波数fo〔ｐ〕は前記
“数７”で示すようになる。
【００３５】
【数８】
【００３６】したがって、Ｃ′＋Ｃｓ＝Ｃを満たすよう
にＣ、Ｃ′の値を設定することにより、同一周波数で導
通／開放のスイッチングが可能となり、スイッチ素子の
寄生容量の有無にかかわらず、マイクロ波領域において
高いアイソレーションを実現できる。
にＣ、Ｃ′の値を設定することにより、同一周波数で導
通／開放のスイッチングが可能となり、スイッチ素子の
寄生容量の有無にかかわらず、マイクロ波領域において
高いアイソレーションを実現できる。
【００３７】図３は、本発明のマイクロ波スイッチの第
３の実施例を示す図である。本実施例はスイッチ素子２
０ａおよび２０ｂと、インダクタ５０（Ｌ）、キャパシ
タ６０（Ｃ）および６０′（Ｃ′）を図のように組み合
わせて構成している。端子１０および１０′は制御電圧
印加のための端子である。
３の実施例を示す図である。本実施例はスイッチ素子２
０ａおよび２０ｂと、インダクタ５０（Ｌ）、キャパシ
タ６０（Ｃ）および６０′（Ｃ′）を図のように組み合
わせて構成している。端子１０および１０′は制御電圧
印加のための端子である。
【００３８】スイッチ素子の両端子間に寄生容量がな
く、該スイッチ素子が理想的に動作するとすれば、両ス
イッチ素子が導通の時インダクタ５０（Ｌ）とキャパシ
タ６０（Ｃ）とが並列（反）共振し、本スイッチの両端
子間１００−１０１は開放となる。また、両スイッチ素
子が開放の時インダクタ５０（Ｌ）とキャパシタ６０′
（Ｃ′）とが直列共振し、本スイッチの両端子間１００
−１０１は導通となる。
く、該スイッチ素子が理想的に動作するとすれば、両ス
イッチ素子が導通の時インダクタ５０（Ｌ）とキャパシ
タ６０（Ｃ）とが並列（反）共振し、本スイッチの両端
子間１００−１０１は開放となる。また、両スイッチ素
子が開放の時インダクタ５０（Ｌ）とキャパシタ６０′
（Ｃ′）とが直列共振し、本スイッチの両端子間１００
−１０１は導通となる。
【００３９】ここで、スイッチ素子の両端にＣｓなる寄
生容量が存在する場合、直列共振周波数fo〔ｓ〕は“数
９”に示すようになり、並列共振周波数fo〔ｐ〕は前記
“数７”に示すようになる。
生容量が存在する場合、直列共振周波数fo〔ｓ〕は“数
９”に示すようになり、並列共振周波数fo〔ｐ〕は前記
“数７”に示すようになる。
【００４０】
【数９】
【００４１】したがって、Ｃ′＋Ｃｓ＋ＣＣｓ／（Ｃ＋
Cs）＝Ｃを満たすようにＣ、Ｃ′の値を設定することに
より、同一周波数で導通／開放のスイッチングが可能と
なり、スイッチ素子の寄生容量の有無にかかわらず、マ
イクロ波領域において高いアイソレーションを実現でき
る。
Cs）＝Ｃを満たすようにＣ、Ｃ′の値を設定することに
より、同一周波数で導通／開放のスイッチングが可能と
なり、スイッチ素子の寄生容量の有無にかかわらず、マ
イクロ波領域において高いアイソレーションを実現でき
る。
【００４２】尚、実施例１と実施例２との関係と同様
に、実施例３のインダクタとキャパシタを入れ替えた構
成においても同様な効果を得ることができる。図４は、
上記のいずれかのスイッチ（図では共振モード切替回路
３０ａ、３０ｂとして表示している）を組み合わせた端
子切り替えを行なうＳＰＤＴスイッチの構成を示す図で
あって、第１の端子２５と第２の端子２６との間および
第１の端子２５と第３の端子２７との間にそれぞれ直列
にスイッチを接続している。
に、実施例３のインダクタとキャパシタを入れ替えた構
成においても同様な効果を得ることができる。図４は、
上記のいずれかのスイッチ（図では共振モード切替回路
３０ａ、３０ｂとして表示している）を組み合わせた端
子切り替えを行なうＳＰＤＴスイッチの構成を示す図で
あって、第１の端子２５と第２の端子２６との間および
第１の端子２５と第３の端子２７との間にそれぞれ直列
にスイッチを接続している。
【００４３】各スイッチのアイソレーション特性がスイ
ッチ素子の寄生容量の影響により劣化しないため、共振
周波数付近のマイクロ波帯において良好な端子切り替え
特性を実現できる。ＳＰＤＴスイッチは本実施例に限ら
ず、スイッチを直列／並列に組み合わせてさらにアイソ
レーション特性を向上させることができる。
ッチ素子の寄生容量の影響により劣化しないため、共振
周波数付近のマイクロ波帯において良好な端子切り替え
特性を実現できる。ＳＰＤＴスイッチは本実施例に限ら
ず、スイッチを直列／並列に組み合わせてさらにアイソ
レーション特性を向上させることができる。
【００４４】図５は、上記のいずれかの共振モード切替
回路を組み合わせたＴ／Ｒスイッチの基本構成を示す図
である。ここで、共振モード切替回路として第１の実施
例のものを用いているが、第２および第３の実施例のも
のを用いても同様である。
回路を組み合わせたＴ／Ｒスイッチの基本構成を示す図
である。ここで、共振モード切替回路として第１の実施
例のものを用いているが、第２および第３の実施例のも
のを用いても同様である。
【００４５】図において、本発明のＴ／Ｒスイッチは、
インダクタ５１、５２（Ｌ1）、キャパシタ６１（Ｃ1）
および、スイッチ素子１ａ、１ｂを組み合わせて構成し
た共振モード切替回路１（ＳＷ１）、インダクタ５４、
５５（Ｌ2）、キャパシタ５６（Ｃ2）およびスイッチ素
子４ａ、４ｂを組み合わせて構成した共振モード切替回
路４（ＳＷ４）と、スイッチ素子２（ＳＷ２）、３（Ｓ
Ｗ３）とで構成される。ＳＷ１とＳＷ３はそれぞれ経路
２５−２６、経路２５−２７に対して直列に接続され
る。ＳＷ２とＳＷ４はそれぞれ経路２５−２６、経路２
５−２７と接地との間に並列に接続される。
インダクタ５１、５２（Ｌ1）、キャパシタ６１（Ｃ1）
および、スイッチ素子１ａ、１ｂを組み合わせて構成し
た共振モード切替回路１（ＳＷ１）、インダクタ５４、
５５（Ｌ2）、キャパシタ５６（Ｃ2）およびスイッチ素
子４ａ、４ｂを組み合わせて構成した共振モード切替回
路４（ＳＷ４）と、スイッチ素子２（ＳＷ２）、３（Ｓ
Ｗ３）とで構成される。ＳＷ１とＳＷ３はそれぞれ経路
２５−２６、経路２５−２７に対して直列に接続され
る。ＳＷ２とＳＷ４はそれぞれ経路２５−２６、経路２
５−２７と接地との間に並列に接続される。
【００４６】ここで、１１、１１′、１２、１３、１
４、１４′は各スイッチ素子のＯＮ／ＯＦＦ制御端子で
あり、１ａと１ｂ、および４ａと４ｂがそれぞれ同種の
スイッチ素子である場合、１１と１１′および１４と１
４′には同一の制御電圧を印加する。以下、各スイッチ
素子が寄生容量を持たないとして動作を説明する。
４、１４′は各スイッチ素子のＯＮ／ＯＦＦ制御端子で
あり、１ａと１ｂ、および４ａと４ｂがそれぞれ同種の
スイッチ素子である場合、１１と１１′および１４と１
４′には同一の制御電圧を印加する。以下、各スイッチ
素子が寄生容量を持たないとして動作を説明する。
【００４７】まず、ＳＷ１およびＳＷ４における共振モ
ード切替機能を説明する。ＳＷ１において、１ａおよび
１ｂが導通となるように制御電圧１１および１１′に電
圧を印加すると、インダクタ５２の両端は短絡し、イン
ダクタ５１とキャパシタ６１は電気的に両端で接続され
るので、インダクタ５１（Ｌ1）とキャパシタ６１
（Ｃ1）との並列回路が経路２５−２６に対して直列に
接続される。
ード切替機能を説明する。ＳＷ１において、１ａおよび
１ｂが導通となるように制御電圧１１および１１′に電
圧を印加すると、インダクタ５２の両端は短絡し、イン
ダクタ５１とキャパシタ６１は電気的に両端で接続され
るので、インダクタ５１（Ｌ1）とキャパシタ６１
（Ｃ1）との並列回路が経路２５−２６に対して直列に
接続される。
【００４８】この時、該Ｌ1Ｃ1並列回路の共振周波数と
その近傍において経路２５−２６は開放となる。また、
１ａおよび１ｂが開放となるように制御電圧１１および
１１′に電圧を印加すると、インダクタ５１とキャパシ
タ６１の接続およびインダクタ５２の両端の短絡は解除
され、インダクタ５２（Ｌ1）とキャパシタ６１（Ｃ1）
との直列回路が経路２５−２６に対して直列に接続され
る。
その近傍において経路２５−２６は開放となる。また、
１ａおよび１ｂが開放となるように制御電圧１１および
１１′に電圧を印加すると、インダクタ５１とキャパシ
タ６１の接続およびインダクタ５２の両端の短絡は解除
され、インダクタ５２（Ｌ1）とキャパシタ６１（Ｃ1）
との直列回路が経路２５−２６に対して直列に接続され
る。
【００４９】この時、該Ｌ1Ｃ1直列回路の共振周波数と
その近傍において経路２５−２６は導通となりうる。こ
こで、上記の直列共振および並列共振の周波数は同一で
あり、“数１０”に示す同一周波数の信号に対してスイ
ッチとして動作する。
その近傍において経路２５−２６は導通となりうる。こ
こで、上記の直列共振および並列共振の周波数は同一で
あり、“数１０”に示す同一周波数の信号に対してスイ
ッチとして動作する。
【００５０】
【数１０】
【００５１】ＳＷ４において、４ａおよび４ｂが導通と
なるように、制御電圧１４、および１４′に電圧を印加
すると、インダクタ５５の両端は短絡し、インダクタ５
４とキャパシタ６２は電気的に両端で接続されるので、
インダクタ５４（Ｌ2）とキャパシタ６２（Ｃ2）との並
列回路が経路２５−２７と接地との間に並列に接続され
る。
なるように、制御電圧１４、および１４′に電圧を印加
すると、インダクタ５５の両端は短絡し、インダクタ５
４とキャパシタ６２は電気的に両端で接続されるので、
インダクタ５４（Ｌ2）とキャパシタ６２（Ｃ2）との並
列回路が経路２５−２７と接地との間に並列に接続され
る。
【００５２】この時、該Ｌ2Ｃ2並列回路の共振周波数と
その近傍においてＳＷ４は高インピーダンスとなり、Ｓ
Ｗ３が導通の時経路２５−２７は導通となる。また、４
ａおよび４ｂが開放となるように制御電圧１４および１
４′に電圧を印加すると、インダクタ５４とキャパシタ
６２の接続およびインダクタ５５の両端の短絡は解除さ
れ、インダクタ５５（Ｌ2）とキャパシタ６２（Ｃ2）と
の直列回路が経路２５−２７と接地との間に並列に接続
される。
その近傍においてＳＷ４は高インピーダンスとなり、Ｓ
Ｗ３が導通の時経路２５−２７は導通となる。また、４
ａおよび４ｂが開放となるように制御電圧１４および１
４′に電圧を印加すると、インダクタ５４とキャパシタ
６２の接続およびインダクタ５５の両端の短絡は解除さ
れ、インダクタ５５（Ｌ2）とキャパシタ６２（Ｃ2）と
の直列回路が経路２５−２７と接地との間に並列に接続
される。
【００５３】この時、該Ｌ2Ｃ2直列回路の共振周波数と
その近傍において経路２５−２６は接地電位に短絡され
る。ここで、上記の直列共振および並列共振の周波数は
同一であり、“数１１”に示す同一周波数の信号に対し
てスイッチとして動作する。
その近傍において経路２５−２６は接地電位に短絡され
る。ここで、上記の直列共振および並列共振の周波数は
同一であり、“数１１”に示す同一周波数の信号に対し
てスイッチとして動作する。
【００５４】
【数１１】
【００５５】次に、図５において、ＳＷ１とＳＷ４の共
振周波数が同一となるようにＬ1、Ｌ2、Ｃ1、Ｃ2の値を
設定した場合の動作を説明する。 （１） スイッチ素子１ａ、１ｂ、２が開放となるよう
に制御端子１１、１１′、１２に電圧を印加し、かつス
イッチ素子４ａ、４ｂ、３も開放となるように制御端子
１４，１４′、１３に電圧を印加すると、 ・ＳＷ１が導通 ・ＳＷ２が開放 ・ＳＷ３が開放 ・ＳＷ４が導通 となるので、経路２５−２６が導通し、経路２５−２７
が開放となる。
振周波数が同一となるようにＬ1、Ｌ2、Ｃ1、Ｃ2の値を
設定した場合の動作を説明する。 （１） スイッチ素子１ａ、１ｂ、２が開放となるよう
に制御端子１１、１１′、１２に電圧を印加し、かつス
イッチ素子４ａ、４ｂ、３も開放となるように制御端子
１４，１４′、１３に電圧を印加すると、 ・ＳＷ１が導通 ・ＳＷ２が開放 ・ＳＷ３が開放 ・ＳＷ４が導通 となるので、経路２５−２６が導通し、経路２５−２７
が開放となる。
【００５６】したがって、端子２５からの入力信号は端
子２６に伝達し（または、端子２６からの入力信号が端
子２５に伝達し）、端子２７には伝達されない。 （２） スイッチ素子１ａ、１ｂ、２が導通となるよう
に制御端子１１、１１′、１２に電圧を印加し、かつス
イッチ素子４ａ、４ｂ、３も導通となるように制御端子
１４、１４′、１３に電圧を印加すると、 ・ＳＷ１が開放 ・ＳＷ２が導通 ・ＳＷ３が導通 ・ＳＷ４が開放 となるので、経路２５−２６が開放となり、経路２５−
２７が導通する。したがって、端子２５からの入力信号
は端子２７に伝達し（または、端子２７からの入力信号
が端子２５に伝達し）、端子２６には伝達されない。
子２６に伝達し（または、端子２６からの入力信号が端
子２５に伝達し）、端子２７には伝達されない。 （２） スイッチ素子１ａ、１ｂ、２が導通となるよう
に制御端子１１、１１′、１２に電圧を印加し、かつス
イッチ素子４ａ、４ｂ、３も導通となるように制御端子
１４、１４′、１３に電圧を印加すると、 ・ＳＷ１が開放 ・ＳＷ２が導通 ・ＳＷ３が導通 ・ＳＷ４が開放 となるので、経路２５−２６が開放となり、経路２５−
２７が導通する。したがって、端子２５からの入力信号
は端子２７に伝達し（または、端子２７からの入力信号
が端子２５に伝達し）、端子２６には伝達されない。
【００５７】したがって、Ｔ／Ｒスイッチとして動作す
る。ここで、端子２５を送・受信共用アンテナ端子、端
子２６を低雑音増幅・周波数変換器接続端子、端子２７
を高出力増幅器接続端子とし、微弱電波をアンテナから
低雑音増幅器に伝達する受信経路２５−２６と、高出力
増幅器出力をアンテナに伝達する送信経路２５−２７を
有するＴ／Ｒスイッチを考える。
る。ここで、端子２５を送・受信共用アンテナ端子、端
子２６を低雑音増幅・周波数変換器接続端子、端子２７
を高出力増幅器接続端子とし、微弱電波をアンテナから
低雑音増幅器に伝達する受信経路２５−２６と、高出力
増幅器出力をアンテナに伝達する送信経路２５−２７を
有するＴ／Ｒスイッチを考える。
【００５８】また、受信経路２５−２６が導通の時（送
信経路２５−２７が開放の時）高出力増幅器は出力停止
または出力抑制されるものとする（消費電力を削減し通
話および待時間を延長することが重要な携帯機では周知
の事項である）。
信経路２５−２７が開放の時）高出力増幅器は出力停止
または出力抑制されるものとする（消費電力を削減し通
話および待時間を延長することが重要な携帯機では周知
の事項である）。
【００５９】上記の（１）および（２）で説明したよう
に、送信経路２５−２７が導通している場合、ＳＷ１お
よびＳＷ４は開放であり、これらを構成するスイッチ素
子１ａ、１ｂ、４ａ、４ｂは全て導通である。また、Ｓ
Ｗ２およびＳＷ３も導通である。ＳＷ１およびＳＷ４は
送信経路２５−２７と接地との間に接続され、かつ開放
（高インピーダンス）であるから、その両端子には送信
出力が大きい程高い電圧が印加される。
に、送信経路２５−２７が導通している場合、ＳＷ１お
よびＳＷ４は開放であり、これらを構成するスイッチ素
子１ａ、１ｂ、４ａ、４ｂは全て導通である。また、Ｓ
Ｗ２およびＳＷ３も導通である。ＳＷ１およびＳＷ４は
送信経路２５−２７と接地との間に接続され、かつ開放
（高インピーダンス）であるから、その両端子には送信
出力が大きい程高い電圧が印加される。
【００６０】しかし、ＳＷ１およびＳＷ４を構成するス
イッチ素子１ａ、１ｂ、４ａ、４ｂは全て導通であるか
ら、これらのスイッチ素子には電圧が印加されず、両端
子の電位は送信出力の大きさによらずおおむね接地電位
となる。したがって、接地されたスイッチ素子を開放に
して送信経路を導通としていた従来のＴ／Ｒスイッチに
比べて大幅に送信電力を向上させることができる。尚、
ＳＷ３は導通であるから両端子に電圧差が生じないの
で、負荷インピーダンスの１／２乗に反比例した電流が
流れる。また、ＳＷ２も導通しているが、高インピーダ
ンスのＳＷ１を介して信号電圧が印加されているので、
電流は流れない。
イッチ素子１ａ、１ｂ、４ａ、４ｂは全て導通であるか
ら、これらのスイッチ素子には電圧が印加されず、両端
子の電位は送信出力の大きさによらずおおむね接地電位
となる。したがって、接地されたスイッチ素子を開放に
して送信経路を導通としていた従来のＴ／Ｒスイッチに
比べて大幅に送信電力を向上させることができる。尚、
ＳＷ３は導通であるから両端子に電圧差が生じないの
で、負荷インピーダンスの１／２乗に反比例した電流が
流れる。また、ＳＷ２も導通しているが、高インピーダ
ンスのＳＷ１を介して信号電圧が印加されているので、
電流は流れない。
【００６１】受信経路２５−２６が導通している場合、
ＳＷ１およびＳＷ４は導通であり、これらを構成するス
イッチ素子１ａ、１ｂ、４ａ、４ｂは全て開放である。
また、ＳＷ２およびＳＷ３も開放である。ここで、受信
信号は微弱であるから、これに対してどのスイッチ素子
においても電圧および電流について十分に許容範囲内に
ある。更に、高出力増幅器が出力停止または出力抑圧の
状態にある。
ＳＷ１およびＳＷ４は導通であり、これらを構成するス
イッチ素子１ａ、１ｂ、４ａ、４ｂは全て開放である。
また、ＳＷ２およびＳＷ３も開放である。ここで、受信
信号は微弱であるから、これに対してどのスイッチ素子
においても電圧および電流について十分に許容範囲内に
ある。更に、高出力増幅器が出力停止または出力抑圧の
状態にある。
【００６２】したがって、信号電流の通路となるＳＷ４
においてインダクタ５５と並列に接続されたスイッチ素
子４ｂの両端子にかかる電圧は非常に小さくすることが
できる。以上述べたように、共振モード切替回路を受信
経路に直列に、かつ送信経路と接地との間に並列に接続
することにより従来に比べ最大処理電力を大幅に向上さ
せることができる。
においてインダクタ５５と並列に接続されたスイッチ素
子４ｂの両端子にかかる電圧は非常に小さくすることが
できる。以上述べたように、共振モード切替回路を受信
経路に直列に、かつ送信経路と接地との間に並列に接続
することにより従来に比べ最大処理電力を大幅に向上さ
せることができる。
【００６３】図６は、図１に示した実施例のスイッチ素
子１ａ、１ｂ、２、３、４ａ、４ｂを全てＦＥＴで置き
換えたものである。対応するものは図１と同じ番号およ
び記号を付している。制御端子は各ＦＥＴのゲートに接
続している。
子１ａ、１ｂ、２、３、４ａ、４ｂを全てＦＥＴで置き
換えたものである。対応するものは図１と同じ番号およ
び記号を付している。制御端子は各ＦＥＴのゲートに接
続している。
【００６４】ＦＥＴのドレイン−ソース間抵抗は、これ
ら両電極が同電位（図では接地電位）にバイアスされて
いる場合、ゲート電位が０Ｖの時数オーム以下で、ゲー
ト電位がピンチオフ電圧Ｖｐ（＜０）以下の時数十キロ
オームないし数メガオームとなり、ＦＥＴをスイッチ素
子として用いることにより高い抵抗比を実現できる。
ら両電極が同電位（図では接地電位）にバイアスされて
いる場合、ゲート電位が０Ｖの時数オーム以下で、ゲー
ト電位がピンチオフ電圧Ｖｐ（＜０）以下の時数十キロ
オームないし数メガオームとなり、ＦＥＴをスイッチ素
子として用いることにより高い抵抗比を実現できる。
【００６５】このスイッチング特性を利用し、図５につ
いて述べた動作原理に基づいたＴ／Ｒスイッチを実現で
きる。ここで、送信経路２５−２７が導通の時、つま
り、ＳＷ１およびＳＷ４に大きな電圧が印加される時、
ＦＥＴ４ａ、４ｂは導通であるから、送信電力にかかわ
らず、ドレインおよびソースは接地電位にバイアスされ
る。したがって、最大送信電力を大幅に向上させること
ができる。
いて述べた動作原理に基づいたＴ／Ｒスイッチを実現で
きる。ここで、送信経路２５−２７が導通の時、つま
り、ＳＷ１およびＳＷ４に大きな電圧が印加される時、
ＦＥＴ４ａ、４ｂは導通であるから、送信電力にかかわ
らず、ドレインおよびソースは接地電位にバイアスされ
る。したがって、最大送信電力を大幅に向上させること
ができる。
【００６６】この最大送信電力は、インダクタＬ1(５
１）およびＬ2（５４）に流れる高周波電流により制限
される。しかし、該高周波電流に見合うゲート幅のＦＥ
Ｔを１ａおよび１ｂに採用することにより、最大送信電
力を高めることができる。ここで、最大送信電力をＰｍ
ａｘ、最大高周波電流をＩｍａｘ、共振周波数をfoとす
れば、Ｉｍａｘは“数１２”で与えられる。
１）およびＬ2（５４）に流れる高周波電流により制限
される。しかし、該高周波電流に見合うゲート幅のＦＥ
Ｔを１ａおよび１ｂに採用することにより、最大送信電
力を高めることができる。ここで、最大送信電力をＰｍ
ａｘ、最大高周波電流をＩｍａｘ、共振周波数をfoとす
れば、Ｉｍａｘは“数１２”で与えられる。
【００６７】
【数１２】
【００６８】ゲート幅１ｍｍ程度のＦＥＴを使用すれ
ば、２００ｍＡ程度の電流を流すことができるから、２
πfoＬが４０程度の場合３０Ｗ以上の送信電力に耐えう
る。図７は、図６と同一のＴ／Ｒスイッチにおいて、各
制御端子を一つにまとめた例である。図中で一部の番号
は省略した。図１で説明したように、送信あるいは受信
経路が導通の状態において各ＦＥＴに対する制御電圧は
それぞれ同一であるから、各制御端子は共通の端子に接
続することができる。これを図中の破線で示している。
ば、２００ｍＡ程度の電流を流すことができるから、２
πfoＬが４０程度の場合３０Ｗ以上の送信電力に耐えう
る。図７は、図６と同一のＴ／Ｒスイッチにおいて、各
制御端子を一つにまとめた例である。図中で一部の番号
は省略した。図１で説明したように、送信あるいは受信
経路が導通の状態において各ＦＥＴに対する制御電圧は
それぞれ同一であるから、各制御端子は共通の端子に接
続することができる。これを図中の破線で示している。
【００６９】
【発明の効果】以上説明したように本発明は、スイッチ
素子を導通／開放状態にスイッチングすることにより並
列（反）共振／直列共振状態にスイッチングするスイッ
チであるため、マイクロ波などの高周波領域において、
スイッチ素子の寄生容量に影響されない良好なアイソレ
ーション特性を有する。また、開放時において、スイッ
チ素子に印加される高周波信号電圧を微小に保つ効果が
あるので、Ｔ／Ｒスイッチにおける処理可能な送信電力
を大幅に向上させることができる。
素子を導通／開放状態にスイッチングすることにより並
列（反）共振／直列共振状態にスイッチングするスイッ
チであるため、マイクロ波などの高周波領域において、
スイッチ素子の寄生容量に影響されない良好なアイソレ
ーション特性を有する。また、開放時において、スイッ
チ素子に印加される高周波信号電圧を微小に保つ効果が
あるので、Ｔ／Ｒスイッチにおける処理可能な送信電力
を大幅に向上させることができる。
【００７０】また、本発明はＦＥＴに限らず、ＰＩＮダ
イオードなどの種々の半導体スイッチ素子を用いても構
成することができ、それぞれの半導体スイッチによる従
来のＴ／Ｒスイッチに比べ送信電力を大にすることがで
きる。また、制御端子の系統を共通にできるため、制御
回路を簡潔なものと成し得る利点がある。
イオードなどの種々の半導体スイッチ素子を用いても構
成することができ、それぞれの半導体スイッチによる従
来のＴ／Ｒスイッチに比べ送信電力を大にすることがで
きる。また、制御端子の系統を共通にできるため、制御
回路を簡潔なものと成し得る利点がある。
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第２の実施例の構成を示す図である。
【図３】本発明の第３の実施例の構成を示す図である。
【図４】本発明のマイクロ波半導体スイッチを適用した
ＳＰＤＴスイッチの実施例の構成を示す図である。
ＳＰＤＴスイッチの実施例の構成を示す図である。
【図５】本発明のマイクロ波半導体スイッチを適用した
Ｔ／Ｒスイッチの実施例の構成を示す図である。
Ｔ／Ｒスイッチの実施例の構成を示す図である。
【図６】図１の実施例の構成において、スイッチ素子を
ＦＥＴとした場合の回路図である。
ＦＥＴとした場合の回路図である。
【図７】図６の構成において、スイッチ素子の制御端子
を共通にした例を示す図である。
を共通にした例を示す図である。
【図８】従来のマイクロ波半導体スイッチの基本構成を
示す図である。
示す図である。
【図９】従来のマイクロ波半導体スイッチの一例を示す
図である。
図である。
１、４ 共振動モード切替回路 １ａ、１ｂ、２、３、４ａ、４ｂ、２０ａ、２０ｂ
スイッチ素子 １０、１０′、１１、１１′、１２、１３、１４、１
４′ スイッチ素子の制御端子 ２１〜２４ スイッチ素子 ３１〜３４ 上記スイッチ素子の制御端子 ２５ マイクロ波半導体スイッチの端子（アンテナ接
続端子） ２６ マイクロ波半導体スイッチの端子（低雑音増幅
器・周波数変換器接続端子） ２７ マイクロ波半導体スイッチの端子（高出力増幅
器接続端子） ３０ａ、３０ｂ 共振モード切替回路 ５０ インダクタ（Ｌ） ５０′ インダクタ（Ｌ′） ５１ インダクタ（Ｌ1） ５４，５５ インダクタ（Ｌ2） ６０ キャパシタ（Ｃ） ６０′ キャパシタ（Ｃ′） ６１ キャパシタ（Ｃ1） ６２ キャパシタ（Ｃ2） １００、１０１ マイクロ波半導体スイッチの端子
スイッチ素子 １０、１０′、１１、１１′、１２、１３、１４、１
４′ スイッチ素子の制御端子 ２１〜２４ スイッチ素子 ３１〜３４ 上記スイッチ素子の制御端子 ２５ マイクロ波半導体スイッチの端子（アンテナ接
続端子） ２６ マイクロ波半導体スイッチの端子（低雑音増幅
器・周波数変換器接続端子） ２７ マイクロ波半導体スイッチの端子（高出力増幅
器接続端子） ３０ａ、３０ｂ 共振モード切替回路 ５０ インダクタ（Ｌ） ５０′ インダクタ（Ｌ′） ５１ インダクタ（Ｌ1） ５４，５５ インダクタ（Ｌ2） ６０ キャパシタ（Ｃ） ６０′ キャパシタ（Ｃ′） ６１ キャパシタ（Ｃ1） ６２ キャパシタ（Ｃ2） １００、１０１ マイクロ波半導体スイッチの端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/687 H03K 17/693
Claims (4)
- 【請求項１】 第１の半導体スイッチとインダクタ
（Ｌ）を直列接続した回路と、 両端子間にインダクタ（Ｌ′）を装荷した第２の半導体
スイッチとキャパシタ（Ｃ）を直列接続した回路とを並
列接続すると共に、 上記第１の半導体スイッチと第２の半導体スイッチの内
の一方がオンであるときには他方もオンであるように連
動して動作する如く構成し、 第１の半導体スイッチおよび第２の半導体スイッチそれ
ぞれの両端子間の寄生容量をＣｓとするときＬ′（Ｃ＋
Ｃｓ）＝ＬＣとなるようにＬおよびＬ′およびＣの値を
設定し、 動作周波数ｆにおいて“数１”を満足する如く成したこ
とを特徴とするマイクロ波半導体スイッチ。 【数１】 - 【請求項２】 第１の半導体スイッチとキャパシタ
（Ｃ）を直列接続した回路と、 両端子間にキャパシタ（Ｃ′）を装荷した第２の半導体
スイッチとインダクタ（Ｌ）を直列接続した回路とを並
列接続すると共に、 上記第１の半導体スイッチと第２の半導体スイッチの内
の一方がオンであるときには他方もオンであるように連
動して動作する如く構成し、 第１の半導体スイッチおよび第２の半導体スイッチそれ
ぞれの両端子間の寄生容量をＣｓとするときＣ′＋Ｃｓ
＝ＣとなるようにＣおよびＣ′の値を設定し、 動作周波数ｆにおいて“数２”を満足する如く成したこ
とを特徴とするマイクロ波半導体スイッチ。【数２】 - 【請求項３】 第１の半導体スイッチとキャパシタ
（Ｃ）を直列接続した回路の両端子間にインダクタ
（Ｌ）を装荷した回路と、 第２の半導体スイッチの両端子間にキャパシタ（Ｃ′）
を装荷した回路とを直列接続すると共に、 上記第１の半導体スイッチと第２の半導体スイッチの内
の一方がオンであるときには他方もオンであるように連
動して動作する如く構成し、 第１の半導体スイッチおよび第２の半導体スイッチそれ
ぞれの両端子間の寄生容量をＣｓとするときＣ′＋Ｃｓ
＋ＣＣｓ／（Ｃ＋Ｃｓ）＝ＣとなるようにＣおよびＣ′
の値を設定し、 動作周波数ｆにおいて“数３”を満足する如く成したこ
とを特徴とするマイクロ波半導体スイッチ。【数３】 - 【請求項４】 第１の半導体スイッチとインダクタ
（Ｌ）を直列接続した回路の両端子間にキャパシタ
（Ｃ）を装荷した回路と、 第２の半導体スイッチの両端子間にインダクタＬ′を装
荷した回路とを直列接続してなり、 第１の半導体スイッチおよび第２の半導体スイッチそれ
ぞれの両端子間の寄生容量をＣｓとするときＬ′・〔Ｃ
ｓ＋Ｃ2 ／（Ｃ−Ｃｓ）〕＝ＬＣとなるようにＬおよび
Ｌ′およびＣの値を設定し、 動作周波数ｆにおいて“数４”を満足する如く成したこ
とを特徴とするマイクロ波半導体スイッチ。【数４】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10647292A JP2848502B2 (ja) | 1992-04-24 | 1992-04-24 | マイクロ波半導体スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10647292A JP2848502B2 (ja) | 1992-04-24 | 1992-04-24 | マイクロ波半導体スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299995A JPH05299995A (ja) | 1993-11-12 |
| JP2848502B2 true JP2848502B2 (ja) | 1999-01-20 |
Family
ID=14434471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10647292A Expired - Lifetime JP2848502B2 (ja) | 1992-04-24 | 1992-04-24 | マイクロ波半導体スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848502B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3711193B2 (ja) * | 1998-01-16 | 2005-10-26 | 三菱電機株式会社 | 送受信切り換え回路 |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JPWO2004019493A1 (ja) * | 2002-06-20 | 2005-12-15 | 松下電器産業株式会社 | スイッチ装置 |
| JP2004072362A (ja) * | 2002-08-06 | 2004-03-04 | Sony Corp | 高周波回路 |
| JP3951123B2 (ja) | 2002-12-04 | 2007-08-01 | 日本電気株式会社 | 増幅回路 |
| JP2005124126A (ja) * | 2003-09-24 | 2005-05-12 | Seiko Epson Corp | インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 |
| US7633357B2 (en) | 2004-03-24 | 2009-12-15 | Mitsubishi Electric Corporation | SPST switch, SPDT switch and MPMT switch |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| JP4642570B2 (ja) * | 2005-07-06 | 2011-03-02 | 日本電信電話株式会社 | 高周波スイッチ回路、無線機器及び信号経路切り替え器 |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| CN103348590B (zh) | 2011-02-02 | 2016-08-10 | 株式会社村田制作所 | 功率放大电路 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| CN111742491B (zh) * | 2018-02-15 | 2024-04-16 | 株式会社村田制作所 | 开关电路、高频前端电路以及通信装置 |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| WO2023008255A1 (ja) * | 2021-07-28 | 2023-02-02 | 株式会社村田製作所 | 高周波回路および通信装置 |
-
1992
- 1992-04-24 JP JP10647292A patent/JP2848502B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299995A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848502B2 (ja) | マイクロ波半導体スイッチ | |
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| JP2964975B2 (ja) | 高周波スイッチ回路 | |
| US5594394A (en) | Antenna diversity switching device with switching circuits between the receiver terminal and each antenna | |
| JP3310203B2 (ja) | 高周波スイッチ装置 | |
| EP0723338B1 (en) | Switching circuit | |
| JP3249393B2 (ja) | スイッチ回路 | |
| JP3441236B2 (ja) | 半導体集積回路装置 | |
| US6882829B2 (en) | Integrated circuit incorporating RF antenna switch and power amplifier | |
| US7847655B2 (en) | Switching circuit | |
| US5821813A (en) | Bidirectional amplifier | |
| CN105049016B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| JPH0823270A (ja) | 高周波スイッチ | |
| US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
| JPH07303001A (ja) | 高周波スイッチ | |
| JP3473790B2 (ja) | 信号切換え装置及び複合信号切換え装置 | |
| JPH07235802A (ja) | 高周波スイッチ回路 | |
| JPH098501A (ja) | 高周波スイッチ | |
| CN209767491U (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| JP3393441B2 (ja) | 通信端末装置 | |
| US5406151A (en) | Semiconductor switching circuit | |
| US5039959A (en) | Phase switching circuit | |
| JP3679400B2 (ja) | 高周波スイッチ、高周波スイッチ・増幅回路、および移動体通信端末 | |
| JP3071985B2 (ja) | スイッチ装置 | |
| JP3175421B2 (ja) | アンテナスイッチ共用器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20121106 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20121106 |