CN111742491B - 开关电路、高频前端电路以及通信装置 - Google Patents

开关电路、高频前端电路以及通信装置 Download PDF

Info

Publication number
CN111742491B
CN111742491B CN201980013618.2A CN201980013618A CN111742491B CN 111742491 B CN111742491 B CN 111742491B CN 201980013618 A CN201980013618 A CN 201980013618A CN 111742491 B CN111742491 B CN 111742491B
Authority
CN
China
Prior art keywords
terminal
transistor
circuit
switching
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980013618.2A
Other languages
English (en)
Other versions
CN111742491A (zh
Inventor
别府伸耕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111742491A publication Critical patent/CN111742491A/zh
Application granted granted Critical
Publication of CN111742491B publication Critical patent/CN111742491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Abstract

开关电路(10)具备：晶体管(T1)，漏极端子(D1)与输入输出端子(110)连接，源极端子(S1)与第1路径上的节点(N1)连接，对漏极端子(D1)‑源极端子(S1)间的导通以及非导通进行切换；晶体管(T2)，源极端子(S2)与输入输出端子(120)连接，漏极端子(D2)与节点(N1)连接，与晶体管(T1)同步地对漏极端子(D2)‑源极端子(S2)间的导通以及非导通进行切换；晶体管(T3)，漏极端子(D3)以及源极端子(S3)配置在将节点(N1)和接地连结的第2路径上，与晶体管(T1以及T2)排他地对漏极端子(D3)‑源极端子(S3)间的导通以及非导通进行切换；和电容器(C1)，配置在第2路径上，与晶体管(T3)串联连接。

Description

开关电路、高频前端电路以及通信装置
技术领域
本发明涉及开关电路、高频前端电路以及通信装置。
背景技术
近年来，采用了使用多个通信频带进行收发的应对多频带的通信系统。在这样的通信系统中需要如下的前端开关电路，该前端开关电路用于应对收发多个通信频带中的1个通信频带的高频信号的模式、以及同时收发2个通信频带的高频信号的模式而对各通信频带的信号传输路径进行切换。该前端开关电路构成为组合对2个节点间的导通以及非导通进行切换的SPST(Single Pole Single Throw，单刀单掷)型的开关电路。
在专利文献1中，公开了半导体开关集成电路。具体地，半导体开关集成电路(开关电路)包含配置于2个节点间的2个串行FET和与该2个串行FET的连接节点连接的分路FET。通过对将2个串行FET设为导通状态并且将分路FET设为截止状态的连接状态、和将2个串行FET设为截止状态并且将分路FET设为导通状态的连接状态进行切换，能够对通过开关的针对前方的路径的信号供给的有无进行控制。
在先技术文献
专利文献
专利文献1：日本特开平11-186890号公报
发明内容
发明要解决的课题
然而，在将专利文献1所公开的开关电路例如适用于移动体通信装置的前端开关电路的情况下，例如可设想被放大器放大的大功率以及高电压的高频信号在该开关电路中传播的情况，但在该情况下，构成开关电路的各FET的耐压成为问题。此外，为了使耐压大，可想到将各FET设为多个单位FET被堆叠化(串联连接)的构造，但在该情况下，FET的导通电阻增大，开关电路的插入损耗会增大。
因此，本发明是为了解决上述课题而完成的，其目的在于，提供一种在维持低损耗性的同时使耐压性能提高了的开关电路、高频前端电路以及通信装置。
用于解决课题的手段
为了达到上述目的，本发明的一个方式涉及的开关电路具备：第1输入输出端子，连接高频负载；第2输入输出端子，连接高频负载；第1晶体管，具有第1端子、第2端子以及第1控制端子，所述第1端子与所述第1输入输出端子连接，所述第2端子与将所述第1输入输出端子和所述第2输入输出端子连结的第1路径上的第1节点连接，通过供给到所述第1控制端子的第1控制信号对所述第1端子与所述第2端子之间的导通以及非导通进行切换；第2晶体管，具有第3端子、第4端子以及第2控制端子，所述第4端子与所述第2输入输出端子连接，所述第3端子与所述第1节点连接，与所述第1晶体管同步地对所述第3端子与所述第4端子之间的导通以及非导通进行切换；第3晶体管，具有第5端子、第6端子以及第3控制端子，所述第5端子以及所述第6端子配置在将所述第1节点和接地连结的第2路径上，与所述第1晶体管以及所述第2晶体管排他地对所述第5端子与所述第6端子之间的导通以及非导通进行切换；和电容元件，配置在所述第2路径上，与所述第3晶体管串联连接。
由此，(1)在第1晶体管以及第2晶体管为导通状态并且第3晶体管为非导通状态的情况下，例如从第1输入输出端子施加的高频信号的电压虽然施加在第1节点与接地之间，但该施加电压被第3晶体管和电容元件分压。因此，与未配置电容元件的以往的开关电路比较，能够减小施加于第3晶体管的电压。此外，(2)在第1晶体管以及第2晶体管为非导通状态并且第3晶体管为导通状态的情况下，例如从第1输入输出端子施加的高频信号的电压被第1晶体管、第2晶体管和电容元件分压。在该情况下，由于配置了电容元件，因而第1节点的电位不成为接地电位，而成为比接地电位更接近第1输入输出端子的电位的电位。因此，施加于第1晶体管的两端子间的电压以及施加于第2晶体管的两端子间的电压分别成为比高频信号电压小的电压，能够减小施加于第1晶体管的电压。此外，例如在从第2输入输出端子施加了高频信号电压的情况下，同样地，施加于第2晶体管的两端子间的电压以及施加于第1晶体管的两端子间的电压分别成为比高频信号电压小的电压，能够减小施加于第2晶体管的电压。
即，不变更第1路径上的电路结构就能够减小施加于第1晶体管、第2晶体管以及第3晶体管的电压，因而不损坏开关电路的低损耗性就能够使开关电路的耐压性能提高。
此外，也可以还具备：第4晶体管，具有第7端子、第8端子以及第4控制端子，所述第7端子以及所述第8端子配置在将所述第1节点和接地连结的路径且与所述第2路径不同的第3路径上，与所述第1晶体管以及所述第2晶体管同步地对所述第7端子与所述第8端子之间的导通以及非导通进行切换；和电感元件，配置在所述第3路径上，与所述第4晶体管串联连接。
由此，(1)在第1晶体管以及第2晶体管为导通状态并且第3晶体管为非导通状态的情况下，第4晶体管成为导通状态，电容元件、非导通状态的第3晶体管(截止电容)以及电感元件构成并联谐振电路。此时，由于在并联谐振电路的谐振频率附近，并联谐振电路的阻抗变得极大，因而能够将存在于传输路与接地之间的寄生电容所带来的损耗最小化。由此，能够将针对与第2输入输出端子连接的高频负载的功率传输效率最大化。另一方面，(2)在第1晶体管以及第2晶体管为非导通状态并且第3晶体管为导通状态的情况下，第4晶体管成为非导通状态。在该情况下，由于非导通状态的第4晶体管(截止电容)与电感元件串联连接，因而能够将导通状态的第3晶体管(导通电阻)和电容元件的串联连接电路、非导通状态的第4晶体管(截止电容)和电感元件的串联连接电路、以及非导通状态的第2晶体管(截止电容)和上述高频负载的串联连接电路被并联连接的电路网设为电容性。因此，能够避免第1节点的电压成为比高频信号电压大的电压的情形。由此，能够在减小开关电路的导通状态下的插入损耗的同时提高非导通状态下的耐压性能。
此外，在所述第1晶体管、所述第2晶体管以及所述第4晶体管为非导通状态并且所述第3晶体管为导通状态的情况下，从所述第1节点观察下述(1)、(2)以及(3)被并联连接的电路的电抗也可以是负的值：
(1)所述电容元件和所述第3晶体管的串联连接电路；
(2)所述第4晶体管和所述电感元件的串联连接电路；
(3)所述第2晶体管和与所述第2输入输出端子连接的所述高频负载的串联连接电路。
由此，能够避免第1节点的电压成为比高频信号电压大的电压的情形。因此，能够提高开关电路的非导通状态下的耐压性能。
此外，在将所述电感元件的电感设为L1、将所述第4晶体管的截止电容设为CT4、将在所述开关电路中传输的高频信号的使用频率设为fS的情况下，所述第4晶体管的截止电容CT4也可以是满足成为数学式1的关系的值。
[数学式1]
由此，上述电路网成为电感性的频率区域变为成为开关电路的使用频率fS的10倍以上的高频区域。因此，在使用频率fS处，上述电路网能够维持电容性，因而能够避免第1节点的电压成为比高频信号电压大的电压。因此，能够有效地提高使用频率fS处的开关电路的耐压性能。
此外，所述第1输入输出端子以及所述第2输入输出端子、所述第1晶体管、所述第2晶体管、所述第3晶体管、所述第4晶体管、所述电容元件和所述电感元件也可以形成于1个开关IC。
由此，开关电路向安装基板等的安装变得容易。此外，能够使开关电路内的布线短，因而能够减小布线所带来的传输损耗。
此外，也可以是，所述第1输入输出端子以及所述第2输入输出端子、所述第1晶体管、所述第2晶体管、所述第3晶体管、所述第4晶体管和所述电容元件形成于1个开关IC，所述电感元件形成于所述开关IC的外部。
由此，能够根据与连接于开关电路的高频元件的阻抗匹配、以及连接于开关电路的信号路径的数量等变更电感元件，因而开关电路的设计自由度提高。
此外，也可以是，具备：公共端子；第1选择端子以及第2选择端子；第1开关部，包含上述任一者中记载的开关电路；和第2开关部，包含上述任一者中记载的开关电路，所述公共端子是所述第1开关部的所述第1输入输出端子，并且是所述第2开关部的所述第1输入输出端子，所述第1选择端子是所述第1开关部的所述第2输入输出端子，所述第2选择端子是所述第2开关部的所述第2输入输出端子。
由此，能够提供在维持低损耗性的同时提高了耐压性能的SPDT(Single PoleDouble Throw，单刀双掷)型的开关电路。
此外，也可以是，具备：第1公共端子以及第2公共端子；第1选择端子以及第2选择端子；第1开关部，包含上述任一者中记载的开关电路；第2开关部，包含上述任一者中记载的开关电路；第3开关部，包含上述任一者中记载的开关电路；和第4开关部，包含上述任一者中记载的开关电路，所述第1公共端子是所述第1开关部的所述第1输入输出端子，并且是所述第2开关部的所述第1输入输出端子，所述第2公共端子是所述第3开关部的所述第1输入输出端子，并且是所述第4开关部的所述第1输入输出端子，所述第1选择端子是所述第1开关部的所述第2输入输出端子，并且是所述第3开关部的所述第2输入输出端子，所述第2选择端子是所述第2开关部的所述第2输入输出端子，并且是所述第4开关部的所述第2输入输出端子。
由此，能够提供在维持低损耗性的同时提高了耐压性能的DPDT(Double PoleDouble Throw，双刀双掷)型的开关电路。
此外，本发明的一个方式涉及的高频前端电路具备：上述任一者中记载的开关电路；多个滤波器，与所述开关电路连接；和多个放大电路，分别与所述多个滤波器连接。
由此，能够提供在维持低损耗性的同时提高了耐压性能的高频前端电路。
此外，本发明的一个方式涉及的通信装置具备：RF信号处理电路，对由天线元件收发的高频信号进行处理；和上述记载的高频前端电路，在所述天线元件与所述RF信号处理电路之间传递所述高频信号。
由此，能够提供在维持低损耗性的同时提高了耐压性能的通信装置。
发明效果
根据本发明，能够提供在维持低损耗性的同时提高了耐压性能的开关电路、高频前端电路以及通信装置。
附图说明
图1是实施方式1涉及的开关电路的电路结构图。
图2A是比较例1涉及的开关电路的电路结构图。
图2B是表示比较例1以及比较例2涉及的开关电路的导通状态的电路图。
图3A是比较例1以及实施方式1涉及的开关电路的导通状态下的等效电路图。
图3B是比较例1以及实施方式1涉及的开关电路的非导通状态下的等效电路图。
图4是实施方式2涉及的开关电路的电路结构图。
图5A是实施方式2涉及的开关电路的导通状态下的等效电路图。
图5B是比较例3涉及的开关电路的非导通状态下的等效电路图。
图6A是实施方式2涉及的开关电路的非导通状态下的等效电路图。
图6B是实施方式2涉及的开关电路中的LC并联谐振电路的等效电路图。
图6C是表示实施方式2涉及的开关电路中的LC并联谐振电路的电纳的频率依赖性的曲线图。
图7是实施方式2的变形例涉及的开关电路的电路结构图。
图8是实施方式3涉及的开关电路的电路结构图。
图9是实施方式3的变形例涉及的开关电路的电路结构图。
图10是实施方式4涉及的通信装置以及外围电路的结构框图。
图11是实施方式4的变形例涉及的通信装置以及外围电路的结构框图。
具体实施方式
以下，关于本发明的实施方式，使用实施方式以及其附图详细地进行说明。另外，以下说明的实施方式均示出总括性的或具体性的例子。以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置以及连接方式等是一个例子，其主旨不是限定本发明。以下的实施方式中的构成要素中，关于未记载于独立权利要求的构成要素，作为任意的构成要素来说明。此外，附图所示的构成要素的大小或大小之比不一定严密。
(实施方式1)
[1.1实施方式1涉及的开关电路的结构]
图1是实施方式1涉及的开关电路10的电路结构图。如该图所示，开关电路10具备输入输出端子110以及120、晶体管T1、T2以及T3和电容器C1。
如在实施方式4中后述的那样，开关电路10例如是配置于应对多频带的通信系统(通信装置)的前端部的开关电路，在输入输出端子110以及120连接天线元件、滤波器、放大器、RF信号处理电路(RFIC)等的高频负载。
晶体管T1是具有漏极端子D1(第1端子)、源极端子S1(第2端子)、以及栅极端子G1(第1控制端子)的n型的FET(Field Effect Transistor，场效应晶体管)。漏极端子D1与输入输出端子110连接，源极端子S1与将输入输出端子110和输入输出端子120连结的第1路径上的节点N1(第1节点)连接。晶体管T1是通过供给到栅极端子G1的控制信号v1(第1控制信号)而对漏极端子D1与源极端子S1之间的导通以及非导通进行切换的第1晶体管。
晶体管T2是具有漏极端子D2(第3端子)、源极端子S2(第4端子)、以及栅极端子G2(第2控制端子)的n型的FET。源极端子S2与输入输出端子120连接，漏极端子D2与节点N1连接。晶体管T2是通过供给到栅极端子G2的控制信号v2而与晶体管T1同步地对漏极端子D2与源极端子S2之间的导通以及非导通进行切换的第2晶体管。即，在晶体管T1为导通状态的情况下，晶体管T2为导通状态，在晶体管T1为非导通状态的情况下，晶体管T2为非导通状态。
晶体管T3是具有漏极端子D3(第5端子)、源极端子S3(第6端子)、以及栅极端子G3(第3控制端子)的n型的FET。漏极端子D3以及源极端子S3配置在将节点N1和接地连结的第2路径上。晶体管T3通过供给到栅极端子G3的控制信号v3而与晶体管T1以及T2排他地对漏极端子D3与源极端子S3之间的导通以及非导通进行切换的第3晶体管。即，在晶体管T1以及T2为导通状态的情况下，晶体管T3为非导通状态，在晶体管T1以及T2为非导通状态的情况下，晶体管T3为导通状态。
另外，控制信号v1、v2以及v3例如可从后述的RFIC或开关IC具有的控制电路输出。
另外，晶体管T1、T2以及T3也可以不是n型的FET，也可以是p型的FET。此外，晶体管T1、T2以及T3也可以不是FET，也可以是双极晶体管。
电容器C1配置在第2路径上，是与晶体管T3串联连接的电容元件。在本实施方式中，电容器C1配置在节点N1与晶体管T3之间。另外，电容器C1也可以配置在晶体管T3与接地之间。
根据上述结构，(1)在晶体管T1以及T2为导通状态并且晶体管T3为非导通状态的情况下，开关电路10成为导通状态，使输入到输入输出端子110的高频信号经由第1路径以低损耗向输入输出端子120输出。另一方面，(2)在晶体管T1以及T2为非导通状态并且晶体管T3为导通状态的情况下，开关电路10成为非导通状态，输入到输入输出端子110的高频信号在第1路径中被阻断。此时，晶体管T3为导通状态并且电容器C1为高频导通状态，由此能够高精度地抑制输入到输入输出端子110的高频信号向输入输出端子120泄漏。
另外，本实施方式涉及的开关电路10还能够将高频信号从输入输出端子120输入并从输入输出端子110输出。即，成为能够在输入输出端子110与输入输出端子120之间对高频信号进行双方向传输的结构。
[1.2比较例1涉及的开关电路]
图2A是比较例1涉及的开关电路510的电路结构图。该图所示的开关电路510是以往的开关电路，具备输入输出端子110以及120、晶体管T1、T2、以及T3。比较例1涉及的开关电路510与实施方式1涉及的开关电路10比较，作为电路结构，不同点在于，不具有电容元件。以下，关于比较例1涉及的开关电路510，省略与实施方式1涉及的开关电路10相同的点，以不同的点为中心来进行说明。
晶体管T1是具有漏极端子D1、源极端子S1、以及栅极端子G1的n型的FET。漏极端子D1与输入输出端子110连接，源极端子S1与节点N1连接。
晶体管T2是具有漏极端子D2、源极端子S2、以及栅极端子G2的n型的FET。源极端子S2与输入输出端子120连接，漏极端子D2与节点N1连接。晶体管T2与晶体管T1同步地对漏极端子D2与源极端子S2之间的导通以及非导通进行切换。
晶体管T3是具有漏极端子D3、源极端子S3、以及栅极端子G3的n型的FET。漏极端子D3与节点N1连接，源极端子S3与接地连接。晶体管T3与晶体管T1以及T2排他地对漏极端子D3与源极端子S3之间的导通以及非导通进行切换。
图2B是表示比较例1以及比较例2涉及的开关电路的导通状态的电路图。在该图的(a)中，示出了比较例1涉及的开关电路510的导通状态下的电路图。在此，在晶体管T1以及T2为导通状态并且晶体管T3为非导通状态的情况下，从输入输出端子110施加的高频信号的电压施加于节点N1与接地之间。此时，该施加电压施加于非导通状态的晶体管T3的两端。即，输入到开关电路510的高频信号的电压直接施加于晶体管T3。由此，在如开关电路510适用于处理大功率的高频信号的前端电路那样的情况下，由于输入的高频信号，晶体管T3被破坏的风险变高。
相对于此，在该图的(b)中，示出了比较例2涉及的开关电路520的导通状态下的电路图。比较例2涉及的开关电路520相对于比较例1涉及的开关电路510，将晶体管T3变更为多个晶体管T31～T33被串联连接的电路。另外，关于使用于通常的开关电路的晶体管，如比较例2那样，为了使该晶体管的耐压大，采用多个单位FET(单位晶体管)被堆叠化(串联多级连接)的构造。由此，在比较例2涉及的开关电路520中，被输入的高频信号的电压在多个晶体管T31～T33分散施加。由此，分别施加于晶体管T31、T32以及T33的电压在设晶体管T31～T33的特性大致相同的情况下，能够减小为各1/3，能够减小晶体管T31～T33被破坏的风险。但是，晶体管T31～T33为导通状态的情况下的导通电阻与晶体管的数量相应地增加，因而插入损耗、隔离度等的开关特性劣化。此外，由于晶体管的数量增加，因而开关电路会大型化。
[1.3实施方式1涉及的开关电路的作用以及效果]
与上述比较例1以及比较例2涉及的开关电路比较，本实施方式涉及的开关电路10具有如以下那样的作用以及效果。
图3A是比较例1以及实施方式1涉及的开关电路的导通状态下的等效电路图。在该图的(a)中，示出了比较例1涉及的开关电路510的导通状态下的等效电路。导通状态的开关电路510由导通状态下的晶体管T1的导通电阻RT1、导通状态下的晶体管T2的导通电阻RT2、以及非导通状态下的晶体管T3的截止电容CT3表示。此时，输入到开关电路510的高频信号的电压直接施加于截止电容CT3。
相对于此，在该图的(b)中，示出了实施方式1涉及的开关电路10的导通状态下的等效电路。开关电路10由导通状态下的晶体管T1的导通电阻RT1、导通状态下的晶体管T2的导通电阻RT2、以及非导通状态下的晶体管T3的截止电容CT3、以及电容器C1表示。在该情况下，输入到开关电路10的高频信号的电压施加于节点N1与接地之间，但该施加电压被截止电容CT3和电容器C1分压。即，与未配置电容元件的以往的开关电路510相比，施加于截止状态的晶体管T3的电压被减小。
图3B是比较例1以及实施方式1涉及的开关电路的非导通状态下的等效电路图。在该图的(a)中，示出了比较例1涉及的开关电路510的非导通状态下的等效电路。非导通状态的开关电路510由非导通状态下的晶体管T1的截止电容CT1、非导通状态下的晶体管T2的截止电容CT2、以及导通状态下的晶体管T3的导通电阻RT3表示。此时，输入到开关电路510的高频信号的电压由于节点N1成为大致接地电位，由此直接施加于截止电容CT1的两端。在该情况下，在如开关电路510适用于处理大功率的高频信号的前端电路那样的情况下，由于被输入的高频信号，晶体管T1被破坏的风险变大。
相对于此，在该图的(b)中，示出了实施方式1涉及的开关电路10的非导通状态下的等效电路。非导通状态的开关电路10由非导通状态下的晶体管T1的截止电容CT1、非导通状态下的晶体管T2的截止电容CT2、导通状态下的晶体管T3的导通电阻RT3、以及电容器C1表示。在该情况下，输入到开关电路10的高频信号的电压被截止电容CT1、截止电容CT2和电容器C1分压。在该情况下，由于配置了电容器C1，因而节点N1的电位不成为接地电位，而成为比接地电位更接近输入输出端子110的电位的电位。因此，施加于晶体管T1的两端子间的电压以及施加于晶体管T2的两端子间的电压分别成为比高频信号电压小的电压，与未配置电容元件的以往的开关电路510相比，能够减小施加于晶体管T1的电压。
即，如图3A的(b)以及图3B的(b)所示，根据本实施方式涉及的开关电路10，与比较例1涉及的开关电路510比较，即使不变更第1路径上的电路结构，也能够减小分别施加于晶体管T1～T3的电压，因而不损坏开关电路10的低损耗性就能够使开关电路10的耐压性能提高。
此外，在构成本实施方式涉及的开关电路10的晶体管T1、T2以及T3分别如比较例2那样具有多个单位FET(单位晶体管)被堆叠化(串联多级连接)的构造的情况下，如上述那样能够减小分别施加于晶体管T1～T3的电压。由此，本实施方式涉及的开关电路10与比较例1以及比较例2涉及的开关电路比较，能够减小晶体管T1～T3的堆叠数(串联连接级数)。即，本实施方式涉及的开关电路10相对于比较例1以及比较例2涉及的开关电路，通过在第2路径上追加插入电容器C1，能够变更第1路径上以及第2路径上的电路结构(具体地，减小晶体管的堆叠数)。由此，(1)能够减小各晶体管的导通电阻，因而能够减小开关电路10的插入损耗，此外，(2)能够减小各晶体管的堆叠数，因而能够将开关电路10小型化。
(实施方式2)
在本实施方式中，相对于实施方式1涉及的开关电路10，进一步地对使与高频负载的阻抗匹配、低损耗性、以及耐压性能提高了的开关电路20的结构进行说明。
[2.1实施方式2涉及的开关电路的结构]
图4是实施方式2涉及的开关电路20的电路结构图。如该图所示，开关电路20具备输入输出端子110以及120、晶体管T1、T2、T3以及T4、电容器C1和电感器L1。本实施方式涉及的开关电路20与实施方式1涉及的开关电路10比较，作为电路结构，不同点在于，附加了晶体管T4和电感器L1的串联连接电路。以下，关于本实施方式涉及的开关电路20，省略与实施方式1涉及的开关电路10相同的点，以不同的点为中心进行说明。
如在实施方式4中后述的那样，开关电路20例如是配置于应对多频带的通信系统(通信装置)的前端部的开关电路，在输入输出端子110以及120连接天线元件、滤波器、放大器、RF信号处理电路(RFIC)等的高频负载。
晶体管T4是具有漏极端子D4(第7端子)、源极端子S4(第8端子)、以及栅极端子G4(第4控制端子)的n型的FET。漏极端子D4以及源极端子S4配置在将节点N1和接地连结的第3路径上。另外，第3路径是将节点N1和接地连结的路径，且与配置了电容器C1以及晶体管T3的第2路径不同。晶体管T4是通过供给到栅极端子G4的控制信号v4而与晶体管T1以及T2同步并且与晶体管T3排他地对漏极端子D4与源极端子S4之间的导通以及非导通进行切换的第4晶体管。即，在晶体管T1以及T2为导通状态并且晶体管T3为非导通状态的情况下，晶体管T4为导通状态，在晶体管T1以及T2为非导通状态并且晶体管T3为导通状态的情况下，晶体管T4为非导通状态。
另外，晶体管T1～T4也可以不是n型的FET，也可以是p型的FET。此外，晶体管T1～T4也可以不是FET，也可以是双极晶体管。
电感器L1配置在第3路径上，是与晶体管T4串联连接的电感元件。在本实施方式中，电感器L1配置在晶体管T4与接地之间。另外，电感器L1也可以配置在节点N1与晶体管T4之间。
另外，本实施方式涉及的开关电路20成为能够在输入输出端子110与输入输出端子120之间对高频信号进行双方向传输的结构。
[2.2实施方式2涉及的开关电路的作用以及效果]
本实施方式涉及的开关电路20具有如以下那样的作用以及效果。
图5A是实施方式2涉及的开关电路20的导通状态下的等效电路图。在该图的(a)中，示出了开关电路20的导通状态下的电路结构，在该图的(b)中，示出了导通状态的开关电路20的等效电路。如该图的(b)所示，导通状态的开关电路20由导通状态下的晶体管T1的导通电阻RT1、导通状态下的晶体管T2的导通电阻RT2、非导通状态下的晶体管T3的截止电容CT3、导通状态下的晶体管T4的导通电阻RT4、电容器C1、以及电感器L1表示。此时，截止电容CT3、导通电阻RT4、电容器C1、以及电感器L1构成LC并联谐振电路20P1。在此，在LC并联谐振电路20P1的谐振特性解析中，虽然导通电阻RT4对LC并联谐振电路20P1的Q值有影响，但对谐振频率不带来影响，因而将导通电阻RT4除外而进行解析。
如果将LC并联谐振电路20P1的合成电容设为Cp，则LC并联谐振电路20P1的谐振频率frp由以下的式1表示。
[数学式2]
此外，合成电容Cp由以下的式2表示。
[数学式3]
即，在满足式1以及式2的谐振频率frp处，由于能够将LC并联谐振电路20P1的阻抗设定为极大，因而能够将存在于传输路与接地之间的寄生电容所带来的损耗最小化。由此，开关电路20能够将针对与输入输出端子120连接的高频负载(50Ω)的功率传输效率最大化。由此，能够减小导通状态下的开关电路20的插入损耗。
另外，假定在开关电路20中传输的使用频率fS为式(1)的谐振频率frp，则电感器L1、电容器C1、以及截止电容CT3也可以基于式1以及式2决定。
接下来，对开关电路20的非导通状态下的作用以及效果进行说明。在开关电路20为导通状态的情况下，通过电感器L1向第3路径的配置，实现了能够将阻抗匹配最优化之类的效果。相对于此，对在开关电路20为非导通状态的情况下，不仅电感器L1向第3路径的配置而且晶体管T4的配置也重要这一点进行说明。
因此，首先，对向第3路径配置了电感器L1，但是未配置晶体管T4的比较例3的问题点进行说明。
图5B是比较例3涉及的开关电路530的非导通状态下的等效电路图。在该图的(a)中，示出了开关电路530的非导通状态下的电路结构，在该图的(b)以及(c)中，示出了非导通状态下的开关电路530的等效电路。比较例3涉及的开关电路530相对于实施方式2涉及的开关电路20，不同点仅在于，将晶体管T4除外。
比较例3涉及的开关电路530包括与输入输出端子120连接的外部50Ω负载，能够作为如图5B的(c)所示的等效电路而表示。即，包括外部50Ω负载的开关电路530是截止电容CT1和LC并联谐振电路530p被串联连接的电路。LC并联谐振电路530p是(1)电容器C1和导通电阻RT3的串联连接电路、(2)电感器L1、以及(3)截止电容CT2和外部负载电阻R的串联连接电路被并联连接的电路。在此，在LC并联谐振电路530p的谐振特性解析中，虽然导通电阻RT3以及负载电阻R对LC并联谐振电路530p的Q值有影响，但即使忽视导通电阻RT3以及负载电阻R而谐振频率也不变化，因而将导通电阻RT3以及负载电阻R除外而进行解析。此时，LC并联谐振电路530p的谐振频率fP5由以下的式3表示。
[数学式4]
在此，根据ω(＝2πf)的大小，LC并联谐振电路530p的阻抗的正负将变化。即，(1)在ω小的情况下，LC并联谐振电路530p的阻抗变为电感性，(2)在ω大的情况下，LC并联谐振电路530p的阻抗变为电容性。
在上述(1)的情况下，开关电路530通过截止电容CT1和电感性的LC并联谐振电路530p，作为LC串联谐振电路而动作。在该LC串联谐振电路中，在截止电容CT1的两端产生的电压V1和在LC并联谐振电路530p的两端产生的电压V530的相位相差180°。此外，施加于开关电路530的输入输出端子110的高频信号的电压Vin，由于Vin＝V1+V530成立，因而V1或V530的至少一者变得大于Vin。
即，有在LC并联谐振电路530p的两端产生的电压V530变得比施加于输入输出端子110的高频信号的电压Vin大的情况。因此，施加于晶体管T2的电压超过晶体管T2的耐压允许值，产生被破坏的风险。
相对于此，在本实施方式涉及的开关电路20中，在第3路径上配置有与电感器L1串联连接的晶体管T4。
图6A是实施方式2涉及的开关电路20的非导通状态下的等效电路图。在该图的(a)中，示出了开关电路20的非导通状态(截止状态)下的电路，在该图的(b)中，示出了包括与输入输出端子120连接的外部50Ω负载的、非导通状态的开关电路20的等效电路。
如图6A的(b)所示，包括外部50Ω负载的开关电路20是截止电容CT1和LC并联谐振电路20P2被串联连接的电路。LC并联谐振电路20P2是(1)电容器C1和导通电阻RT3的串联连接电路(分支1)、(2)截止电容CT4和电感器L1的串联连接电路(分支2)、以及(3)截止电容CT2和外部负载电阻R的串联连接电路(分支3)被并联连接的电路。
在此，对图6A的(b)所示的开关电路20的电路网(等效电路)相对于角频率ω的变化而成为电感性以及电容性的哪一者定量地进行解析。
首先，分支1的阻抗ZP21由以下的式4表示。
[数学式5]
根据式4，分支1的导纳YP21由以下式5表示。
[数学式6]
式5能够被视为电容器和电阻的并联电路的导纳的式子。由此，分支1可认为与将电阻R’T3以及电容C’1作为电路成分的RC并联电路等效，电阻R’T3以及电容C’1由以下的式6规定。
[数学式7]
在此，作为适用本实施方式涉及的开关电路20的典型的情形，如果将频率f＝1GHz、RT3＝1Ω、C1＝1pF代入式6，则成为ω2RT3 2C1 2＝10-6＜＜1。于是，在式6的下段，能够近似为
接下来，若对分支3也与针对分支1的上述解析同样地进行解析，则分支3可认为与将电阻R’以及电容C’T2作为电路成分的RC并联电路等效，电阻R’以及电容C’T2由以下的式7规定。
[数学式8]
在此，作为适用本实施方式涉及的开关电路20的典型的情形，如果将频率f＝1GHz、R＝50Ω、CT2＝1pF代入式7，则也成为ω2R2CT2 2＜＜1。于是，在式7的下段，能够近似为
图6B是实施方式2涉及的开关电路20中的LC并联谐振电路20P2的等效电路图。如图6B的上段所示，通过LC并联谐振电路20P2的等效电路的上述变形操作，图6A的(b)所示的LC并联谐振电路20P2成为(1)电容器C1和电阻R’T3的RC并联电路(分支1)、(2)截止电容CT4和电感器L1的串联连接电路(分支2)、以及(3)电容器CT2和电阻R’的RC并联电路(分支3)被并联连接的谐振电路。
在图6B的上段所示的LC并联谐振电路20P2的等效电路中，电阻R’T3以及R’仅使谐振电路的Q值劣化，对谐振频率不带来影响。因此，之后省略电阻R’T3以及R’，推进LC并联谐振电路20P2的解析。另外，省略了电阻R’T3以及R’的LC并联谐振电路20P2的电路成为图6B的下段的谐振电路20’P2。
谐振电路20’P2的导纳YP由以下的式8表示。
[数学式9]
在此，式8的分子变为零的角频率ω0(＝2πf0)由以下的式9表示。
[数学式10]
此外，式8的分母变为零的角频率ω∞(＝2πf∞)是导纳YP的极限，由以下的式10表示。
[数学式11]
如果比较由式9以及式10表示的角频率ω0和ω∞，则可知ω0＞ω∞成立。此外，通过将作为导纳YP的虚部的电纳B用角频率ω进行微分，可知电纳B总是相对于角频率ω的增加而增加。
图6C是表示实施方式2涉及的开关电路20中的LC并联谐振电路20P2的电纳B的频率依赖性的曲线图。图6C的曲线图是基于式8～式10、ω0＞ω∞、以及电纳B总是相对于角频率ω的增加而增加这样的特性而绘制的。
在LC并联谐振电路20P2为电感性的情况下，开关电路20通过截止电容CT1和LC并联谐振电路20P2，作为LC串联谐振电路而动作。在该情况下，有在LC并联谐振电路20P2的两端产生的电压变得比施加于输入输出端子110的高频信号的电压大的情况。因此，施加于晶体管T2的电压超过晶体管T2的耐压允许值，产生被破坏的风险。
然而，在本实施方式涉及的开关电路20中，如图6C的曲线图所示，LC并联谐振电路20P2除去角频率ω∞～ω0的区域，大体上示出电容性(从节点N1观察LC并联谐振电路20P2的电抗成为负的值)。因此，能够避免节点N1的电压成为比高频信号电压大的电压的情形。由此，能够提高开关电路20的非导通状态下的耐压性能。
另外，期望的是，在开关电路20中，尽量地使LC并联谐振电路20P2示出电感性的区域缩小。从该观点出发，以下的结构是期望的。
(1)使开始变为电感性的角频率ω∞相对于开关电路20的使用角频率ωS(＝2πfS)非常地大。在此，所谓使用角频率ωS，定义为在开关电路20中传输的高频信号的角频率。
(2)使角频率ω∞和ω0的差小。
作为上述(1)的对策，可举出将角频率ω∞设定为使用角频率ωS的10倍以上。即，ω∞≥10×ωS，期望的是，设定如将其展开后的式11成立那样的晶体管T的截止电容CT4。
[数学式12]
由此，LC并联谐振电路20P2变为电感性的频率区域成为开关电路20的使用频率fS的10倍以上的高频区域。因此，在使用频率fS处，LC并联谐振电路20P2总是能够维持电容性，因而能够避免节点N1的电压成为比高频信号电压大的电压。由此，能够有效地提高使用频率fS处的开关电路20的耐压性能。
此外，关于上述(2)，根据式9以及式10，ω0/ω∞由以下的式12表示。
[数学式13]
/>
为了实现上述(2)，只要使式12的ω0/ω∞接近于1即可，因而只要使晶体管T4的截止电容CT4小即可。
[2.3实施方式2涉及的开关电路的安装方式]
本实施方式涉及的开关电路20形成于1个开关IC。即，输入输出端子110以及120、晶体管T1～T4、电容器C1、以及电感器L1形成于1个开关IC。
开关IC例如是具备本实施方式涉及的开关电路20以及控制电路的集成电路。控制电路例如是数字控制电路，基于从RF信号处理电路(RFIC)等供给的电源信号、IO信号、时钟信号、数据信号等，经由控制布线向开关电路20供给用于对开关电路20中的输入输出端子110与120之间的导通以及非导通进行切换的控制信号。另外，控制电路也可以进一步具有向放大器供给用于调整放大器的放大率的控制信号的功能。
根据上述结构，开关电路20向安装基板等的安装变得容易。此外，能够使开关电路20内的布线短，因而能够减小布线所带来的传输损耗。
另外，构成开关电路20的电感器L1也可以形成于开关IC的外部。
图7是实施方式2的变形例涉及的开关电路21的电路结构图。该图所示的开关电路21与实施方式2涉及的开关电路20比较，各电路元件以及它们的连接结构相同，不同点仅在于，电感器L1形成于开关IC50的外部。即，输入输出端子110以及120、晶体管T1～T4、以及电容器C1形成于1个开关IC50，电感器L1形成于开关IC50的外部。
根据本变形例的结构，能够根据与连接于开关电路21的高频负载的阻抗匹配、以及连接于开关电路21的信号路径的数量等适当变更电感器L1，因而开关电路的设计自由度提高。
(实施方式3)
在本实施方式中，关于将实施方式1或2涉及的SPST型的开关电路组合了多个的多端口开关，示出其结构。
图8是实施方式3涉及的开关电路30的电路结构图。如该图所示，开关电路30具备公共端子100、选择端子120A以及120B、和开关部20A以及20B。
开关部20A是包含实施方式2涉及的开关电路20的第1开关部。开关部20B是包含实施方式2涉及的开关电路20的第2开关部。
公共端子100作为开关部20A具有的2个输入输出端子中的一个输入输出端子而起作用，并且作为开关部20B具有的2个输入输出端子中的一个输入输出端子而起作用。
选择端子120A(第1选择端子)作为开关部20A的另一个输入输出端子而起作用，选择端子120B(第2选择端子)作为开关部20B的另一个输入输出端子而起作用。
另外，开关部20A可以包含实施方式1涉及的开关电路10或实施方式2的变形例涉及的开关电路21，开关部20B也可以包含实施方式1涉及的开关电路10或实施方式2的变形例涉及的开关电路21。
根据上述结构，开关电路30能够对公共端子100和选择端子120A的导通以及非导通进行切换，并对公共端子100和选择端子120B的导通以及非导通进行切换。另外，公共端子100和选择端子120A的导通及非导通的切换、以及公共端子100和选择端子120B的导通及非导通的切换能够独立地完成，此外也能够排他地完成，此外也能够同步地完成。
开关部20A以及20B成为实施方式1或2涉及的开关电路的结构，由此能够提供在维持低损耗性的同时提高了耐压性能的SPDT(Single Pole Double Throw，单刀双掷)型的开关电路30。
图9是实施方式3的变形例涉及的开关电路40的电路结构图。如该图所示，开关电路40具备公共端子100A以及100B、选择端子120X以及120Y和开关部20A、20B、20C以及20D。
开关部20A是包含实施方式2涉及的开关电路20的第1开关部。开关部20B是包含实施方式2涉及的开关电路20的第2开关部。开关部20C是包含实施方式2涉及的开关电路20的第3开关部。开关部20D是包含实施方式2涉及的开关电路20的第4开关部。
公共端子100A(第1公共端子)作为开关部20A具有的2个输入输出端子中的一个输入输出端子而起作用，并且作为开关部20B具有的2个输入输出端子中的一个输入输出端子而起作用。公共端子100B(第2公共端子)作为开关部20C具有的2个输入输出端子中的一个输入输出端子而起作用，并且作为开关部20D具有的2个输入输出端子中的一个输入输出端子而起作用。
选择端子120X(第1选择端子)作为开关部20A的另一个输入输出端子而起作用，并且作为开关部20C的另一个输入输出端子而起作用。选择端子120Y(第2选择端子)作为开关部20B的另一个输入输出端子而起作用，并且作为开关部20D的另一个输入输出端子而起作用。
另外，开关部20A也可以包含实施方式1涉及的开关电路10或实施方式2的变形例涉及的开关电路21，开关部20B也可以包含实施方式1涉及的开关电路10或实施方式2的变形例涉及的开关电路21。此外，开关部20C也可以包含实施方式1涉及的开关电路10或实施方式2的变形例涉及的开关电路21，开关部20D也可以包含实施方式1涉及的开关电路10或实施方式2的变形例涉及的开关电路21。
根据上述结构，开关电路40能够对公共端子100A和选择端子120X的导通以及非导通进行切换，并对公共端子100A和选择端子120Y的导通以及非导通进行切换。另外，公共端子100A和选择端子120X的导通及非导通的切换、以及公共端子100A和选择端子120Y的导通及非导通的切换能够独立地完成，此外，也能够排他地完成，此外，也能够同步地完成。此外，开关电路40能够对公共端子100B和选择端子120X的导通以及非导通进行切换，并对公共端子100B和选择端子120Y的导通以及非导通进行切换。另外，公共端子100B和选择端子120X的导通及非导通的切换、以及公共端子100B和选择端子120Y的导通及非导通的切换能够独立地完成，此外，也能够排他地完成，此外，也能够同步地完成。
开关部20A～20D成为实施方式1或2涉及的开关电路的结构，由此能够提供在维持低损耗性的同时提高了耐压性能的DPDT(Double Pole Double Throw，双刀双掷)型的开关电路40。
另外，通过对实施方式1或2涉及的开关电路复合地进行组合，不仅能够构成上述SPDT型以及DPDT型的开关电路，还能够构成SPxT(x是3以上的自然数)型的开关电路，进一步能够构成yPxT(x是3以上的自然数，y是2以上的自然数)型的开关电路。
(实施方式4)
在实施方式1～3中说明的开关电路能够适用于应对多频带化的高频前端电路以及通信装置。因此，在本实施方式中，对这样的高频前端电路以及通信装置进行说明。
图10是实施方式4涉及的通信装置1以及外围电路的结构框图。在该图中，示出了通信装置1和与通信装置1连接的天线2。如该图所示，通信装置1具备高频前端电路5、RF信号处理电路(RFIC)3和基带信号处理电路(BBIC)4。
高频前端电路5具备开关电路30A以及30B、滤波器51、52、53T、53R、54T、54R、55T、55R、56T、56R、57T、57R、58T以及58R、发送放大器63T、64T、65T、66T、67T以及68T和接收放大器63R、64R、65R、66R、67R以及68R。高频前端电路5是对由天线元件2接收的高频信号进行分波、以及对从RFIC3输出的高频信号进行合波的前端电路。
滤波器51以及52与天线2连接，构成多工器。滤波器51例如是使属于低频带组的多个通信频带的高频信号通过的滤波器，滤波器52例如是使属于高频带组的多个通信频带的高频信号通过的滤波器。
另外，在图10中，在滤波器51与滤波器52之间，示出了使属于中频带组的通信频带的高频信号通过的滤波器，但不是本实施方式涉及的高频前端电路5具有的必需的构成要素。在没有使属于中频带组的通信频带的高频信号通过的滤波器的情况下，滤波器51以及52构成双工器(diplexer)。
滤波器53T与开关电路30A以及发送放大器63T连接，例如是将属于低频带组的频带A1作为通带的发送滤波器。滤波器53R与开关电路30A以及接收放大器63R连接，例如是将属于低频带组的频带A1作为通带的接收滤波器。滤波器54T与开关电路30A以及发送放大器64T连接，例如是将属于低频带组的频带B1作为通带的发送滤波器。滤波器54R与开关电路30A以及接收放大器64R连接，例如是将属于低频带组的频带B1作为通带的接收滤波器。滤波器55T与开关电路30A以及发送放大器65T连接，例如是将属于低频带组的频带C1作为通带的发送滤波器。滤波器55R与开关电路30A以及接收放大器65R连接，例如是将属于低频带组的频带C1作为通带的接收滤波器。
滤波器56T与开关电路30B以及发送放大器66T连接，例如是将属于高频带组的频带D1作为通带的发送滤波器。滤波器56R与开关电路30B以及接收放大器66R连接，例如是将属于高频带组的频带D1作为通带的接收滤波器。滤波器57T与开关电路30B以及发送放大器67T连接，例如是将属于高频带组的频带E1作为通带的发送滤波器。滤波器57R与开关电路30B以及接收放大器67R连接，例如是将属于高频带组的频带E1作为通带的接收滤波器。滤波器58T与开关电路30B以及发送放大器68T连接，例如是将属于高频带组的频带F1作为通带的发送滤波器。滤波器58R与开关电路30B以及接收放大器68R连接，例如是将属于高频带组的频带F1作为通带的接收滤波器。
滤波器53T和53R形成频带A1用的双工机(duplexer)，并与发送放大器63T以及接收放大器63R一起形成了频带A1的信号路径。滤波器54T和54R形成频带B1用的双工机，并与发送放大器64T以及接收放大器64R一起形成了频带B1的信号路径。滤波器55T和55R形成频带C1用的双工机，并与发送放大器65T以及接收放大器65R一起形成了频带C1的信号路径。滤波器56T和56R形成频带D1用的双工机，并与发送放大器66T以及接收放大器66R一起形成了频带D1的信号路径。滤波器57T和57R形成频带E1用的双工机，并与发送放大器67T以及接收放大器67R一起形成了频带E1的信号路径。滤波器58T和58R形成频带F1用的双工机，并与发送放大器68T以及接收放大器68R一起形成了频带F1的信号路径。
开关电路30A是公共端子与滤波器51连接且各选择端子与频带A1、频带B1以及频带C1的任意一者的信号路径连接的SPxT(x是3以上的自然数)型的开关电路，将实施方式1或2涉及的开关电路组合多个而形成。开关电路30A对天线2和频带A1、B1以及C1的信号路径的导通以及非导通进行切换。
开关电路30B是公共端子与滤波器52连接且各选择端子与频带D1、频带E1以及频带F1的任意一者的信号路径连接的SPxT(x是3以上的自然数)型的开关电路，将实施方式1或2涉及的开关电路组合多个而形成。开关电路30B对天线2和频带D1、E1以及F1的信号路径的导通以及非导通进行切换。
另外，在高频前端电路5中，除上述结构以外，还可以配置阻抗匹配电路、移相器、循环器等的电路元件。
此外，设定于高频前端电路5的通信频带不限定于如上述那样的6个频带。此外，根据频带数，开关电路30A以及30B的选择端子数也将变化。
根据上述结构，高频前端电路5能够对从属于低频带组的频带A1、B1以及C1中选择的1个频带的高频信号进行传输，此外，对从属于高频带组的频带D1、E1以及F1中选择的1个频带的高频信号进行传输。或者，也能够对所选择的属于低频带组的1个频带的高频信号和所选择的属于高频带组的1个频带的高频信号同时进行传输。因为开关电路30A以及30B将实施方式1或2涉及的开关电路组合多个而形成，所以能够提供在维持低损耗性的同时提高了耐压性能的高频前端电路5。
RFIC3是对由天线2收发的高频信号进行处理的电路。具体地，RFIC3通过下转换等对从天线2经由接收侧信号路径输入的高频信号(在此为高频接收信号)进行信号处理，并将进行该信号处理而生成的接收信号向BBIC4输出。此外，RFIC3通过上转换等对从BBIC4输入的发送信号进行信号处理，并将进行该信号处理而生成的高频信号(在此为高频发送信号)向发送侧信号路径输出。另外，RFIC3也可以具有控制部(控制电路)，该控制部输出对开关电路30A以及30B的开关动作进行控制的控制信号。
根据上述结构，能够提供在维持低损耗性的同时提高了耐压性能的通信装置1。
另外，在上述实施方式涉及的高频前端电路5中，适用了SPxT型的开关电路，但也可以是适用DPDT型的开关电路的高频前端电路。
图11是实施方式4的变形例涉及的通信装置1A以及外围电路的结构框图。在该图中，示出了通信装置1A和与通信装置1A连接的天线2A以及2B。如该图所示，通信装置1A具备高频前端电路5A、RFIC3和BBIC4。
高频前端电路5A具备开关电路40A以及40B、滤波器70A、70B、71A、71B、72T、72R、73T、73R、74T、74R、75T以及75R、发送放大器82T、83T、84T以及85T和接收放大器82R、83R、84R以及85R。高频前端电路5A是对由天线元件2A以及2B接收的高频信号进行分波、以及对从RFIC3输出的高频信号进行合波的前端电路。
滤波器70A以及70B与天线2A连接，构成了对频带A的高频信号和频带B的高频信号进行分波或合波的第1双工器。滤波器71A以及71B与天线2B连接，构成了对频带A的高频信号和频带B的高频信号进行分波或合波的第2双工器。
滤波器72T与开关电路40A以及发送放大器82T连接，例如是将属于频带A的频带A1作为通带的发送滤波器。滤波器72R与开关电路40A以及接收放大器82R连接，例如是将属于频带A的频带A1作为通带的接收滤波器。滤波器73T与开关电路40A以及发送放大器83T连接，例如是将属于频带A的频带A2作为通带的发送滤波器。滤波器73R与开关电路40A以及接收放大器83R连接，例如是将属于频带A的频带A2作为通带的接收滤波器。
滤波器74T与开关电路40B以及发送放大器84T连接，例如是将属于频带B的频带B1作为通带的发送滤波器。滤波器74R与开关电路40B以及接收放大器84R连接，例如是将属于频带B的频带B1作为通带的接收滤波器。滤波器75T与开关电路40B以及发送放大器85T连接，例如是将属于频带B的频带B2作为通带的发送滤波器。滤波器75R与开关电路40B以及接收放大器85R连接，例如是将属于频带B的频带B2作为通带的接收滤波器。
滤波器72T和72R形成频带A1用的双工机，并与发送放大器82T以及接收放大器82R一起形成了频带A1的信号路径。滤波器73T和73R形成频带A2用的双工机，并与发送放大器83T以及接收放大器83R一起形成了频带A2的信号路径。滤波器74T和74R形成频带B1用的双工机，并与发送放大器84T以及接收放大器84R一起形成了频带B1的信号路径。滤波器75T和75R形成频带B2用的双工机，并与发送放大器85T以及接收放大器85R一起形成了频带B2的信号路径。
开关电路40A是公共端子a1与滤波器70A连接、公共端子b1与滤波器71A连接、选择端子c1与频带A1的信号路径连接、且选择端子d1与频带A2的信号路径连接的DPDT型的开关电路，适用实施方式3的变形例涉及的开关电路40。开关电路40A具有将频带A1以及A2的高频信号分别分配到天线2A以及2B的功能。例如，在天线2A为主天线且天线2B为分集式天线的情况下，使频带A1以及A2的一方使用主天线进行收发，使频带A1以及A2的另一方使用分集式天线进行收发。
开关电路40B是公共端子a2与滤波器70B连接、公共端子b2与滤波器71B连接、选择端子c2与频带B1的信号路径连接、且选择端子d2与频带B2的信号路径连接的DPDT型的开关电路，适用实施方式3的变形例涉及的开关电路40。开关电路40B具有将频带B1以及B2的高频信号分别分配到天线2A以及2B的功能。例如，在天线2A为主天线且天线2B为分集式天线的情况下，使频带B1以及B2的一方使用主天线进行收发，使频带B1以及B2的另一方使用分集式天线进行收发。
另外，在高频前端电路5A中，除上述结构以外，还可以配置阻抗匹配电路、移相器、循环器等的电路元件。
此外，设定于高频前端电路5A的通信频带不限定于如上述那样的4个频带。此外，根据频带数，开关电路40A以及40B的选择端子数也将变化。
根据上述结构，高频前端电路5A使频带A1以及A2的一方的高频信号使用天线2A进行收发，使频带A1以及A2的另一方的高频信号使用天线2B进行收发。此外，使频带B1以及B2的一方的高频信号使用天线2A进行收发，使频带B1以及B2的另一方的高频信号使用天线2B进行收发。或者，也能够同时对频带A的高频信号和频带B的高频信号进行传输。因为开关电路40A以及40B由实施方式3的变形例涉及的开关电路40形成，所以能够提供在维持低损耗性的同时提高了耐压性能的高频前端电路5A。此外，根据上述结构，能够提供在维持低损耗性的同时提高了耐压性能的通信装置1A。
(其他的实施方式等)
以上，关于本发明的实施方式涉及的开关电路、高频前端电路以及通信装置，列举实施方式1～4进行了说明，但本发明的开关电路、高频前端电路以及通信装置不限定于上述实施方式。组合上述实施方式中的任意的构成要素而实现的其他的实施方式、在不脱离本发明的主旨的范围中对上述实施方式实施本领域技术人员想到的各种变形而获得的变形例、内置有本公开的开关电路、高频前端电路以及通信装置的各种设备也包括于本发明。
另外，在上述实施方式涉及的开关电路、高频前端电路以及通信装置中，也可以在连接附图所公开的各电路元件以及信号路径的路径之间插入其他的高频电路元件以及布线等。
工业实用性
本发明作为具有低损耗以及高耐压的开关电路、高频前端电路以及通信装置，能够广泛地利用于通信设备。
附图标记说明
1、1A：通信装置；
2、2A、2B：天线；
3：RF信号处理电路(RFIC)；
4：基带信号处理电路(BBIC)；
5、5A：高频前端电路；
10、20、21、30、30A、30B、40、40A、40B、510、520、530：开关电路；
20A、20B、20C、20D：开关部；
20P1、20P2、530p：LC并联谐振电路；
20’P2：谐振电路；
50：开关IC；
51、52、53R、53T、54R、54T、55R、55T、56R、56T、57R、57T、58R、58T、70A、70B、71A、71B、72R、72T、73R、73T、74R、74T、75R、75T：滤波器；
63R、64R、65R、66R、67R、68R、82R、83R、84R、85R：接收放大器；
63T、64T、65T、66T、67T、68T、82T、83T、84T、85T：发送放大器；
100、100A、100B：公共端子；
110、120：输入输出端子；
120A、120B、120X、120Y：选择端子；
C1：电容器；
D1、D2、D3、D4：漏极端子；
G1、G2、G3、G4：栅极端子；
L1：电感器；
N1：节点；
S1、S2、S3、S4：源极端子；
T1、T2、T3、T4：晶体管；
v1、v2、v3、v4：控制信号。

Claims (9)

1.一种开关电路，具备：
第1输入输出端子，连接高频负载；
第2输入输出端子，连接高频负载；
第1晶体管，具有第1端子、第2端子以及第1控制端子，所述第1端子与所述第1输入输出端子连接，所述第2端子与将所述第1输入输出端子和所述第2输入输出端子连结的第1路径上的第1节点连接，通过供给到所述第1控制端子的第1控制信号对所述第1端子与所述第2端子之间的导通以及非导通进行切换；
第2晶体管，具有第3端子、第4端子以及第2控制端子，所述第4端子与所述第2输入输出端子连接，所述第3端子与所述第1节点连接，与所述第1晶体管同步地对所述第3端子与所述第4端子之间的导通以及非导通进行切换；
第3晶体管，具有第5端子、第6端子以及第3控制端子，所述第5端子以及所述第6端子配置在将所述第1节点和接地连结的第2路径上，与所述第1晶体管以及所述第2晶体管排他地对所述第5端子与所述第6端子之间的导通以及非导通进行切换，即，在所述第1晶体管以及所述第2晶体管为导通状态的情况下，第3晶体管为非导通状态，在所述第1晶体管以及所述第2晶体管为非导通状态的情况下，第3晶体管为导通状态；
电容元件，配置在所述第2路径上，与所述第3晶体管串联连接；
第4晶体管，具有第7端子、第8端子以及第4控制端子，所述第7端子以及所述第8端子配置在将所述第1节点和接地连结的路径且与所述第2路径不同的第3路径上，与所述第1晶体管以及所述第2晶体管同步地对所述第7端子与所述第8端子之间的导通以及非导通进行切换；和
电感元件，配置在所述第3路径上，与所述第4晶体管串联连接。
2.根据权利要求1所述的开关电路，其中，
在所述第1晶体管、所述第2晶体管以及所述第4晶体管为非导通状态并且所述第3晶体管为导通状态的情况下，从所述第1节点观察下述(1)、(2)以及(3)被并联连接的电路的电抗是负的值：
(1)所述电容元件和所述第3晶体管的串联连接电路；
(2)所述第4晶体管和所述电感元件的串联连接电路；
(3)所述第2晶体管和与所述第2输入输出端子连接的所述高频负载的串联连接电路。
3.根据权利要求1或2所述的开关电路，其中，
在将所述电感元件的电感设为L1、将所述第4晶体管的截止电容设为CT4、将在所述开关电路中传输的高频信号的使用频率设为fS的情况下，所述第4晶体管的截止电容CT4是满足成为数学式1的关系的值：
[数学式1]
4.根据权利要求1或2所述的开关电路，其中，
所述第1输入输出端子以及所述第2输入输出端子、所述第1晶体管、所述第2晶体管、所述第3晶体管、所述第4晶体管、所述电容元件和所述电感元件形成于1个开关IC。
5.根据权利要求1或2所述的开关电路，其中，
所述第1输入输出端子以及所述第2输入输出端子、所述第1晶体管、所述第2晶体管、所述第3晶体管、所述第4晶体管和所述电容元件形成于1个开关IC，所述电感元件形成于所述开关IC的外部。
6.一种开关电路，具备：
公共端子；
第1选择端子以及第2选择端子；
第1开关部，包含权利要求1～4中任一项所述的开关电路；和
第2开关部，包含权利要求1～4中任一项所述的开关电路，
所述公共端子是所述第1开关部的所述第1输入输出端子，并且是所述第2开关部的所述第1输入输出端子，
所述第1选择端子是所述第1开关部的所述第2输入输出端子，
所述第2选择端子是所述第2开关部的所述第2输入输出端子。
7.一种开关电路，具备：
第1公共端子以及第2公共端子；
第1选择端子以及第2选择端子；
第1开关部，包含权利要求1～4中任一项所述的开关电路；
第2开关部，包含权利要求1～4中任一项所述的开关电路；
第3开关部，包含权利要求1～4中任一项所述的开关电路；和
第4开关部，包含权利要求1～4中任一项所述的开关电路，
所述第1公共端子是所述第1开关部的所述第1输入输出端子，并且是所述第2开关部的所述第1输入输出端子，
所述第2公共端子是所述第3开关部的所述第1输入输出端子，并且是所述第4开关部的所述第1输入输出端子，
所述第1选择端子是所述第1开关部的所述第2输入输出端子，并且是所述第3开关部的所述第2输入输出端子，
所述第2选择端子是所述第2开关部的所述第2输入输出端子，并且是所述第4开关部的所述第2输入输出端子。
8.一种高频前端电路，具备：
权利要求1～7中任一项所述的开关电路；
多个滤波器，与所述开关电路连接；和
多个放大电路，分别与所述多个滤波器连接。
9.一种通信装置，具备：
RF信号处理电路，对由天线元件收发的高频信号进行处理；和
权利要求8所述的高频前端电路，在所述天线元件与所述RF信号处理电路之间传递所述高频信号。
CN201980013618.2A 2018-02-15 2019-01-31 开关电路、高频前端电路以及通信装置 Active CN111742491B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-024866 2018-02-15
JP2018024866 2018-02-15
PCT/JP2019/003479 WO2019159705A1 (ja) 2018-02-15 2019-01-31 スイッチ回路、高周波フロントエンド回路および通信装置

Publications (2)

Publication Number Publication Date
CN111742491A CN111742491A (zh) 2020-10-02
CN111742491B true CN111742491B (zh) 2024-04-16

Family

ID=67619428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980013618.2A Active CN111742491B (zh) 2018-02-15 2019-01-31 开关电路、高频前端电路以及通信装置

Country Status (3)

Country Link
US (1) US11967977B2 (zh)
CN (1) CN111742491B (zh)
WO (1) WO2019159705A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654169B2 (en) * 2014-04-22 2017-05-16 Skyworks Solutions, Inc. Apparatus and methods for multi-band radio frequency signal routing
KR102607009B1 (ko) * 2019-02-11 2023-11-29 삼성전자주식회사 전자 회로 및 이를 포함하는 전력 증폭기
CN109951192B (zh) * 2019-03-22 2021-04-09 维沃移动通信有限公司 一种射频前端电路及移动终端
JP2020170919A (ja) * 2019-04-02 2020-10-15 株式会社村田製作所 高周波信号送受信回路
JP7462584B2 (ja) 2021-02-08 2024-04-05 株式会社東芝 高周波集積回路
CN114362785B (zh) * 2021-12-29 2023-11-17 贸联电子(昆山)有限公司 一种高频讯号切换装置及具有其的测试仪、测试系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287140A (ja) * 2004-03-29 2005-10-13 Sony Corp スイッチング電源回路
JP2007214825A (ja) * 2006-02-09 2007-08-23 New Japan Radio Co Ltd 半導体スイッチ集積回路
JP2011083104A (ja) * 2009-10-06 2011-04-21 Rohm Co Ltd 降圧型スイッチングレギュレータ及びそれを備えた半導体集積回路装置
EP2506681A1 (en) * 2011-03-28 2012-10-03 Toshiba Lighting & Technology Corporation Switching power supply device and lighting apparatus
JP2017099194A (ja) * 2015-11-26 2017-06-01 ローム株式会社 同期整流型ｄｃ／ｄｃコンバータ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848502B2 (ja) * 1992-04-24 1999-01-20 日本電信電話株式会社 マイクロ波半導体スイッチ
JP3441236B2 (ja) * 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
JPH11186890A (ja) 1997-12-18 1999-07-09 New Japan Radio Co Ltd 半導体スイッチ集積回路
JP2004072362A (ja) 2002-08-06 2004-03-04 Sony Corp 高周波回路
JP2005303794A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP4642570B2 (ja) 2005-07-06 2011-03-02 日本電信電話株式会社 高周波スイッチ回路、無線機器及び信号経路切り替え器
JP2010147589A (ja) * 2008-12-16 2010-07-01 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287140A (ja) * 2004-03-29 2005-10-13 Sony Corp スイッチング電源回路
JP2007214825A (ja) * 2006-02-09 2007-08-23 New Japan Radio Co Ltd 半導体スイッチ集積回路
JP2011083104A (ja) * 2009-10-06 2011-04-21 Rohm Co Ltd 降圧型スイッチングレギュレータ及びそれを備えた半導体集積回路装置
EP2506681A1 (en) * 2011-03-28 2012-10-03 Toshiba Lighting & Technology Corporation Switching power supply device and lighting apparatus
JP2017099194A (ja) * 2015-11-26 2017-06-01 ローム株式会社 同期整流型ｄｃ／ｄｃコンバータ

Also Published As

Publication number Publication date
WO2019159705A1 (ja) 2019-08-22
US20200373947A1 (en) 2020-11-26
US11967977B2 (en) 2024-04-23
CN111742491A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
CN111742491B (zh) 开关电路、高频前端电路以及通信装置
CN105049012B (zh) 用于射频集成电路的系统和方法
KR102566216B1 (ko) 조합가능한 필터들에 대한 적응형 튜닝 네트워크
CN111600559B (zh) 功放输出匹配电路、射频前端模组和无线装置
US10666313B2 (en) Radio frequency switch branch circuitry
US11804816B2 (en) Adaptive tuning networks with direct mapped multiple channel filter tuning
US7092691B2 (en) Switchless multi-resonant, multi-band power amplifier
US9998153B2 (en) Front-end module for carrier aggregation mode
US9941582B2 (en) Switch module, front-end module, and driving method for switch module
US10594357B2 (en) Radio frequency switch system
KR102274153B1 (ko) 스위치 모듈
CN109600142B (zh) 前置模块以及通信装置
CN104733809A (zh) 开关电路和半导体模块
CN111095793A (zh) 多工器、高频前端电路以及通信装置
EP1440511B1 (en) Compact 180 degree phase shifter
JP2023171043A (ja) 増幅回路及び通信装置
TW202327278A (zh) 射頻開關
CN116470900A (zh) 射频开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant