JP2023171043A - 増幅回路及び通信装置 - Google Patents

増幅回路及び通信装置 Download PDF

Info

Publication number
JP2023171043A
JP2023171043A JP2022083236A JP2022083236A JP2023171043A JP 2023171043 A JP2023171043 A JP 2023171043A JP 2022083236 A JP2022083236 A JP 2022083236A JP 2022083236 A JP2022083236 A JP 2022083236A JP 2023171043 A JP2023171043 A JP 2023171043A
Authority
JP
Japan
Prior art keywords
switch
path
amplifier circuit
amplifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022083236A
Other languages
English (en)
Inventor
大介 渡邊
Daisuke Watanabe
直樹 森河
Naoki Morikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022083236A priority Critical patent/JP2023171043A/ja
Priority to US18/309,089 priority patent/US20230378918A1/en
Priority to CN202310569487.4A priority patent/CN117097267A/zh
Publication of JP2023171043A publication Critical patent/JP2023171043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • H03F1/565Modifications of input or output impedances, not otherwise provided for using inductive elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/64Filters using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】信号の損失を低減する。【解決手段】増幅回路1は、増幅経路91に配置された低雑音増幅器10と、低雑音増幅器10をバイパスするバイパス経路92に直列に接続されたスイッチ61及び62と、バイパス経路92のスイッチ61とスイッチ62との間に少なくとも一端が接続されたキャパシタ71と、バイパス経路92とグランドとの間に接続されたスイッチ63と、を備える。スイッチ63は、スイッチ61とスイッチ62との間に接続されている。【選択図】図1

Description

本発明は、増幅回路及び通信装置に関する。
特許文献1には、増幅器を含む増幅経路と、増幅器をバイパスするバイパス経路と、を備える増幅回路が開示されている。増幅経路及びバイパス経路の各々には、複数のスイッチが配置されている。特許文献1では、各スイッチのオン及びオフを切り替えることによって、増幅経路とバイパス経路との間のアイソレーション特性を向上することが開示されている。
特開2021-35016号公報
しかしながら、特許文献1に開示された増幅回路では、バイパス経路使用時のインピーダンス整合を十分にとることができず、信号の損失が発生するという問題がある。
そこで、本発明は、信号の損失を低減することができる増幅回路及び通信装置を提供することを目的とする。
本発明の一態様に係る増幅回路は、第1経路に配置された増幅器と、増幅器をバイパスする第2経路に直列に接続された第1スイッチ及び第2スイッチと、第2経路の第1スイッチと第2スイッチとの間に少なくとも一端が接続された第1キャパシタと、第2経路とグランドとの間に接続された第3スイッチと、を備え、第3スイッチは、第1スイッチと第2スイッチとの間に接続されている。
本発明の一態様に係る通信装置は、上記一態様に係る増幅回路と、増幅回路で伝送される高周波信号を処理するRF信号処理回路と、を備える。
本発明によれば、信号の損失を低減することができる。
図1は、実施の形態に係る増幅回路及び通信装置の回路構成図である。 図2は、実施の形態に係る増幅回路の増幅モードの回路状態を示す回路構成図である。 図3は、実施の形態に係る増幅回路のバイパスモードの回路状態を示す回路構成図である。
以下では、本発明の実施の形態に係る増幅回路及び通信装置について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、「接続される」とは、接続端子及び/又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。また、「AとBとの間に接続される」とは、AとBとの間でA及びBの両方に接続されることを意味する。また、本明細書において、「経路に直列に接続される」は、経路の入力端子と出力端子との間に直列に接続されることを意味する。例えば、「経路に直列に接続されたC及びD」は、経路の入力端子と出力端子との間にC及びDが直列に接続されていることを意味する。
また、本明細書において、「第1」、「第2」などの序数詞は、特に断りの無い限り、構成要素の数又は順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。
また、本明細書において、「送信経路」とは、高周波送信信号を伝送する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「受信経路」とは、高周波受信信号を伝送する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「送受信経路」とは、高周波送信信号および高周波受信信号の双方を伝送する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「AとBとを結ぶ経路」とは、「A」及び「B」の両端を含み、「A」と「B」との間を接続する伝送経路を意味する。
(実施の形態)
[1.増幅回路1及び通信装置4の構成]
本実施の形態に係る増幅回路1及び通信装置4の回路構成について、図1を参照しながら説明する。図1は、本実施の形態に係る増幅回路1及び通信装置4の回路構成図である。
[1.1 通信装置4の回路構成]
まず、本実施の形態に係る通信装置4の回路構成について説明する。図1に示される通信装置4は、通信システムで用いられる装置であり、例えばスマートフォン又はタブレットコンピュータなどの携帯端末である。図1に示すように、通信装置4は、増幅回路1と、アンテナ2と、RF信号処理回路(RFIC)3と、を備える。
増幅回路1は、アンテナ2とRFIC3との間で高周波信号を伝送する。本実施の形態では、増幅回路1は、高周波信号の一例である受信信号を伝送するが、これに限定されない。増幅回路1は、高周波信号の一例である送信信号を伝送してもよい。増幅回路1の詳細な回路構成については後述する。
アンテナ2は、増幅回路1のアンテナ接続端子100に接続され、外部から高周波信号を受信して増幅回路1へ出力する。アンテナ2は、増幅回路1から出力された高周波信号を送信してもよい。
RFIC3は、高周波信号を処理する信号処理回路の一例である。具体的には、RFIC3は、増幅回路1の受信経路を介して入力された受信信号をダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路(BBIC、図示せず)へ出力する。また、RFIC3は、BBICから入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された送信信号を、増幅回路1の送信経路に出力してもよい。また、RFIC3は、増幅回路1が有するスイッチ、増幅器及びバイアス回路などを制御する制御部を有する。RFIC3の制御部は、例えば、増幅回路1が有する各増幅器に供給される電源電圧及びバイアス電圧を制御する。
なお、RFIC3の制御部としての機能の一部又は全部は、RFIC3の外部に実装されてもよく、例えば、BBIC又は増幅回路1に実装されてもよい。
図1に示された通信装置4の回路構成は、例示であり、これに限定されない。例えば、通信装置4は、アンテナ2を備えなくてもよい。あるいは、通信装置4は、複数のアンテナ2を備えてもよい。
[1.2 増幅回路1の回路構成]
次に、本実施の形態に係る増幅回路1の回路構成について説明する。
図1に示すように、増幅回路1は、低雑音増幅器10と、スイッチ回路20、30及び40と、フィルタ51、52、53及び54と、スイッチ61、62、63及び64と、キャパシタ71及び72と、インダクタ80と、を備える。また、増幅回路1は、増幅経路91と、バイパス経路92と、アンテナ接続端子100と、高周波出力端子110と、を備える。
アンテナ接続端子100は、増幅回路1の入力端子であり、アンテナ2に接続されている。アンテナ接続端子100には、アンテナ2で受信された受信信号が入力される。
高周波出力端子110は、増幅回路1の出力端子であり、RFIC3に接続されている。高周波出力端子110からは、増幅回路1を伝送された受信信号が出力される。
増幅回路1では、アンテナ接続端子100に入力された高周波信号(受信信号)は、増幅経路91及びバイパス経路92のいずれかを通って、高周波出力端子110から出力される。言い換えると、増幅回路1は、高周波信号の伝送経路として、増幅経路91及びバイパス経路92を備えている。
増幅経路91は、第1経路の一例であり、低雑音増幅器10が配置されている。本実施の形態では、増幅経路91は、スイッチ回路30の端子30aとスイッチ回路40の端子40cとを結ぶ経路である。なお、スイッチ回路30及び40が設けられていない場合には、増幅経路91は、ノードN1と低雑音増幅器10の出力とを結ぶ経路とみなしてもよい。ノードN1は、増幅経路91とバイパス経路92との分岐点である。
増幅経路91の入力端子は、ノードN1、端子30a、又は、ノードN1と端子30aとを結ぶ経路上の任意の位置とみなすことができる。増幅経路91の出力端子は、低雑音増幅器10の出力端、端子40c、又は、低雑音増幅器10の出力端と端子40cとを結ぶ経路上の任意の位置とみなすことができる。
バイパス経路92は、第2経路の一例であり、低雑音増幅器10をバイパスする経路である。すなわち、バイパス経路92は、増幅回路1を伝送される高周波信号(受信信号)を、低雑音増幅器10を通過させずに出力するための経路である。バイパス経路92は、増幅経路91の低雑音増幅器10に対して並列に接続されている。
具体的には、バイパス経路92は、ノードN1とスイッチ回路40の端子40bとを結ぶ経路である。ノードN1は、スイッチ回路30の端子30aであってもよい。なお、スイッチ回路40が設けられていない場合には、バイパス経路92は、ノードN1とスイッチ62の端部(ノードN1側の端部とは反対側の端部)とを結ぶ経路とみなしてもよい。バイパス経路92の入力端子は、ノードN1である。バイパス経路92の出力端子は、スイッチ62の端部(ノードN1側の端部とは反対側の端部)、端子40b、又は、スイッチ62の端部(ノードN1側の端部とは反対側の端部)と端子40bとを結ぶ経路上の任意の位置とみなすことができる。
低雑音増幅器10は、高周波信号を増幅する増幅器の一例であり、増幅経路91に配置されている。本実施の形態では、低雑音増幅器10は、アンテナ接続端子100から入力され、増幅経路91を伝送される受信信号を増幅する。低雑音増幅器10の入力端は、インダクタ80を介してスイッチ回路30の端子30aに接続されている。低雑音増幅器10の出力端は、スイッチ回路40の端子40cに接続されている。
スイッチ回路20は、アンテナ接続端子100と複数のフィルタ51、52、53及び54との間に接続されている。スイッチ回路20は、端子20a、20b、20c、20d及び20eを有する。端子20aは、共通端子であり、アンテナ接続端子100に接続されている。端子20b、20c、20d及び20eはそれぞれ、選択端子であり、対応するフィルタに接続されている。スイッチ回路20は、端子20aと端子20b、20c、20d及び20eの各々との接続(導通)及び非接続(非導通)を切り替える。スイッチ回路20は、複数のFET(Field Effect Transistor)などのスイッチング素子によって実現される。
スイッチ回路30は、複数のフィルタ51、52、53及び54と増幅経路91との間に接続されている。スイッチ回路30は、端子30a、30b、30c、30d及び30eを有する。端子30aは、共通端子であり、増幅経路91の入力端子に接続されている。端子30b、30c、30d及び30eはそれぞれ、選択端子である。スイッチ回路30は、端子30aと端子30b、30c、30d及び30eの各々との接続(導通)及び非接続(非導通)を切り替える。スイッチ回路30は、複数のFETなどのスイッチング素子によって実現される。
スイッチ回路40は、増幅経路91及びバイパス経路92と高周波出力端子110との間に接続されている。スイッチ回路40は、端子40a、40b及び40cを有する。端子40aは、共通端子である。端子40b及び40cはそれぞれ、選択端子である。スイッチ回路40は、端子40aと端子40b及び40cの各々との接続(導通)及び非接続(非導通)を切り替える。スイッチ回路40は、複数のFETなどのスイッチング素子によって実現される。
フィルタ51、52、53及び54はそれぞれ、所定の通信バンドのダウンリンク動作バンドを通過帯域に含む受信用フィルタである。フィルタ51、52、53及び54の各々の通過帯域は、互いに異なっている。
通信バンドは、例えば、FDD(Frequency Division Duplex)バンド又はTDD(Time Division Duplex)バンドである。FDDバンド及びTDDバンドは、無線アクセス技術(RAT:Radio Access Technology)を用いて構築される通信システムのために、標準化団体など(例えば3GPP(登録商標)(3rd Generation Partnership Project)、IEEE(Institute of Electrical and Electronics Engineers)など)によって予め定義された周波数バンドを意味する。本実施の形態では、通信システムとしては、例えば4G-LTE(4th Generation-Long Term Evolution)システム、5G-NR(5th Generation-New Radio)システム、及びWLAN(Wireless Local Area Network)システムなどを用いることができるが、これらに限定されない。
フィルタ51は、入力端がスイッチ回路20の端子20bに接続され、出力端がスイッチ回路30の端子30bに接続されている。フィルタ52は、入力端がスイッチ回路20の端子20cに接続され、出力端がスイッチ回路30の端子30cに接続されている。フィルタ53は、入力端がスイッチ回路20の端子20dに接続され、出力端がスイッチ回路30の端子30dに接続されている。フィルタ54は、入力端がスイッチ回路20の端子20eに接続され、出力端がスイッチ回路30の端子30eに接続されている。
フィルタ51、52、53及び54はそれぞれ、弾性波フィルタである。具体的には、フィルタ51、52、53及び54はそれぞれ、弾性波共振子を有するフィルタである。弾性波共振子は、SAW(Surface Acoustic Wave)共振子、又は、BAW(Bulk Acoustic Wave)共振子などである。弾性波フィルタは、容量性の構造を有する。
本実施の形態では、増幅回路1が4つのフィルタ51、52、53及び54を備えるが、増幅回路1が備えるフィルタの数は、これに限定されず、1個~3個又は5個以上であってもよい。スイッチ回路20及び30の各々の選択端子の個数は、フィルタの数に応じて増減される。増幅回路1がフィルタを1個のみ備える場合、又は、フィルタを備えない場合、スイッチ回路20及び30は設けられていなくてもよい。この場合、増幅経路91の入力端子は、アンテナ接続端子100に1個のフィルタを介して接続、又は、アンテナ接続端子100に直接接続されてもよい。
スイッチ61は、第1スイッチの一例であり、バイパス経路92に直列に接続されている。スイッチ61は、シリーズスイッチと称される。スイッチ61の一端は、ノードN1に接続され、他端は、ノードN2に接続されている。ノードN2は、バイパス経路92とグランドとを接続するシャント経路への分岐点であり、スイッチ61とスイッチ62との間に位置する。
スイッチ62は、第2スイッチの一例であり、バイパス経路92に直列に接続されている。スイッチ62は、シリーズスイッチと称される。スイッチ62は、バイパス経路92上でスイッチ61と直列に接続されている。スイッチ62の一端は、ノードN3に接続され、他端は、スイッチ回路40の端子40bに接続されている。ノードN3は、バイパス経路92とグランドとを接続するシャント経路への分岐点であり、スイッチ61とスイッチ62との間に位置する。
スイッチ63は、第3スイッチの一例であり、バイパス経路92とグランドとの間に接続されている。スイッチ63は、シャントスイッチと称される。スイッチ63の一端は、ノードN3に接続され、他端は、グランドに接続されている。本実施の形態では、スイッチ63は、キャパシタ71とスイッチ62との間に接続されている。すなわち、スイッチ63の一端が接続されるノードN3は、キャパシタ71とスイッチ62との間に位置している。
スイッチ64は、第4スイッチの一例であり、増幅経路91とグランドとの間に接続されている。スイッチ64は、シャントスイッチと称される。スイッチ64の一端は、ノードN4に接続され、他端は、グランドに接続されている。ノードN4は、増幅経路91とグランドとを接続するシャント経路への分岐点であり、ノードN1と低雑音増幅器10の入力端との間に位置している。より具体的には、ノードN4は、インダクタ80と低雑音増幅器10の入力端との間に位置している。すなわち、スイッチ64は、インダクタ80と低雑音増幅器10の入力端との間に接続されている。
キャパシタ71は、第1キャパシタの一例であり、バイパス経路92のスイッチ61とスイッチ62との間に少なくとも一端が接続されている。キャパシタ71は、バイパス経路92に直列に接続されている。具体的には、キャパシタ71の一端は、ノードN2(スイッチ61の他端)に接続され、他端は、ノードN3(スイッチ62の一端)に接続されている。
キャパシタ72は、第2キャパシタの一例であり、バイパス経路92とグランドとの間に接続されている。キャパシタ72の一端は、ノードN2に接続され、他端は、グランドに接続されている。本実施の形態では、キャパシタ72は、スイッチ61とキャパシタ71との間に接続されている。すなわち、キャパシタ72の一端が接続されるノードN2は、スイッチ61とキャパシタ71との間に位置している。
インダクタ80は、低雑音増幅器10の入力側で増幅経路91に直列に接続されている。具体的には、インダクタ80の一端は、ノードN1に接続され、インダクタ80の他端は、ノードN4に接続されている。
図1に示された増幅回路1の回路構成は、例示であり、これに限定されない。例えば、スイッチ回路40は設けられていなくてもよく、バイパス経路92の出力端子は、増幅経路91における低雑音増幅器10の出力側に接続されていてもよい。また、例えば、増幅経路91の出力端子及びバイパス経路92の出力端子がそれぞれ、高周波出力端子110に直接接続されていてもよい。
また、キャパシタ71及び72の一方が設けられていなくてもよい。また、インダクタ80及びスイッチ64が設けられていなくてもよい。
[2.動作]
続いて、本実施の形態に係る増幅回路1の動作について説明する。
本実施の形態に係る増幅回路1は、複数の動作モードを有する。複数の動作モードは、増幅モードと、バイパスモードとを含んでいる。以下では、図2及び図3を用いて、各動作モードを説明する。
[2.1 増幅モード]
図2は、本実施の形態に係る増幅回路1の増幅モードの回路状態を示す回路構成図である。
増幅モードは、低雑音増幅器10が高周波信号の増幅を行う動作モードである。具体的には、増幅モードでは、アンテナ2で受信されてアンテナ接続端子100から入力された受信信号が増幅経路91を伝送されて高周波出力端子110から出力される。
図2に示すように、増幅モードでは、スイッチ61、62及び64がオフ(非導通)になり、スイッチ63がオン(導通)になる。また、スイッチ回路30では、端子30aが端子30b、30c、30d及び30eのいずれかに接続される。図2では、フィルタ54を通過する高周波信号を増幅する場合を例示しており、端子30aが端子30eに接続されている。スイッチ回路40では、端子40aが端子40cに接続される。
これにより、アンテナ接続端子100から高周波出力端子110までの信号経路において、増幅経路91が伝送経路として機能し、バイパス経路92は伝送経路から切り離される。アンテナ接続端子100から入力された受信信号は、増幅経路91を伝送されて低雑音増幅器10によって増幅されて高周波出力端子110から出力される。
増幅モードでは、スイッチ61及び62がオフになり、かつ、スイッチ63がオンになることにより、キャパシタ71及び72の各々をグランドに接続することができる。増幅モードでは、増幅経路91に直列に接続されたインダクタ80が、低雑音増幅器10の入力インピーダンスの整合に利用される。
また、増幅モードでは、スイッチ61及び62がオフされることにより、バイパス経路92が増幅経路91から切り離される。このため、バイパス経路92への信号の流入が抑制されて信号の損失を低減することができる。また、スイッチ63がオンされることにより、切り離されたバイパス経路92をグランドに接続することができる。バイパス経路92の電位を安定させることで、増幅経路91に与える影響を抑制することができ、高周波信号のノイズを低減することができる。
[2.2 バイパスモード]
図3は、本実施の形態に係る増幅回路1のバイパスモードの回路状態を示す回路構成図である。
バイパスモードは、低雑音増幅器10が高周波信号の増幅を行わない動作モードである。すなわち、バイパスモードでは、アンテナ2で受信されてアンテナ接続端子100から入力された受信信号が、低雑音増幅器10が配置されていないバイパス経路92を伝送されて高周波出力端子110から出力される。
図3に示すように、バイパスモードでは、スイッチ61、62及び64がオン(導通)になり、スイッチ63がオフ(非導通)になる。また、スイッチ回路30では、端子30aが端子30b、30c、30d及び30eのいずれかに接続される。図3では、フィルタ54を通過する高周波信号を増幅する場合を例示しており、端子30aが端子30eに接続されている。スイッチ回路40では、端子40aが端子40bに接続される。
これにより、アンテナ接続端子100から高周波出力端子110までの信号経路において、バイパス経路92が伝送経路として機能する。アンテナ接続端子100から入力された受信信号は、低雑音増幅器10によって増幅されることなく、バイパス経路92を伝送されて高周波出力端子110から出力される。
なお、低雑音増幅器10は、図示しないバイアス供給回路からバイアスが供給された場合に動作し、バイアスが供給されない場合には動作しない。このため、バイパスモードでは、低雑音増幅器10にはバイアスが供給されないように制御される。しかしながら、低雑音増幅器10を完全にオフ状態にして信号の伝送を遮断することが難しく、低雑音増幅器10を信号の一部が通過するおそれがある。すなわち、バイパス経路92と増幅経路91とのループ回路が形成される。
この場合、増幅経路91の出力端子からバイパス経路92の出力端子へと信号の回り込みが発生するおそれがある。本実施の形態では、スイッチ回路40が設けられていることにより、この回り込みを抑制することができるが、完全に回り込みを遮断できない場合が起こりうる。この場合、バイパス経路92を伝送される受信信号の損失又はノイズの発生が起こりうる。
これに対して、バイパスモードでは、スイッチ64がオンされることにより、バイパス経路92から漏れた信号をグランドに伝送させることができ、低雑音増幅器10に入力されないようにすることができる。すなわち、バイパス経路92と増幅経路91とのループ回路を切断することができる。よって、バイパス経路92を伝送される信号の損失を抑制することができる。
また、スイッチ64がオンされた場合、インダクタ80は、ノードN1とグランドとに接続されて、バイパス経路92に対するシャントインダクタとして機能する。これにより、バイパス経路92のインピーダンスを整合させることができる。
[2.3 動作モードの切り替え]
複数の動作モードの切り替えは、例えば、RFIC3又は図示しない制御部によって行われる。例えば、増幅モード及びバイパスモードは、増幅回路1を伝送される高周波信号の電力に応じて切り替えられる。
具体的には、高周波信号の電力が所定値より小さい場合、増幅モードが実行される。これにより、低雑音増幅器10が微弱な高周波信号を増幅して、高周波出力端子110からRFIC3に出力することができる。
高周波信号の電力が所定値より大きい場合、バイパスモードが実行される。例えば、通信装置4が基地局に近い場合には、強い受信信号(電力が大きい受信信号)を受信することがある。この場合、低雑音増幅器10が受信信号を増幅した場合、受信信号が歪むおそれがある。電力が大きい受信信号を、バイパス経路92を伝送させることで、増幅による信号の歪の発生を避けることができる。
このように、増幅回路1を伝送される高周波信号の電力に応じて動作モードを切り替えることで、高周波信号の歪の発生を抑制することができる。なお、動作モードの切替条件については、これに限定されない。例えば、高周波信号の通信バンド(周波数帯域)によって動作モードが切り替えられてもよい。
[効果など]
以上のように、本実施の形態に係る増幅回路1は、増幅経路91に配置された低雑音増幅器10と、低雑音増幅器10をバイパスするバイパス経路92に直列に接続されたスイッチ61及び62と、バイパス経路92のスイッチ61とスイッチ62との間に少なくとも一端が接続されたキャパシタ71又は72と、バイパス経路92とグランドとの間に接続されたスイッチ63と、を備える。スイッチ63は、スイッチ61とスイッチ62との間に接続されている。
これにより、バイパス経路92を高周波信号が伝送される場合、すなわち、バイパスモードの場合に、キャパシタ71又は72がバイパス経路92の入出力端子間でのインピーダンスを整合させることができる。よって、バイパス経路92を伝送される高周波信号の損失を低減することができる。
また、増幅経路91を高周波信号が伝送される場合、すなわち、増幅モードの場合に、スイッチ61及び62を制御することで、バイパス経路92を増幅経路91から切り離すことができる。このため、バイパス経路92への信号の流入が抑制され、増幅経路91を伝送される高周波信号の損失を低減することができる。
また、増幅モードの場合にスイッチ63を制御することで、切り離したバイパス経路92をグランドに接続することができる。バイパス経路92の電位を安定させることで、増幅経路91に与える影響を抑制することができ、高周波信号のノイズを低減することができる。
また、例えば、キャパシタ71は、バイパス経路92に直列に接続されている。
例えば、スイッチ回路30のオフ容量は、高周波信号の伝送経路に対してシャント容量となる。シャント容量に起因するインピーダンスのずれは、バイパス経路92に直列に接続されたキャパシタ71を設けることで、簡単に整合させることができる。
また、例えば、増幅回路1は、バイパス経路92とグランドとの間に接続されたキャパシタ72を備える。
これにより、インピーダンス整合を取れる範囲が広くなる。このため、スイッチ回路30並びにフィルタ51、52、53及び54などによるインピーダンスのずれが大きくてもインピーダンスを整合させることができる。
また、例えば、キャパシタ72は、スイッチ61とキャパシタ71との間に接続されている。スイッチ63は、キャパシタ71とスイッチ62との間に接続されている。
これにより、バイパス経路92にはインダクタを接続せずに、バイパス経路92のインピーダンスを整合させることができる。インダクタによる信号の損失を抑制することができる。
また、例えば、増幅回路1は、増幅経路91とグランドとの間に接続されたスイッチ64を備える。
これにより、バイパスモードではスイッチ64をオンにすることで、ノードN1から増幅経路91に漏れた信号成分をグランドに伝搬させることができる。このため、増幅経路91に漏れた信号成分が低雑音増幅器10を通過してバイパス経路92の出力端子から再流入するのを抑制することができる。このように、バイパスモードにおけるバイパス経路92と増幅経路91とのループ回路を切断することができるので、信号の損失を低減することができる。
また、例えば、増幅回路1は、低雑音増幅器10の入力側で増幅経路91に直列に接続されるインダクタ80を備える。スイッチ64は、インダクタ80と低雑音増幅器10の入力端との間に接続されている。
これにより、インダクタ80は、増幅モードでは、シリーズインダクタとして増幅経路91のインピーダンスを整合させる素子として機能する。このため、増幅モードにおける信号の損失を低減することができる。また、バイパスモードでは、スイッチ64をオンすることで、インダクタ80がバイパス経路92に対するシャントインダクタとして機能させることができる。このため、インピーダンス整合を取れる範囲が広くなるので、信号の損失をより低減することができる。
また、例えば、増幅回路1は、増幅経路91の入力端子に接続されたスイッチ回路30を備える。
これにより、キャパシタ71又は72によって、スイッチ回路30とバイパス経路92とのインピーダンスを整合させることができる。
また、例えば、スイッチ回路30は、増幅経路91の入力端子に接続された端子30aと、複数の端子30b、30c、30d及び30eと、を含む。
これにより、スイッチ回路30の端子30aに接続されていない選択端子は、スイッチ回路30のオフ容量として機能するので、バイパス経路92のインピーダンスが所望値(例えば50Ω)からずれる要因となる。このため、バイパス経路92にキャパシタ71又は72を接続することによりインピーダンスを整合させることが、信号の損失の低減により有用となる。
また、例えば、増幅回路1は、複数の端子30b、30c、30d及び30eにそれぞれ接続された複数のフィルタ51、52、53及び54を備える。
これにより、信号を通過させるフィルタを選択可能になるので、複数の通信バンドの信号を選択的に伝送させることができる。
また、例えば、複数のフィルタ51、52、53及び54はそれぞれ、弾性波フィルタである。
これにより、弾性波フィルタは容量性の構造を有するので、バイパス経路92のインピーダンスが所望値(例えば50Ω)からずれる要因となる。このため、バイパス経路92にキャパシタ71又は72を接続することによりインピーダンスを整合させることが、信号の損失の低減により有用となる。
また、例えば、増幅回路1は、増幅経路91の入力端子に接続された弾性波フィルタを備えてもよい。
スイッチ回路30が設けられていない場合であっても、弾性波フィルタは容量性の構造を有するので、バイパス経路92のインピーダンスが所望値(例えば50Ω)からずれる要因となる。このため、バイパス経路92にキャパシタ71又は72を接続することによりインピーダンスを整合させることが、信号の損失の低減により有用となる。
また、例えば、低雑音増幅器10は、増幅経路91を伝送される受信信号を増幅する。
これにより、受信信号の損失を低減することができる。
また、本実施の形態に係る通信装置4は、増幅回路1と、増幅回路1で伝送される高周波信号を処理するRFIC3と、を備える。
これにより、上述した増幅回路1と同様に、高周波信号の損失を低減することができる。
(その他)
以上、本発明に係る増幅回路及び通信装置について、上記の実施の形態などに基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。
例えば、バイパス経路92には、キャパシタ71が接続されていなくてもよい。この場合、バイパス経路92とグランドとに接続されたキャパシタ72が第1キャパシタの一例となる。すなわち、増幅回路1が備える第1キャパシタは、バイパス経路92に直列に接続されたシリーズキャパシタでなくてもよい。
また、例えば、キャパシタ72は、バイパス経路92においてキャパシタ71とスイッチ63との間に接続されていてもよい。すなわち、キャパシタ72の一端が接続されるノードN2は、キャパシタ71とノードN3との間に位置していてもよい。
あるいは、キャパシタ72は、バイパス経路92においてスイッチ63とスイッチ62との間に接続されていてもよい。すなわち、キャパシタ72の一端が接続されるノードN2は、ノードN3とスイッチ62との間に位置していてもよい。
また、スイッチ63は、バイパス経路92においてスイッチ61とキャパシタ72との間に接続されてもよい。すなわち、スイッチ63の一端が接続されるノードN3は、スイッチ61とノードN2との間に位置していてもよい。
また、スイッチ63は、バイパス経路92においてキャパシタ72とキャパシタ71との間に接続されていてもよい。すなわち、スイッチ63の一端が接続されるノードN3は、ノードN2とキャパシタ71との間に位置していてもよい。
また、例えば、フィルタ51、52、53及び54はそれぞれ、LCフィルタであってもよい。
また、例えば、増幅回路1は、低雑音増幅器10の代わりに、送信信号を増幅する電力増幅器を備えてもよい。増幅回路1は、電力増幅器が接続された増幅経路と、当該電力増幅器をバイパスするバイパス経路を備えてもよい。
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
以下に、上記各実施の形態に基づいて説明した増幅回路及び通信装置の特徴を示す。
<1>
第1経路に配置された増幅器と、
前記増幅器をバイパスする第2経路に直列に接続された第1スイッチ及び第2スイッチと、
前記第2経路の前記第1スイッチと前記第2スイッチとの間に少なくとも一端が接続された第1キャパシタと、
前記第2経路とグランドとの間に接続された第3スイッチと、を備え、
前記第3スイッチは、前記第1スイッチと前記第2スイッチとの間に接続されている、
増幅回路。
<2>
前記第1キャパシタは、前記第2経路に直列に接続されている、
<1>に記載の増幅回路。
<3>
前記第2経路とグランドとの間に接続された第2キャパシタを備える、
<1>又は<2>に記載の増幅回路。
<4>
前記第2キャパシタは、前記第1スイッチと前記第1キャパシタとの間に接続され、
前記第3スイッチは、前記第1キャパシタと前記第2スイッチとの間に接続されている、
<3>に記載の増幅回路。
<5>
前記第1経路とグランドとの間に接続された第4スイッチを備える、
<1>~<4>のいずれか1つに記載の増幅回路。
<6>
前記増幅器の入力側で前記第1経路に直列に接続されるインダクタを備え、
前記第4スイッチは、前記インダクタと前記増幅器の入力端との間に接続されている、
<5>に記載の増幅回路。
<7>
前記第1経路の入力端子に接続されたスイッチ回路を備える、
<1>~<6>のいずれか1つに記載の増幅回路。
<8>
前記スイッチ回路は、前記第1経路の前記入力端子に接続された共通端子と、複数の選択端子と、を含む、
<7>に記載の増幅回路。
<9>
前記複数の選択端子にそれぞれ接続された複数のフィルタを備える、
<8>に記載の増幅回路。
<10>
前記複数のフィルタはそれぞれ、弾性波フィルタである、
<9>に記載の増幅回路。
<11>
前記第1経路の入力端子に接続された弾性波フィルタを備える、
<1>~<6>のいずれか1つに記載の増幅回路。
<12>
前記増幅器は、前記第1経路を伝送される受信信号を増幅する低雑音増幅器である、
<1>~<11>のいずれか1つに記載の増幅回路。
<13>
<1>~<12>のいずれか1つに記載の増幅回路と、
前記増幅回路で伝送される高周波信号を処理するRF信号処理回路と、を備える、
通信装置。
本発明は、マルチバンド/マルチモード対応のフロントエンド回路などとして、携帯電話などの通信機器に広く利用できる。
1 増幅回路
2 アンテナ
3 RFIC
4 通信装置
10 低雑音増幅器
20、30、40 スイッチ回路
20a、20b、20c、20d、20e、30a、30b、30c、30d、30e、40a、40b、40c 端子
51、52、53、54 フィルタ
61、62、63、64 スイッチ
71、72 キャパシタ
80 インダクタ
91 増幅経路
92 バイパス経路
100 アンテナ接続端子
110 高周波出力端子
N1、N2、N3、N4 ノード

Claims (13)

  1. 第1経路に配置された増幅器と、
    前記増幅器をバイパスする第2経路に直列に接続された第1スイッチ及び第2スイッチと、
    前記第2経路の前記第1スイッチと前記第2スイッチとの間に少なくとも一端が接続された第1キャパシタと、
    前記第2経路とグランドとの間に接続された第3スイッチと、を備え、
    前記第3スイッチは、前記第1スイッチと前記第2スイッチとの間に接続されている、
    増幅回路。
  2. 前記第1キャパシタは、前記第2経路に直列に接続されている、
    請求項1に記載の増幅回路。
  3. 前記第2経路とグランドとの間に接続された第2キャパシタを備える、
    請求項2に記載の増幅回路。
  4. 前記第2キャパシタは、前記第1スイッチと前記第1キャパシタとの間に接続され、
    前記第3スイッチは、前記第1キャパシタと前記第2スイッチとの間に接続されている、
    請求項3に記載の増幅回路。
  5. 前記第1経路とグランドとの間に接続された第4スイッチを備える、
    請求項1~4のいずれか1項に記載の増幅回路。
  6. 前記増幅器の入力側で前記第1経路に直列に接続されるインダクタを備え、
    前記第4スイッチは、前記インダクタと前記増幅器の入力端との間に接続されている、
    請求項5に記載の増幅回路。
  7. 前記第1経路の入力端子に接続されたスイッチ回路を備える、
    請求項1~4のいずれか1項に記載の増幅回路。
  8. 前記スイッチ回路は、前記第1経路の前記入力端子に接続された共通端子と、複数の選択端子と、を含む、
    請求項7に記載の増幅回路。
  9. 前記複数の選択端子にそれぞれ接続された複数のフィルタを備える、
    請求項8に記載の増幅回路。
  10. 前記複数のフィルタはそれぞれ、弾性波フィルタである、
    請求項9に記載の増幅回路。
  11. 前記第1経路の入力端子に接続された弾性波フィルタを備える、
    請求項1~4のいずれか1項に記載の増幅回路。
  12. 前記増幅器は、前記第1経路を伝送される受信信号を増幅する低雑音増幅器である、
    請求項1~4のいずれか1項に記載の増幅回路。
  13. 請求項1~4のいずれか1項に記載の増幅回路と、
    前記増幅回路で伝送される高周波信号を処理するRF信号処理回路と、を備える、
    通信装置。
JP2022083236A 2022-05-20 2022-05-20 増幅回路及び通信装置 Pending JP2023171043A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022083236A JP2023171043A (ja) 2022-05-20 2022-05-20 増幅回路及び通信装置
US18/309,089 US20230378918A1 (en) 2022-05-20 2023-04-28 Amplifier circuit and communication device
CN202310569487.4A CN117097267A (zh) 2022-05-20 2023-05-19 放大电路以及通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022083236A JP2023171043A (ja) 2022-05-20 2022-05-20 増幅回路及び通信装置

Publications (1)

Publication Number Publication Date
JP2023171043A true JP2023171043A (ja) 2023-12-01

Family

ID=88778049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022083236A Pending JP2023171043A (ja) 2022-05-20 2022-05-20 増幅回路及び通信装置

Country Status (3)

Country Link
US (1) US20230378918A1 (ja)
JP (1) JP2023171043A (ja)
CN (1) CN117097267A (ja)

Also Published As

Publication number Publication date
US20230378918A1 (en) 2023-11-23
CN117097267A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
JP6460046B2 (ja) スイッチモジュール、フロントエンドモジュールおよびスイッチモジュールの駆動方法
US9941582B2 (en) Switch module, front-end module, and driving method for switch module
KR102274153B1 (ko) 스위치 모듈
US11689225B2 (en) Radio frequency module and communication device
CN111756386B (zh) 前端电路以及通信装置
US10340959B2 (en) Front-end module and communication device
CN111865359B (zh) 高频电路及通信装置
US11496172B2 (en) Radio-frequency module and communication device
WO2020129882A1 (ja) フロントエンドモジュールおよび通信装置
US20210336640A1 (en) Radio frequency circuit and communication device
CN111756403B (zh) 前端电路以及通信装置
JP2023171043A (ja) 増幅回路及び通信装置
WO2022202048A1 (ja) 高周波回路
WO2023238482A1 (ja) 高周波回路及び通信装置
US12057878B2 (en) Radio-frequency circuit and communication device
WO2024042910A1 (ja) 高周波モジュールおよび通信装置
US20240106470A1 (en) High frequency circuit and communication apparatus
WO2023243175A1 (ja) 高周波回路および通信装置
US20240275412A1 (en) Radio frequency circuit and communication device
US20240113732A1 (en) Communication circuit and communication device
WO2023189276A1 (ja) 高周波回路および通信装置
JP2017158025A (ja) 通信回路
JP2022101869A (ja) 増幅回路
CN114531167A (zh) 高频信号收发电路