JP7462584B2 - 高周波集積回路 - Google Patents

高周波集積回路 Download PDF

Info

Publication number
JP7462584B2
JP7462584B2 JP2021018591A JP2021018591A JP7462584B2 JP 7462584 B2 JP7462584 B2 JP 7462584B2 JP 2021018591 A JP2021018591 A JP 2021018591A JP 2021018591 A JP2021018591 A JP 2021018591A JP 7462584 B2 JP7462584 B2 JP 7462584B2
Authority
JP
Japan
Prior art keywords
output terminal
high frequency
attenuator
switch
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021018591A
Other languages
English (en)
Other versions
JP2022121315A (ja
Inventor
裕樹 上條
弘憲 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021018591A priority Critical patent/JP7462584B2/ja
Priority to US17/459,822 priority patent/US11695392B2/en
Publication of JP2022121315A publication Critical patent/JP2022121315A/ja
Application granted granted Critical
Publication of JP7462584B2 publication Critical patent/JP7462584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Description

本発明の実施形態は、高周波集積回路に関する。
無線通信などの通信技術は高周波化、高機能化が進展している。特に、無線通信では、通信規格が世代（例えば、３Ｇ、４Ｇ、５Ｇなど）ごとに見直され、使用帯域の高周波化やモジュール化が急速に進展している。
無線通信に使用される高周波集積回路では、通信規格の世代ごと、或いは世代間に対応するために種々の特性仕様に対応することが求められている。例えば、受信部や送信部の高周波出力端子から出力される信号を利得の異なる複数の種類の出力信号にすることが要求されている。
可変利得増幅器や信号分配器などを単に用いた場合、この要求を満足することができない。また、使用帯域での挿入損失や周波数特性、使用しない経路でのアイソレーション特性を劣化させないことが要求されている。
特開２００２－７６９４９号公報
本発明は、複数の高周波出力端子からそれぞれ出力される信号の利得を独立に複数設定することができる高周波集積回路を提供することにある。
一つの実施形態によれば、高周波集積回路は、信号分配器、アッテネータ、第１導通素子、第１乃至８スイッチを含む。信号分配器は、入力端子に高周波信号を入力し、高周波信号を２分配し、第１出力端子と第２出力端子から２分配された信号を出力する。アッテネータは、値の異なる複数の減衰量を設定する。第１導通素子は、第１の減衰量を設定する。第１スイッチは、信号分配器の第１出力端子と第１導通素子の間に設けられ、信号分配器の第１出力端子と第１導通素子の間をオン・オフ制御する。第２スイッチは、信号分配器の第１出力端子とアッテネータの間に設けられ、信号分配器の第１出力端子とアッテネータの間をオン・オフ制御する。第３スイッチは、信号分配器の第２出力端子と第１導通素子の間に設けられ、信号分配器の第２出力端子と第１導通素子の間をオン・オフ制御する。第４スイッチは、信号分配器の第２出力端子とアッテネータの間に設けられ、信号分配器の第２出力端子とアッテネータの間をオン・オフ制御する。第５スイッチは、第１導通素子と第１高周波出力端子の間に設けられ、第１導通素子と第１高周波出力端子の間をオン・オフ制御する。第６スイッチは、第１導通素子と第２高周波出力端子の間に設けられ、第１導通素子と第２高周波出力端子の間をオン・オフ制御する。第７スイッチは、アッテネータと第１高周波出力端子の間に設けられ、アッテネータと第１高周波出力端子の間をオン・オフ制御する。第８スイッチは、アッテネータと第２高周波出力端子の間に設けられ、アッテネータと第２高周波出力端子の間をオン・オフ制御する。高周波集積回路は、第１高周波出力端子と第２高周波出力端子から、それぞれ利得の値が異なる複数の出力信号を出力する。
第１の実施形態に係る高周波集積回路を示す回路図である。 第１の実施形態に係るスイッチを示す回路図である。 図２に示すスイッチを構成するトランジスタを説明する図である。 第１の実施形態に係るアッテネータを示す回路図である。 第１の実施形態に係るアッテネータの損失モードを示す図である。 第１の実施形態に係る導通素子を示す回路図である。 第１の実施形態に係る高周波集積回路の利得設定を説明する図である。 第１の実施形態に係る高周波集積回路の利得設定を説明する図である。 第１の比較例の高周波集積回路を示す回路図である。 第２の比較例の高周波集積回路を示す回路図である。 第２の実施形態に係る高周波集積回路を示す回路図である。 第２の実施形態に係る高周波集積回路の利得設定を示す図である。 第３の実施形態に係る高周波集積回路を示す回路図である。 第４の実施形態に係る高周波集積回路を示す回路図である。
以下本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
まず、第１の実施形態に係る高周波集積回路について、図面を参照して説明する。図１は高周波集積回路を示す回路図である。
第１の実施形態では、高周波信号を２分配する信号分配器とアッテネータ及び導通素子の間に第１乃至４のスイッチを並列配置し、アッテネータ及び導通素子と第１高周波出力端子及び第２高周波出力端子の間に第５乃至８のスイッチを並列配置している。第１高周波出力端子と第２高周波出力端子から、それぞれ利得の値の異なる複数の信号を出力している。
図１に示すように、高周波集積回路１００は、利得増幅器１、信号分配器２、導通素子３、アッテネータ４、スイッチＳＷ１～ＳＷ８、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２を含む。高周波集積回路１００は、例えば、通信規格３Ｇ、４Ｇ、５Ｇなどの無線通信の受信部或いは送信部などに適用される。
利得増幅器１は、高周波入力端子Ｐｉｎ１とノードＮ１の間に設けられる。利得増幅器１は、高周波入力端子Ｐｉｎ１を介して入力される高周波信号を増幅し、増幅された所定の利得を有する信号をノードＮ１から出力する。利得増幅器１は、高周波集積回路１００が無線通信の受信部の場合はＬＮＡ(ローノイズアンプ)に相当し、高周波集積回路１００が無線通信の送信部の場合はＰＡ（パワーアンプ）に相当する。
信号分配器２は、ノード１とノードＮ２及びノードＮ３の間に設けられる。信号分配器２は、利得増幅器１から出力される所定の利得を有する高周波信号を入力端子（ノードＮ１）から入力し、高周波信号を２分配して第１出力端子（ノードＮ２）、第２出力端子（ノードＮ３）から２分配された信号をそれぞれ出力する。信号分配器２は、スプリッタ、電力分配器、電力分波器、デバイダーなどとも呼称される。
スイッチＳＷ１乃至ＳＷ４は、信号分配器２と導通素子３及びアッテネータ４の間に並列配置される。
スイッチＳＷ１は、ノードＮ２とノードＮ４（導通素子３）の間に設けられ、制御信号に基づいてノードＮ２とノードＮ４（導通素子３）の間をオン・オフ制御する。
スイッチＳＷ２は、ノードＮ２とノードＮ５（アッテネータ４）の間に設けられ、制御信号に基づいてノードＮ２とノードＮ５（アッテネータ４）の間をオン・オフ制御する。
スイッチＳＷ３は、ノードＮ３とノードＮ４（導通素子３）の間に設けられ、制御信号に基づいてノードＮ３とノードＮ４（導通素子３）の間をオン・オフ制御する。
スイッチＳＷ４は、ノードＮ３とノードＮ５（アッテネータ４）の間に設けられ、制御信号に基づいてノードＮ３とノードＮ５（アッテネータ４）の間をオン・オフ制御する。
導通素子３は、ノードＮ４とノードＮ６の間に設けられ、信号の通過帯域で所定の減衰量（損失量とも呼称する）を設定し、ノードＮ４の信号を減衰して減衰した信号をノードＮ６から出力する。
アッテネータ４は、ノードＮ５とノードＮ７の間に設けられ、信号の通過帯域で値の異なる複数の減衰量を設定し、ノードＮ５の信号を減衰して減衰した信号をノードＮ７から出力する。
スイッチＳＷ５乃至ＳＷ８は、導通素子３及びアッテネータ４と高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ２の間に並列配置される。
スイッチＳＷ５は、ノードＮ６とノードＮ８（高周波出力端子Ｐｏｕｔ１）の間に設けられ、制御信号に基づいてノードＮ６とノードＮ８（高周波出力端子Ｐｏｕｔ１）の間をオン・オフ制御する。
スイッチＳＷ６は、ノードＮ６とノードＮ９（高周波出力端子Ｐｏｕｔ２）の間に設けられ、制御信号に基づいてノードＮ６とノードＮ９（高周波出力端子Ｐｏｕｔ２）の間をオン・オフ制御する。
スイッチＳＷ７は、ノードＮ７とノードＮ８（高周波出力端子Ｐｏｕｔ１）の間に設けられ、制御信号に基づいてノードＮ７とノードＮ８（高周波出力端子Ｐｏｕｔ１）の間をオン・オフ制御する。
スイッチＳＷ８は、ノードＮ７とノードＮ９（高周波出力端子Ｐｏｕｔ２）の間に設けられ、制御信号に基づいてノードＮ７とノードＮ９（高周波出力端子Ｐｏｕｔ２）の間をオン・オフ制御する。
高周波出力端子Ｐｏｕｔ１は、利得増幅器１から出力される所定の利得を有する信号に対して、減衰された利得の値の異なる複数の種類の信号を出力する。高周波出力端子Ｐｏｕｔ２は、利得増幅器１から出力される所定の利得を有する信号に対して、減衰された利得の値の異なる複数の種類の信号を出力する（詳細は後述する）。
本実施形態では、高周波出力端子Ｐｏｕｔ１と高周波出力端子Ｐｏｕｔ２からそれぞれ出力される信号の利得の値と種類を同じに設定しているが、必ずしもこれに限定されるものではない。高周波出力端子Ｐｏｕｔ１と高周波出力端子Ｐｏｕｔ２からそれぞれ出力される信号の利得の値と種類が異なってもよい。
スイッチＳＷ１～ＳＷ８の具体的な構成を図２、図３を参照して説明する。図２はスイッチを示す回路図である。図３は図２に示すスイッチを構成するトランジスタを説明する図である。
図２に示すように、スイッチＳＷ１～ＳＷ８は、それぞれＴ型のスイッチであり、スイッチＳＷａ～ＳＷｃから構成される。スイッチＳＷ１～ＳＷ８は、ＳＰＳＴ(Single Pole Single Throw)スイッチとも呼称され、オン時の通過帯域(例えば、ＧＨｚ帯)での挿入損失特性が非常に小さく、オフ時でのアイソレーション特性が大きな高周波用スイッチである。
スイッチＳＷａは、入力側とノードＮ１１の間に設けられ、制御信号に基づいて入力側とノードＮ１１の間をオン・オフ制御する。スイッチＳＷｂは、ノードＮ１１と出力側の間に設けられ、制御信号に基づいてノードＮ１１と出力側の間をオン・オフ制御する。スイッチＳＷｃは、ノードＮ１１と接地電位(低電位側電源)Ｖｓｓの間に設けられ、ノードＮ１１と接地電位(低電位側電源)Ｖｓｓの間をオン・オフ制御する。なお、スイッチＳＷ１～ＳＷ８では、それぞれスイッチを制御する制御信号のオン・オフ制御する時間や期間がそれぞれ異なる。
図３に示すように、スイッチＳＷ１～ＳＷ８は、それぞれＳＯＩ(Silicon on Insulator)基板上に形成されたＮチャネルＭＯＳトランジスタＮＭＯＳＴ１～ＮＭＯＳＴ３から構成される。
ＮチャネルＭＯＳトランジスタＮＭＯＳＴ１は、第１端子（ドレイン）が入力側に接続され、第２端子（ソース）がノードＮ１１に接続され、制御端子（ゲート）に制御信号が入力される。ＮチャネルＭＯＳトランジスタＮＭＯＳＴ２は、第１端子（ドレイン）がノードＮ１１に接続され、第２端子（ソース）が出力側に接続され、制御端子（ゲート）にＮチャネルＭＯＳトランジスタＮＭＯＳＴ１の制御端子に入力される制御信号が入力される。ＮチャネルＭＯＳトランジスタＮＭＯＳＴ３は、第１端子（ドレイン）がノードＮ１１に接続され、第２端子（ソース）が接地電位（低電位側電源）Ｖｓｓに接続され、制御端子（ゲート）に制御信号が入力される。
なお、ＳＯＩ(Silicon on Insulator)基板上に形成されたＮチャネルＭＯＳトランジスタの代わりにｐＨＥＭＴ(pseudomorphic High Electron Mobility Transistor)、ＧａＡｓＭＥＳＦＥＴ、シリコン基板上に形成されたＮチャネルＭＯＳトランジスタなどを用いてもよい。
アッテネータ４の具体的な構成と損失モードについて、図４、図５を参照して説明する。図４は、アッテネータを示す回路図である。図５は、アッテネータの損失モードを示す図である。
図４に示すように、アッテネータ４はＴ型減衰器１０、Ｔ型減衰器１１、導通素子１２から構成される。Ｔ型減衰器１０、Ｔ型減衰器１１、導通素子１２は、入力側と出力側の間に並列配置される。アッテネータ４は、入力される信号を減衰して３種類の損失モードを設定することができる。ここでは、アッテネータ４にＴ型減衰器１０とＴ型減衰器１１の２セット設けているが必ずしもこれに限定されるものではない。例えば、１セットでよい。
導通素子１２は、入力側と出力側の間に設けられ、等価回路として直列接続されるスイッチＳＷ１０と抵抗Ｒ７で表される。導通素子１２は、導通素子３と同じ損失量を設定する。スイッチＳＷ１０は、入力側とノードＮ２０の間に設けられ、制御信号に基づいて入力側と出力側の間をオン・オフ制御する。抵抗Ｒ７は、ノードＮ２０と出力側の間に設けられ、ノードＮ２０での信号を減衰し、減衰された信号を出力側へ出力する。
Ｔ型減衰器１０は、入力側と出力側の間に設けられ、スイッチＳＷ１１～ＳＷ１３、抵抗Ｒ１～Ｒ３から構成される。Ｔ型減衰器１０は、信号が通過する帯域での周波数依存性が小さな減衰器である。Ｔ型減衰器１０は、入力される信号を導通素子３及び導通素子１２よりも大きく減衰し、導通素子３及び導通素子１２よりも大きな損失量を設定する。
スイッチＳＷ１１は、入力側とノードＮ２１の間に設けられ、制御信号に基づいて入力側とノードＮ２１の間をオン・オフ制御する。抵抗Ｒ１は、ノードＮ２１とノードＮ２２の間に設けられ、ノードＮ２１での信号を減衰する。抵抗Ｒ２は、ノードＮ２２とノード２３の間に設けられ、ノードＮ２２での信号を減衰する。スイッチＳＷ１２は、ノードＮ２３と出力側の間に設けられ、制御信号に基づいてノードＮ２３と出力側の間をオン・オフ制御する。抵抗Ｒ３は、ノードＮ２２とノード２４の間に設けられ、ノードＮ２２での信号を減衰する。スイッチＳＷ１３は、ノードＮ２４と接地電位(低電位側電源)Ｖｓｓの間に設けられ、制御信号に基づいてノードＮ２４と接地電位(低電位側電源)Ｖｓｓの間をオン・オフ制御する。
Ｔ型減衰器１１は、入力側と出力側の間に設けられ、スイッチＳＷ１４～ＳＷ１６、抵抗Ｒ４～Ｒ６から構成される。Ｔ型減衰器１１は、信号が通過する帯域での周波数依存性が小さな減衰器である。Ｔ型減衰器１１は、入力される信号をＴ型減衰器１０よりも大きく減衰し、Ｔ型減衰器１０より大きな損失量を設定しているが、必ずしもこれに限定されるものではない。
スイッチＳＷ１４は、入力側とノードＮ２５の間に設けられ、制御信号に基づいて入力側とノードＮ２５の間をオン・オフ制御する。抵抗Ｒ４は、ノードＮ２５とノードＮ２６の間に設けられ、ノードＮ２５での信号を減衰する。抵抗Ｒ５は、ノードＮ２６とノード２７の間に設けられ、ノードＮ２６での信号を減衰する。スイッチＳＷ１５は、ノードＮ２７と出力側の間に設けられ、制御信号に基づいてノードＮ２７と出力側の間をオン・オフ制御する。抵抗Ｒ６は、ノードＮ２６とノード２８の間に設けられ、ノードＮ２６での信号を減衰する。スイッチＳＷ１６は、ノードＮ２８と接地電位(低電位側電源)Ｖｓｓの間に設けられ、制御信号に基づいてノードＮ２８と接地電位(低電位側電源)Ｖｓｓの間をオン・オフ制御する。
図５に示すように、アッテネータ４は、３つの損失モードを設定する。損失モード１では、導通素子１２を“Ａｃｔｉｖｅ”状態に設定して、Ｔ型減衰器１０及びＴ型減衰器１１を“ｉｎａｃｔｉｖｅ”状態に設定する。具体的には、スイッチＳＷ１０を“ＯＮ”、スイッチＳＷ１１／スイッチＳＷ１２を“ＯＦＦ”、スイッチＳＷ１３を“ＯＮ”、スイッチＳＷ１４／ＳＷ１５を“ＯＦＦ”、スイッチＳＷ１６を“ＯＮ”に設定する。損失モード１での損失量は導通素子３の損失量と同一に設定される。
損失モード２では、Ｔ型減衰器１０を“Ａｃｔｉｖｅ”状態に設定し、導通素子１２及びＴ型減衰器１１を“ｉｎａｃｔｉｖｅ”状態に設定する。具体的には、スイッチＳＷ１０を“ＯＦＦ”、スイッチＳＷ１１／スイッチＳＷ１２を“ＯＮ”、スイッチＳＷ１３を“ＯＦＦ”、スイッチＳＷ１４／ＳＷ１５を“ＯＦＦ”、スイッチＳＷ１６を“ＯＮ”に設定する。
損失モード３では、Ｔ型減衰器１１を“Ａｃｔｉｖｅ”状態に設定し、導通素子１２及びＴ型減衰器１０を“ｉｎａｃｔｉｖｅ”状態に設定する。具体的には、スイッチＳＷ１０を“ＯＦＦ”、スイッチＳＷ１１／スイッチＳＷ１２を“ＯＦＦ”、スイッチＳＷ１３を“ＯＮ”、スイッチＳＷ１４／ＳＷ１５を“ＯＮ”、スイッチＳＷ１６を“ＯＦＦ”に設定する。
図６に示すように、導通素子３は入力側と出力側の間に設けられ、等価回路として直列接続されるスイッチＳＷ２０と抵抗Ｒ８で表される。スイッチＳＷ２０は、入力側とノードＮ３０の間に設けられ、制御信号に基づいて入力側と出力側の間をオン・オフ制御する。抵抗Ｒ８は、ノードＮ３０と出力側の間に設けられ、ノードＮ３０での信号を減衰し、減衰された信号を出力側へ出力する。
次に、高周波集積回路１００の利得設定について図７、図８を参照して説明する。図７、図８は、高周波集積回路の利得設定を説明する図である。
導通素子３及び導通素子１２の損失量を損失量１、Ｔ型減衰器１０の損失量を損失量２、Ｔ型減衰器１１の損失量を損失量３とすると、
損失量１＜損失量２＜損失量３・・・・・・式（１）
に設定されている。
利得増幅器１から出力される信号の利得を利得ａｍｐとする。信号分配器２で２分配入力されて出力される信号の損失量を３ｄＢとする。スイッチＳＷ１～ＳＷ８は、オン時の通過帯域での挿入損失が非常に小さいので、無視できるレベルとすることが可能である。また、オフ時のアイソレーション特性が大きいので、オフしているスイッチからオンしているスイッチへの影響を無視することが可能である。
図７に示すように、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ８を“ＯＮ”に設定し、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７を“ＯＦＦ”に設定した場合、具体的には、ノードＮ２⇒スイッチＳＷ１⇒ノードＮ４⇒導通素子３⇒ノードＮ６⇒スイッチＳＷ５⇒ノードＮ８⇒高周波出力端子Ｐｏｕｔ１の第１信号ルートと、ノードＮ３⇒スイッチＳＷ４⇒ノードＮ５⇒アッテネータ４⇒ノードＮ７⇒スイッチＳＷ８⇒高周波出力端子Ｐｏｕｔ２の第２信号ルートが発生する。
第１信号ルートでの高周波出力端子Ｐｏｕｔ１から出力される信号の利得が１種類設定される。高周波出力端子Ｐｏｕｔ１から出力される信号の利得は、利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量１として表すことができる。
第２信号ルートでの高周波出力端子Ｐｏｕｔ２から出力される信号の利得が３種類設定される。一番目は利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量１として表すことができ、２番目は利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量２として表すことができ、３番目は利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量３として表すことができる。
図８に示すように、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７を“ＯＮ”に設定し、スイッチＳＷ１、ＳＷ４、ＳＷ５、ＳＷ８を“ＯＦＦ”に設定した場合、具体的には、ノードＮ２⇒スイッチＳＷ２⇒ノードＮ５⇒アッテネータ４⇒ノードＮ７⇒スイッチＳＷ７⇒ノードＮ８⇒高周波出力端子Ｐｏｕｔ１の第１信号ルートと、ノードＮ３⇒スイッチＳＷ３⇒ノードＮ４⇒導通素子３⇒ノードＮ６⇒スイッチＳＷ６⇒ノードＮ９⇒高周波出力端子Ｐｏｕｔ２の第２信号ルートが発生する。
第２信号ルートでの高周波出力端子Ｐｏｕｔ２から出力される信号の利得が１種類設定される。高周波出力端子Ｐｏｕｔ２から出力される信号の利得は、利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量１として表すことができる。
第１信号ルートでの高周波出力端子Ｐｏｕｔ１から出力される信号の利得が３種類設定される。一番目は利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量１として表すことができ、２番目は利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量２として表すことができ、３番目は利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量３として表すことができる。
なお、スイッチＳＷ１～ＳＷ８の通過帯域での損失量が無視できない場合は、スイッチＳＷ１～ＳＷ４でのオン時の損失量がすべて同一の損失量ＳＷＬｏｓｓ１とし、スイッチＳＷ５～ＳＷ８でのオン時の損失量がすべて同一の損失量ＳＷＬｏｓｓ２とする。
利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量１として表す利得は、利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量１－（損失量ＳＷＬｏｓｓ１＋損失量ＳＷＬｏｓｓ２）と表すことができる。利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量２として表す利得は、利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量２－（損失量ＳＷＬｏｓｓ１＋損失量ＳＷＬｏｓｓ２）と表すことができる。利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量３として表す利得は、利得ａｍｐ－信号分配器２での損失量（３ｄＢ）－損失量３－（損失量ＳＷＬｏｓｓ１＋損失量ＳＷＬｏｓｓ２）と表すことができる。
次に、比較例の高周波集積回路について図９、図１０を参照して説明する。図９は、第１の比較例の高周波集積回路を示す回路図である。図１０は、第２の比較例の高周波集積回路を示す回路図である。
図９に示すように、第１の比較例の高周波集積回路２００は、利得増幅器１、信号分配器２、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２を含む。第１の比較例の高周波集積回路２００では、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２から一つの利得の値が設定される信号のみ出力される。
図１０に示すように、第２の比較例の高周波集積回路２０１は、可変利得増幅器５、信号分配器２、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２を含む。第２の比較例の高周波集積回路２０１では、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２から可変利得増幅器５の出力信号の利得に応じて一つの損失量が設定され、利得の値が異なる複数の信号が出力することが可能である。しかし、可変利得増幅器５から出力される一つ信号に対して高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２から利得の値が異なる複数の信号を出力することができない。
上述したように、本実施形態の高周波集積回路では、利得増幅器１、信号分配器２、導通素子３、アッテネータ４、スイッチＳＷ１～ＳＷ８、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２が設けられる。高周波信号を２分配する信号分配器２とアッテネータ４及び導通素子３の間にスイッチＳＷ１乃至ＳＷ４のスイッチを並列配置し、アッテネータ４及び導通素子３と第１高周波出力端子Ｐｏｕｔ１及び第２高周波出力端子Ｐｏｕｔ２の間にスイッチＳＷ５乃至ＳＷ８を並列配置している。スイッチＳＷ１～ＳＷ８は、オン時の通過帯域での挿入損失特性が小さく、オフ時のアイソレーション特性が大きく、信号分配器２の出力端子（ノードＮ２）及び出力端子（ノードＮ３）と高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ２の間に、２つの信号ルートを設定する。
このため、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２から利得の値が異なる複数の信号をそれぞれ出力することができる。高周波集積回路１００では、使用帯域での周波数特性や使用しない経路でのアイソレーション特性の劣化を低減することができる。
なお、本実施形態では、アッテネータ４は３種類の損失モードを設定しているが必ずしもこれに限定されるものではない。２種類又は４種類以上の損失モードを設定してもよい。導通素子３と導通素子１２の損失量の値を同一に設定しているが必ずしもこれに限定されるものではない。異なる値の損失量に設定してもよい。
また、導通素子３をアッテネータ４と同様なアッテネータに置き換えてもよい。この場合、高周波集積回路の回路規模が増大するが、高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ１から出力される利得の値が異なる複数の信号の組合せの種類を５種類から９種類に増やすことができる。
（第２の実施形態）
次に、第２の実施形態に係る高周波集積回路について、図面を参照して説明する。図１１は、高周波集積回路を示す回路図である。
第２の実施形態では、高周波集積回路に、可変利得増幅器を用いている。第１高周波出力端子と第２高周波出力端子から、それぞれ利得の値の異なる信号を複数出力している。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１１に示すように、高周波集積回路１０１は、可変利得増幅器５、信号分配器２、導通素子３、アッテネータ４、スイッチＳＷ１～ＳＷ８、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２を含む。高周波集積回路１０１は、例えば、通信規格３Ｇ、４Ｇ、５Ｇなどの無線通信の受信部などに適用される。
可変利得増幅器５は、高周波入力端子Ｐｉｎ１とノードＮ１の間に設けられる。可変利得増幅器５は、高周波入力端子Ｐｉｎ１を介して入力される信号を入力して増幅した信号をノードＮ１から出力する。このとき、可変利得増幅器５は、利得の設定を複数段階設定する。信号分配器２は、可変利得増幅器５から出力された可変利得信号を入力して２分配する。
次に、高周波集積回路１０１の利得設定について図１２を参照して説明する。図１２は、高周波集積回路の利得設定を説明する図である。
図１２に示すように、信号分配器２の減衰量(損失量)を３ｄＢ、導通素子３の減衰量(損失量)を１ｄＢ、アッテネータ４の導通素子１２が選択された場合の減衰量(損失量)を１ｄＢ、アッテネータ４の不平衡減衰器１０が選択された場合の減衰量(損失量)を３ｄＢ、アッテネータ４の不平衡減衰器１１が選択された場合の減衰量(損失量)を５ｄＢ、スイッチＳＷ１～ＳＷ８の減衰量(損失量)を無視できるレベルとすると、
可変利得増幅器５から出力される信号の利得が、例えば２０ｄＢの場合、高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ２から出力される信号は、１６ｄＢ、１３ｄＢ、１１ｄＢの３種類の利得を有する信号が出力される。高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ２から出力される信号の組み合わせは、１６ｄＢ／１６ｄＢ、１６ｄＢ／１３ｄＢ、１６ｄＢ／１１ｄＢ、１３ｄＢ／１６ｄＢ、１１ｄＢ／１６ｄＢの５種類が設定される。
可変利得増幅器５から出力される信号の利得が、例えば１５ｄＢの場合、高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ２から出力される信号は、１１ｄＢ、８ｄＢ、６ｄＢの３種類の利得を有する信号が出力される。高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ２から出力される信号の組み合わせは、１１ｄＢ／１１ｄＢ、１１ｄＢ／８ｄＢ、１１ｄＢ／６ｄＢ、８ｄＢ／１１ｄＢ、６ｄＢ／１１ｄＢの５種類が設定される。
上述したように、本実施形態の高周波集積回路では、可変利得増幅器５、信号分配器２、導通素子３、アッテネータ４、スイッチＳＷ１～ＳＷ８、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２が設けられる。可変利得増幅器５は、高周波入力端子Ｐｉｎ１とノードＮ１の間に設けられ、可変利得された信号を出力する。
このため、第１の実施形態よりも高周波出力端子Ｐｏｕｔ１、高周波出力端子Ｐｏｕｔ２から利得の値が異なる複数の信号を多種類出力することができる。
なお、本実施形態では、導通素子３をアッテネータ４と同様なアッテネータに置き換えてもよい。この場合、高周波集積回路の回路規模が増大するが、高周波出力端子Ｐｏｕｔ１及び高周波出力端子Ｐｏｕｔ１から利得の値が異なる複数の信号の組合せの種類を５種類から９種類に増やすことができる。
（第３の実施形態）
次に、第３の実施形態に係る高周波集積回路について、図面を参照して説明する。図１３は、高周波集積回路を示す回路図である。
第３の実施形態では、高周波信号をｎ分配する信号分配器と（ｎ－１）個のアッテネータ及び導通素子の間に第１ＳＰＮＴスイッチ群を構成するｎ個のＳＰＮＴスイッチを並列配置し、（ｎ－１）個のアッテネータ及び導通素子と第１乃至第ｎ高周波出力端子の間に第２スイッチ群を構成するｎ個のＳＰＮＴスイッチを並列配置している。第１乃至第ｎ高周波出力端子から、それぞれ利得の値の異なる複数の信号を出力している。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１３に示すように、高周波集積回路１１０は、利得増幅器１、信号分配器２ａ、導通素子３、アッテネータ４１～４ｎ－１、ＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎ、ＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎ、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎを含む。高周波集積回路１１０は、例えば、通信規格３Ｇ、４Ｇ、５Ｇなどの無線通信の受信部或いは送信部などに適用される。ｎは３以上の整数である。
信号分配器２ａは、利得増幅器１と第１ＳＰＮＴスイッチ群を構成して並列配置されるＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎの間に設けられる。信号分配器２ａは、利得増幅器１から出力される信号をｎ分配（ただし、ｎは３以上の整数）して第１乃至第ｎ出力端子（ノードＮ４１乃至Ｎ４ｎ）からｎ分配された信号をそれぞれ出力する。なお、信号分配器２ａでの信号の減衰量（損失量）は、分配数が増加するほど第１の実施形態の２分配する信号分配器２よりも増大する。
ＳＰＮＴ(Single Pole Ｎ Throw)スイッチＳＰＮＴ１～ＳＰＮＴｎ、ＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎは、オン時の通過帯域(例えば、ＧＨｚ帯)での挿入損失特性が非常に小さく、オフ時でのアイソレーション特性が大きな高周波用スイッチである。ＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎ、ＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎは、挿入損失特性を同一に設定するのが好ましい。
第１ＳＰＮＴスイッチ群を構成して並列配置されるＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎは、信号分配器２ａと導通素子３及び（ｎ－１）個のアッテネータ４１～４ｎ－１の間に設けられる。
ＳＰＮＴスイッチＳＰＮＴ１は、信号分配器２ａの第１出力端子（ノードＮ４１）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)の間に設けられる。ＳＰＮＴスイッチＳＰＮＴ１は、信号分配器２ａの第１出力端子（ノードＮ４１）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)のいずれか一つの間をオン・オフ制御し、信号分配器２ａの第１出力端子（ノードＮ４２）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)のその他の間をオフさせる。
ＳＰＮＴスイッチＳＰＮＴ２は、信号分配器２ａの第２出力端子（ノードＮ４２）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)の間に設けられる。ＳＰＮＴスイッチＳＰＮＴ２は、信号分配器２ａの第２出力端子（ノードＮ４２）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)のいずれか一つの間をオン・オフ制御し、信号分配器２ａの第２出力端子（ノードＮ４２）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)のその他の間をオフさせる。
ＳＰＮＴスイッチＳＰＮＴｎは、信号分配器２ａの第ｎ出力端子（ノードＮ４ｎ）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)の間に設けられる。ＳＰＮＴスイッチＳＰＮＴｎは、信号分配器２ａの第ｎ出力端子（ノードＮ４ｎ）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)のいずれか一つの間をオン・オフ制御し、信号分配器２ａの第ｎ出力端子（ノードＮ４ｎ）と導通素子３(ノードＮ５１)及び（ｎ－１）個のアッテネータ４１～４ｎ－１(ノードＮ５２～Ｎ５ｎ)のその他の間をオフさせる。
導通素子３及び（ｎ－１）個のアッテネータ４１～４ｎ－１は、第１スイッチ群を構成するＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎと第２スイッチ群を構成するＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎに設けられる。
導通素子３は、第１の実施形態の導通素子３と同様な構成／特性を有し、ノードＮ５１とノードＮ６１の間に設けられる。（ｎ－１）個のアッテネータアッテネータ４１～４ｎ－１は、第１の実施形態のアッテネータ４と同様な構成／特性を有する。
第２スイッチ群を構成するＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎは、導通素子３及び（ｎ－１）個のアッテネータ４１～４ｎ－１と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎの間に設けられる。
ＳＰＮＴスイッチＳＰＮＴ１１は、導通素子３（ノードＮ６１）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）の間に設けられる。ＳＰＮＴスイッチＳＰＮＴ１１は、導通素子３（ノードＮ６１）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）のいずれか一つの間をオン・オフ制御し、導通素子３（ノードＮ６１）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）のその他の間をオフさせる。
ＳＰＮＴスイッチＳＰＮＴ１２は、アッテネータ４１（ノードＮ６２）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）の間に設けられる。ＳＰＮＴスイッチＳＰＮＴ１２は、アッテネータ４１（ノードＮ６２）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）のいずれか一つの間をオン・オフ制御し、アッテネータ４１（ノードＮ６２）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）のその他の間をオフさせる。
ＳＰＮＴスイッチＳＰＮＴ１ｎは、アッテネータ４ｎ－１（ノードＮ６ｎ）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）の間に設けられる。ＳＰＮＴスイッチＳＰＮＴ１２は、アッテネータ４ｎ－１（ノードＮ６ｎ）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）のいずれか一つの間をオン・オフ制御し、アッテネータ４ｎ－１（ノードＮ６ｎ）と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）のその他の間をオフさせる。
高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎ（ノードＮ７１～Ｎ７ｎ）は、それぞれ利得の値の異なる複数の信号を出力する。
上述したように、本実施形態の高周波集積回路では、利得増幅器１、信号分配器２ａ、導通素子３、アッテネータ４１～４ｎ－１、ＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎ、ＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎ、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎが設けられる。高周波信号をｎ分配する信号分配器２ａと（ｎ－１）個のアッテネータアッテネータ４１～４ｎ－１及び導通素子３の間に第１ＳＰＮＴスイッチ群を構成するｎ個のＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎを並列配置し、（ｎ－１）個のアッテネータ４１～４ｎ－１及び導通素子３と高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎの間に第２スイッチ群を構成するｎ個のＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎを並列配置している。高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎから、それぞれ利得の値の異なる複数の信号を出力している。
このため、第１の実施形態よりも複数の高周波出力端子から利得の値の異なる複数の信号を出力することができる。
なお、本実施形態では、導通素子３をアッテネータ４１～４ｎ－１と同様なアッテネータに置き換えてもよい。この場合、高周波集積回路の回路規模が増大するが、高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎから出力される利得の値が異なる複数の信号の組合せの種類を増やすことができる。
（第４の実施形態）
次に、第４の実施形態に係る高周波集積回路について、図面を参照して説明する。図１４は、高周波集積回路を示す回路図である。
第４の実施形態では、高周波集積回路に、可変利得増幅器を用いている。第１乃至第ｎ高周波出力端子から、それぞれ利得の値の異なる信号を複数出力している。
以下、第３の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１４に示すように、高周波集積回路１２０は、利得増幅器５、信号分配器２ａ、導通素子３、アッテネータ４１～４ｎ－１、ＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎ、ＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎ、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎを含む。高周波集積回路１２０は、例えば、通信規格３Ｇ、４Ｇ、５Ｇなどの無線通信の受信部などに適用される。ｎは３以上の整数である。
可変利得増幅器５は、高周波入力端子Ｐｉｎ１とノードＮ１の間に設けられる。可変利得増幅器５は、高周波入力端子Ｐｉｎ１を介して入力される信号を入力して増幅した信号をノードＮ１から出力する。このとき、可変利得増幅器５は、利得の設定を複数段階設定する。信号分配器２ａは、可変利得増幅器５から出力された可変利得信号を入力してｎ分配する。
上述したように、本実施形態の高周波集積回路では、利得増幅器５、信号分配器２ａ、導通素子３、アッテネータ４１～４ｎ－１、ＳＰＮＴスイッチＳＰＮＴ１～ＳＰＮＴｎ、ＳＰＮＴスイッチＳＰＮＴ１１～ＳＰＮＴ１ｎ、高周波入力端子Ｐｉｎ１、高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎが設けられる。可変利得増幅器５は、可変利得された信号を出力する。
このため、第３の実施形態よりも高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎから出力される利得の値が異なる複数の信号を多種類出力することができる。
なお、本実施形態では、導通素子３をアッテネータ４１～４ｎ－１と同様なアッテネータに置き換えてもよい。この場合、高周波集積回路の回路規模が増大するが、高周波出力端子Ｐｏｕｔ１～Ｐｏｕｔｎから出力される利得の値が異なる複数の信号の組合せの種類を第３の実施形態よりも増やすことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 利得増幅器
２、２ａ 信号分配器
３、１２ 導通素子
４、４１，４２、４ｎ－１ アッテネータ
５ 可変利得増幅器
１０、１１ Ｔ型減衰器
１００、１０１、１２０、２００、２０１ 高周波集積回路
Ｎ１～Ｎ９、Ｎ１１、Ｎ２０～Ｎ２８、Ｎ３０、Ｎ４１、Ｎ４ｎ、Ｎ５１、Ｎ５２、Ｎ５ｎ、Ｎ６１、Ｎ６２、Ｎ６ｎ、Ｎ７１、Ｎ７２、Ｎ７ｎ ノード
ＮＭＯＳＴ１～ＮＭＯＳＴ３ ＮチャネルＭＯＳトランジスタ
Ｐｉｎ 高周波入力端子
Ｐｏｕｔ１、Ｐｏｕｔ２、Ｐｏｕｔｎ 高周波出力端子
Ｒ１～Ｒ８ 抵抗
ＳＰＮＴ１、ＳＰＮＴ２、ＳＰＮＴｎ、ＳＰＮＴ１１、ＳＰＮＴ１２、ＳＰＮＴ１ｎ ＳＰＮＴスイッチ
ＳＷ１～ＳＷ８、ＳＷ１０～ＳＷ１６、ＳＷ２０、ＳＷａ～ＳＷｃ スイッチ
Ｖｓｓ 接地電位（低電位側電源）

Claims (9)

  1. 入力端子に高周波信号を入力し、前記高周波信号を２分配し、第１出力端子と第２出力端子から２分配された信号をそれぞれ出力する信号分配器と、
    値の異なる複数の減衰量を設定するアッテネータと、
    第１の減衰量を設定する第１導通素子と、
    前記信号分配器の第１出力端子と前記第１導通素子の入力側の間に設けられ、前記信号分配器の第１出力端子と前記第１導通素子の間のオン・オフ制御する第１スイッチと、
    前記信号分配器の第１出力端子と前記アッテネータの入力側の間に設けられ、前記信号分配器の第１出力端子と前記アッテネータの間をオン・オフ制御する第２スイッチと、
    前記信号分配器の第２出力端子と前記第１導通素子の入力側の間に設けられ、前記信号分配器の第２出力端子と前記第１導通素子の間をオン・オフ制御する第３スイッチと、
    前記信号分配器の第２出力端子と前記アッテネータの入力側の間に設けられ、前記信号分配器の第２出力端子と前記アッテネータの間をオン・オフ制御する第４スイッチと、
    前記第１導通素子の出力側と第１高周波出力端子の間に設けられ、前記第１導通素子と前記第１高周波出力端子の間をオン・オフ制御する第５スイッチと、
    前記第１導通素子の出力側と第２高周波出力端子の間に設けられ、前記第１導通素子と前記第２高周波出力端子の間をオン・オフ制御する第６スイッチと、
    前記アッテネータの出力側と前記第１高周波出力端子の間に設けられ、前記アッテネータと前記第１高周波出力端子の間をオン・オフ制御する第７スイッチと、
    前記アッテネータの出力側と前記第２高周波出力端子の間に設けられ、前記アッテネータと前記第２高周波出力端子の間をオン・オフ制御する第８スイッチと、
    を具備し、
    前記第１高周波出力端子と前記第２高周波出力端子から、それぞれ利得の値が異なる複数の出力信号を出力する
    ことを特徴とする高周波集積回路。
  2. 入力端子に高周波信号を入力し、前記高周波信号を２分配し、第１出力端子と第２出力端子から２分配された信号をそれぞれ出力する信号分配器と、
    値の異なる複数の減衰量を設定する第１アッテネータと、
    値の異なる複数の減衰量を設定し、減衰量の設定が前記第１アッテネータと同じである第２アッテネータと、
    前記信号分配器の第１出力端子と前記第１アッテネータの入力側の間に設けられ、前記信号分配器の第１出力端子と前記第１アッテネータの間のオン・オフ制御する第１スイッチと、
    前記信号分配器の第１出力端子と前記第２アッテネータの入力側の間に設けられ、前記信号分配器の第１出力端子と前記第２アッテネータの間をオン・オフ制御する第２スイッチと、
    前記信号分配器の第２出力端子と前記第１アッテネータの入力側の間に設けられ、前記信号分配器の第２出力端子と前記第１アッテネータの間をオン・オフ制御する第３スイッチと、
    前記信号分配器の第２出力端子と前記第２アッテネータの入力側の間に設けられ、前記信号分配器の第２出力端子と前記第２アッテネータの間をオン・オフ制御する第４スイッチと、
    前記第１アッテネータの出力側と第１高周波出力端子の間に設けられ、前記第１アッテネータと前記第１高周波出力端子の間をオン・オフ制御する第５スイッチと、
    前記第１アッテネータの出力側と第２高周波出力端子の間に設けられ、前記第１アッテネータと前記第２高周波出力端子の間をオン・オフ制御する第６スイッチと、
    前記第２アッテネータの出力側と前記第１高周波出力端子の間に設けられ、前記第２アッテネータと前記第１高周波出力端子の間をオン・オフ制御する第７スイッチと、
    前記第２アッテネータの出力側と前記第２高周波出力端子の間に設けられ、前記第２アッテネータと前記第２高周波出力端子の間をオン・オフ制御する第８スイッチと、
    を具備し、
    前記第１高周波出力端子と前記第２高周波出力端子から、それぞれ利得の値が異なる複数の出力信号を出力する
    ことを特徴とする高周波集積回路。
  3. 入力端子に高周波信号を入力し、前記高周波信号をｎ分配（ただし、ｎは３以上の整数）し、第１出力端子乃至第ｎ出力端子からｎ分配された信号をそれぞれ出力する信号分配器と、
    値の異なる複数の減衰量を設定する第１乃至第（ｎ－１）アッテネータと、
    第１の減衰量を設定する第１導通素子と、
    前記信号分配器の第１出力端子乃至第ｎ出力端子と前記第１乃至第（ｎ－１）アッテネータの入力側及び前記第１導通素子の入力側の間に設けられ、前記信号分配器の第１出力端子乃至第ｎ出力端子のいずれか１つと前記第１乃至第（ｎ－１）アッテネータ及び前記第１導通素子のいずれか１つの間のオン・オフ制御し、前記信号分配器の第１出力端子乃至第ｎ出力端子のいずれか１つと前記第１乃至第（ｎ－１）アッテネータ及び前記第１導通素子のその他の間をオフするＳＰＮＴ(Single Pole Ｎ Throw)スイッチをｎ個並列に配置する第１ＳＰＮＴスイッチ群と、
    前記第１乃至第（ｎ－１）アッテネータの出力側及び前記第１導通素子の出力側と第１高周波出力端子乃至第ｎ高周波出力端子の間に設けられ、前記第１乃至第（ｎ－１）アッテネータ及び前記第１導通素子のいずれか１つと第１高周波出力端子乃至第ｎ高周波出力端子のいずれか１つの間をオン・オフ制御し、前記第１乃至第（ｎ－１）アッテネータ及び前記第１導通素子のいずれか１つと第１高周波出力端子乃至第ｎ高周波出力端子のその他の間をオフするＳＰＮＴスイッチをｎ個並列に配置する第２ＳＰＮＴスイッチ群と、
    を具備し、
    前記第１高周波出力端子乃至前記第ｎ高周波出力端子から、それぞれ利得の値が異なる複数の出力信号を出力する
    ことを特徴とする高周波集積回路。
  4. 入力端子に高周波信号を入力し、前記高周波信号をｎ分配（ただし、ｎは３以上の整数）し、第１出力端子乃至第ｎ出力端子からｎ分配された信号をそれぞれ出力する信号分配器と、
    値の異なる複数の減衰量を設定する第１乃至ｎアッテネータと、
    前記信号分配器の第１出力端子乃至第ｎ出力端子と前記第１乃至ｎアッテネータの入力側の間に設けられ、前記信号分配器の第１出力端子乃至第ｎ出力端子のいずれか１つと前記第１乃至ｎアッテネータのいずれか１つの間のオン・オフ制御し、前記信号分配器の第１出力端子乃至第ｎ出力端子のいずれか１つと前記第１乃至ｎアッテネータのその他の間をオフするＳＰＮＴスイッチをｎ個並列に配置する第１ＳＰＮＴスイッチ群と、
    前記第１乃至ｎアッテネータの出力側と第１高周波出力端子乃至第ｎ高周波出力端子の間に設けられ、前記第１乃至ｎアッテネータのいずれか１つと第１高周波出力端子乃至第ｎ高周波出力端子のいずれか１つの間をオン・オフ制御し、前記第１乃至ｎアッテネータのいずれか１つと第１高周波出力端子乃至第ｎ高周波出力端子のその他の間をオフするＳＰＮＴスイッチをｎ個並列に配置する第２ＳＰＮＴスイッチ群と、
    を具備し、
    前記第１高周波出力端子乃至前記第ｎ高周波出力端子から、それぞれ利得の値が異なる複数の出力信号を出力する
    ことを特徴とする高周波集積回路。
  5. 前記第１導通素子は通過信号に対して損失量が少なく、前記アッテネータの最小損失特性と同等の特性を有する
    ことを特徴とする請求項１又は３に記載の高周波集積回路。
  6. 前記信号分配器は、利得増幅器又は可変利得増幅器から出力される信号を前記高周波信号として入力する
    ことを特徴とする請求項１乃至４のいずれか１項に記載の高周波集積回路。
  7. 前記第１乃至８スイッチは、通過信号に対してオン時は損失量が少なく、オフ時は高アイソレーション特性を有する
    ことを特徴とする請求項１又は２に記載の高周波集積回路。
  8. 前記第１乃至８スイッチはＴ型のスイッチから構成され、前記Ｔ型のスイッチを構成するトランジスタは同一形状を有する
    ことを特徴とする請求項７に記載の高周波集積回路。
  9. 前記アッテネータは、スイッチと抵抗から構成されるＴ型減衰器と前記第１導通素子と損失量が同等の導通素子を含む
    ことを特徴とする請求項１又は３に記載の高周波集積回路。
JP2021018591A 2021-02-08 2021-02-08 高周波集積回路 Active JP7462584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021018591A JP7462584B2 (ja) 2021-02-08 2021-02-08 高周波集積回路
US17/459,822 US11695392B2 (en) 2021-02-08 2021-08-27 High frequency integrated circuit for wireless communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021018591A JP7462584B2 (ja) 2021-02-08 2021-02-08 高周波集積回路

Publications (2)

Publication Number Publication Date
JP2022121315A JP2022121315A (ja) 2022-08-19
JP7462584B2 true JP7462584B2 (ja) 2024-04-05

Family

ID=82704188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021018591A Active JP7462584B2 (ja) 2021-02-08 2021-02-08 高周波集積回路

Country Status (2)

Country Link
US (1) US11695392B2 (ja)
JP (1) JP7462584B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118415A (ja) 2006-11-06 2008-05-22 Sharp Corp 複数チューナ内蔵テレビ受信装置
JP2016512402A (ja) 2013-03-04 2016-04-25 株式会社アドバンテスト 切り替え可能な信号ルーティング回路
JP2017513319A (ja) 2014-03-14 2017-05-25 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 単入力多出力電力増幅器
JP2018098768A (ja) 2016-12-14 2018-06-21 株式会社東芝 半導体装置
WO2019159705A1 (ja) 2018-02-15 2019-08-22 株式会社村田製作所 スイッチ回路、高周波フロントエンド回路および通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076949A (ja) 2000-08-23 2002-03-15 Motorola Inc 送信電力制御装置および方法
GB0200177D0 (en) * 2002-01-04 2002-02-20 Marconi Comm Ltd Noise reduction in optical communications networks
JP2008271441A (ja) 2007-04-24 2008-11-06 Sharp Corp 信号分配装置、受信装置、及び当該受信装置を備える機器
JP2015171081A (ja) 2014-03-10 2015-09-28 日本電気株式会社 可変利得増幅器、それを用いた送信機および制御方法
US10340892B2 (en) * 2017-08-22 2019-07-02 Psemi Corporation Multi-channel digital step attenuator architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118415A (ja) 2006-11-06 2008-05-22 Sharp Corp 複数チューナ内蔵テレビ受信装置
JP2016512402A (ja) 2013-03-04 2016-04-25 株式会社アドバンテスト 切り替え可能な信号ルーティング回路
JP2017513319A (ja) 2014-03-14 2017-05-25 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 単入力多出力電力増幅器
JP2018098768A (ja) 2016-12-14 2018-06-21 株式会社東芝 半導体装置
WO2019159705A1 (ja) 2018-02-15 2019-08-22 株式会社村田製作所 スイッチ回路、高周波フロントエンド回路および通信装置

Also Published As

Publication number Publication date
US20220255535A1 (en) 2022-08-11
US11695392B2 (en) 2023-07-04
JP2022121315A (ja) 2022-08-19

Similar Documents

Publication Publication Date Title
US7292101B2 (en) Digitally adjustable variable gain amplifier (VGA) using switchable differential pairs
CN110535445B (zh) 具有相位失真补偿的可变增益低噪声放大设备及放大方法
US7639076B2 (en) Gain controlled amplifier and cascoded gain controlled amplifier based on the same
US7358816B2 (en) Variable gain amplifier
EP2156551B1 (en) Configurable, variable gain lna for multi-band rf receiver
EP1753139B1 (en) Digital-to-analog converter with programmable current control
JP2005159803A (ja) ゲインの可変制御可能な高周波増幅回路
US20090072931A1 (en) Integrated Digitally Controlled Linear-in-Decibels Attenuator
CN101425786A (zh) 可变增益放大器
JP2006135933A (ja) スイッチを用いた高線形プログラマブル利得増幅器
US7154329B2 (en) Method and apparatus for compensating amplifier output for temperature and process variations
JP2007221402A (ja) 可変利得増幅器及びその半導体集積装置
CN110445469B (zh) 放大设备及可变增益控制方法
CN116743088A (zh) 增益可调低噪声放大器以及射频前端模组
JP7462584B2 (ja) 高周波集積回路
US6064258A (en) Distributed gain line driver amplifier
KR0146082B1 (ko) 프로그래머블 아날로그 스위치
WO2002087077A1 (fr) Circuit d'amplification à plusieurs étages
TWI778728B (zh) 可調整增益之放大電路
US11128273B2 (en) Variable gain amplifier embedded in a reception chain
WO2020031372A1 (ja) 可変利得増幅器
US10298178B2 (en) Communication apparatus with isolation of the receive chain
JPH11274870A (ja) 高周波回路装置
CN116827275A (zh) 低噪声放大器以及射频前端模组
CN116938158A (zh) 具有寄生电容中和的低噪声放大器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326

R150 Certificate of patent or registration of utility model

Ref document number: 7462584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150