KR0146082B1 - 프로그래머블 아날로그 스위치 - Google Patents

프로그래머블 아날로그 스위치 Download PDF

Info

Publication number
KR0146082B1
KR0146082B1 KR1019950031434A KR19950031434A KR0146082B1 KR 0146082 B1 KR0146082 B1 KR 0146082B1 KR 1019950031434 A KR1019950031434 A KR 1019950031434A KR 19950031434 A KR19950031434 A KR 19950031434A KR 0146082 B1 KR0146082 B1 KR 0146082B1
Authority
KR
South Korea
Prior art keywords
resistance
gate
resistance characteristic
transistors
gates
Prior art date
Application number
KR1019950031434A
Other languages
English (en)
Other versions
KR970019081A (ko
Inventor
곽덕주
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950031434A priority Critical patent/KR0146082B1/ko
Priority to US08/718,264 priority patent/US5739716A/en
Priority to JP8251835A priority patent/JP2990496B2/ja
Publication of KR970019081A publication Critical patent/KR970019081A/ko
Application granted granted Critical
Publication of KR0146082B1 publication Critical patent/KR0146082B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 프로그래머블 아날로그 스위치에 관한 것으로, 종래에는 저항 소자를 구성하는 트랜지스터의 갯수가 고정되어 칩이 구현되므로 동일 제품에 대하여 다양한 온저항 특성의 구현이 불가능한 문제점이 있었다.
이러한 문제점을 개선하기 위하여 본 발명은 게이트 어레이 형태로 직렬 접속된 피모스 트랜지스터(P1∼Pn)와 게이트 어레이 형태로 직렬 접속된 엔모스 트랜지스터(N1∼Nn)가 병렬 접속되어 구성되는 저항 소자(RD)의 양단에 아날로그 신호 입력단(Vin)과 아날로그 신호 출력단(Vout)에 각기 접속된 아날로그 스위치(SW11)(SW12)를 접속하고, 제어 신호(S1∼Sn)에 따라 상기 저항 소자(RD)의 온저항 특성을 가변시키는 온저항 특성 가변부(202)와, 상기 저항 소자(RD)의 온저항 특성을 상기 전송 게이트(SW12)로 출력하는 온저항 특성 전송부(201)와, 상기 제어 신호(S1∼Sn)를 인접 신호에 대해 논리조합하여 상기 온저항 특성 전송부(201)를 제어하는 전송 제어부(203)로 구성한 것으로, 본 발명은 저항 소자의 트랜지스터 쌍을 선택적으로 턴온시키므로써 다양한 온저항 특성을 구현할 수 있다.

Description

프로그래머블 아날로그 스위치
제1도 및 제2도는 종래의 실시예를 보인 회로도.
제3도는 본 발명의 실시예를 보인 회로도.
* 도면의 주요부분에 대한 부호의 설명
201 : 온저항 특성 전송부 202 : 온저항 특성 가변부
203 : 전송 제어부 CM : 차아지 상쇄부
AN1∼ANn-1: 앤드 게이트 NA1∼NAn-1: 낸드 게이트
IN1,IN2,IN11∼IN1(n-1),IN11∼IN1(n-1),IN11∼IN1(n-1): 인버터
SW11,SW12: 전송 게이트 P1∼Pn,PS1∼PSn: 피모스 트랜지스터
RD : 저항 소자 N1∼Nn,NS1∼NSn: 앤모스 트랜지스터
본 발명은 아날로그 스위치에 관한 것으로 특히, 외부의 입력을 프로그램으로 변경함에 의해 트랜지스터의 온저항값을 변경 가능하도록 구현한 프로그래머블 아날로그 스위치에 관한 것이다.
일반적으로 표준셀로만 구현 가능하였던 아날로그 스위치는 근래에 게이트 어레이를 적용하여 트랜지스터의 온저항을 가변시킴에 의해 다양한 특성을 갖을 수 있도록 하는 방식이 제시되었다.
제1도는 종래 일실시예의 회로도로서 이에 도시된 바와 같이, 아날로그 신호 입력단(Vin)과 출력단(Vout) 사이에 접속되며 한쌍의 모스 트랜지스터로 구성된 아날로그 전송 게이트(SW1)와, 이 아날로그 전송 게이트(SW1)에 접속되며 그 전송 게이트(SW1)의 오프 동작시 전하를 상쇄시키기 위하여 한쌍의 모스 트랜지스터로 구성된 차아지 상쇄 소자(CM)와, 상기 전송 게이트(SW1)와 차아지 상쇄 소자(CM)를 구성하는 한쌍의 모스 트랜지스터들의 게이트 단자에 공통 접속되며 이 게이트 단자에 소정 레벨의 게이트 전압을 각각 반전 전압 또는 완충 접압으로 인가하기 위한 인버터(INV1, INV2)와, 상기 아날로그 신호 입력단(Vin)과 전송 게이트(SW1) 사이에 게이트 어레이 구조를 갖는 한쌍의 모스 트랜지스터를 병렬로 연결하여 모스 트랜지스터의 갯수를 변경함에 따라 임의의 전달 특성을 가변시키는 저항 소자(RD)로 구성된다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
전원이 온되면 P,N 모스 트랜지스터가 각기 직렬 접속되어 게이트 어레이 구조를 갖는 저항 소자(RD)는 게이트에 전원(VDD)이 인가된 엔모스 트랜지스터(N1∼Nn)가 턴온되고 게이트가 접지된 피모스 트랜지스터(P1∼Pn)가 턴온됨에 의해 소정의 저항치를 갖게 되는데, 아날로그 신호 입력단(Vin)에 인가되는 입력 신호는 상기 저항 소자(RD)를 통해 전송 게이트(SW1)에 인가되어진다.
이때, 게이트 전압(Vc)이 하이 레벨로 입력되면 인버터(IN1)에서 반전되어 전송게이트(SW1)의 피모스 트랜지스터의 게이트 단자에 인가되고 상기 인버터(IN1)의 출력 신호가 인버터(IN2)에서 다시 반전되어 상기 전송 게이트(SW1)의 엔모스 트랜지스터의 게이트 단자에 인가되므로 저항 소자(RD)에서 특정의 전달 특성을 갖게 된 신호는 차아지 상쇄 소자(CM)에 인가되어진다.
이후, 게이트 전압(Vc)이 로우 레벨로 인가되어지면 차아지 상쇄 소자(CM)의 P,N 모스 트랜지스터가 턴온되어 특정 전달 특성을 갖는 신호가 출력되어진다.
상기에서 저항 소자(RD)를 구성하는 트랜지스터 갯수를 선택적으로 변경함에 의해 다양한 온저항 특성을 갖는 아날로그 스위치를 구현할 수 있다.
또한, 종래 기술의 다른 실시예는 제2도에 도시된 바와 같이, 아날로그 신호 입력단(Vin)에 접속되고 한쌍의 모스 트랜지스터로 구성된 제1 아날로그 전송 게이트(SW2)와, 이 제1 아날로그 전송 게이트(SW2)에 접속되며 게이트 어레이 구조를 갖는 한쌍의 모스 트랜지스터가 병렬로 접속되는 저항 소자(RD)와, 이 저항 소자(RD)의 출력단에 접속되며 한쌍의 모스 트랜지스터로 구성된 제2 아날로그 전송 게이트(SW1)와, 이 제2 아날로그 전송 게이트와 아날로그 신호 출력단(Vout) 사이에 접속되며 한쌍의 모스 트랜지스터로 구성된 차아지 상쇄 소자(CM)과, 상기 제1, 제2 아날로그 전송게이트(SW2)(SW1) 및 차아지 상쇄 소자(CM)의 게이트 단자에 각각 소정의 게이트 전압을 인가하기 위한 제1, 제2 인버터(INV1)(INV2)로 구성하게 된다.
이와같은 종래의 다른 실시예의 동작 과정을 설명하면 다음과 같다.
전원이 온되면 P,N 모스 트랜지스터가 각기 직렬 접속되어 게이트 어레이 구조를 갖는 저항 소자(RD)는 게이트에 전원(Vdd)이 인가된 엔모스 트랜지스터(N1∼Nn)가 턴온되고 게이트가 접지된 피모스 트랜지스터(P1∼Pn)가 턴온됨에 의해 소정의 저항치를 갖게 된다.
이때, 게이트 전압(Vc)이 하이 레벨로 입력되면 인버터(INV1)에서 반전되어 전송 게이트(SW2)(SW1)의 피모스 트랜지스터의 게이트 단자에 인가되고 상기 인버터(INV1)의 출력은 인버터(INV2)에서 다시 반전되어 상기 전송 게이트(SW2)(SW1)의 엔모스 트랜지스터의 게이트 단자에 인가되므로 아날로그 신호 입력단(Vin)에 인가된 신호가 저항 소자(RD)를 통해 소정의 온저항치를 갖게 된 신호가 차아지 상쇄 소자(CM)에 인가되어 진다.
이 후, 게이트 전압(Vc)이 로우 레벨로 입력되면 인버터(INV1)에서 반전되어 차아지 상쇄 소자(CM)의 엔모스 트랜지스터의 게이트 단자에 인가되고 상기 인버터(INV2)에서 다시 반전되어 상기 차아지 상쇄 소자(CM)의 피모스 트랜지스터의 게이트 단자에 인가되므로 전송 게이트(SW2), 저항 소자(RD) 그리고 전송 게이트(SW1)를 순차적으로 통한 입력 신호가 상기 차아지 상쇄 소자(CM)를 통해 출력되어진다.
상기와 같이 동작하는 종래의 일실시예는 저항 소자(RD)의 트랜지스터의 갯수를 변화시킴에 의해 다양한 온저항 특성을 갖는 아날로그 스위치를 구현하게 된다.
그러나, 종래 기술은 저항 소자를 구성하는 트랜지스터의 갯수가 고정되어 칩이 구현되므로 동일 제품에 대하여 다양한 온저항 특성의 구현이 불가능한 문제점이 있었다.
본 발명은 종래의 문제점을 개선하기 위하여 저항 소자를 이루는 다단의 트랜지스터를 필요에 따라 선택적으로 턴온시키고 그에 의한 온저항 특성을 외부로 출력하기 위한 게이트를 선택적으로 턴온시키므로써 다양한 온저항 특성을 갖도록 창안한 아날로그 스위치를 제공함에 목적이 있다.
제3도는 본 발명의 회로도로서 이에 도시한 바와 같이, 아날로그 신호 입력단(Vin)에 접속되고 한쌍의 모스 트랜지스터로 구성된 제1 아날로그 전송 게이트(SW1)와, 이 제1 아날로그 전송 게이트(SW1)에 접속되며 게이트 어레이 구조를 갖는 한쌍의 모스 트랜지스터가 병렬로 접속되는 저항소자(RD)와, 이 저항 소자(RD)의 출력단에 접속되며 한쌍의 모스 트랜지스터로 구성된 제2 아날로그 전송게이트(SW12)와, 이 제2 아날로그 전송 게이트(SW12)와 아날로그 신호 출력단(Vout) 사이에 접속되며 한쌍의 모스 트랜지스터로 구성된 차아지 상쇄 소자(CM)과, 상기 제1, 제2 아날로그 전송 게이트(SW12)(SW1) 및 차이지 상쇄 소자(CM)의 게이트 단자에 각각 소정의 게이트 전압을 인가하기 위한 제1, 제2 인버터(INV1)(INV2)로 구성한 아날로그 스위치에 있어서, 제어 신호(S1∼Sn)에 따라 상기 저항 소자(RD)의 모스 트랜지스터 쌍을 턴온시킴에 의해 특정의 온저항 특성을 발생시키는 온저항 특성 가변부(202)와, 상기 저항 소자(RD)의 온저항 특성을 상기 전송 게이트(SW12)로 출력하는 온저항 특성 전송부(201)와, 상기 제어 신호(S1∼Sn)를 논리 조합하여 상기 온저항 특성 가변부(202)의 온저항 특성을 상기 전송 게이트(SW11)로 출력하도록 상기 온저항 특성 전송부(201)의 모스 트랜지스터 쌍을 턴온시키는 전송 제어부(203)로 구성한다.
상기 온저항 특성 전송부(201)는 저항 소자(RD)의 피모스 트랜지스터(P1∼Pn)의 접속점과 엔모스 트랜지스터(N1∼Nn)의 접속점 사이에 전송 제어부(203)의 출력 신호가 게이트에 각기 인가된 피모스 트랜지스터와 엔모스 트랜지스터로 이루어진 게이트(C1∼Cn-1)를 접속하고 상기 게이트(C1∼Cn-1)의 모스 트랜지스터의 접속점을 전송 게이트(SW12)의 입력단에 공통 접속하여 구성한다.
상기 온저항 특성 가변부(202)는 게이트 제어 신호(S1∼Sn)가 각기 인가된 엔모스 트랜지스터(NS1∼NSn)의 드레인을 접지에 연결하여 그 엔모스 트랜지스터(NS1∼NSn)의 소스를 저항 소자(RD)의 피모스 트랜지스터(P1∼Pn)의 게이트에 각기 접속하고, 게이트에 반전 제어 신호가 각기 인가된 피모스 트랜지스터(PS1∼PSn)의 소스에 전압(VDD)을 공통 인가하여 그 피모스 트랜지스터(PS1∼PSn)의 드레인을 상기 저항 소자(RD)의 엔모스 트랜지스터(N1∼Nn)의 게이트에 각기 접속하도록 구성한다.
상기 전송 제어부(203)는 제어 신호(S1∼Sn)를 각기 반전시키는 인버터(IN31∼IN3n)와, 이 인버터(IN31∼IN3n-1)의 출력을 각기 반전시키는 인버터(IN21∼IN2(n-1))와, 제어 신호(S2∼Sn)를 각기 반전시키는 인버터(IN11∼IN1n)와, 제어 신호(S1∼Sn)와 상기 인버터(IN1∼INn-1)의 출력을 각기 논리곱하여 그 출력 신호를 온저항 특성 전송부(201)의 엔모스 트랜지스터에 각기 인가하는 앤드 게이트(AN1∼ANn-1)와, 상기 인버터(IN21∼IN2(n-1))의 출력과 상기 인버터(IN32∼IN3n)의 출력을 각기 낸딩하여 상기 온저항 특성 전송부(201)의 피모스 트랜지스터에 각기 인가하는 낸드 게이트(NA1∼NA(n-1))로 구성한다.
이와같이 구성한 본 발명의 동작 및 작용 효과를 상세히 설명하면 다음과 같다.
먼저, 게이트 전압(Vc)이 하이 레벨로 입력되면 인버터(INV1)에서 반전되어 전송 게이트(SW11)(SW12)의 피모스 트랜지스터의 게이트 단자에 인가되고 상기 인버터(INV11)의 출력이 인버터(INV12)에서 다시 반전되어 상기 전송 게이트(SW11)(SW12)의 엔모스 트랜지스터의 게이트 단자에 인가되므로 상기 전송 게이트(SW11)(SW12)는 동작 가능 상태가 된다.
따라서, 아날로그 신호 입력단(Vin)에 인가된 신호는 전송 게이트(SW11)를 통해 저항 소자(RD)에 인가되어진다.
이때, 제어 신호(S1)가 1, 제어 신호(S2∼Sn) 0으로 입력되면 온저항 특성 가변부(202)는 상기 제어 신호(S1)가 게이트에 인가된 엔모스 트랜지스터(NS1)가 턴온되고 상기 제어 신호(S1)가 인버터(IN31)에서 반전되어 게이트에 인가된 피모스 트랜지스터(PS1)가 턴온되어진다.
이에 따라, 저항 소자(RD)는 엔모스 트랜지스터(NS1)를 통해 게이트에 접지 전위가 인가된 피모스 트랜지스터(P1)가 턴온되고 피모스 트랜지스터(PS1)를 통해 게이트에 전압(VDD)이 인가된 엔모스 트랜지스터(N1)가 턴온되어진다.
그리고, 전송 제어부(203)는 제어 신호(S2)가 인버터(IN32)에서 반전되고 제어 신호(S1)가 인가된 인버터(IN31)의 출력이 인버터(IN21)에서 반점됨에 의해 앤드게이트(AN1)가 하이 신호를 출력하고 낸드게이트(NA1)가 로우 신호를 출력하게 된다.
이때. 온저항 특성 전송부(201)는 앤드게이트(AN1)의 하이 출력과 낸드 게이트(NA1)의 로우 출력에 게이트(C1)의 P,N 모스 트랜지스터가 턴온되므로 전송 게이트(SW11)를 통해 인가된 입력 신호(Vin)는 저항 소자(RD)의 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N1)에 의한 온저항 특성을 갖고 전송 게이트(SW12)를 통해 차아지 상쇄 소자(CM)에 인가되어진다.
따라서, 게이트 전압(Vc)이 로우 레벨이 되면 인버터(INV1)(INV2)를 순차 통해 차아지 상쇄 소자(CM)의 P,N 모스 트랜지스터를 턴온시키므로 모스 트랜지스터(P1 또는 N1)에 의한 온저항 특성을 갖는 신호가 출력되어진다.
또한, 제어 신호(S1)(S2)가 1, 제어 신호(S3∼Sn)가 0으로 입력되면 온저항 특성 가변부(202)의 엔모스 트랜지스터(NS1,NS2)와 피모스 트랜지스터(PS1,PS2)가 턴온되어 저항 소자(RD)의 피모스 트랜지스터(P1,P2)와 엔모스 트랜지스터(N1,N2)가 턴온되며, 상기 하이 레벨인 제어 신호(S2)가 인버터(IN11)(IN32)에서 반전되어 로우 레벨의 신호가 됨에 의해 앤드 게이트(AN1)가 로우 신호를 출력하고 낸드 게이트(NA1)가 하이 신호를 출력하게 된다.
이때, 온저항 특성 전송부(201)는 게이트(C1,C3∼Cn-1)의 P,N 모스 트랜지스터가 턴오프되고 게이트(C2)의 P,N 모스 트랜지스터가 턴온되어진다.
따라서, 전송 게이트(SW11)를 통해 저항 소자(RD)에 인가된 입력 신호(Vin)는 피모스 트랜지스터(P1+P2) 또는 엔모스 트랜지스터(N1+N2)에 의한 온저항 특성을 갖고 전송 게이트(SW12)를 통해 차아지 상쇄 소자(CM)에 인가되어 게이트 전압(Vc)이 로우가 될 때 출력단(Vout)을 통해 출력되어진다.
상기의 동작과 같이 외부에서의 프로그램에 따라 제어 신호(S1∼Sn)의 레벨이 10..0에서 11..11까지 순차적으로 변경되면 온저항 특성 가변부(201)는 게이트(C1∼Cn)가 순차적으로 온되고 저항 소자(RD)의 피모스 트랜지스터(P1∼Pn)와 엔모스 트랜지스터(N1∼Nn)가 순차적으로 턴온되므로 온저항 특성이 (P1 또는 N1), (P1+P2 또는 N1+N2), (P1+P2+P3 또는 N1+N2+N3),....,(P1+P2+..+Pn 또는 N1+N2+..Nn)인 아날로그 스위치로 동작하게 된다.
즉, 제어 신호(S1∼Sn)의 레벨을 변경함에 의해 임의의 온저항 특성을 갖는 아날로그 스위치 구현이 가능하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 온저항 특성을 사용자가 임의대로 가변할 수 있으므로 다양한 온저항 특성을 갖는 아날로그 스위치를 구현할 수 있는 효과가 있다.

Claims (4)

  1. 아날로그 신호 입력단(VIN)과 아날로그 출력단(VOUT) 사이에 한 쌍의 피모스 트랜지스터와 엔모스 트랜지스터로 구성된 아날로그 전송 게인트(SW11)(SW12)사이에 게이트 어레이 형태로 직렬 접속된 피모스 트랜지스터(P1∼Pn)와 게이트 어레이 형태로 직렬 접속된 엔모스 트랜지스터(N1∼Nn)가 병렬 접속되어 구성되는 저항 소자(RD)가 접속되도록 구성한 아날로그 스위치에 있어서, 제어 신호(S1∼Sn)에 따라 상기 저항 소자(RD)의 모스 트랜지스터 쌍을 턴온시킴에 의해 특정의 온저항 특성을 발생시키는 온저항 특성 가변부(202)와, 상기 저항 소자(RD)의 온저항 특성을 상기 전송 게이트(SW12)로 출력하는 온저항 특성 전송부(201)와, 상기 제어 신호(S1∼Sn)를 인접 신호에 대해 논리조합함에 따라 상기 온저항 특성 가변부(202)의 온저항 특성을 상기 전송 게이트(SW12)로 출력하도록 상기 온저항 특성 전송부(201)를 제어하는 전송 제어부(203)로 구성한 것을 특징으로 하는 프로그래머블 아날로그 스위치.
  2. 제1항에 있어서, 온저항 특성 전송부(201)는 저항 소자(RD)의 피모스 트랜지스터(P1∼Pn)의 접속점과 엔모스 트랜지스터(N1∼Nn)의 접속점 사이에 전송 제어부(203)의 출력신호가 게이트에 각기 인가된 피모스 트랜지스터와 엔모스 트랜지스터로 이루어진 게이트(C1∼Cn-1)를 접속하고 상기 게이트(C1∼Cn-1)의 모스 트랜지스터의 접속점을 전송 게이트(SW12)의 입력단에 공통 접속하여 구성한 것을 특징으로 하는 프로그래머블 아날로그 스위치.
  3. 제1항에 있어서, 온저항 특성 가변부(202)는 게이트에 제어 신호(S1∼Sn)가 각기 인가된 엔모스 트랜지스터(NS1∼NSn)의 드레인을 접지에 연결하여 그 엔모스 트랜지스터(NS1∼NSn)의 소스를 저항 소자(RD)의 피모스 트랜지스터(P1∼Pn)의 게이트에 각기 접속하고, 게이트에 반전 제어 신호가 각기 인가된 피모스 트랜지스터(PS1∼PSn)의 소스에 전압(VDD)을 공통 인가하여 그 피모스 트랜지스터(PS1∼PSn)의 드레인을 상기 저항 소자(RD)의 엔모스 트랜지스터(N1∼Nn)의 게이트에 각기 접속하도록 구성한 것을 특징으로 하는 프로그래머블 아날로그 스위치.
  4. 제1항에 있어서, 전송 제어부(203)는 제어 신호(S1∼Sn)를 각기 반전시키는 인버터(IN31∼IN3n)와, 이 인버터(IN31∼IN3n-1)의 출력을 각기 반전 시키는 인버터(IN21∼IN2(n-1))와, 제어 신호(S2~Sn)를 각기 반전시키는 인버터(IN11∼INn-1)와, 제어 신호(S1∼Sn)와 상기 인버터(IN1∼INn-1)의 출력을 각기 논리곱하여 그 출력 신호를 온저항 특성 전송부(201)의 엔모스 트랜지스터에 각기 인가하는 앤드 게이트(AN1∼ANn-1)와, 상기 인버터(IN21∼IN(n-1))의 출력과 상기 인버터(IN32∼IN3n)의 출력을 각기 낸딩하여 상기 온저항 특성 전송부(201)의 피모스 트랜지스터에 각기 인가하는 낸드 게이트(NA1∼NA(n-1))로 구성한 것을 특징으로 하는 프로그래머블 아날로그 스위치.
KR1019950031434A 1995-09-22 1995-09-22 프로그래머블 아날로그 스위치 KR0146082B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950031434A KR0146082B1 (ko) 1995-09-22 1995-09-22 프로그래머블 아날로그 스위치
US08/718,264 US5739716A (en) 1995-09-22 1996-09-20 Programmable analog switch
JP8251835A JP2990496B2 (ja) 1995-09-22 1996-09-24 アナログスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031434A KR0146082B1 (ko) 1995-09-22 1995-09-22 프로그래머블 아날로그 스위치

Publications (2)

Publication Number Publication Date
KR970019081A KR970019081A (ko) 1997-04-30
KR0146082B1 true KR0146082B1 (ko) 1998-12-01

Family

ID=19427616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031434A KR0146082B1 (ko) 1995-09-22 1995-09-22 프로그래머블 아날로그 스위치

Country Status (3)

Country Link
US (1) US5739716A (ko)
JP (1) JP2990496B2 (ko)
KR (1) KR0146082B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107418A (ja) * 2000-09-28 2002-04-10 Hitachi Ltd 半導体装置の製造方法
JP2009231941A (ja) * 2008-03-19 2009-10-08 Nec Electronics Corp サンプルホールド回路およびｃｃｄイメージセンサ
US9397385B2 (en) * 2011-11-09 2016-07-19 Qualcomm Technologies International, Ltd. Near field communications reader
CN113300694B (zh) * 2021-06-02 2021-10-22 哈尔滨工业大学 一种超宽带低损耗高隔离的全差分结构射频开关
US11955965B1 (en) * 2022-05-27 2024-04-09 Intel Corporation Technologies for a high-voltage transmission gate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899071A (en) * 1988-08-02 1990-02-06 Standard Microsystems Corporation Active delay line circuit
JPH0595266A (ja) * 1991-09-30 1993-04-16 Rohm Co Ltd 伝送ゲート
FR2718903B1 (fr) * 1994-04-13 1996-05-24 Bull Sa Circuit à retard réglable.

Also Published As

Publication number Publication date
KR970019081A (ko) 1997-04-30
US5739716A (en) 1998-04-14
JPH09116409A (ja) 1997-05-02
JP2990496B2 (ja) 1999-12-13

Similar Documents

Publication Publication Date Title
EP0454135A2 (en) MOS type input circuit
JPH09284114A (ja) アナログ入力回路
JP3621249B2 (ja) 電圧選択回路、ｌｃｄ駆動回路及びｄ／ａ変換器
KR0146082B1 (ko) 프로그래머블 아날로그 스위치
WO2007109452A9 (en) High speed voltage translator circuit
EP2518900B1 (en) Current steering circuit with feedback
JP4945215B2 (ja) 半導体スイッチ集積回路
US20050083108A1 (en) Analog multiplexers with CMOS control signals
JP3847169B2 (ja) 減衰器
US6292037B1 (en) Output circuit of semiconductor integrated circuit
TWI347095B (en) Cross-coupled folding circuit and analog-to-digital converter provided with such a folding circuit
KR102613131B1 (ko) Cmos 인버터 회로
JPH1051270A (ja) スイッチトキャパシタ回路
JPH0677832A (ja) Ｄーａコンバータ
JPH0448254B2 (ko)
JP2003037478A (ja) 帯域可変型ｒｃフィルタ
Uyemura et al. Digital Circuits
JPH05129910A (ja) Ｃｍｏｓ論理回路の微小遅延時間分解能可変遅延回路
JP2003338550A (ja) 半導体基準電圧発生回路
KR0117495Y1 (ko) 배타적 논리합(xor)회로
KR100236722B1 (ko) n비트 제로 검출 회로
JPH0537380A (ja) 電流セル回路
KR960004564Y1 (ko) 낸드게이트 회로
JPH0690159A (ja) 出力バッファ回路
JPH09135163A (ja) 論理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee