JP3847169B2 - 減衰器 - Google Patents
減衰器 Download PDFInfo
- Publication number
- JP3847169B2 JP3847169B2 JP2002004575A JP2002004575A JP3847169B2 JP 3847169 B2 JP3847169 B2 JP 3847169B2 JP 2002004575 A JP2002004575 A JP 2002004575A JP 2002004575 A JP2002004575 A JP 2002004575A JP 3847169 B2 JP3847169 B2 JP 3847169B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- resistance
- node
- nodes
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Attenuators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、減衰器に関し、特に、外部からの制御信号により減衰率を可変できる抵抗型減衰器に関する。
【０００２】
【従来の技術】
従来、入力端子に与えられる信号電圧を減衰して出力端子から送出するために、抵抗型減衰器が用いられる。外部からの制御信号により減衰率を可変できる抵抗型減衰器の構成の一例として、図８に示す構成が知られている。図８に示すように、従来例の減衰器は、抵抗１０１と、抵抗１０２と、抵抗１０９と、抵抗１１０と、抵抗１１１と、信号が入力される入力端子１０３と、基準端子１０４と、減衰された信号が出力される出力端子１０５と、制御端子１０６と、制御端子１０７と、制御端子１０８と、スイッチ１１２と、スイッチ１１３と、スイッチ１１４と、を備え、さらに、抵抗１０１、抵抗１０９、抵抗１１０、抵抗１１１及び抵抗１０２が直列に接続され、抵抗１０２の一端が基準端子１０４に接続され、抵抗１０２の他端が出力端子１０５に接続され、抵抗１０１の一端が入力端子１０３に接続され、スイッチ１１２が抵抗１０９に並列接続され、スイッチ１１３が抵抗１１０に並列接続され、スイッチ１１４が抵抗１１１に並列接続される。
【０００３】
そして、制御端子１０６に与えられる外部からの制御信号によりスイッチ１１４がオンオフ制御され、制御端子１０７に与えられる外部からの制御信号によりスイッチ１１３がオンオフ制御され、制御端子１０８に与えられる外部からの制御信号によりスイッチ１１２がオンオフ制御されて、外部からの制御信号により入力端子１０３と出力端子１０５との間の抵抗値を変化させて入力信号の減衰率を変化させるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、図８に示す従来例の減衰器の構成は、減衰率を変化させると、入力端子１０３の入力インピーダンスも変化してしまうという問題が発生する。即ち、例えば、減衰率を大きくするためにスイッチ１１４のみをオン状態とすると、入力端子１０３の入力インピーダンスが、抵抗１０１、抵抗１０９及び抵抗１１０の直列抵抗値と抵抗１０２の抵抗値との和となり、減衰率を小さくするためにスイッチ１１２、スイッチ１１３及びスイッチ１１４をオン状態とすると、入力端子１０３の入力インピーダンスが、抵抗１０１の抵抗値と抵抗１０２の抵抗値との和となって変化してしまう。
【０００５】
以上のように減衰率によって入力インピーダンスが変化してしまうと、図８に示す従来例の減衰器を、ＲＣフィルタのような時定数を有するフィルタ装置の後段に接続したとき、フィルタ回路の時定数に影響を与え、フィルタ特性を変化させてしまうという問題が発生する。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであって、外部からの制御信号により減衰率を可変するときであっても入力インピーダンスが一定となる減衰器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の減衰器は、入力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、一端が前記入力端子に接続される第１の抵抗手段と、それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記１番目の前記節点に接続される出力端子と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【０００８】
また、本発明の減衰器は、入力端子と、出力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、それぞれの一端が前記出力端子に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記入力端子と前記１番目の前記節点との間に接続される第１の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記出力端子と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【０００９】
また、本発明の減衰器は、入力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、一端が前記入力端子に接続される第１の抵抗手段と、それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間にそれぞれ１個ずつが直列となって接続される前記ｎ−１個の第２の抵抗手段及び前記ｎ−１個の第３のスイッチ手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記１番目の前記節点に接続される出力端子と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段、前記第２のスイッチ手段及び前記第３のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【００１０】
また、本発明の減衰器は、入力端子と、出力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、それぞれの一端が前記出力端子に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間にそれぞれ１個ずつが直列となって接続される前記ｎ−１個の第２の抵抗手段及び前記ｎ−１個の第３のスイッチ手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記入力端子と前記１番目の前記節点との間に接続される第１の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記出力端子と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段、前記第２のスイッチ手段及び前記第３のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【００１１】
また、前記ｍ番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記ｍ番目の前記節点と前記ｍ＋１番目の前記節点との間に接続される前記第３のスイッチ手段がオフ状態となることを特徴とする。
【００１２】
また、前記ｎ個の前記節点のうちのｋ（ｋは２以上であって前記ｎ以下）番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記２番目から前記ｋ番目までの前記節点に接続される前記第２のスイッチ手段がオン状態となることを特徴とする。
【００１３】
また、前記第１の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、前記第３の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値とが等しく、前記第４の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいことを特徴とする。
【００１４】
また、本発明の減衰器は、入力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、一端が前記入力端子に接続される第１の抵抗手段と、それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、それぞれの一端が前記ｎ個の前記節点に１対１に対応して接続される前記ｎ個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ個の第３の抵抗手段と、前記１番目の前記節点に接続される出力端子と、前記ｎ番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【００１５】
また、前記ｎ個の前記節点のうちのｐ（ｐは１以上であって前記ｎ以下）番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記ｐ番目の前記節点に接続される前記第２のスイッチ手段がオフ状態となることを特徴とする。
【００１６】
また、前記第１の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、前記第３の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいことを特徴とする。
【００１７】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態の減衰器の構成図である。図１に示す本発明の第１の実施の形態の減衰器は、任意のｎ（ｎは２以上の自然数）段構成のラダー抵抗型の減衰器とすることができるのであるが、ここでは、ｎ＝４の場合の構成について説明する。
【００１８】
図１に示すように、本発明の第１の実施の形態の減衰器は、抵抗１と、抵抗２と、入力端子３と、基準端子４と、出力端子５と、制御端子６、制御端子７、制御端子８及び制御端子９と、制御回路１０と、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、ｎ（ｎ＝４）−１個の抵抗２１、抵抗２２及び抵抗２３と、スイッチ３１と、ｎ（ｎ＝４）−１個のスイッチ３２、スイッチ３３及びスイッチ３４と、抵抗４１と、ｎ（ｎ＝４）−１個の抵抗４２、抵抗４３及び抵抗４４と、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４と、を備え、さらに制御回路１０が、４入力の論理和ゲート１０ａと、３入力の論理和ゲート１０ｂと、２入力の論理和ゲート１０ｃと、を備える。
【００１９】
第１の抵抗手段としての抵抗１の一端が、入力端子３に接続される。
【００２０】
ｎ（ｎ＝４）個の第１のスイッチ手段としてのスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの一端が、抵抗１の他端に接続され、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの他端がｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの１番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００２１】
即ち、スイッチ１１の他端が１番目の節点Ｎ１に接続され、スイッチ１２の他端が２番目の節点Ｎ２に接続され、スイッチ１３の他端が３番目の節点Ｎ３に接続され、スイッチ１４の他端が４番目の節点Ｎ４に接続される。
【００２２】
ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される。
【００２３】
即ち、抵抗２１が、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２が、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３が、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続される。
【００２４】
ｎ（ｎ＝４）−１個の第２のスイッチ手段としてのスイッチ３２、スイッチ３３及びスイッチ３４のそれぞれの一端が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの２番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００２５】
即ち、スイッチ３２の一端が、２番目の節点Ｎ２に接続され、スイッチ３３の一端が、３番目の節点Ｎ３に接続され、スイッチ３４の一端が、４番目の節点Ｎ４に接続される。
【００２６】
ｎ（ｎ＝４）−１個の第３の抵抗手段としての抵抗４２、抵抗４３及び抵抗４４のそれぞれの一端が、基準端子４に接続され、抵抗４２、抵抗４３及び抵抗４４のそれぞれの他端が、スイッチ３２、スイッチ３３及びスイッチ３４の他端に１対１に対応して接続される。
【００２７】
即ち、抵抗４２の他端が、スイッチ３２の他端に接続され、抵抗４３の他端が、スイッチ３３の他端に接続され、抵抗４４の他端が、スイッチ３４の他端に接続される。
【００２８】
出力端子５が、１番目の節点Ｎ１に接続される。
【００２９】
第４の抵抗手段としての抵抗４１が、スイッチ３１を介して、１番目の節点Ｎ１と基準端子４との間に接続される。
【００３０】
第５の抵抗手段としての抵抗２が、１番目の節点Ｎ１と基準端子４との間に接続される。
【００３１】
なお、各抵抗値については、第１の抵抗手段である抵抗１の抵抗値と第５の抵抗手段である抵抗２の抵抗値とを等しくＲ１とし、第２の抵抗手段である抵抗２１、抵抗２２及び抵抗２３の各抵抗値を等しくＲ２とし、第３の抵抗手段である抵抗４２、抵抗４３及び抵抗４４の各抵抗値と第４の抵抗手段である抵抗４１の抵抗値とを等しくＲ３として、第４の抵抗手段である抵抗４１及び第５の抵抗手段である抵抗２の並列抵抗値Ｒ３／／Ｒ１と第２の抵抗手段である抵抗２１の抵抗値Ｒ２との和が、第５の抵抗手段である抵抗２の抵抗値Ｒ１と等しくなるように設定される。
【００３２】
即ち、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係が備えられている。
【００３３】
なお、記号／／は、並列抵抗値の演算子を意味し、例えば上記Ｒ３／／Ｒ１は、（Ｒ３×Ｒ１）÷（Ｒ３＋Ｒ１）と等価とする。
【００３４】
制御回路１０が、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、スイッチ３２、スイッチ３３及びスイッチ３４と、スイッチ３１とをオンオフ制御する。
【００３５】
即ち、スイッチ１１が、外部より制御端子６に論理Ｈレベルが与えられるときオン状態に制御され、制御端子６に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１２が、外部より制御端子７に論理Ｈレベルが与えられるときオン状態に制御され、制御端子７に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１３が、外部より制御端子８に論理Ｈレベルが与えられるときオン状態に制御され、制御端子８に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１４が、外部より制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００３６】
また、論理和ゲート１０ａの第１入力端が、制御端子６に接続され、論理和ゲート１０ａの第２入力端が、制御端子７に接続され、論理和ゲート１０ａの第３入力端が、制御端子８に接続され、論理和ゲート１０ａの第４入力端が、制御端子９に接続され、論理和ゲート１０ｂの第１入力端が、制御端子７に接続され、論理和ゲート１０ｂの第２入力端が、制御端子８に接続され、論理和ゲート１０ｂの第３入力端が、制御端子９に接続され、論理和ゲート１０ｃの第１入力端が、制御端子８に接続され、論理和ゲート１０ｃの第２入力端が、制御端子９に接続される。
【００３７】
そして、スイッチ３１が、論理和ゲート１０ａの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ａの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３２が、論理和ゲート１０ｂの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｂの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３３が、論理和ゲート１０ｃの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｃの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３４が、制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００３８】
次に、動作について説明する。本発明の第１の実施の形態の減衰器は、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｈレベル或いは論理Ｌレベルの制御信号を入力することにより、基準端子４の電位（例えば接地電位）に対して入力端子３に与えられる入力信号電圧を所定の減衰量で減衰して出力端子５に出力する。
【００３９】
先ず、制御端子６に論理Ｈレベルが与えられ、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１１とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４０】
このときの等価回路は、図２の通りとなり、入力端子３と基準端子４との間について本減衰器内部を見たときの入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となる。
【００４１】
一方、出力端子５と基準端子４との間について本減衰器内部を見たときの出力インピーダンスＺＯは、入力端子３と基準端子４との間に接続される図示されていない前段装置の出力インピーダンスを０とすれば、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００４２】
また、基準端子４の電位を基準とした入力端子３の電圧と出力端子５の電圧との比である減衰量Ａ１は、Ａ１＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））となる。
【００４３】
次に、制御端子７に論理Ｈレベルが与えられ、制御端子６、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１２とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４４】
このときの等価回路は、図３の通りとなり、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、ＺＯ＝Ｒ１／／Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００４５】
また、減衰量Ａ２は、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、Ａ２＝（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））÷（Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））））×（Ｒ３／／Ｒ１）÷（Ｒ２＋（Ｒ３／／Ｒ１））＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））×（Ｒ３／／Ｒ１）÷Ｒ１＝Ａ１×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００４６】
次に、制御端子８に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子９に論理Ｌレベルが与えられると、スイッチ１３とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４７】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ３は、Ａ３＝Ａ２×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００４８】
次に、制御端子９に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子８に論理Ｌレベルが与えられると、スイッチ１４とスイッチ３４とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４９】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ４は、Ａ４＝Ａ３×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００５０】
以上のように、本発明の第１の実施の形態の減衰器によれば、制御回路１０の制御により、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｋ（ｋは２以上であってｎ（ｎ＝４）以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、２番目からｋ番目までの節点に接続される第２のスイッチ手段がオン状態となるようにするので、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のうちの１つが順次オン状態に切替わるにしたがって、一定の減衰率（Ｒ３／／Ｒ１）÷Ｒ１で入力信号を減衰させることができ、しかも、減衰量を変化させても入力インピーダンス及び出力インピーダンスが一定であるため、前段及び後段に接続されるフィルタ装置のフィルタ回路時定数に全く影響を与えることがなく、減衰器の通過信号の位相が全く変動しない、という効果が得られる。
【００５１】
なお、図１に示す本発明の第１の実施の形態の減衰器は、ｎ＝４の場合の構成であるが、以上の説明から、ｎを５以上の任意の自然数に変更することは極めて容易であり、ｎが１増える毎に一定減衰率（Ｒ３／／Ｒ１）÷Ｒ１の減衰ステップを１増やすことができる。
【００５２】
また、図１に示す本発明の第１の実施の形態の減衰器は、スイッチ３１及び論理和ゲート１０ａを備えているので、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられるとき、全てのスイッチがオフ状態となって、入力インピーダンスＺＩが無限大、出力インピーダンスがＲ１となるようにしているが、この状態が必要なければ、スイッチ３１及び論理和ゲート１０ａを省略してもよく、第４の抵抗手段としての抵抗４１が１番目の節点Ｎ１と基準端子４との間に接続されるようにすればよい。
【００５３】
さらに、図１に示す本発明の第１の実施の形態の減衰器における全てのスイッチは、ゲート端子によってソースドレイン路がオンオフ制御されるＭＯＳトランジスタによる半導体アナログスイッチで構成してもよいし、半導体リレーで構成してもよいし、機械式接点を有する継電器とすることもできる。
【００５４】
次に、図４は、本発明の第２の実施の形態の減衰器の構成図である。図４に示す本発明の第２の実施の形態の減衰器は、任意のｎ（ｎは２以上の自然数）段構成のラダー抵抗型の減衰器とすることができるのであるが、ここでは、ｎ＝４の場合の構成について説明する。
【００５５】
図４に示すように、本発明の第２の実施の形態の減衰器は、抵抗１ａと、抵抗２ａと、入力端子３と、基準端子４と、出力端子５と、制御端子６、制御端子７、制御端子８及び制御端子９と、制御回路１０と、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、ｎ（ｎ＝４）−１個の抵抗２１、抵抗２２及び抵抗２３と、スイッチ３１と、ｎ（ｎ＝４）−１個のスイッチ３２、スイッチ３３及びスイッチ３４と、抵抗４１と、ｎ（ｎ＝４）−１個の抵抗４２、抵抗４３及び抵抗４４と、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４と、を備え、さらに制御回路１０が、４入力の論理和ゲート１０ａと、３入力の論理和ゲート１０ｂと、２入力の論理和ゲート１０ｃと、を備える。
【００５６】
ｎ（ｎ＝４）個の第１のスイッチ手段としてのスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの一端が、出力端子５に接続され、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの他端がｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの１番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００５７】
即ち、スイッチ１１の他端が１番目の節点Ｎ１に接続され、スイッチ１２の他端が２番目の節点Ｎ２に接続され、スイッチ１３の他端が３番目の節点Ｎ３に接続され、スイッチ１４の他端が４番目の節点Ｎ４に接続される。
【００５８】
ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される。
【００５９】
即ち、抵抗２１が、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２が、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３が、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続される。
【００６０】
ｎ（ｎ＝４）−１個の第２のスイッチ手段としてのスイッチ３２、スイッチ３３及びスイッチ３４のそれぞれの一端が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの２番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００６１】
即ち、スイッチ３２の一端が、２番目の節点Ｎ２に接続され、スイッチ３３の一端が、３番目の節点Ｎ３に接続され、スイッチ３４の一端が、４番目の節点Ｎ４に接続される。
【００６２】
ｎ（ｎ＝４）−１個の第３の抵抗手段としての抵抗４２、抵抗４３及び抵抗４４のそれぞれの一端が、基準端子４に接続され、抵抗４２、抵抗４３及び抵抗４４のそれぞれの他端が、スイッチ３２、スイッチ３３及びスイッチ３４の他端に１対１に対応して接続される。
【００６３】
即ち、抵抗４２の他端が、スイッチ３２の他端に接続され、抵抗４３の他端が、スイッチ３３の他端に接続され、抵抗４４の他端が、スイッチ３４の他端に接続される。
【００６４】
第１の抵抗手段としての抵抗１ａが、入力端子３と１番目の節点Ｎ１との間に接続される。
【００６５】
第４の抵抗手段としての抵抗４１が、スイッチ３１を介して、１番目の節点Ｎ１と基準端子４との間に接続される。
【００６６】
第５の抵抗手段としての抵抗２ａが、出力端子５と基準端子４との間に接続される。
【００６７】
なお、各抵抗値については、第１の抵抗手段である抵抗１ａの抵抗値と第５の抵抗手段である抵抗２ａの抵抗値とを等しくＲ１とし、第２の抵抗手段である抵抗２１、抵抗２２及び抵抗２３の各抵抗値を等しくＲ２とし、第３の抵抗手段である抵抗４２、抵抗４３及び抵抗４４の各抵抗値と第４の抵抗手段である抵抗４１の抵抗値とを等しくＲ３として、第４の抵抗手段である抵抗４１及び第５の抵抗手段である抵抗２ａの並列抵抗値Ｒ３／／Ｒ１と第２の抵抗手段である抵抗２１の抵抗値Ｒ２との和が、第５の抵抗手段である抵抗２ａの抵抗値Ｒ１と等しくなるように設定される。
【００６８】
即ち、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係が備えられている。
【００６９】
なお、記号／／は、並列抵抗値の演算子を意味し、例えば上記Ｒ３／／Ｒ１は、（Ｒ３×Ｒ１）÷（Ｒ３＋Ｒ１）と等価とする。
【００７０】
制御回路１０が、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、スイッチ３２、スイッチ３３及びスイッチ３４と、スイッチ３１とをオンオフ制御する。
【００７１】
即ち、スイッチ１１が、外部より制御端子６に論理Ｈレベルが与えられるときオン状態に制御され、制御端子６に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１２が、外部より制御端子７に論理Ｈレベルが与えられるときオン状態に制御され、制御端子７に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１３が、外部より制御端子８に論理Ｈレベルが与えられるときオン状態に制御され、制御端子８に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１４が、外部より制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００７２】
また、論理和ゲート１０ａの第１入力端が、制御端子６に接続され、論理和ゲート１０ａの第２入力端が、制御端子７に接続され、論理和ゲート１０ａの第３入力端が、制御端子８に接続され、論理和ゲート１０ａの第４入力端が、制御端子９に接続され、論理和ゲート１０ｂの第１入力端が、制御端子７に接続され、論理和ゲート１０ｂの第２入力端が、制御端子８に接続され、論理和ゲート１０ｂの第３入力端が、制御端子９に接続され、論理和ゲート１０ｃの第１入力端が、制御端子８に接続され、論理和ゲート１０ｃの第２入力端が、制御端子９に接続される。
【００７３】
そして、スイッチ３１が、論理和ゲート１０ａの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ａの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３２が、論理和ゲート１０ｂの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｂの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３３が、論理和ゲート１０ｃの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｃの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３４が、制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００７４】
次に、動作について説明する。本発明の第２の実施の形態の減衰器は、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｈレベル或いは論理Ｌレベルの制御信号を入力することにより、基準端子４の電位（例えば接地電位）に対して入力端子３に与えられる入力信号電圧を所定の減衰量で減衰して出力端子５に出力する。
【００７５】
先ず、制御端子６に論理Ｈレベルが与えられ、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１１とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００７６】
このときの等価回路は、図１に示す本発明の第１の実施の形態の減衰器と同様に、図２において抵抗１を抵抗１ａに置き換え、抵抗２を抵抗２ａに置き換えた構成となり、入力端子３と基準端子４との間について本減衰器内部を見たときの入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となる。
【００７７】
一方、出力端子５と基準端子４との間について本減衰器内部を見たときの出力インピーダンスＺＯは、入力端子３と基準端子４との間に接続される図示されていない前段装置の出力インピーダンスを０とすれば、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００７８】
また、基準端子４の電位を基準とした入力端子３の電圧と出力端子５の電圧との比である減衰量Ａ１は、Ａ１＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））となる。
【００７９】
次に、制御端子７に論理Ｈレベルが与えられ、制御端子６、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１２とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００８０】
このときの等価回路は、図１に示す本発明の第１の実施の形態の減衰器と同様に、図３において抵抗１を抵抗１ａに置き換え、抵抗２を抵抗２ａに置き換え、抵抗４１を抵抗４２に置き換え、抵抗４２を抵抗４１に置き換えた構成となり、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、ＺＯ＝Ｒ１／／Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００８１】
また、減衰量Ａ２は、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、Ａ２＝（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））÷（Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））））×（Ｒ３／／Ｒ１）÷（Ｒ２＋（Ｒ３／／Ｒ１））＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））×（Ｒ３／／Ｒ１）÷Ｒ１＝Ａ１×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００８２】
次に、制御端子８に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子９に論理Ｌレベルが与えられると、スイッチ１３とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００８３】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ３は、Ａ３＝Ａ２×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００８４】
次に、制御端子９に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子８に論理Ｌレベルが与えられると、スイッチ１４とスイッチ３４とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００８５】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ４は、Ａ４＝Ａ３×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００８６】
以上のように、本発明の第２の実施の形態の減衰器によれば、制御回路１０の制御により、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｋ（ｋは２以上であってｎ（ｎ＝４）以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、２番目からｋ番目までの節点に接続される第２のスイッチ手段がオン状態となるようにするので、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のうちの１つが順次オン状態に切替わるにしたがって、一定の減衰率（Ｒ３／／Ｒ１）÷Ｒ１で入力信号を減衰させることができ、しかも、減衰量を変化させても入力インピーダンス及び出力インピーダンスが一定であるため、前段及び後段に接続されるフィルタ装置のフィルタ回路時定数に全く影響を与えることがなく、減衰器の通過信号の位相が全く変動しない、という効果が得られる。
【００８７】
なお、図４に示す本発明の第２の実施の形態の減衰器は、ｎ＝４の場合の構成であるが、以上の説明から、ｎを５以上の任意の自然数に変更することは極めて容易であり、ｎが１増える毎に一定減衰率（Ｒ３／／Ｒ１）÷Ｒ１の減衰ステップを１増やすことができる。
【００８８】
また、図４に示す本発明の第２の実施の形態の減衰器は、スイッチ３１及び論理和ゲート１０ａを備えているので、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられるとき、全てのスイッチがオフ状態となって、入力インピーダンスＺＩが無限大、出力インピーダンスがＲ１となるようにしているが、この状態が必要なければ、スイッチ３１及び論理和ゲート１０ａを省略してもよく、第４の抵抗手段としての抵抗４１が１番目の節点Ｎ１と基準端子４との間に接続されるようにすればよい。
【００８９】
さらに、図４に示す本発明の第２の実施の形態の減衰器における全てのスイッチは、ゲート端子によってソースドレイン路がオンオフ制御されるＭＯＳトランジスタによる半導体アナログスイッチで構成してもよいし、半導体リレーで構成してもよいし、機械式接点を有する継電器とすることもできる。
【００９０】
次に、図５は、本発明の第３の実施の形態の減衰器の構成図である。図５に示す本発明の第３の実施の形態の減衰器の構成と、図１に示す本発明の第１の実施の形態の減衰器の構成との相違部分は、図１に示す本発明の第１の実施の形態の減衰器の構成における、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される部分を、図５に示す本発明の第３の実施の形態の減衰器の構成では、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３、及びｎ（ｎ＝４）−１個の第３のスイッチ手段としてのスイッチ５１、スイッチ５２及びスイッチ５３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の節点とｍ＋１番目の節点との間にそれぞれ１個ずつが直列となって接続されるように変更した部分、即ち、抵抗２１及びスイッチ５１が直列となって、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２及びスイッチ５２が直列となって、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３及びスイッチ５３が直列となって、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続されるように変更した部分と、これにともない、図１に示す本発明の第１の実施の形態の減衰器の構成における制御回路１０を、図５に示す本発明の第３の実施の形態の減衰器の構成では、インバータ６１、インバータ６２及びインバータ６３を追加した制御回路１０ｄに変更した部分と、のみであり、他の構成部分は同一であるため、図５に示す本発明の第３の実施の形態の減衰器と図１に示す本発明の第１の実施の形態の減衰器との同一構成部分には同一符号を付してその説明を省略する。
【００９１】
図５に示すように、制御回路１０ｄが、インバータ６１、インバータ６２及びインバータ６３を備え、インバータ６１の入力端が制御端子６に接続され、インバータ６２の入力端が制御端子７に接続され、インバータ６３の入力端が制御端子８に接続される。
【００９２】
そして、スイッチ５１が、インバータ６１の出力が論理Ｈレベルのときオン状態に制御され、インバータ６１の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５２が、インバータ６２の出力が論理Ｈレベルのときオン状態に制御され、インバータ６２の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５３が、インバータ６３の出力が論理Ｈレベルのときオン状態に制御され、インバータ６３の出力が論理Ｌレベルのときオフ状態に制御される。
【００９３】
以上のように、本発明の第３の実施の形態の減衰器によれば、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、ｍ番目の節点とｍ＋１番目の節点との間に接続される第３のスイッチ手段がオフ状態となるようにするので、本発明の減衰器を半導体集積回路として形成する場合に、オン状態となる第１のスイッチ手段に接続された減衰に寄与しない素子（例えば、スイッチ１２がオン状態のときの抵抗２２及び抵抗２３）の半導体基板に対する寄生容量を遮断することができ、図１に示す本発明の第１の実施の形態の減衰器に比べ、減衰器の通過信号の位相がより変動しない、という効果が得られる。
【００９４】
次に、図６は、本発明の第４の実施の形態の減衰器の構成図である。図６に示す本発明の第４の実施の形態の減衰器の構成と、図４に示す本発明の第２の実施の形態の減衰器の構成との相違部分は、図４に示す本発明の第２の実施の形態の減衰器の構成における、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される部分を、図６に示す本発明の第４の実施の形態の減衰器の構成では、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３、及びｎ（ｎ＝４）−１個の第３のスイッチ手段としてのスイッチ５１、スイッチ５２及びスイッチ５３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の節点とｍ＋１番目の節点との間にそれぞれ１個ずつが直列となって接続されるように変更した部分、即ち、抵抗２１及びスイッチ５１が直列となって、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２及びスイッチ５２が直列となって、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３及びスイッチ５３が直列となって、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続されるように変更した部分と、これにともない、図４に示す本発明の第２の実施の形態の減衰器の構成における制御回路１０を、図６に示す本発明の第４の実施の形態の減衰器の構成では、インバータ６１、インバータ６２及びインバータ６３を追加した制御回路１０ｄに変更した部分と、のみであり、他の構成部分は同一であるため、図６に示す本発明の第４の実施の形態の減衰器と図４に示す本発明の第２の実施の形態の減衰器との同一構成部分には同一符号を付してその説明を省略する。
【００９５】
図６に示すように、制御回路１０ｄが、インバータ６１、インバータ６２及びインバータ６３を備え、インバータ６１の入力端が制御端子６に接続され、インバータ６２の入力端が制御端子７に接続され、インバータ６３の入力端が制御端子８に接続される。
【００９６】
そして、スイッチ５１が、インバータ６１の出力が論理Ｈレベルのときオン状態に制御され、インバータ６１の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５２が、インバータ６２の出力が論理Ｈレベルのときオン状態に制御され、インバータ６２の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５３が、インバータ６３の出力が論理Ｈレベルのときオン状態に制御され、インバータ６３の出力が論理Ｌレベルのときオフ状態に制御される。
【００９７】
以上のように、本発明の第４の実施の形態の減衰器によれば、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、ｍ番目の節点とｍ＋１番目の節点との間に接続される第３のスイッチ手段がオフ状態となるようにするので、本発明の減衰器を半導体集積回路として形成する場合に、オン状態となる第１のスイッチ手段に接続された減衰に寄与しない素子（例えば、スイッチ１２がオン状態のときの抵抗２２及び抵抗２３）の半導体基板に対する寄生容量を遮断することができ、図４に示す本発明の第２の実施の形態の減衰器に比べ、減衰器の通過信号の位相がより変動しない、という効果が得られる。
【００９８】
次に、図７は、本発明の第５の実施の形態の減衰器の構成図である。図７に示す本発明の第５の実施の形態の減衰器は、任意のｎ（ｎは２以上の自然数）段構成のラダー抵抗型の減衰器とすることができるのであるが、ここでは、ｎ＝４の場合の構成について説明する。
【００９９】
図７に示すように、本発明の第５の実施の形態の減衰器は、抵抗１と、抵抗２と、抵抗２ｂと、入力端子３と、基準端子４と、出力端子５と、制御端子６、制御端子７、制御端子８及び制御端子９と、制御回路１０ｅと、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、ｎ（ｎ＝４）−１個の抵抗２１、抵抗２２及び抵抗２３と、ｎ（ｎ＝４）個のスイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４と、ｎ（ｎ＝４）個の抵抗４１、抵抗４２、抵抗４３及び抵抗４４と、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４と、を備え、さらに制御回路１０ｅが、インバータ８１、インバータ８２、インバータ８３及びインバータ８４を備える。
【０１００】
第１の抵抗手段としての抵抗１の一端が、入力端子３に接続される。
【０１０１】
ｎ（ｎ＝４）個の第１のスイッチ手段としてのスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの一端が、抵抗１の他端に接続され、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの他端がｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの１番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【０１０２】
即ち、スイッチ１１の他端が１番目の節点Ｎ１に接続され、スイッチ１２の他端が２番目の節点Ｎ２に接続され、スイッチ１３の他端が３番目の節点Ｎ３に接続され、スイッチ１４の他端が４番目の節点Ｎ４に接続される。
【０１０３】
ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される。
【０１０４】
即ち、抵抗２１が、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２が、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３が、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続される。
【０１０５】
ｎ（ｎ＝４）個の第２のスイッチ手段としてのスイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４のそれぞれの一端が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４に１対１に対応して接続される。
【０１０６】
即ち、スイッチ７１の一端が、１番目の節点Ｎ１に接続され、スイッチ７２の一端が、２番目の節点Ｎ２に接続され、スイッチ７３の一端が、３番目の節点Ｎ３に接続され、スイッチ７４の一端が、４番目の節点Ｎ４に接続される。
【０１０７】
ｎ（ｎ＝４）個の第３の抵抗手段としての抵抗４１、抵抗４２、抵抗４３及び抵抗４４のそれぞれの一端が、基準端子４に接続され、抵抗４１、抵抗４２、抵抗４３及び抵抗４４のそれぞれの他端が、スイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４の他端に１対１に対応して接続される。
【０１０８】
即ち、抵抗４１の他端が、スイッチ７１の他端に接続され、抵抗４２の他端が、スイッチ７２の他端に接続され、抵抗４３の他端が、スイッチ７３の他端に接続され、抵抗４４の他端が、スイッチ７４の他端に接続される。
【０１０９】
出力端子５が、１番目の節点Ｎ１に接続される。
【０１１０】
第４の抵抗手段としての抵抗２ｂが、ｎ（ｎ＝４）番目の節点Ｎ４と基準端子４との間に接続される。
【０１１１】
第５の抵抗手段としての抵抗２が、１番目の節点Ｎ１と基準端子４との間に接続される。
【０１１２】
なお、各抵抗値については、第１の抵抗手段である抵抗１の抵抗値と第４の抵抗手段である抵抗２ｂの抵抗値と第５の抵抗手段である抵抗２の抵抗値とを等しくＲ１とし、第２の抵抗手段である抵抗２１、抵抗２２及び抵抗２３の各抵抗値を等しくＲ２とし、第３の抵抗手段である抵抗４１、抵抗４２、抵抗４３及び抵抗４４の各抵抗値を等しくＲ３として、第３の抵抗手段である抵抗４１及び第５の抵抗手段である抵抗２の並列抵抗値Ｒ３／／Ｒ１と第２の抵抗手段である抵抗２１の抵抗値Ｒ２との和が、第５の抵抗手段である抵抗２の抵抗値Ｒ１と等しくなるように設定される。
【０１１３】
即ち、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係が備えられている。
【０１１４】
制御回路１０ｅが、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、スイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４をオンオフ制御する。
【０１１５】
即ち、スイッチ１１が、外部より制御端子６に論理Ｈレベルが与えられるときオン状態に制御され、制御端子６に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１２が、外部より制御端子７に論理Ｈレベルが与えられるときオン状態に制御され、制御端子７に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１３が、外部より制御端子８に論理Ｈレベルが与えられるときオン状態に制御され、制御端子８に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１４が、外部より制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【０１１６】
また、インバータ８１の入力端が、制御端子６に接続され、インバータ８２の入力端が、制御端子７に接続され、インバータ８３の入力端が、制御端子８に接続され、インバータ８４の入力端が、制御端子９に接続される。
【０１１７】
そして、スイッチ７１が、インバータ８１の出力が論理Ｈレベルのときオン状態に制御され、インバータ８１の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ７２が、インバータ８２の出力が論理Ｈレベルのときオン状態に制御され、インバータ８２の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ７３が、インバータ８３の出力が論理Ｈレベルのときオン状態に制御され、インバータ８３の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ７４が、インバータ８４の出力が論理Ｈレベルのときオン状態に制御され、インバータ８４の出力が論理Ｌレベルのときオフ状態に制御される。
【０１１８】
次に、動作について説明する。本発明の第５の実施の形態の減衰器は、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｈレベル或いは論理Ｌレベルの制御信号を入力することにより、基準端子４の電位（例えば接地電位）に対して入力端子３に与えられる入力信号電圧を所定の減衰量で減衰して出力端子５に出力する。
【０１１９】
先ず、制御端子６に論理Ｈレベルが与えられ、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１１とスイッチ７２とスイッチ７３とスイッチ７４とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２０】
このとき、節点Ｎ１から節点Ｎ２側を見たインピーダンスが、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係によりＲ１となって、抵抗２の抵抗値Ｒ１と並列になるので、入力端子３と基準端子４との間について本減衰器内部を見たときの入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となる。
【０１２１】
また、基準端子４の電位を基準とした入力端子３の電圧と出力端子５の電圧との比である減衰量Ａ１は、Ａ１＝（Ｒ１／／Ｒ１）÷（Ｒ１＋（Ｒ１／／Ｒ１））となる。
【０１２２】
次に、制御端子７に論理Ｈレベルが与えられ、制御端子６、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１２とスイッチ７１とスイッチ７３とスイッチ７４とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２３】
このとき、節点Ｎ２から節点Ｎ３側を見たインピーダンスが、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係によりＲ１となり、節点Ｎ２から節点Ｎ１側を見たインピーダンスも、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係によりＲ１となるので、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となる。
【０１２４】
また、減衰量Ａ２は、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、Ａ２＝（Ｒ１／／Ｒ１）÷（Ｒ１＋（Ｒ１／／Ｒ１））×（Ｒ３／／Ｒ１）÷（Ｒ２＋（Ｒ３／／Ｒ１））＝Ａ１×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【０１２５】
次に、制御端子８に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子９に論理Ｌレベルが与えられると、スイッチ１３とスイッチ７１とスイッチ７２とスイッチ７４とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２６】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となり、減衰量Ａ３は、Ａ３＝Ａ２×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【０１２７】
次に、制御端子９に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子８に論理Ｌレベルが与えられると、スイッチ１４とスイッチ７１とスイッチ７２とスイッチ７３とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２８】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となり、減衰量Ａ４は、Ａ４＝Ａ３×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【０１２９】
以上のように、本発明の第５の実施の形態の減衰器によれば、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｐ（ｐは１以上であってｎ（ｎ＝４）以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、ｐ番目の節点に接続される第２のスイッチ手段がオフ状態となるようにするので、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のうちの１つが順次オン状態に切替わるにしたがって、一定の減衰率（Ｒ３／／Ｒ１）÷Ｒ１で入力信号を減衰させることができ、しかも、減衰量を変化させても入力インピーダンスが一定であるため、前段に接続されるフィルタ装置のフィルタ回路時定数に全く影響を与えることがなく、減衰器の通過信号の位相が全く変動しない、という効果が得られる。
【０１３０】
なお、図７に示す本発明の第５の実施の形態の減衰器は、ｎ＝４の場合の構成であるが、以上の説明から、ｎを５以上の任意の自然数に変更することは極めて容易であり、ｎが１増える毎に一定減衰率（Ｒ３／／Ｒ１）÷Ｒ１の減衰ステップを１増やすことができる。
【０１３１】
また、図７に示す本発明の第５の実施の形態の減衰器における全てのスイッチは、ゲート端子によってソースドレイン路がオンオフ制御されるＭＯＳトランジスタによる半導体アナログスイッチで構成してもよいし、半導体リレーで構成してもよいし、機械式接点を有する継電器とすることもできる。
【０１３２】
【発明の効果】
本発明による効果は、外部からの制御信号により減衰率を可変するときであっても入力インピーダンスが一定となる減衰器を実現できることである。
【０１３３】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の減衰器の構成図である。
【図２】本発明の第１の実施の形態の減衰器の動作説明図である。
【図３】本発明の第１の実施の形態の減衰器の動作説明図である。
【図４】本発明の第２の実施の形態の減衰器の構成図である。
【図５】本発明の第３の実施の形態の減衰器の構成図である。
【図６】本発明の第４の実施の形態の減衰器の構成図である。
【図７】本発明の第５の実施の形態の減衰器の構成図である。
【図８】従来例の減衰器の構成図である。
【符号の説明】
１、１ａ、２、２ａ、２ｂ 抵抗
３ 入力端子
４ 基準端子
５ 出力端子
６、７、８、９ 制御端子
１０、１０ｄ、１０ｅ 制御回路
１０ａ、１０ｂ、１０ｃ 論理和ゲート
１１、１２、１３、１４ スイッチ
２１、２２、２３ 抵抗
３１、３２、３３、３４ スイッチ
４１、４２、４３、４４ 抵抗
５１、５２、５３ スイッチ
６１、６２、６３ インバータ
７１、７２、７３、７４ スイッチ
８１、８２、８３、８４ インバータ
１０１、１０２、１０９、１１０、１１１ 抵抗
１０３ 入力端子
１０４ 基準端子
１０５ 出力端子
１０６、１０７、１０８ 制御端子
１１２、１１３、１１４ スイッチ
Ｎ１、Ｎ２、Ｎ３、Ｎ４ 節点
【発明の属する技術分野】
本発明は、減衰器に関し、特に、外部からの制御信号により減衰率を可変できる抵抗型減衰器に関する。
【０００２】
【従来の技術】
従来、入力端子に与えられる信号電圧を減衰して出力端子から送出するために、抵抗型減衰器が用いられる。外部からの制御信号により減衰率を可変できる抵抗型減衰器の構成の一例として、図８に示す構成が知られている。図８に示すように、従来例の減衰器は、抵抗１０１と、抵抗１０２と、抵抗１０９と、抵抗１１０と、抵抗１１１と、信号が入力される入力端子１０３と、基準端子１０４と、減衰された信号が出力される出力端子１０５と、制御端子１０６と、制御端子１０７と、制御端子１０８と、スイッチ１１２と、スイッチ１１３と、スイッチ１１４と、を備え、さらに、抵抗１０１、抵抗１０９、抵抗１１０、抵抗１１１及び抵抗１０２が直列に接続され、抵抗１０２の一端が基準端子１０４に接続され、抵抗１０２の他端が出力端子１０５に接続され、抵抗１０１の一端が入力端子１０３に接続され、スイッチ１１２が抵抗１０９に並列接続され、スイッチ１１３が抵抗１１０に並列接続され、スイッチ１１４が抵抗１１１に並列接続される。
【０００３】
そして、制御端子１０６に与えられる外部からの制御信号によりスイッチ１１４がオンオフ制御され、制御端子１０７に与えられる外部からの制御信号によりスイッチ１１３がオンオフ制御され、制御端子１０８に与えられる外部からの制御信号によりスイッチ１１２がオンオフ制御されて、外部からの制御信号により入力端子１０３と出力端子１０５との間の抵抗値を変化させて入力信号の減衰率を変化させるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、図８に示す従来例の減衰器の構成は、減衰率を変化させると、入力端子１０３の入力インピーダンスも変化してしまうという問題が発生する。即ち、例えば、減衰率を大きくするためにスイッチ１１４のみをオン状態とすると、入力端子１０３の入力インピーダンスが、抵抗１０１、抵抗１０９及び抵抗１１０の直列抵抗値と抵抗１０２の抵抗値との和となり、減衰率を小さくするためにスイッチ１１２、スイッチ１１３及びスイッチ１１４をオン状態とすると、入力端子１０３の入力インピーダンスが、抵抗１０１の抵抗値と抵抗１０２の抵抗値との和となって変化してしまう。
【０００５】
以上のように減衰率によって入力インピーダンスが変化してしまうと、図８に示す従来例の減衰器を、ＲＣフィルタのような時定数を有するフィルタ装置の後段に接続したとき、フィルタ回路の時定数に影響を与え、フィルタ特性を変化させてしまうという問題が発生する。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであって、外部からの制御信号により減衰率を可変するときであっても入力インピーダンスが一定となる減衰器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の減衰器は、入力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、一端が前記入力端子に接続される第１の抵抗手段と、それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記１番目の前記節点に接続される出力端子と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【０００８】
また、本発明の減衰器は、入力端子と、出力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、それぞれの一端が前記出力端子に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記入力端子と前記１番目の前記節点との間に接続される第１の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記出力端子と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【０００９】
また、本発明の減衰器は、入力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、一端が前記入力端子に接続される第１の抵抗手段と、それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間にそれぞれ１個ずつが直列となって接続される前記ｎ−１個の第２の抵抗手段及び前記ｎ−１個の第３のスイッチ手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記１番目の前記節点に接続される出力端子と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段、前記第２のスイッチ手段及び前記第３のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【００１０】
また、本発明の減衰器は、入力端子と、出力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、それぞれの一端が前記出力端子に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間にそれぞれ１個ずつが直列となって接続される前記ｎ−１個の第２の抵抗手段及び前記ｎ−１個の第３のスイッチ手段と、それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、前記入力端子と前記１番目の前記節点との間に接続される第１の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記出力端子と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段、前記第２のスイッチ手段及び前記第３のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【００１１】
また、前記ｍ番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記ｍ番目の前記節点と前記ｍ＋１番目の前記節点との間に接続される前記第３のスイッチ手段がオフ状態となることを特徴とする。
【００１２】
また、前記ｎ個の前記節点のうちのｋ（ｋは２以上であって前記ｎ以下）番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記２番目から前記ｋ番目までの前記節点に接続される前記第２のスイッチ手段がオン状態となることを特徴とする。
【００１３】
また、前記第１の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、前記第３の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値とが等しく、前記第４の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいことを特徴とする。
【００１４】
また、本発明の減衰器は、入力端子と、基準端子と、ｎ（ｎは２以上の自然数）個の節点と、一端が前記入力端子に接続される第１の抵抗手段と、それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、それぞれの一端が前記ｎ個の前記節点に１対１に対応して接続される前記ｎ個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ個の第３の抵抗手段と、前記１番目の前記節点に接続される出力端子と、前記ｎ番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、を備えることを特徴とする。
【００１５】
また、前記ｎ個の前記節点のうちのｐ（ｐは１以上であって前記ｎ以下）番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記ｐ番目の前記節点に接続される前記第２のスイッチ手段がオフ状態となることを特徴とする。
【００１６】
また、前記第１の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、前記第３の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいことを特徴とする。
【００１７】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態の減衰器の構成図である。図１に示す本発明の第１の実施の形態の減衰器は、任意のｎ（ｎは２以上の自然数）段構成のラダー抵抗型の減衰器とすることができるのであるが、ここでは、ｎ＝４の場合の構成について説明する。
【００１８】
図１に示すように、本発明の第１の実施の形態の減衰器は、抵抗１と、抵抗２と、入力端子３と、基準端子４と、出力端子５と、制御端子６、制御端子７、制御端子８及び制御端子９と、制御回路１０と、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、ｎ（ｎ＝４）−１個の抵抗２１、抵抗２２及び抵抗２３と、スイッチ３１と、ｎ（ｎ＝４）−１個のスイッチ３２、スイッチ３３及びスイッチ３４と、抵抗４１と、ｎ（ｎ＝４）−１個の抵抗４２、抵抗４３及び抵抗４４と、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４と、を備え、さらに制御回路１０が、４入力の論理和ゲート１０ａと、３入力の論理和ゲート１０ｂと、２入力の論理和ゲート１０ｃと、を備える。
【００１９】
第１の抵抗手段としての抵抗１の一端が、入力端子３に接続される。
【００２０】
ｎ（ｎ＝４）個の第１のスイッチ手段としてのスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの一端が、抵抗１の他端に接続され、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの他端がｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの１番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００２１】
即ち、スイッチ１１の他端が１番目の節点Ｎ１に接続され、スイッチ１２の他端が２番目の節点Ｎ２に接続され、スイッチ１３の他端が３番目の節点Ｎ３に接続され、スイッチ１４の他端が４番目の節点Ｎ４に接続される。
【００２２】
ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される。
【００２３】
即ち、抵抗２１が、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２が、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３が、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続される。
【００２４】
ｎ（ｎ＝４）−１個の第２のスイッチ手段としてのスイッチ３２、スイッチ３３及びスイッチ３４のそれぞれの一端が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの２番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００２５】
即ち、スイッチ３２の一端が、２番目の節点Ｎ２に接続され、スイッチ３３の一端が、３番目の節点Ｎ３に接続され、スイッチ３４の一端が、４番目の節点Ｎ４に接続される。
【００２６】
ｎ（ｎ＝４）−１個の第３の抵抗手段としての抵抗４２、抵抗４３及び抵抗４４のそれぞれの一端が、基準端子４に接続され、抵抗４２、抵抗４３及び抵抗４４のそれぞれの他端が、スイッチ３２、スイッチ３３及びスイッチ３４の他端に１対１に対応して接続される。
【００２７】
即ち、抵抗４２の他端が、スイッチ３２の他端に接続され、抵抗４３の他端が、スイッチ３３の他端に接続され、抵抗４４の他端が、スイッチ３４の他端に接続される。
【００２８】
出力端子５が、１番目の節点Ｎ１に接続される。
【００２９】
第４の抵抗手段としての抵抗４１が、スイッチ３１を介して、１番目の節点Ｎ１と基準端子４との間に接続される。
【００３０】
第５の抵抗手段としての抵抗２が、１番目の節点Ｎ１と基準端子４との間に接続される。
【００３１】
なお、各抵抗値については、第１の抵抗手段である抵抗１の抵抗値と第５の抵抗手段である抵抗２の抵抗値とを等しくＲ１とし、第２の抵抗手段である抵抗２１、抵抗２２及び抵抗２３の各抵抗値を等しくＲ２とし、第３の抵抗手段である抵抗４２、抵抗４３及び抵抗４４の各抵抗値と第４の抵抗手段である抵抗４１の抵抗値とを等しくＲ３として、第４の抵抗手段である抵抗４１及び第５の抵抗手段である抵抗２の並列抵抗値Ｒ３／／Ｒ１と第２の抵抗手段である抵抗２１の抵抗値Ｒ２との和が、第５の抵抗手段である抵抗２の抵抗値Ｒ１と等しくなるように設定される。
【００３２】
即ち、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係が備えられている。
【００３３】
なお、記号／／は、並列抵抗値の演算子を意味し、例えば上記Ｒ３／／Ｒ１は、（Ｒ３×Ｒ１）÷（Ｒ３＋Ｒ１）と等価とする。
【００３４】
制御回路１０が、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、スイッチ３２、スイッチ３３及びスイッチ３４と、スイッチ３１とをオンオフ制御する。
【００３５】
即ち、スイッチ１１が、外部より制御端子６に論理Ｈレベルが与えられるときオン状態に制御され、制御端子６に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１２が、外部より制御端子７に論理Ｈレベルが与えられるときオン状態に制御され、制御端子７に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１３が、外部より制御端子８に論理Ｈレベルが与えられるときオン状態に制御され、制御端子８に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１４が、外部より制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００３６】
また、論理和ゲート１０ａの第１入力端が、制御端子６に接続され、論理和ゲート１０ａの第２入力端が、制御端子７に接続され、論理和ゲート１０ａの第３入力端が、制御端子８に接続され、論理和ゲート１０ａの第４入力端が、制御端子９に接続され、論理和ゲート１０ｂの第１入力端が、制御端子７に接続され、論理和ゲート１０ｂの第２入力端が、制御端子８に接続され、論理和ゲート１０ｂの第３入力端が、制御端子９に接続され、論理和ゲート１０ｃの第１入力端が、制御端子８に接続され、論理和ゲート１０ｃの第２入力端が、制御端子９に接続される。
【００３７】
そして、スイッチ３１が、論理和ゲート１０ａの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ａの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３２が、論理和ゲート１０ｂの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｂの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３３が、論理和ゲート１０ｃの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｃの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３４が、制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００３８】
次に、動作について説明する。本発明の第１の実施の形態の減衰器は、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｈレベル或いは論理Ｌレベルの制御信号を入力することにより、基準端子４の電位（例えば接地電位）に対して入力端子３に与えられる入力信号電圧を所定の減衰量で減衰して出力端子５に出力する。
【００３９】
先ず、制御端子６に論理Ｈレベルが与えられ、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１１とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４０】
このときの等価回路は、図２の通りとなり、入力端子３と基準端子４との間について本減衰器内部を見たときの入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となる。
【００４１】
一方、出力端子５と基準端子４との間について本減衰器内部を見たときの出力インピーダンスＺＯは、入力端子３と基準端子４との間に接続される図示されていない前段装置の出力インピーダンスを０とすれば、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００４２】
また、基準端子４の電位を基準とした入力端子３の電圧と出力端子５の電圧との比である減衰量Ａ１は、Ａ１＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））となる。
【００４３】
次に、制御端子７に論理Ｈレベルが与えられ、制御端子６、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１２とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４４】
このときの等価回路は、図３の通りとなり、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、ＺＯ＝Ｒ１／／Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００４５】
また、減衰量Ａ２は、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、Ａ２＝（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））÷（Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））））×（Ｒ３／／Ｒ１）÷（Ｒ２＋（Ｒ３／／Ｒ１））＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））×（Ｒ３／／Ｒ１）÷Ｒ１＝Ａ１×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００４６】
次に、制御端子８に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子９に論理Ｌレベルが与えられると、スイッチ１３とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４７】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ３は、Ａ３＝Ａ２×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００４８】
次に、制御端子９に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子８に論理Ｌレベルが与えられると、スイッチ１４とスイッチ３４とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００４９】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ４は、Ａ４＝Ａ３×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００５０】
以上のように、本発明の第１の実施の形態の減衰器によれば、制御回路１０の制御により、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｋ（ｋは２以上であってｎ（ｎ＝４）以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、２番目からｋ番目までの節点に接続される第２のスイッチ手段がオン状態となるようにするので、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のうちの１つが順次オン状態に切替わるにしたがって、一定の減衰率（Ｒ３／／Ｒ１）÷Ｒ１で入力信号を減衰させることができ、しかも、減衰量を変化させても入力インピーダンス及び出力インピーダンスが一定であるため、前段及び後段に接続されるフィルタ装置のフィルタ回路時定数に全く影響を与えることがなく、減衰器の通過信号の位相が全く変動しない、という効果が得られる。
【００５１】
なお、図１に示す本発明の第１の実施の形態の減衰器は、ｎ＝４の場合の構成であるが、以上の説明から、ｎを５以上の任意の自然数に変更することは極めて容易であり、ｎが１増える毎に一定減衰率（Ｒ３／／Ｒ１）÷Ｒ１の減衰ステップを１増やすことができる。
【００５２】
また、図１に示す本発明の第１の実施の形態の減衰器は、スイッチ３１及び論理和ゲート１０ａを備えているので、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられるとき、全てのスイッチがオフ状態となって、入力インピーダンスＺＩが無限大、出力インピーダンスがＲ１となるようにしているが、この状態が必要なければ、スイッチ３１及び論理和ゲート１０ａを省略してもよく、第４の抵抗手段としての抵抗４１が１番目の節点Ｎ１と基準端子４との間に接続されるようにすればよい。
【００５３】
さらに、図１に示す本発明の第１の実施の形態の減衰器における全てのスイッチは、ゲート端子によってソースドレイン路がオンオフ制御されるＭＯＳトランジスタによる半導体アナログスイッチで構成してもよいし、半導体リレーで構成してもよいし、機械式接点を有する継電器とすることもできる。
【００５４】
次に、図４は、本発明の第２の実施の形態の減衰器の構成図である。図４に示す本発明の第２の実施の形態の減衰器は、任意のｎ（ｎは２以上の自然数）段構成のラダー抵抗型の減衰器とすることができるのであるが、ここでは、ｎ＝４の場合の構成について説明する。
【００５５】
図４に示すように、本発明の第２の実施の形態の減衰器は、抵抗１ａと、抵抗２ａと、入力端子３と、基準端子４と、出力端子５と、制御端子６、制御端子７、制御端子８及び制御端子９と、制御回路１０と、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、ｎ（ｎ＝４）−１個の抵抗２１、抵抗２２及び抵抗２３と、スイッチ３１と、ｎ（ｎ＝４）−１個のスイッチ３２、スイッチ３３及びスイッチ３４と、抵抗４１と、ｎ（ｎ＝４）−１個の抵抗４２、抵抗４３及び抵抗４４と、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４と、を備え、さらに制御回路１０が、４入力の論理和ゲート１０ａと、３入力の論理和ゲート１０ｂと、２入力の論理和ゲート１０ｃと、を備える。
【００５６】
ｎ（ｎ＝４）個の第１のスイッチ手段としてのスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの一端が、出力端子５に接続され、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの他端がｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの１番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００５７】
即ち、スイッチ１１の他端が１番目の節点Ｎ１に接続され、スイッチ１２の他端が２番目の節点Ｎ２に接続され、スイッチ１３の他端が３番目の節点Ｎ３に接続され、スイッチ１４の他端が４番目の節点Ｎ４に接続される。
【００５８】
ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される。
【００５９】
即ち、抵抗２１が、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２が、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３が、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続される。
【００６０】
ｎ（ｎ＝４）−１個の第２のスイッチ手段としてのスイッチ３２、スイッチ３３及びスイッチ３４のそれぞれの一端が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの２番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【００６１】
即ち、スイッチ３２の一端が、２番目の節点Ｎ２に接続され、スイッチ３３の一端が、３番目の節点Ｎ３に接続され、スイッチ３４の一端が、４番目の節点Ｎ４に接続される。
【００６２】
ｎ（ｎ＝４）−１個の第３の抵抗手段としての抵抗４２、抵抗４３及び抵抗４４のそれぞれの一端が、基準端子４に接続され、抵抗４２、抵抗４３及び抵抗４４のそれぞれの他端が、スイッチ３２、スイッチ３３及びスイッチ３４の他端に１対１に対応して接続される。
【００６３】
即ち、抵抗４２の他端が、スイッチ３２の他端に接続され、抵抗４３の他端が、スイッチ３３の他端に接続され、抵抗４４の他端が、スイッチ３４の他端に接続される。
【００６４】
第１の抵抗手段としての抵抗１ａが、入力端子３と１番目の節点Ｎ１との間に接続される。
【００６５】
第４の抵抗手段としての抵抗４１が、スイッチ３１を介して、１番目の節点Ｎ１と基準端子４との間に接続される。
【００６６】
第５の抵抗手段としての抵抗２ａが、出力端子５と基準端子４との間に接続される。
【００６７】
なお、各抵抗値については、第１の抵抗手段である抵抗１ａの抵抗値と第５の抵抗手段である抵抗２ａの抵抗値とを等しくＲ１とし、第２の抵抗手段である抵抗２１、抵抗２２及び抵抗２３の各抵抗値を等しくＲ２とし、第３の抵抗手段である抵抗４２、抵抗４３及び抵抗４４の各抵抗値と第４の抵抗手段である抵抗４１の抵抗値とを等しくＲ３として、第４の抵抗手段である抵抗４１及び第５の抵抗手段である抵抗２ａの並列抵抗値Ｒ３／／Ｒ１と第２の抵抗手段である抵抗２１の抵抗値Ｒ２との和が、第５の抵抗手段である抵抗２ａの抵抗値Ｒ１と等しくなるように設定される。
【００６８】
即ち、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係が備えられている。
【００６９】
なお、記号／／は、並列抵抗値の演算子を意味し、例えば上記Ｒ３／／Ｒ１は、（Ｒ３×Ｒ１）÷（Ｒ３＋Ｒ１）と等価とする。
【００７０】
制御回路１０が、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、スイッチ３２、スイッチ３３及びスイッチ３４と、スイッチ３１とをオンオフ制御する。
【００７１】
即ち、スイッチ１１が、外部より制御端子６に論理Ｈレベルが与えられるときオン状態に制御され、制御端子６に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１２が、外部より制御端子７に論理Ｈレベルが与えられるときオン状態に制御され、制御端子７に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１３が、外部より制御端子８に論理Ｈレベルが与えられるときオン状態に制御され、制御端子８に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１４が、外部より制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００７２】
また、論理和ゲート１０ａの第１入力端が、制御端子６に接続され、論理和ゲート１０ａの第２入力端が、制御端子７に接続され、論理和ゲート１０ａの第３入力端が、制御端子８に接続され、論理和ゲート１０ａの第４入力端が、制御端子９に接続され、論理和ゲート１０ｂの第１入力端が、制御端子７に接続され、論理和ゲート１０ｂの第２入力端が、制御端子８に接続され、論理和ゲート１０ｂの第３入力端が、制御端子９に接続され、論理和ゲート１０ｃの第１入力端が、制御端子８に接続され、論理和ゲート１０ｃの第２入力端が、制御端子９に接続される。
【００７３】
そして、スイッチ３１が、論理和ゲート１０ａの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ａの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３２が、論理和ゲート１０ｂの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｂの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３３が、論理和ゲート１０ｃの出力が論理Ｈレベルのときオン状態に制御され、論理和ゲート１０ｃの出力が論理Ｌレベルのときオフ状態に制御され、スイッチ３４が、制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【００７４】
次に、動作について説明する。本発明の第２の実施の形態の減衰器は、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｈレベル或いは論理Ｌレベルの制御信号を入力することにより、基準端子４の電位（例えば接地電位）に対して入力端子３に与えられる入力信号電圧を所定の減衰量で減衰して出力端子５に出力する。
【００７５】
先ず、制御端子６に論理Ｈレベルが与えられ、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１１とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００７６】
このときの等価回路は、図１に示す本発明の第１の実施の形態の減衰器と同様に、図２において抵抗１を抵抗１ａに置き換え、抵抗２を抵抗２ａに置き換えた構成となり、入力端子３と基準端子４との間について本減衰器内部を見たときの入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となる。
【００７７】
一方、出力端子５と基準端子４との間について本減衰器内部を見たときの出力インピーダンスＺＯは、入力端子３と基準端子４との間に接続される図示されていない前段装置の出力インピーダンスを０とすれば、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００７８】
また、基準端子４の電位を基準とした入力端子３の電圧と出力端子５の電圧との比である減衰量Ａ１は、Ａ１＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））となる。
【００７９】
次に、制御端子７に論理Ｈレベルが与えられ、制御端子６、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１２とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００８０】
このときの等価回路は、図１に示す本発明の第１の実施の形態の減衰器と同様に、図３において抵抗１を抵抗１ａに置き換え、抵抗２を抵抗２ａに置き換え、抵抗４１を抵抗４２に置き換え、抵抗４２を抵抗４１に置き換えた構成となり、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、ＺＯ＝Ｒ１／／Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））＝Ｒ１／／Ｒ３／／Ｒ１となる。
【００８１】
また、減衰量Ａ２は、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、Ａ２＝（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１）））÷（Ｒ１＋（Ｒ３／／（Ｒ２＋（Ｒ３／／Ｒ１））））×（Ｒ３／／Ｒ１）÷（Ｒ２＋（Ｒ３／／Ｒ１））＝（Ｒ３／／Ｒ１）÷（Ｒ１＋（Ｒ３／／Ｒ１））×（Ｒ３／／Ｒ１）÷Ｒ１＝Ａ１×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００８２】
次に、制御端子８に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子９に論理Ｌレベルが与えられると、スイッチ１３とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００８３】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ３は、Ａ３＝Ａ２×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００８４】
次に、制御端子９に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子８に論理Ｌレベルが与えられると、スイッチ１４とスイッチ３４とスイッチ３３とスイッチ３２とスイッチ３１とがオン状態となり、他のスイッチが全てオフ状態となる。
【００８５】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ３／／Ｒ１）となり、出力インピーダンスＺＯは、ＺＯ＝Ｒ１／／Ｒ３／／Ｒ１となり、減衰量Ａ４は、Ａ４＝Ａ３×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【００８６】
以上のように、本発明の第２の実施の形態の減衰器によれば、制御回路１０の制御により、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｋ（ｋは２以上であってｎ（ｎ＝４）以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、２番目からｋ番目までの節点に接続される第２のスイッチ手段がオン状態となるようにするので、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のうちの１つが順次オン状態に切替わるにしたがって、一定の減衰率（Ｒ３／／Ｒ１）÷Ｒ１で入力信号を減衰させることができ、しかも、減衰量を変化させても入力インピーダンス及び出力インピーダンスが一定であるため、前段及び後段に接続されるフィルタ装置のフィルタ回路時定数に全く影響を与えることがなく、減衰器の通過信号の位相が全く変動しない、という効果が得られる。
【００８７】
なお、図４に示す本発明の第２の実施の形態の減衰器は、ｎ＝４の場合の構成であるが、以上の説明から、ｎを５以上の任意の自然数に変更することは極めて容易であり、ｎが１増える毎に一定減衰率（Ｒ３／／Ｒ１）÷Ｒ１の減衰ステップを１増やすことができる。
【００８８】
また、図４に示す本発明の第２の実施の形態の減衰器は、スイッチ３１及び論理和ゲート１０ａを備えているので、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられるとき、全てのスイッチがオフ状態となって、入力インピーダンスＺＩが無限大、出力インピーダンスがＲ１となるようにしているが、この状態が必要なければ、スイッチ３１及び論理和ゲート１０ａを省略してもよく、第４の抵抗手段としての抵抗４１が１番目の節点Ｎ１と基準端子４との間に接続されるようにすればよい。
【００８９】
さらに、図４に示す本発明の第２の実施の形態の減衰器における全てのスイッチは、ゲート端子によってソースドレイン路がオンオフ制御されるＭＯＳトランジスタによる半導体アナログスイッチで構成してもよいし、半導体リレーで構成してもよいし、機械式接点を有する継電器とすることもできる。
【００９０】
次に、図５は、本発明の第３の実施の形態の減衰器の構成図である。図５に示す本発明の第３の実施の形態の減衰器の構成と、図１に示す本発明の第１の実施の形態の減衰器の構成との相違部分は、図１に示す本発明の第１の実施の形態の減衰器の構成における、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される部分を、図５に示す本発明の第３の実施の形態の減衰器の構成では、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３、及びｎ（ｎ＝４）−１個の第３のスイッチ手段としてのスイッチ５１、スイッチ５２及びスイッチ５３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の節点とｍ＋１番目の節点との間にそれぞれ１個ずつが直列となって接続されるように変更した部分、即ち、抵抗２１及びスイッチ５１が直列となって、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２及びスイッチ５２が直列となって、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３及びスイッチ５３が直列となって、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続されるように変更した部分と、これにともない、図１に示す本発明の第１の実施の形態の減衰器の構成における制御回路１０を、図５に示す本発明の第３の実施の形態の減衰器の構成では、インバータ６１、インバータ６２及びインバータ６３を追加した制御回路１０ｄに変更した部分と、のみであり、他の構成部分は同一であるため、図５に示す本発明の第３の実施の形態の減衰器と図１に示す本発明の第１の実施の形態の減衰器との同一構成部分には同一符号を付してその説明を省略する。
【００９１】
図５に示すように、制御回路１０ｄが、インバータ６１、インバータ６２及びインバータ６３を備え、インバータ６１の入力端が制御端子６に接続され、インバータ６２の入力端が制御端子７に接続され、インバータ６３の入力端が制御端子８に接続される。
【００９２】
そして、スイッチ５１が、インバータ６１の出力が論理Ｈレベルのときオン状態に制御され、インバータ６１の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５２が、インバータ６２の出力が論理Ｈレベルのときオン状態に制御され、インバータ６２の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５３が、インバータ６３の出力が論理Ｈレベルのときオン状態に制御され、インバータ６３の出力が論理Ｌレベルのときオフ状態に制御される。
【００９３】
以上のように、本発明の第３の実施の形態の減衰器によれば、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、ｍ番目の節点とｍ＋１番目の節点との間に接続される第３のスイッチ手段がオフ状態となるようにするので、本発明の減衰器を半導体集積回路として形成する場合に、オン状態となる第１のスイッチ手段に接続された減衰に寄与しない素子（例えば、スイッチ１２がオン状態のときの抵抗２２及び抵抗２３）の半導体基板に対する寄生容量を遮断することができ、図１に示す本発明の第１の実施の形態の減衰器に比べ、減衰器の通過信号の位相がより変動しない、という効果が得られる。
【００９４】
次に、図６は、本発明の第４の実施の形態の減衰器の構成図である。図６に示す本発明の第４の実施の形態の減衰器の構成と、図４に示す本発明の第２の実施の形態の減衰器の構成との相違部分は、図４に示す本発明の第２の実施の形態の減衰器の構成における、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される部分を、図６に示す本発明の第４の実施の形態の減衰器の構成では、ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３、及びｎ（ｎ＝４）−１個の第３のスイッチ手段としてのスイッチ５１、スイッチ５２及びスイッチ５３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の節点とｍ＋１番目の節点との間にそれぞれ１個ずつが直列となって接続されるように変更した部分、即ち、抵抗２１及びスイッチ５１が直列となって、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２及びスイッチ５２が直列となって、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３及びスイッチ５３が直列となって、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続されるように変更した部分と、これにともない、図４に示す本発明の第２の実施の形態の減衰器の構成における制御回路１０を、図６に示す本発明の第４の実施の形態の減衰器の構成では、インバータ６１、インバータ６２及びインバータ６３を追加した制御回路１０ｄに変更した部分と、のみであり、他の構成部分は同一であるため、図６に示す本発明の第４の実施の形態の減衰器と図４に示す本発明の第２の実施の形態の減衰器との同一構成部分には同一符号を付してその説明を省略する。
【００９５】
図６に示すように、制御回路１０ｄが、インバータ６１、インバータ６２及びインバータ６３を備え、インバータ６１の入力端が制御端子６に接続され、インバータ６２の入力端が制御端子７に接続され、インバータ６３の入力端が制御端子８に接続される。
【００９６】
そして、スイッチ５１が、インバータ６１の出力が論理Ｈレベルのときオン状態に制御され、インバータ６１の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５２が、インバータ６２の出力が論理Ｈレベルのときオン状態に制御され、インバータ６２の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ５３が、インバータ６３の出力が論理Ｈレベルのときオン状態に制御され、インバータ６３の出力が論理Ｌレベルのときオフ状態に制御される。
【００９７】
以上のように、本発明の第４の実施の形態の減衰器によれば、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、ｍ番目の節点とｍ＋１番目の節点との間に接続される第３のスイッチ手段がオフ状態となるようにするので、本発明の減衰器を半導体集積回路として形成する場合に、オン状態となる第１のスイッチ手段に接続された減衰に寄与しない素子（例えば、スイッチ１２がオン状態のときの抵抗２２及び抵抗２３）の半導体基板に対する寄生容量を遮断することができ、図４に示す本発明の第２の実施の形態の減衰器に比べ、減衰器の通過信号の位相がより変動しない、という効果が得られる。
【００９８】
次に、図７は、本発明の第５の実施の形態の減衰器の構成図である。図７に示す本発明の第５の実施の形態の減衰器は、任意のｎ（ｎは２以上の自然数）段構成のラダー抵抗型の減衰器とすることができるのであるが、ここでは、ｎ＝４の場合の構成について説明する。
【００９９】
図７に示すように、本発明の第５の実施の形態の減衰器は、抵抗１と、抵抗２と、抵抗２ｂと、入力端子３と、基準端子４と、出力端子５と、制御端子６、制御端子７、制御端子８及び制御端子９と、制御回路１０ｅと、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、ｎ（ｎ＝４）−１個の抵抗２１、抵抗２２及び抵抗２３と、ｎ（ｎ＝４）個のスイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４と、ｎ（ｎ＝４）個の抵抗４１、抵抗４２、抵抗４３及び抵抗４４と、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４と、を備え、さらに制御回路１０ｅが、インバータ８１、インバータ８２、インバータ８３及びインバータ８４を備える。
【０１００】
第１の抵抗手段としての抵抗１の一端が、入力端子３に接続される。
【０１０１】
ｎ（ｎ＝４）個の第１のスイッチ手段としてのスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの一端が、抵抗１の他端に接続され、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のそれぞれの他端がｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちの１番目からｎ（ｎ＝４）番目までの節点に１対１に対応して接続される。
【０１０２】
即ち、スイッチ１１の他端が１番目の節点Ｎ１に接続され、スイッチ１２の他端が２番目の節点Ｎ２に接続され、スイッチ１３の他端が３番目の節点Ｎ３に接続され、スイッチ１４の他端が４番目の節点Ｎ４に接続される。
【０１０３】
ｎ（ｎ＝４）−１個の第２の抵抗手段としての抵抗２１、抵抗２２及び抵抗２３が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｍ（ｍは１以上であってｎ（ｎ＝４）−１以下）番目の節点とｍ＋１番目の節点との間に１個ずつ接続される。
【０１０４】
即ち、抵抗２１が、１番目の節点Ｎ１と２番目の節点Ｎ２との間に接続され、抵抗２２が、２番目の節点Ｎ２と３番目の節点Ｎ３との間に接続され、抵抗２３が、３番目の節点Ｎ３と４番目の節点Ｎ４との間に接続される。
【０１０５】
ｎ（ｎ＝４）個の第２のスイッチ手段としてのスイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４のそれぞれの一端が、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４に１対１に対応して接続される。
【０１０６】
即ち、スイッチ７１の一端が、１番目の節点Ｎ１に接続され、スイッチ７２の一端が、２番目の節点Ｎ２に接続され、スイッチ７３の一端が、３番目の節点Ｎ３に接続され、スイッチ７４の一端が、４番目の節点Ｎ４に接続される。
【０１０７】
ｎ（ｎ＝４）個の第３の抵抗手段としての抵抗４１、抵抗４２、抵抗４３及び抵抗４４のそれぞれの一端が、基準端子４に接続され、抵抗４１、抵抗４２、抵抗４３及び抵抗４４のそれぞれの他端が、スイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４の他端に１対１に対応して接続される。
【０１０８】
即ち、抵抗４１の他端が、スイッチ７１の他端に接続され、抵抗４２の他端が、スイッチ７２の他端に接続され、抵抗４３の他端が、スイッチ７３の他端に接続され、抵抗４４の他端が、スイッチ７４の他端に接続される。
【０１０９】
出力端子５が、１番目の節点Ｎ１に接続される。
【０１１０】
第４の抵抗手段としての抵抗２ｂが、ｎ（ｎ＝４）番目の節点Ｎ４と基準端子４との間に接続される。
【０１１１】
第５の抵抗手段としての抵抗２が、１番目の節点Ｎ１と基準端子４との間に接続される。
【０１１２】
なお、各抵抗値については、第１の抵抗手段である抵抗１の抵抗値と第４の抵抗手段である抵抗２ｂの抵抗値と第５の抵抗手段である抵抗２の抵抗値とを等しくＲ１とし、第２の抵抗手段である抵抗２１、抵抗２２及び抵抗２３の各抵抗値を等しくＲ２とし、第３の抵抗手段である抵抗４１、抵抗４２、抵抗４３及び抵抗４４の各抵抗値を等しくＲ３として、第３の抵抗手段である抵抗４１及び第５の抵抗手段である抵抗２の並列抵抗値Ｒ３／／Ｒ１と第２の抵抗手段である抵抗２１の抵抗値Ｒ２との和が、第５の抵抗手段である抵抗２の抵抗値Ｒ１と等しくなるように設定される。
【０１１３】
即ち、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係が備えられている。
【０１１４】
制御回路１０ｅが、スイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４と、スイッチ７１、スイッチ７２、スイッチ７３及びスイッチ７４をオンオフ制御する。
【０１１５】
即ち、スイッチ１１が、外部より制御端子６に論理Ｈレベルが与えられるときオン状態に制御され、制御端子６に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１２が、外部より制御端子７に論理Ｈレベルが与えられるときオン状態に制御され、制御端子７に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１３が、外部より制御端子８に論理Ｈレベルが与えられるときオン状態に制御され、制御端子８に論理Ｌレベルが与えられるときオフ状態に制御され、スイッチ１４が、外部より制御端子９に論理Ｈレベルが与えられるときオン状態に制御され、制御端子９に論理Ｌレベルが与えられるときオフ状態に制御される。
【０１１６】
また、インバータ８１の入力端が、制御端子６に接続され、インバータ８２の入力端が、制御端子７に接続され、インバータ８３の入力端が、制御端子８に接続され、インバータ８４の入力端が、制御端子９に接続される。
【０１１７】
そして、スイッチ７１が、インバータ８１の出力が論理Ｈレベルのときオン状態に制御され、インバータ８１の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ７２が、インバータ８２の出力が論理Ｈレベルのときオン状態に制御され、インバータ８２の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ７３が、インバータ８３の出力が論理Ｈレベルのときオン状態に制御され、インバータ８３の出力が論理Ｌレベルのときオフ状態に制御され、スイッチ７４が、インバータ８４の出力が論理Ｈレベルのときオン状態に制御され、インバータ８４の出力が論理Ｌレベルのときオフ状態に制御される。
【０１１８】
次に、動作について説明する。本発明の第５の実施の形態の減衰器は、制御端子６、制御端子７、制御端子８及び制御端子９に論理Ｈレベル或いは論理Ｌレベルの制御信号を入力することにより、基準端子４の電位（例えば接地電位）に対して入力端子３に与えられる入力信号電圧を所定の減衰量で減衰して出力端子５に出力する。
【０１１９】
先ず、制御端子６に論理Ｈレベルが与えられ、制御端子７、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１１とスイッチ７２とスイッチ７３とスイッチ７４とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２０】
このとき、節点Ｎ１から節点Ｎ２側を見たインピーダンスが、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係によりＲ１となって、抵抗２の抵抗値Ｒ１と並列になるので、入力端子３と基準端子４との間について本減衰器内部を見たときの入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となる。
【０１２１】
また、基準端子４の電位を基準とした入力端子３の電圧と出力端子５の電圧との比である減衰量Ａ１は、Ａ１＝（Ｒ１／／Ｒ１）÷（Ｒ１＋（Ｒ１／／Ｒ１））となる。
【０１２２】
次に、制御端子７に論理Ｈレベルが与えられ、制御端子６、制御端子８及び制御端子９に論理Ｌレベルが与えられると、スイッチ１２とスイッチ７１とスイッチ７３とスイッチ７４とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２３】
このとき、節点Ｎ２から節点Ｎ３側を見たインピーダンスが、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係によりＲ１となり、節点Ｎ２から節点Ｎ１側を見たインピーダンスも、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係によりＲ１となるので、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となる。
【０１２４】
また、減衰量Ａ２は、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、Ａ２＝（Ｒ１／／Ｒ１）÷（Ｒ１＋（Ｒ１／／Ｒ１））×（Ｒ３／／Ｒ１）÷（Ｒ２＋（Ｒ３／／Ｒ１））＝Ａ１×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【０１２５】
次に、制御端子８に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子９に論理Ｌレベルが与えられると、スイッチ１３とスイッチ７１とスイッチ７２とスイッチ７４とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２６】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となり、減衰量Ａ３は、Ａ３＝Ａ２×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【０１２７】
次に、制御端子９に論理Ｈレベルが与えられ、制御端子６、制御端子７及び制御端子８に論理Ｌレベルが与えられると、スイッチ１４とスイッチ７１とスイッチ７２とスイッチ７３とがオン状態となり、他のスイッチが全てオフ状態となる。
【０１２８】
同様に、Ｒ１＝Ｒ２＋（Ｒ３／／Ｒ１）の関係により、入力インピーダンスＺＩは、ＺＩ＝Ｒ１＋（Ｒ１／／Ｒ１）となり、減衰量Ａ４は、Ａ４＝Ａ３×（Ｒ３／／Ｒ１）÷Ｒ１となる。
【０１２９】
以上のように、本発明の第５の実施の形態の減衰器によれば、ｎ（ｎ＝４）個の節点Ｎ１、節点Ｎ２、節点Ｎ３及び節点Ｎ４のうちのｐ（ｐは１以上であってｎ（ｎ＝４）以下）番目の節点に接続される第１のスイッチ手段がオン状態となるとき、ｐ番目の節点に接続される第２のスイッチ手段がオフ状態となるようにするので、ｎ（ｎ＝４）個のスイッチ１１、スイッチ１２、スイッチ１３及びスイッチ１４のうちの１つが順次オン状態に切替わるにしたがって、一定の減衰率（Ｒ３／／Ｒ１）÷Ｒ１で入力信号を減衰させることができ、しかも、減衰量を変化させても入力インピーダンスが一定であるため、前段に接続されるフィルタ装置のフィルタ回路時定数に全く影響を与えることがなく、減衰器の通過信号の位相が全く変動しない、という効果が得られる。
【０１３０】
なお、図７に示す本発明の第５の実施の形態の減衰器は、ｎ＝４の場合の構成であるが、以上の説明から、ｎを５以上の任意の自然数に変更することは極めて容易であり、ｎが１増える毎に一定減衰率（Ｒ３／／Ｒ１）÷Ｒ１の減衰ステップを１増やすことができる。
【０１３１】
また、図７に示す本発明の第５の実施の形態の減衰器における全てのスイッチは、ゲート端子によってソースドレイン路がオンオフ制御されるＭＯＳトランジスタによる半導体アナログスイッチで構成してもよいし、半導体リレーで構成してもよいし、機械式接点を有する継電器とすることもできる。
【０１３２】
【発明の効果】
本発明による効果は、外部からの制御信号により減衰率を可変するときであっても入力インピーダンスが一定となる減衰器を実現できることである。
【０１３３】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の減衰器の構成図である。
【図２】本発明の第１の実施の形態の減衰器の動作説明図である。
【図３】本発明の第１の実施の形態の減衰器の動作説明図である。
【図４】本発明の第２の実施の形態の減衰器の構成図である。
【図５】本発明の第３の実施の形態の減衰器の構成図である。
【図６】本発明の第４の実施の形態の減衰器の構成図である。
【図７】本発明の第５の実施の形態の減衰器の構成図である。
【図８】従来例の減衰器の構成図である。
【符号の説明】
１、１ａ、２、２ａ、２ｂ 抵抗
３ 入力端子
４ 基準端子
５ 出力端子
６、７、８、９ 制御端子
１０、１０ｄ、１０ｅ 制御回路
１０ａ、１０ｂ、１０ｃ 論理和ゲート
１１、１２、１３、１４ スイッチ
２１、２２、２３ 抵抗
３１、３２、３３、３４ スイッチ
４１、４２、４３、４４ 抵抗
５１、５２、５３ スイッチ
６１、６２、６３ インバータ
７１、７２、７３、７４ スイッチ
８１、８２、８３、８４ インバータ
１０１、１０２、１０９、１１０、１１１ 抵抗
１０３ 入力端子
１０４ 基準端子
１０５ 出力端子
１０６、１０７、１０８ 制御端子
１１２、１１３、１１４ スイッチ
Ｎ１、Ｎ２、Ｎ３、Ｎ４ 節点
Claims (8)
- 入力端子と、
基準端子と、
ｎ（ｎは２以上の自然数）個の節点と、
一端が前記入力端子に接続される第１の抵抗手段と、
それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、
前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、
それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、
それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、
前記１番目の前記節点に接続される出力端子と、
前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、
前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、
前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、
を備え、
前記第１の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、
前記第３の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値とが等しく、
前記第４の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいこと、
および、
前記制御手段が、前記入力端子と前記基準端子との間の入力インピーダンスが、実質的に、前記第３の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第５の抵抗手段の抵抗値との和に等しくなるように前記第１および第２のスイッチ手段をオンオフ制御すること、
を特徴とする減衰器。 - 入力端子と、
出力端子と、
基準端子と、ｎ（ｎは２以上の自然数）個の節点と、
それぞれの一端が前記出力端子に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、
前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、
それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、
それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、
前記入力端子と前記１番目の前記節点との間に接続される第１の抵抗手段と、
前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、
前記出力端子と前記基準端子との間に接続される第５の抵抗手段と、
前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、
を備え、
前記第１の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、
前記第３の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値とが等しく、
前記第４の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいこと、
および、
前記制御手段が、
前記入力端子と前記基準端子との間の入力インピーダンスが、実質的に、前記第３の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第５の抵抗手段の抵抗値との和に等しくなるように前記第１および第２のスイッチ手段をオンオフ制御すること、
ることを特徴とする減衰器。 - 入力端子と、
基準端子と、
ｎ（ｎは２以上の自然数）個の節点と、
一端が前記入力端子に接続される第１の抵抗手段と、
それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、
前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間にそれぞれ１個ずつが直列となって接続される前記ｎ−１個の第２の抵抗手段及び前記ｎ−１個の第３のスイッチ手段と、
それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、
前記１番目の前記節点に接続される出力端子と、
前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、
前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、
前記第１のスイッチ手段、前記第２のスイッチ手段及び前記第３のスイッチ手段をオンオフ制御する制御手段と、
を備え、
前記第１の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、
前記第３の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値とが等しく、
前記第４の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいこと、
および、
前記制御手段が、
前記入力端子と前記基準端子との間の入力インピーダンスが、実質的に、前記第３の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第５の抵抗手段の抵抗値との和に等しくなるように前記第１、第２及び第３のスイッチ手段をオンオフ制御すること、
ることを特徴とする減衰器。 - 入力端子と、
出力端子と、
基準端子と、
ｎ（ｎは２以上の自然数）個の節点と、
それぞれの一端が前記出力端子に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、
前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間にそれぞれ１個ずつが直列となって接続される前記ｎ−１個の第２の抵抗手段及び前記ｎ−１個の第３のスイッチ手段と、
それぞれの一端が前記ｎ個の前記節点のうちの２番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ−１個の第２のスイッチ手段と、
それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ−１個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ−１個の第３の抵抗手段と、
前記入力端子と前記１番目の前記節点との間に接続される第１の抵抗手段と、
前記１番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、
前記出力端子と前記基準端子との間に接続される第５の抵抗手段と、
前記第１のスイッチ手段、前記第２のスイッチ手段及び前記第３のスイッチ手段をオンオフ制御する制御手段と、
を備え、
前記第１の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、
前記第３の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値とが等しく、
前記第４の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいこと、
および、
前記制御手段が、
前記入力端子と前記基準端子との間の入力インピーダンスが、実質的に、前記第３の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第５の抵抗手段の抵抗値との和に等しくなるように前記第１、第２及び第３のスイッチ手段をオンオフ制御すること、
ることを特徴とする減衰器。 - 前記ｍ番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記ｍ番目の前記節点と前記ｍ＋１番目の前記節点との間に接続される前記第３のスイッチ手段がオフ状態となることを特徴とする請求項３又は請求項４記載の減衰器。
- 前記ｎ個の前記節点のうちのｋ（ｋは２以上であって前記ｎ以下）番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記２番目から前記ｋ番目までの前記節点に接続される前記第２のスイッチ手段がオン状態となることを特徴とする請求項１から請求項５までの何れか１項記載の減衰器。
- 入力端子と、
基準端子と、
ｎ（ｎは２以上の自然数）個の節点と、
一端が前記入力端子に接続される第１の抵抗手段と、
それぞれの一端が前記第１の抵抗手段の他端に接続され、それぞれの他端が前記ｎ個の前記節点のうちの１番目から前記ｎ番目までの前記節点に１対１に対応して接続される前記ｎ個の第１のスイッチ手段と、
前記ｎ個の前記節点のうちのｍ（ｍは１以上であって前記ｎ−１以下）番目の前記節点と前記ｍ＋１番目の前記節点との間に１個ずつ接続される前記ｎ−１個の第２の抵抗手段と、
それぞれの一端が前記ｎ個の前記節点に１対１に対応して接続される前記ｎ個の第２のスイッチ手段と、
それぞれの一端が前記基準端子に接続され、それぞれの他端が前記ｎ個の前記第２のスイッチ手段の他端に１対１に対応して接続される前記ｎ個の第３の抵抗手段と、
前記１番目の前記節点に接続される出力端子と、
前記ｎ番目の前記節点と前記基準端子との間に接続される第４の抵抗手段と、
前記１番目の前記節点と前記基準端子との間に接続される第５の抵抗手段と、
前記第１のスイッチ手段及び前記第２のスイッチ手段をオンオフ制御する制御手段と、
を備え、
前記第１の抵抗手段の抵抗値と前記第４の抵抗手段の抵抗値と前記第５の抵抗手段の抵抗値とが等しく、前記第３の抵抗手段及び前記第５の抵抗手段の並列抵抗値と前記第２の抵抗手段の抵抗値との和が、前記第５の抵抗手段の抵抗値と等しいこと、
及び、
前記制御手段が、
前記入力端子と前記基準端子との間の入力インピーダンスが、実質的に、前記第５抵抗手段の抵抗値の１．５倍と等しくなるように前記第１及び第２のスイッチ手段をオンオフ制御すること、
を特徴とする減衰器。 - 前記ｎ個の前記節点のうちのｐ（ｐは１以上であって前記ｎ以下）番目の前記節点に接続される前記第１のスイッチ手段がオン状態となるとき、前記ｐ番目の前記節点に接続される前記第２のスイッチ手段がオフ状態となることを特徴とする請求項７記載の減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004575A JP3847169B2 (ja) | 2002-01-11 | 2002-01-11 | 減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004575A JP3847169B2 (ja) | 2002-01-11 | 2002-01-11 | 減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209452A JP2003209452A (ja) | 2003-07-25 |
| JP3847169B2 true JP3847169B2 (ja) | 2006-11-15 |
Family
ID=27643872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004575A Expired - Fee Related JP3847169B2 (ja) | 2002-01-11 | 2002-01-11 | 減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847169B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6753665B2 (ja) * | 2015-12-03 | 2020-09-09 | ラピスセミコンダクタ株式会社 | 利得制御回路及び利得制御方法 |
| WO2023228227A1 (ja) * | 2022-05-23 | 2023-11-30 | 三菱電機株式会社 | 可変減衰器 |
| CN116667806A (zh) * | 2023-07-21 | 2023-08-29 | 中科海高(成都)电子技术有限公司 | 压控衰减器及系统 |
-
2002
- 2002-01-11 JP JP2002004575A patent/JP3847169B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209452A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7123055B1 (en) | Impedance-matched output driver circuits having coarse and fine tuning control | |
| US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
| US5506534A (en) | Digitally adjustable picosecond delay circuit | |
| US6605958B2 (en) | Precision on-chip transmission line termination | |
| US8076995B2 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| KR0133164B1 (ko) | 반도체 소자의 입력 전이 검출회로 | |
| US5155379A (en) | Clocked driver circuit stabilized against changes due to fluctuations in r.c. time constant | |
| US5442312A (en) | Integrated circuit for generating a reset signal | |
| JPH07321587A (ja) | 減衰装置 | |
| JPH05136664A (ja) | 可変遅延回路 | |
| JP3847169B2 (ja) | 減衰器 | |
| US7279924B1 (en) | Equalization circuit cells with higher-order response characteristics | |
| JPH1131956A (ja) | リセット信号発生回路 | |
| KR0146082B1 (ko) | 프로그래머블 아날로그 스위치 | |
| US6825718B2 (en) | Impedance matching circuit | |
| US6111433A (en) | Differential output driver with monotonic output transitions | |
| KR0171056B1 (ko) | 반도체 메모리장치의 전원 지연회로 | |
| US6097233A (en) | Adjustable delay circuit | |
| JPH08139591A (ja) | 論理回路装置 | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JPS6093812A (ja) | 集積回路 | |
| KR0135012B1 (ko) | 차동 논리회로 | |
| KR100189730B1 (ko) | 슈미트 트리거 회로 | |
| EP0385018A2 (en) | MOS analog amplifier | |
| KR20220161923A (ko) | 커패시터 회로 및 오실레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |