JP2003338550A - 半導体基準電圧発生回路 - Google Patents
半導体基準電圧発生回路Info
- Publication number
- JP2003338550A JP2003338550A JP2002144819A JP2002144819A JP2003338550A JP 2003338550 A JP2003338550 A JP 2003338550A JP 2002144819 A JP2002144819 A JP 2002144819A JP 2002144819 A JP2002144819 A JP 2002144819A JP 2003338550 A JP2003338550 A JP 2003338550A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- reference voltage
- transistors
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】低電圧対応を容易にし、ノイズの発生を押さ
え、面積が小さくしかも時分割で発生する複数電圧間の
相対的なバラツキが小さい半導体基準電圧発生回路を提
供する。 【解決手段】差動増幅器１１と、この差動増幅器１１か
らの出力を反転出力する出力ドライバ１２と、この出力
ドライバ１２の負荷となり抵抗分割して第１、第２の帰
還電圧を取り出す帰還抵抗部１３とを含む半導体基準電
圧発生回路において、差動増幅器１１が、差動入力部を
複数設け、それと接地または電源電圧となる制御信号に
より制御されるスイッチ回路Ｎ１１，Ｎ１２により、基
準となる電圧の差動入力信号が切り換えられることを特
徴とする。
え、面積が小さくしかも時分割で発生する複数電圧間の
相対的なバラツキが小さい半導体基準電圧発生回路を提
供する。 【解決手段】差動増幅器１１と、この差動増幅器１１か
らの出力を反転出力する出力ドライバ１２と、この出力
ドライバ１２の負荷となり抵抗分割して第１、第２の帰
還電圧を取り出す帰還抵抗部１３とを含む半導体基準電
圧発生回路において、差動増幅器１１が、差動入力部を
複数設け、それと接地または電源電圧となる制御信号に
より制御されるスイッチ回路Ｎ１１，Ｎ１２により、基
準となる電圧の差動入力信号が切り換えられることを特
徴とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基準電圧発
生回路に関し、特に低電圧対応を容易にした半導体基準
電圧発生回路に関する。
生回路に関し、特に低電圧対応を容易にした半導体基準
電圧発生回路に関する。
【０００２】
【従来の技術】この種の半導体基準電圧発生回路は、特
にフラッシュマクロのワード線に代表される様な、複数
の電圧を時分割で供給する必要があるシステムのために
用いられている。この半導体基準電圧発生回路は、一般
に、極力面積の小さい回路で、かつ発生する複数電圧間
の相対的なバラツキを抑えることが要求されている。こ
の要請に応えるために、例えば、特開平４−１５９４９
に開示されているように差動入力信号を切換回路によっ
て切り換えるとが提案されている。
にフラッシュマクロのワード線に代表される様な、複数
の電圧を時分割で供給する必要があるシステムのために
用いられている。この半導体基準電圧発生回路は、一般
に、極力面積の小さい回路で、かつ発生する複数電圧間
の相対的なバラツキを抑えることが要求されている。こ
の要請に応えるために、例えば、特開平４−１５９４９
に開示されているように差動入力信号を切換回路によっ
て切り換えるとが提案されている。
【０００３】この公知文献に開示された回路は、図９の
回路図に示されている。この半導体基準電圧発生回路
は、差動増幅器１１ｄと、出力ドライバ１２と、帰還抵
抗部１３と、スイッチとして機能させる為の昇圧電源発
生回路１４と、レベルシフタ回路１５、１６とから構成
される。差動増幅器１１ｄは、差動入力部のトランジス
タＮ１１及びＮ１２のドレインを、カレントソース接続
した負荷トランジスタＰ１１，Ｐ１２にそれぞれ接続
し、これらトランジスタＮ１１のゲートにスイッチとな
るトランジスタＮ３１とＮ３２とを設け、トランジスタ
Ｎ１２のゲートにスイッチとなるトランジスタＮ３３と
Ｎ３４を設けたものである。なお、トランジスタＮ１１
等のＮはＮチャネル、トランジスタＰ１１等のＰはＰチ
ャネルを示している。
回路図に示されている。この半導体基準電圧発生回路
は、差動増幅器１１ｄと、出力ドライバ１２と、帰還抵
抗部１３と、スイッチとして機能させる為の昇圧電源発
生回路１４と、レベルシフタ回路１５、１６とから構成
される。差動増幅器１１ｄは、差動入力部のトランジス
タＮ１１及びＮ１２のドレインを、カレントソース接続
した負荷トランジスタＰ１１，Ｐ１２にそれぞれ接続
し、これらトランジスタＮ１１のゲートにスイッチとな
るトランジスタＮ３１とＮ３２とを設け、トランジスタ
Ｎ１２のゲートにスイッチとなるトランジスタＮ３３と
Ｎ３４を設けたものである。なお、トランジスタＮ１１
等のＮはＮチャネル、トランジスタＰ１１等のＰはＰチ
ャネルを示している。
【０００４】また、出力ドライバ１２は、トランジスタ
Ｐ１３からなり、差動増幅器１１ｄの出力電圧に対し負
の依存を持つ出力電圧を出力し、その出力は、抵抗Ｒ１
１〜Ｒ１３からなる帰還抵抗部１３により帰還信号ＦＢ
１１，ＦＢ１２に分圧されて差動増幅器１１ｄに帰還さ
れる。この回路は、差動増幅器１１ｄの差動入力信号Ｖ
Ｒ１１、ＶＲ１２および帰還信号ＦＢ１１、ＦＢ１２を
トランジスタＮ３１〜Ｎ３４によって構成されたスイッ
チによって切り換えるという構成である。
Ｐ１３からなり、差動増幅器１１ｄの出力電圧に対し負
の依存を持つ出力電圧を出力し、その出力は、抵抗Ｒ１
１〜Ｒ１３からなる帰還抵抗部１３により帰還信号ＦＢ
１１，ＦＢ１２に分圧されて差動増幅器１１ｄに帰還さ
れる。この回路は、差動増幅器１１ｄの差動入力信号Ｖ
Ｒ１１、ＶＲ１２および帰還信号ＦＢ１１、ＦＢ１２を
トランジスタＮ３１〜Ｎ３４によって構成されたスイッ
チによって切り換えるという構成である。
【０００５】このためスイッチとして設けたトランジス
タＮ３１〜Ｎ３４の導通、非導通を適宜制御することに
よって差動増幅器の差動入力信号を切り換えるという動
作となる。このスイッチとして設けたトランジスタＮ３
１〜Ｎ３４のソース電圧は差動増幅器の入力レベルとな
る。
タＮ３１〜Ｎ３４の導通、非導通を適宜制御することに
よって差動増幅器の差動入力信号を切り換えるという動
作となる。このスイッチとして設けたトランジスタＮ３
１〜Ｎ３４のソース電圧は差動増幅器の入力レベルとな
る。
【０００６】その結果、低電圧化に伴い差動増幅器の入
力レベルと電源電圧及び接地電圧との差が小さくなると
スイッチとして設けたトランジスタＮ３１〜Ｎ３４のゲ
ート、ソース間電圧が十分確保出来なくなり、スイッチ
として機能させる為には昇圧電源発生回路１４、及び、
レベルシフタ回路１５、１６が必要となる。
力レベルと電源電圧及び接地電圧との差が小さくなると
スイッチとして設けたトランジスタＮ３１〜Ｎ３４のゲ
ート、ソース間電圧が十分確保出来なくなり、スイッチ
として機能させる為には昇圧電源発生回路１４、及び、
レベルシフタ回路１５、１６が必要となる。
【０００７】
【発明が解決しようとする課題】上述した公知技術の回
路によると、低電圧化に伴い差動増幅器の入力レベルと
電源電圧、及び、接地電圧との差が小さくなり、昇圧電
源発生回路１４、及び、レベルシフタ回路１５、１６な
ど余計な回路が必要となり、回路面積が増加するとうる
という欠点がある。さらには、スイッチとして設けたト
ランジスタＮ３１〜Ｎ３４のゲート容量により、スイッ
チの制御信号Ｌ１１、Ｌ１２の遷移に伴うカップリング
ノイズが発生し、動作速度を悪化させるという問題もあ
る。
路によると、低電圧化に伴い差動増幅器の入力レベルと
電源電圧、及び、接地電圧との差が小さくなり、昇圧電
源発生回路１４、及び、レベルシフタ回路１５、１６な
ど余計な回路が必要となり、回路面積が増加するとうる
という欠点がある。さらには、スイッチとして設けたト
ランジスタＮ３１〜Ｎ３４のゲート容量により、スイッ
チの制御信号Ｌ１１、Ｌ１２の遷移に伴うカップリング
ノイズが発生し、動作速度を悪化させるという問題もあ
る。
【０００８】本発明の主な目的は、低電圧対応を容易に
しノイズの発生を押さえた面積が小さくしかも時分割で
発生する複数電圧間の相対的なバラツキが小さい半導体
基準電圧発生回路を提供することにある。
しノイズの発生を押さえた面積が小さくしかも時分割で
発生する複数電圧間の相対的なバラツキが小さい半導体
基準電圧発生回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、半導体基準電
圧発生回路における差動増幅器の部分に、複数の差動入
力部のペアトランジスタのドレインを共通接続にし、こ
れら各トランジスタのソースと接地間にスイッチとなる
トランジスタを設けたことを特徴とする。
圧発生回路における差動増幅器の部分に、複数の差動入
力部のペアトランジスタのドレインを共通接続にし、こ
れら各トランジスタのソースと接地間にスイッチとなる
トランジスタを設けたことを特徴とする。
【００１０】本発明の構成は、差動増幅器と、この差動
増幅器からの出力をソースフォロアで出力する出力ドラ
イバと、この出力ドライバの負荷となり抵抗分割して第
１、第２の帰還電圧を取り出す帰還抵抗部とを含む半導
体基準電圧発生回路において、前記差動増幅器が、差動
入力部を複数設け、この差動入力部と接地または電源電
圧となる制御信号により制御されるスイッチ回路によ
り、基準となる電圧の差動入力信号が切り換えられるこ
とを特徴とする。
増幅器からの出力をソースフォロアで出力する出力ドラ
イバと、この出力ドライバの負荷となり抵抗分割して第
１、第２の帰還電圧を取り出す帰還抵抗部とを含む半導
体基準電圧発生回路において、前記差動増幅器が、差動
入力部を複数設け、この差動入力部と接地または電源電
圧となる制御信号により制御されるスイッチ回路によ
り、基準となる電圧の差動入力信号が切り換えられるこ
とを特徴とする。
【００１１】本発明において、差動入力部が、第１の帰
還電圧と第１の基準電圧を差動入力し一対の差動の負荷
を有する第１、第２のトランジスタと、これらトランジ
スタの共通接続点に接続され接地または電源電圧により
制御されるスイッチ用の第３トランジスタとからなり、
第２の帰還電圧と第２の基準電圧とを差動入力し前記差
動の負荷に接続された第４、第５のトランジスタと、こ
れらトランジスタの共通接続点に接続され接地または電
源電圧により制御されるスイッチ用の第６のトランジス
タとからなることができ、また、差動入力部が、第１の
帰還電圧と第１の基準電圧をそれぞれ入力し一対の差動
の負荷を有する第１、第２のトランジスタと、前記第１
のトランジスタに接続され接地または電源電圧により制
御されるスイッチ用の第３トランジスタと、前記第１の
トランジスタ側の負荷に共通接続され第２の帰還電圧を
入力する第４のトランジスタと、この第４のトランジス
タに接続され接地または電源電圧により制御されるスイ
ッチ用の第６のトランジスタとからなることができ、さ
らに、差動入力部が、第１の帰還電圧と第１の基準電圧
を差動入力し一対の差動の負荷を有する第１、第２のト
ランジスタと、これら第１、第２のトランジスタにそれ
ぞれ接続され接地または電源電圧により制御されるスイ
ッチ用の第３、第７のトランジスタとからなり、第２の
帰還電圧と第２の基準電圧とを差動入力し前記差動の負
荷に接続された第４、第５のトランジスタと、これら第
４、第５のトランジスタにそれぞれ接続され接地または
電源電圧により制御されるスイッチ用の第６、第８のト
ランジスタとからなることができる。
還電圧と第１の基準電圧を差動入力し一対の差動の負荷
を有する第１、第２のトランジスタと、これらトランジ
スタの共通接続点に接続され接地または電源電圧により
制御されるスイッチ用の第３トランジスタとからなり、
第２の帰還電圧と第２の基準電圧とを差動入力し前記差
動の負荷に接続された第４、第５のトランジスタと、こ
れらトランジスタの共通接続点に接続され接地または電
源電圧により制御されるスイッチ用の第６のトランジス
タとからなることができ、また、差動入力部が、第１の
帰還電圧と第１の基準電圧をそれぞれ入力し一対の差動
の負荷を有する第１、第２のトランジスタと、前記第１
のトランジスタに接続され接地または電源電圧により制
御されるスイッチ用の第３トランジスタと、前記第１の
トランジスタ側の負荷に共通接続され第２の帰還電圧を
入力する第４のトランジスタと、この第４のトランジス
タに接続され接地または電源電圧により制御されるスイ
ッチ用の第６のトランジスタとからなることができ、さ
らに、差動入力部が、第１の帰還電圧と第１の基準電圧
を差動入力し一対の差動の負荷を有する第１、第２のト
ランジスタと、これら第１、第２のトランジスタにそれ
ぞれ接続され接地または電源電圧により制御されるスイ
ッチ用の第３、第７のトランジスタとからなり、第２の
帰還電圧と第２の基準電圧とを差動入力し前記差動の負
荷に接続された第４、第５のトランジスタと、これら第
４、第５のトランジスタにそれぞれ接続され接地または
電源電圧により制御されるスイッチ用の第６、第８のト
ランジスタとからなることができる。
【００１２】さらに、第２の制御信号により、基準電圧
を入力する第２、第４のトランジスタ側の負荷を制御す
る第９のトランジスタを有することができ、また、第１
乃至第８のトランジスタがＮチャネルであり、第９のト
ランジスタがＰチャネルであるか、または第１乃至第８
のトランジスタがＰチャネルであり、第９のトランジス
タがＮチャネルであることができる。
を入力する第２、第４のトランジスタ側の負荷を制御す
る第９のトランジスタを有することができ、また、第１
乃至第８のトランジスタがＮチャネルであり、第９のト
ランジスタがＰチャネルであるか、または第１乃至第８
のトランジスタがＰチャネルであり、第９のトランジス
タがＮチャネルであることができる。
【００１３】
【発明の実施の形態】図１は本発明の一実施形態の半導
体基準電圧発生回路の回路図である。この半導体基準電
圧発生回路は、差動増幅器１１と、出力ドライバ１２
と、帰還抵抗部１３とからなり、差動増幅器１１が、複
数の差動入力部のトランジスタＮ１１とＮ１４、及び、
Ｎ１２とＮ１５のドレインをそれぞれ共通接続にし、こ
れら各トランジスタのソースと接地間にスイッチとなる
トランジスタＮ１３とＮ１６を設けたものである。
体基準電圧発生回路の回路図である。この半導体基準電
圧発生回路は、差動増幅器１１と、出力ドライバ１２
と、帰還抵抗部１３とからなり、差動増幅器１１が、複
数の差動入力部のトランジスタＮ１１とＮ１４、及び、
Ｎ１２とＮ１５のドレインをそれぞれ共通接続にし、こ
れら各トランジスタのソースと接地間にスイッチとなる
トランジスタＮ１３とＮ１６を設けたものである。
【００１４】この半導体基準電圧発生回路は、スイッチ
となるトランジスタＮ１３とＮ１６を排他的に導通状態
にする事により、差動増幅器１１の差動入力信号を切り
換えるという動作を実行する。このとき制御信号Ｓ１
１、Ｓ１２を電源電圧で駆動したとしても、スイッチと
なるトランジスタＮ１３とＮ１６のゲート、ソース間電
圧は電源電圧、若しくは０Ｖとなるため、導通状態と非
導通状態を容易に切り換えることができる。従って、低
電圧対応を容易にした面積の小さい半導体基準電圧発生
回路を実現できるという効果が得られる。
となるトランジスタＮ１３とＮ１６を排他的に導通状態
にする事により、差動増幅器１１の差動入力信号を切り
換えるという動作を実行する。このとき制御信号Ｓ１
１、Ｓ１２を電源電圧で駆動したとしても、スイッチと
なるトランジスタＮ１３とＮ１６のゲート、ソース間電
圧は電源電圧、若しくは０Ｖとなるため、導通状態と非
導通状態を容易に切り換えることができる。従って、低
電圧対応を容易にした面積の小さい半導体基準電圧発生
回路を実現できるという効果が得られる。
【００１５】図１を参照すると、この差動増幅器１１の
出力は、出力ドライバ１２に供給され、出力ドライバ１
２は差動増幅器１１の出力電圧に対し負の依存を持つ出
力電圧を出力する。その出力は、帰還抵抗部１３を介し
て、差動増幅器１１に帰還される。
出力は、出力ドライバ１２に供給され、出力ドライバ１
２は差動増幅器１１の出力電圧に対し負の依存を持つ出
力電圧を出力する。その出力は、帰還抵抗部１３を介し
て、差動増幅器１１に帰還される。
【００１６】このとき差動増幅器１１の差動入力間に差
電位があると、差動増幅器１１はそれに応じた出力を出
力ドライバ１２に供給する。ここで前述のように出力ド
ライバ１２は、差動増幅器１１の出力電圧に対し負の依
存を持つ出力電圧を出力するため、設定電圧ＶＲ１１よ
り帰還電圧ＦＢ１１の電圧が高ければ、出力電圧ＶＯの
電圧を低くするように作用し、出力電圧ＶＯを抵抗分圧
して得られる帰還電圧ＦＢ１１の電圧も低くなり、その
結果設定電圧ＶＲ１１と帰還電圧ＦＢ１１との差電位は
減少する。
電位があると、差動増幅器１１はそれに応じた出力を出
力ドライバ１２に供給する。ここで前述のように出力ド
ライバ１２は、差動増幅器１１の出力電圧に対し負の依
存を持つ出力電圧を出力するため、設定電圧ＶＲ１１よ
り帰還電圧ＦＢ１１の電圧が高ければ、出力電圧ＶＯの
電圧を低くするように作用し、出力電圧ＶＯを抵抗分圧
して得られる帰還電圧ＦＢ１１の電圧も低くなり、その
結果設定電圧ＶＲ１１と帰還電圧ＦＢ１１との差電位は
減少する。
【００１７】又、設定電圧ＶＲ１１の電圧よりも帰還電
圧ＦＢ１１の電圧が低ければ、出力電圧ＶＯの電圧を高
くするように作用し、出力電圧ＶＯを抵抗分圧して得ら
れる帰還電圧ＦＢ１１の電圧も高くなり、その結果設定
電圧ＶＲ１１と帰還電圧ＦＢ１１との差電位は同じく減
少する。従って、最終的には、設定電圧ＶＲ１１と帰還
電圧ＦＢ１１とは一般にバーチャルショートと呼ばれる
同電位で安定する。
圧ＦＢ１１の電圧が低ければ、出力電圧ＶＯの電圧を高
くするように作用し、出力電圧ＶＯを抵抗分圧して得ら
れる帰還電圧ＦＢ１１の電圧も高くなり、その結果設定
電圧ＶＲ１１と帰還電圧ＦＢ１１との差電位は同じく減
少する。従って、最終的には、設定電圧ＶＲ１１と帰還
電圧ＦＢ１１とは一般にバーチャルショートと呼ばれる
同電位で安定する。
【００１８】この動作に対し、本実施形態で設けられた
トランジスタＮ１３とＮ１６は、それぞれドレインを共
通接続して、差動増幅器１１の複数の差動入力部のトラ
ンジスタＮ１１とＮ１４、及び、トランジスタＮ１２と
Ｎ１５のいずれかを選択するスイッチとして機能する。
トランジスタＮ１３とＮ１６は、それぞれドレインを共
通接続して、差動増幅器１１の複数の差動入力部のトラ
ンジスタＮ１１とＮ１４、及び、トランジスタＮ１２と
Ｎ１５のいずれかを選択するスイッチとして機能する。
【００１９】すなわち、制御信号Ｓ１１が電源電圧、制
御信号Ｓ１２が０Ｖの時はトランジスタＮ１３は導通状
態でトランジスタＮ１６は非導通状態となり、差動増幅
器１１の差動入力としては基準電圧供給信号ＶＲ１１と
帰還信号ＦＢ１１が選択される。同様に制御信号Ｓ１１
が０Ｖ、Ｓ１２が電源電圧の時はトランジスタＮ１３は
非導通状態でトランジスタＮ１６は導通状態となり、差
動増幅器の差動入力としては基準電圧供給信号ＶＲ１２
と帰還信号ＦＢ１２が選択される。
御信号Ｓ１２が０Ｖの時はトランジスタＮ１３は導通状
態でトランジスタＮ１６は非導通状態となり、差動増幅
器１１の差動入力としては基準電圧供給信号ＶＲ１１と
帰還信号ＦＢ１１が選択される。同様に制御信号Ｓ１１
が０Ｖ、Ｓ１２が電源電圧の時はトランジスタＮ１３は
非導通状態でトランジスタＮ１６は導通状態となり、差
動増幅器の差動入力としては基準電圧供給信号ＶＲ１２
と帰還信号ＦＢ１２が選択される。
【００２０】以下、本実施形態の動作につき、図２のタ
イミング図を用いて説明する。まず、制御信号Ｓ１１が
電源電圧、制御信号Ｓ１２が０Ｖの時の動作について説
明すると、トランジスタＮ１３は導通状態でトランジス
タＮ１６は非導通状態となっているため、差動増幅器１
１の差動入力としては基準電圧供給信号ＶＲ１１と帰還
信号ＦＢ１１が選択される。
イミング図を用いて説明する。まず、制御信号Ｓ１１が
電源電圧、制御信号Ｓ１２が０Ｖの時の動作について説
明すると、トランジスタＮ１３は導通状態でトランジス
タＮ１６は非導通状態となっているため、差動増幅器１
１の差動入力としては基準電圧供給信号ＶＲ１１と帰還
信号ＦＢ１１が選択される。
【００２１】これら電圧ＶＲ１１とＦＢ１１とは同電位
で安定するため、出力電圧ＶＯ１１の電圧も安定し、こ
こで得られる出力ＶＯの電圧は、次の（Ａ）式で表され
る。
で安定するため、出力電圧ＶＯ１１の電圧も安定し、こ
こで得られる出力ＶＯの電圧は、次の（Ａ）式で表され
る。
【００２２】
ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１２…（Ａ）
。
【００２３】同様に、制御信号Ｓ１１が０Ｖ、制御信号
Ｓ１２が電源電圧の時は、トランジスタＮ１３は非導通
状態でトランジスタＮ１６は導通状態となり、差動増幅
器の差動入力としては基準電圧供給信号ＶＲ１２と帰還
信号ＦＢ１２が選択され、最終的に得られるＶＯの電圧
は、次の（Ｂ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１１ ………（Ｂ） で表される。
Ｓ１２が電源電圧の時は、トランジスタＮ１３は非導通
状態でトランジスタＮ１６は導通状態となり、差動増幅
器の差動入力としては基準電圧供給信号ＶＲ１２と帰還
信号ＦＢ１２が選択され、最終的に得られるＶＯの電圧
は、次の（Ｂ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１１ ………（Ｂ） で表される。
【００２４】これらの（Ａ）（Ｂ）式から明らかなよう
に、制御信号Ｓ１１、Ｓ１２を制御することにより、出
力ＶＯに得られる出力電圧を、（Ｒ１１＋Ｒ１２＋Ｒ１
３）／Ｒ１３×ＶＲ１１、又は、（Ｒ１１＋Ｒ１２＋Ｒ
１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１２へ切り換えるこ
とが可能である。
に、制御信号Ｓ１１、Ｓ１２を制御することにより、出
力ＶＯに得られる出力電圧を、（Ｒ１１＋Ｒ１２＋Ｒ１
３）／Ｒ１３×ＶＲ１１、又は、（Ｒ１１＋Ｒ１２＋Ｒ
１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１２へ切り換えるこ
とが可能である。
【００２５】なお、本実施形態では、差動増幅器１１の
差動入力として、２組の入力を切り換えることとした
が、差動増幅器の差動入力トランジスタ、および、スイ
ッチとなるトランジスタを追加して３組以上の入力を切
り換えることとしてもよい。また、トランジスタＮ１
１、Ｎ１２とスイッチとして設けたトランジスタＮ１３
との間、および、トランジスタＮ１４、Ｎ１５とスイッ
チとして設けたトランジスタＮ１６との間に、同相除去
比改善のための定電流源となるトランジスタを挿入して
もよい。
差動入力として、２組の入力を切り換えることとした
が、差動増幅器の差動入力トランジスタ、および、スイ
ッチとなるトランジスタを追加して３組以上の入力を切
り換えることとしてもよい。また、トランジスタＮ１
１、Ｎ１２とスイッチとして設けたトランジスタＮ１３
との間、および、トランジスタＮ１４、Ｎ１５とスイッ
チとして設けたトランジスタＮ１６との間に、同相除去
比改善のための定電流源となるトランジスタを挿入して
もよい。
【００２６】このように、制御信号Ｓ１１、Ｓ１２を制
御することにより、出力ＶＯに得られる出力電圧を切り
換えることが可能であるが、制御信号Ｓ１１、Ｓ１２で
制御するスイッチとして機能するトランジスタＮ１３、
Ｎ１６のソース電圧は接地、すなわち０Ｖとなってい
る。従って、制御信号Ｓ１１、Ｓ１２には通常の論理ゲ
ートの出力電圧である電源電圧を供給しても、トランジ
スタＮ１３、Ｎ１６のゲート、ソース間電圧は電源電圧
と同電位となりトランジスタを導通状態とするのに十分
な電圧を確保することができ、電源電圧を下げたときに
も、トランジスタＮ１３、Ｎ１６の導通、非導通を容易
に制御できる。
御することにより、出力ＶＯに得られる出力電圧を切り
換えることが可能であるが、制御信号Ｓ１１、Ｓ１２で
制御するスイッチとして機能するトランジスタＮ１３、
Ｎ１６のソース電圧は接地、すなわち０Ｖとなってい
る。従って、制御信号Ｓ１１、Ｓ１２には通常の論理ゲ
ートの出力電圧である電源電圧を供給しても、トランジ
スタＮ１３、Ｎ１６のゲート、ソース間電圧は電源電圧
と同電位となりトランジスタを導通状態とするのに十分
な電圧を確保することができ、電源電圧を下げたときに
も、トランジスタＮ１３、Ｎ１６の導通、非導通を容易
に制御できる。
【００２７】さらに、本実施形態では、差動増幅器の差
動入力信号であるＶＲ１１、ＦＢ１１、ＶＲ１２、ＦＢ
１２にスイッチとなるトランジスタが挿入されていない
ため、制御信号の遷移に伴うトランジスタのゲート容量
を介したカップリングノイズが発生することがない。
動入力信号であるＶＲ１１、ＦＢ１１、ＶＲ１２、ＦＢ
１２にスイッチとなるトランジスタが挿入されていない
ため、制御信号の遷移に伴うトランジスタのゲート容量
を介したカップリングノイズが発生することがない。
【００２８】図３は本発明の第２の実施形態として、そ
の基本的構成は図１の通りであるが、回路面積の縮小に
ついてさらに工夫した回路図である。図３において、差
動増幅器１１ａの出力電圧の設定は、基準電圧の切り換
えは行わず、トランジスタＮ１７からの１個の基準電圧
ＶＲ１３を用いており、負荷トランジスタＰ１２に接続
され、従って、トランジスタＮ１１，Ｎ１４の各ソース
に、制御信号Ｓ１１、Ｓ１２で制御されるスイッチ用ト
ランジスタＮ１３ａ、Ｎ１６ａのドレインが接続され
て、帰還抵抗の抵抗分圧比の変更のみが切り換えられ
る。
の基本的構成は図１の通りであるが、回路面積の縮小に
ついてさらに工夫した回路図である。図３において、差
動増幅器１１ａの出力電圧の設定は、基準電圧の切り換
えは行わず、トランジスタＮ１７からの１個の基準電圧
ＶＲ１３を用いており、負荷トランジスタＰ１２に接続
され、従って、トランジスタＮ１１，Ｎ１４の各ソース
に、制御信号Ｓ１１、Ｓ１２で制御されるスイッチ用ト
ランジスタＮ１３ａ、Ｎ１６ａのドレインが接続され
て、帰還抵抗の抵抗分圧比の変更のみが切り換えられ
る。
【００２９】従って、この実施例の動作のタイミング図
は、図４のようになる。即ち、差動増幅器１１ａの一方
の差動入力としては基準電圧供給信号ＶＲ１３が常に有
効であり、制御信号Ｓ１１が電源電圧、制御信号Ｓ１２
が０Ｖの時は、トランジスタＮ１３ａは導通状態でトラ
ンジスタＮ１６ａは非導通状態となっているため、差動
増幅器１１ａの他方の差動入力としては帰還信号ＦＢ１
１が選択される。従って、得られる出力ＶＯの電圧は、
次の（Ｃ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１３…（Ｃ） で表わされる。
は、図４のようになる。即ち、差動増幅器１１ａの一方
の差動入力としては基準電圧供給信号ＶＲ１３が常に有
効であり、制御信号Ｓ１１が電源電圧、制御信号Ｓ１２
が０Ｖの時は、トランジスタＮ１３ａは導通状態でトラ
ンジスタＮ１６ａは非導通状態となっているため、差動
増幅器１１ａの他方の差動入力としては帰還信号ＦＢ１
１が選択される。従って、得られる出力ＶＯの電圧は、
次の（Ｃ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１３…（Ｃ） で表わされる。
【００３０】同様に、制御信号Ｓ１１が０Ｖ、Ｓ１２が
電源電圧の時は、トランジスタＮ１３ａは非導通状態で
トランジスタＮ１６ａは導通状態となり、差動増幅器の
他方の差動入力としては帰還信号ＦＢ１２が選択され、
最終的に得られるＶＯの電圧は、次の（Ｄ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１３ ………（Ｄ） で表わされる。
電源電圧の時は、トランジスタＮ１３ａは非導通状態で
トランジスタＮ１６ａは導通状態となり、差動増幅器の
他方の差動入力としては帰還信号ＦＢ１２が選択され、
最終的に得られるＶＯの電圧は、次の（Ｄ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１３ ………（Ｄ） で表わされる。
【００３１】このように、要求仕様上、基準電圧信号は
１つで帰還抵抗の分圧比の変更のみで複数出力電圧を発
生可能な場合、本実施形態では、さらに少ない素子数で
構成できるという効果が得られる。
１つで帰還抵抗の分圧比の変更のみで複数出力電圧を発
生可能な場合、本実施形態では、さらに少ない素子数で
構成できるという効果が得られる。
【００３２】図５は本発明の第３の実施形態の回路図で
ある。図１，図３の実施形態では、スイッチとなるトラ
ンジスタを排他的に導通状態とする事を想定している
が、本実施形態のように、すべてを非導通状態にしてリ
セット状態を作り出すこともできる。又、スイッチとし
て機能するトランジスタを、差動入力の双方個別に備え
ることにより、発生する出力電圧の切り換え数を増加さ
せることもできる。
ある。図１，図３の実施形態では、スイッチとなるトラ
ンジスタを排他的に導通状態とする事を想定している
が、本実施形態のように、すべてを非導通状態にしてリ
セット状態を作り出すこともできる。又、スイッチとし
て機能するトランジスタを、差動入力の双方個別に備え
ることにより、発生する出力電圧の切り換え数を増加さ
せることもできる。
【００３３】図５の回路では、差動増幅器１１ｂのリセ
ット用のトランジスタとして、制御信号Ｓ１３をゲート
入力とするＰ１４を備えており、又、差動増幅器の差動
入力トランジスタ毎にスイッチとして機能するように、
トランジスタＮ１１，Ｎ１２に対してそれぞれトランジ
スタＮ１３ａ、Ｎ１８を、トランジスタＮ１４，Ｎ１５
に対してそれぞれトランジスタＮ１６ａ、Ｎ１９を備え
ている。
ット用のトランジスタとして、制御信号Ｓ１３をゲート
入力とするＰ１４を備えており、又、差動増幅器の差動
入力トランジスタ毎にスイッチとして機能するように、
トランジスタＮ１１，Ｎ１２に対してそれぞれトランジ
スタＮ１３ａ、Ｎ１８を、トランジスタＮ１４，Ｎ１５
に対してそれぞれトランジスタＮ１６ａ、Ｎ１９を備え
ている。
【００３４】従って、この実施形態の動作のタイミング
図は、図６のようになる。即ち、制御信号Ｓ１１、Ｓ１
１ａ、Ｓ１２、Ｓ１２ａがすべて０Ｖの状態において、
制御信号Ｓ１３を０Ｖとすることにより、差動増幅器１
１ｂの出力ＺＯは電源電圧となり、出力バッファ１２を
構成するトランジスタＰ１３は非導通状態となり、出力
信号ＶＯは帰還抵抗部１３により０Ｖにリセットされ
る。このとき、この半導体基準電圧発生回路は、トラン
ジスタのサブスレッショルド電流等のリーク電流を除い
て、電流を消費しない。
図は、図６のようになる。即ち、制御信号Ｓ１１、Ｓ１
１ａ、Ｓ１２、Ｓ１２ａがすべて０Ｖの状態において、
制御信号Ｓ１３を０Ｖとすることにより、差動増幅器１
１ｂの出力ＺＯは電源電圧となり、出力バッファ１２を
構成するトランジスタＰ１３は非導通状態となり、出力
信号ＶＯは帰還抵抗部１３により０Ｖにリセットされ
る。このとき、この半導体基準電圧発生回路は、トラン
ジスタのサブスレッショルド電流等のリーク電流を除い
て、電流を消費しない。
【００３５】又、制御信号Ｓ１３が電源電圧の状態にお
いて、制御信号Ｓ１１とＳ１１ａが電源電圧、Ｓ１２と
Ｓ１２ａが０Ｖの時は、トランジスタＮ１３ａとＮ１８
は導通状態で、トランジスタＮ１６ａとＮ１９は非導通
状態となっているため、差動増幅器１１ｂの差動入力と
しては基準電圧供給信号ＶＲ１１と帰還信号ＦＢ１１が
選択される。従って、得られる出力ＶＯの電圧は、次の
（Ｅ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１１……（Ｅ） で表わされる。
いて、制御信号Ｓ１１とＳ１１ａが電源電圧、Ｓ１２と
Ｓ１２ａが０Ｖの時は、トランジスタＮ１３ａとＮ１８
は導通状態で、トランジスタＮ１６ａとＮ１９は非導通
状態となっているため、差動増幅器１１ｂの差動入力と
しては基準電圧供給信号ＶＲ１１と帰還信号ＦＢ１１が
選択される。従って、得られる出力ＶＯの電圧は、次の
（Ｅ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１１……（Ｅ） で表わされる。
【００３６】同様に、制御信号Ｓ１１とＳ１２ａが電源
電圧、Ｓ１１ａとＳ１２が０Ｖの時は、トランジスタＮ
１３ａとＮ１９は導通状態でトランジスタＮ１８とＮ１
６ａは非導通状態となっているため、差動増幅器１１ｂ
の差動入力としては基準電圧供給信号ＶＲ１２と帰還信
号ＦＢ１１が選択される。従って、得られる出力ＶＯの
電圧は、次の（Ｆ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１２……（Ｆ） で表わされる。
電圧、Ｓ１１ａとＳ１２が０Ｖの時は、トランジスタＮ
１３ａとＮ１９は導通状態でトランジスタＮ１８とＮ１
６ａは非導通状態となっているため、差動増幅器１１ｂ
の差動入力としては基準電圧供給信号ＶＲ１２と帰還信
号ＦＢ１１が選択される。従って、得られる出力ＶＯの
電圧は、次の（Ｆ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ１２……（Ｆ） で表わされる。
【００３７】さらに、制御信号Ｓ１１ａとＳ１２が電源
電圧、Ｓ１１とＳ１２ａが０Ｖの時は、トランジスタＮ
１８とＮ１６ａは導通状態でトランジスタＮ１３ａとＮ
１９は非導通状態となっているため、差動増幅器１１ｂ
の差動入力としては基準電圧供給信号ＶＲ１１と帰還信
号ＦＢ１２が選択される。従って、得られる出力ＶＯの
電圧は、次の（Ｇ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１１…（Ｇ） で表わされる。
電圧、Ｓ１１とＳ１２ａが０Ｖの時は、トランジスタＮ
１８とＮ１６ａは導通状態でトランジスタＮ１３ａとＮ
１９は非導通状態となっているため、差動増幅器１１ｂ
の差動入力としては基準電圧供給信号ＶＲ１１と帰還信
号ＦＢ１２が選択される。従って、得られる出力ＶＯの
電圧は、次の（Ｇ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１１…（Ｇ） で表わされる。
【００３８】さらに、制御信号Ｓ１２とＳ１２ａが電源
電圧、Ｓ１１とＳ１２が０Ｖの時は、トランジスタＮ１
６ａとＮ１９は導通状態でトランジスタＮ１３ａとＮ１
８は非導通状態となっているため、差動増幅器１１ｂの
差動入力としては基準電圧供給信号ＶＲ１２と帰還信号
ＦＢ１２が選択される。従って、得られる出力ＶＯの電
圧は、次の（Ｈ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１２…（Ｈ） で表わされる。
電圧、Ｓ１１とＳ１２が０Ｖの時は、トランジスタＮ１
６ａとＮ１９は導通状態でトランジスタＮ１３ａとＮ１
８は非導通状態となっているため、差動増幅器１１ｂの
差動入力としては基準電圧供給信号ＶＲ１２と帰還信号
ＦＢ１２が選択される。従って、得られる出力ＶＯの電
圧は、次の（Ｈ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ１２…（Ｈ） で表わされる。
【００３９】上記各式から明らかなように、制御信号Ｓ
１１、Ｓ１２、Ｓ１１ａ、Ｓ１２ａを制御することによ
り、出力ＶＯに得られる出力電圧を切り換えることが可
能である。
１１、Ｓ１２、Ｓ１１ａ、Ｓ１２ａを制御することによ
り、出力ＶＯに得られる出力電圧を切り換えることが可
能である。
【００４０】図７は本発明の第４の実施形態を説明する
回路図、図８はその動作を説明するタイミング図であ
る。上述した各実施形態では、差動増幅器の差動入力を
Ｎチャネルトランジスタとしたが、差動入力をＰチャネ
ルトランジスタとして、同様の回路を構成したものであ
る。すなわち、差動増幅器１１ｃの差動入力をＰチャネ
ルトランジスタとし、それに伴いスイッチとなるトラン
ジスタもＰチャネルトランジスタとしている。又、出力
ドライバ１２ａをＮチャネルトランジスタＮ２３とし、
帰還抵抗部１３ａも電源に接続されている。
回路図、図８はその動作を説明するタイミング図であ
る。上述した各実施形態では、差動増幅器の差動入力を
Ｎチャネルトランジスタとしたが、差動入力をＰチャネ
ルトランジスタとして、同様の回路を構成したものであ
る。すなわち、差動増幅器１１ｃの差動入力をＰチャネ
ルトランジスタとし、それに伴いスイッチとなるトラン
ジスタもＰチャネルトランジスタとしている。又、出力
ドライバ１２ａをＮチャネルトランジスタＮ２３とし、
帰還抵抗部１３ａも電源に接続されている。
【００４１】従って、この実施形態の動作のタイミング
図は図８のようになる。即ち、差動増幅器１１ｃの制御
信号Ｓ７１が０Ｖ、制御信号Ｓ７２が電源電圧の時の動
作について説明すると、トランジスタＰ２３は導通状態
でＰ２６は非導通状態となっているため、差動増幅器１
１ｃの差動入力としては基準電圧供給信号ＶＲ７１と帰
還信号ＦＢ７１が選択される。
図は図８のようになる。即ち、差動増幅器１１ｃの制御
信号Ｓ７１が０Ｖ、制御信号Ｓ７２が電源電圧の時の動
作について説明すると、トランジスタＰ２３は導通状態
でＰ２６は非導通状態となっているため、差動増幅器１
１ｃの差動入力としては基準電圧供給信号ＶＲ７１と帰
還信号ＦＢ７１が選択される。
【００４２】このとき、基準電圧供給信号ＶＲ７１と帰
還信号ＦＢ７１との間に差電位があると、差動増幅器１
１ｃはそれに応じた出力を出力ドライバ１２ａに供給す
る。出力ドライバ１２ａは差動増幅器１１ｃの出力電圧
に対し負の依存を持つ出力電圧を出力するため、基準電
圧供給信号ＶＲ７１の電圧より帰還信号ＦＢ７１の電圧
が高ければ、出力ＶＯの電圧を低くするように作用し、
出力ＶＯを抵抗分圧して得られるＦＢ７１の電圧も低く
なり、その結果ＶＲ７１とＦＢ７１との差電位は減少す
る。又、ＶＲ７１の電圧よりＦＢ７１の電圧が低くけれ
ば、出力ＶＯの電圧を高くするように作用し、出力ＶＯ
を抵抗分圧して得られるＦＢ７１の電圧も高くなり、そ
の結果ＶＲ７１とＦＢ７１との差電位は同じく減少す
る。
還信号ＦＢ７１との間に差電位があると、差動増幅器１
１ｃはそれに応じた出力を出力ドライバ１２ａに供給す
る。出力ドライバ１２ａは差動増幅器１１ｃの出力電圧
に対し負の依存を持つ出力電圧を出力するため、基準電
圧供給信号ＶＲ７１の電圧より帰還信号ＦＢ７１の電圧
が高ければ、出力ＶＯの電圧を低くするように作用し、
出力ＶＯを抵抗分圧して得られるＦＢ７１の電圧も低く
なり、その結果ＶＲ７１とＦＢ７１との差電位は減少す
る。又、ＶＲ７１の電圧よりＦＢ７１の電圧が低くけれ
ば、出力ＶＯの電圧を高くするように作用し、出力ＶＯ
を抵抗分圧して得られるＦＢ７１の電圧も高くなり、そ
の結果ＶＲ７１とＦＢ７１との差電位は同じく減少す
る。
【００４３】従って、最終的には、ＶＲ７１とＦＢ７１
とは一般にバーチャルショートと呼ばれる同電位で安定
する。従って、出力ＶＯの電圧も安定し、ここで得られ
る出力ＶＯの電圧は、次の（Ｉ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ７２−Ｒ１１ ／（Ｒ１２＋Ｒ１３）×電源電圧 ………（Ｉ） で表わされる。
とは一般にバーチャルショートと呼ばれる同電位で安定
する。従って、出力ＶＯの電圧も安定し、ここで得られ
る出力ＶＯの電圧は、次の（Ｉ）式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／（Ｒ１２＋Ｒ１３）×ＶＲ７２−Ｒ１１ ／（Ｒ１２＋Ｒ１３）×電源電圧 ………（Ｉ） で表わされる。
【００４４】同様に、制御信号Ｓ７１が電源電圧、Ｓ７
２が０Ｖの時は、トランジスタＰ２３は非導通状態でＰ
２６は導通状態となり、差動増幅器１１ｃの差動入力と
しては基準電圧供給信号ＶＲ７２と帰還信号ＦＢ７２が
選択され、最終的に得られるＶＯの電圧は、次の（Ｊ）
式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ７１−（Ｒ１１＋Ｒ１２） ／Ｒ１３×電源電圧 ………（Ｊ） で表わされる。上記から明らかなように、制御信号Ｓ７
１、Ｓ７２を制御することにより、出力ＶＯに得られる
出力電圧を切り換えることが可能である。
２が０Ｖの時は、トランジスタＰ２３は非導通状態でＰ
２６は導通状態となり、差動増幅器１１ｃの差動入力と
しては基準電圧供給信号ＶＲ７２と帰還信号ＦＢ７２が
選択され、最終的に得られるＶＯの電圧は、次の（Ｊ）
式 ＶＯ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ１３×ＶＲ７１−（Ｒ１１＋Ｒ１２） ／Ｒ１３×電源電圧 ………（Ｊ） で表わされる。上記から明らかなように、制御信号Ｓ７
１、Ｓ７２を制御することにより、出力ＶＯに得られる
出力電圧を切り換えることが可能である。
【００４５】なお、昇圧電源発生回路、及び、レベルシ
フタ回路は同業者には良く知られており、本発明とは直
接関係しないのでその説明は省略する。
フタ回路は同業者には良く知られており、本発明とは直
接関係しないのでその説明は省略する。
【００４６】
【発明の効果】このように、制御信号Ｓ１１、Ｓ１２を
制御することにより、出力ＶＯに得られる出力電圧を切
り換えることが可能であるが、制御信号Ｓ１１、Ｓ１２
で制御するスイッチとして機能するトランジスタＮ１
３、Ｎ１６のソース電圧は接地、すなわち０Ｖとなって
いる。
制御することにより、出力ＶＯに得られる出力電圧を切
り換えることが可能であるが、制御信号Ｓ１１、Ｓ１２
で制御するスイッチとして機能するトランジスタＮ１
３、Ｎ１６のソース電圧は接地、すなわち０Ｖとなって
いる。
【００４７】従って、制御信号Ｓ１１、Ｓ１２には通常
の論理ゲートの出力電圧である電源電圧を供給しても、
トランジスタＮ１３、Ｎ１６のゲート、ソース間電圧は
電源電圧と同電位となりトランジスタを導通状態とする
のに十分な電圧を確保することができ、電源電圧を下げ
たときにも、トランジスタＮ１３、Ｎ１６の導通、非導
通を容易に制御できるという効果がある。
の論理ゲートの出力電圧である電源電圧を供給しても、
トランジスタＮ１３、Ｎ１６のゲート、ソース間電圧は
電源電圧と同電位となりトランジスタを導通状態とする
のに十分な電圧を確保することができ、電源電圧を下げ
たときにも、トランジスタＮ１３、Ｎ１６の導通、非導
通を容易に制御できるという効果がある。
【００４８】さらに、本実施形態では、差動増幅器の差
動入力信号であるＶＲ１１、ＦＢ１１、ＶＲ１２、ＦＢ
１２にスイッチとなるトランジスタが挿入されていない
ため、制御信号の遷移に伴うトランジスタのゲート容量
を介したカップリングノイズが発生しないという効果も
ある。
動入力信号であるＶＲ１１、ＦＢ１１、ＶＲ１２、ＦＢ
１２にスイッチとなるトランジスタが挿入されていない
ため、制御信号の遷移に伴うトランジスタのゲート容量
を介したカップリングノイズが発生しないという効果も
ある。
【図１】本発明の第１の実施形態を説明する半導体基準
電圧発生回路の回路図。
電圧発生回路の回路図。
【図２】図１の動作を説明するタイミング図。
【図３】本発明の第２の実施形態を説明する回路図。
【図４】図３の動作を説明するタイミング図。
【図５】本発明の第３の実施形態を説明する回路図。
【図６】図５の動作を説明するタイミング図。
【図７】本発明の第４の実施形態を説明する回路図。
【図８】図７の動作を説明するタイミング図。
【図９】従来例の半導体基準電圧発生回路を説明する回
路図。
路図。
１１，１１ａ〜１１ｄ 差動増幅器
１２，１２ａ 出力ドライバ
１３，１３ａ 帰還抵抗部
１４ 昇圧電源発生回路
１５，１６ レベルシフタ回路
ＦＢ１１，１２，７１，７２ 帰還電圧信号
Ｎ１１〜Ｎ３４ Ｎチャネルトランジスタ
Ｐ１１〜Ｐ２６ Ｐチャネルトランジスタ
Ｓ１１，１２、７１，７２ 制御信号
ＶＲ１１，１２，７１，７２ 基準電圧
ＶＯ 出力電圧
Claims (6)
- 【請求項１】 差動増幅器と、この差動増幅器からの出
力を反転出力する出力ドライバと、この出力ドライバの
負荷となり抵抗分割して第１、第２の帰還電圧を取り出
す帰還抵抗部とを含む半導体基準電圧発生回路におい
て、前記差動増幅器が、差動入力部を複数設け、制御信
号により制御されるスイッチ回路により、基準となる電
圧の差動入力信号が切り換えられることを特徴とする半
導体基準電圧発生回路。 - 【請求項２】 差動入力部が、第１の帰還電圧と第１の
基準電圧を差動入力し一対の差動の負荷を有する第１、
第２のトランジスタと、これらトランジスタの共通接続
点に接続され接地または電源電圧により制御されるスイ
ッチ用の第３トランジスタとからなり、第２の帰還電圧
と第２の基準電圧とを差動入力し前記差動の負荷に接続
された第４、第５のトランジスタと、これらトランジス
タの共通接続点に接続され接地または電源電圧により制
御されるスイッチ用の第６のトランジスタとからなる請
求項１記載の半導体基準電圧発生回路。 - 【請求項３】 差動入力部が、第１の帰還電圧と第１の
基準電圧をそれぞれ入力し一対の差動の負荷を有する第
１、第２のトランジスタと、前記第１のトランジスタに
接続され接地または電源電圧により制御されるスイッチ
用の第３トランジスタと、前記第１のトランジスタ側の
負荷に共通接続され第２の帰還電圧を入力する第４のト
ランジスタと、この第４のトランジスタに接続され接地
または電源電圧により制御されるスイッチ用の第６のト
ランジスタとからなる請求項１記載の半導体基準電圧発
生回路。 - 【請求項４】 差動入力部が、第１の帰還電圧と第１の
基準電圧を差動入力し一対の差動の負荷を有する第１、
第２のトランジスタと、これら第１、第２のトランジス
タにそれぞれ接続され接地または電源電圧により制御さ
れるスイッチ用の第３、第７のトランジスタとからな
り、第２の帰還電圧と第２の基準電圧とを差動入力し前
記差動の負荷に接続された第４、第５のトランジスタ
と、これら第４、第５のトランジスタにそれぞれ接続さ
れ接地または電源電圧により制御されるスイッチ用の第
６、第８のトランジスタとからなる請求項１記載の半導
体基準電圧発生回路。 - 【請求項５】 第２の制御信号により、基準電圧を入力
する第２、第４のトランジスタ側の負荷を制御する第９
のトランジスタを有するようにした請求項４記載の半導
体基準電圧発生回路。 - 【請求項６】 第１乃至第８のトランジスタがＮチャネ
ルであり、第９のトランジスタがＰチャネルであるか、
または第１乃至第８のトランジスタがＰチャネルであ
り、第９のトランジスタがＮチャネルである請求項２，
３，４または５記載の半導体基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144819A JP3949510B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144819A JP3949510B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338550A true JP2003338550A (ja) | 2003-11-28 |
| JP3949510B2 JP3949510B2 (ja) | 2007-07-25 |
Family
ID=29704392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002144819A Expired - Fee Related JP3949510B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3949510B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102563A (ja) * | 2005-10-05 | 2007-04-19 | Asahi Kasei Microsystems Kk | 電流発生回路 |
| US7450439B2 (en) | 2005-03-31 | 2008-11-11 | Hynix Semiconductor Inc. | Apparatus for generating internal voltage |
| JP2009087293A (ja) * | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 安定化電源回路 |
| US8350618B2 (en) | 2010-05-31 | 2013-01-08 | SK Hynix Inc. | Voltage generation circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
| JP2001117650A (ja) * | 1999-08-06 | 2001-04-27 | Ricoh Co Ltd | 定電圧電源 |
| JP2001222331A (ja) * | 2000-02-08 | 2001-08-17 | Nec Saitama Ltd | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 |
-
2002
- 2002-05-20 JP JP2002144819A patent/JP3949510B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
| JP2001117650A (ja) * | 1999-08-06 | 2001-04-27 | Ricoh Co Ltd | 定電圧電源 |
| JP2001222331A (ja) * | 2000-02-08 | 2001-08-17 | Nec Saitama Ltd | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7450439B2 (en) | 2005-03-31 | 2008-11-11 | Hynix Semiconductor Inc. | Apparatus for generating internal voltage |
| JP2007102563A (ja) * | 2005-10-05 | 2007-04-19 | Asahi Kasei Microsystems Kk | 電流発生回路 |
| JP4699856B2 (ja) * | 2005-10-05 | 2011-06-15 | 旭化成エレクトロニクス株式会社 | 電流発生回路及び電圧発生回路 |
| JP2009087293A (ja) * | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 安定化電源回路 |
| US8350618B2 (en) | 2010-05-31 | 2013-01-08 | SK Hynix Inc. | Voltage generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3949510B2 (ja) | 2007-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0675602B1 (en) | Voltage-level shifter | |
| US7176741B2 (en) | Level shift circuit | |
| KR100747328B1 (ko) | 동작 범위가 넓은 차동 증폭기 | |
| US7345530B1 (en) | Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing | |
| US8154323B2 (en) | Output driver operable over wide range of voltages | |
| CN109756210B (zh) | 使用电压倍增器电平移位时钟信号的电路 | |
| US7129756B2 (en) | Semiconductor integrated circuit | |
| KR20110093661A (ko) | 트랜스미션 게이트 및 반도체 장치 | |
| KR100251254B1 (ko) | 파워 손실을 절감할 수 있는 전압 감시 회로 | |
| JPH10163846A (ja) | 駆動回路 | |
| JP2007329518A (ja) | チョッパ型コンパレータ | |
| JPWO2018055666A1 (ja) | インターフェース回路 | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| JP4774287B2 (ja) | 出力回路 | |
| KR100300902B1 (ko) | 아날로그디지털변환기및레벨시프터 | |
| JP2003338550A (ja) | 半導体基準電圧発生回路 | |
| JP7085911B2 (ja) | コンパレータ及び発振回路 | |
| JP3068752B2 (ja) | 半導体装置 | |
| JP2679495B2 (ja) | 半導体回路 | |
| US5537063A (en) | CMOS logic circuit with plural inputs | |
| KR102164755B1 (ko) | 전류 구동 디지털 아날로그 변환기 | |
| KR100391023B1 (ko) | 입력회로 | |
| JP2003198358A (ja) | レベルシフト回路 | |
| JP4602008B2 (ja) | Ｃｍｏｓ出力バッファ回路 | |
| JP3252875B2 (ja) | 電圧比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |