JP2007102563A - 電流発生回路 - Google Patents
電流発生回路 Download PDFInfo
- Publication number
- JP2007102563A JP2007102563A JP2005292718A JP2005292718A JP2007102563A JP 2007102563 A JP2007102563 A JP 2007102563A JP 2005292718 A JP2005292718 A JP 2005292718A JP 2005292718 A JP2005292718 A JP 2005292718A JP 2007102563 A JP2007102563 A JP 2007102563A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- differential amplifier
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Images
Abstract
【解決手段】 トランジスタM143のドレイン端子(出力端子)と、トランジスタM141のドレイン端子との電圧を、差動増幅器op142の入力端子に接続し、差動増幅器op142の出力端子をトランジスタM142のゲートに接続することで、トランジスタM141とトランジスタM142のドレイン電圧を等しくし、正確な電流出力を供給する。
【選択図】 図1
Description
差動増幅器opl11の出力は、トランジスタM112のゲートに接続されており、該トランジスタM112はPチャネルトランジスタM111のトランジスタサイズに比例した電流を流すことが可能である。例えば、トランジスタM111のチャネル長をW1,チャネル幅をL1、トランジスタM112のチャネル長をW2,チャネル幅をL2とすると、トランジスタM112に流れる出力電流はIref・(W2/L2)/(W1/L1)となる。また、このときトランジスタM112は飽和領域で動作する必要があり、出力端電圧VoはVo<Vdd−ΔV112までが動作可能電圧となる。
しかし、図6の構成では、トランジスタM111のドレイン端電圧VaとトランジスタM112のドレイン端電圧(出力端電圧)Moとが異なる場合、チャネル変調効果により、トランジスタM112に流れる電流、つまり出力電流IoutがトランジスタM112のドレイン電圧により、変動してしまう。
しかし、いずれのトランジスタM121〜M124も飽和領域で動作する必要があるため、出力端電圧VoがVdd−(Vgs123+ΔV124)以下となることが必要となる。なお、ΔV124はトランジスタM124の飽和電圧である。つまり電源電圧が低い場合などには出力端子の電圧を図6の回路よりも低くしなくてはならないという欠点がある。
直列接続したトランジスタM131,M132の各ゲートをトランジスタM132のドレインに接続し、かつ直列接続した2つの出力トランジスタM133,M134のゲートに接続する。なお、トランジスタM131,M133を飽和領域で動作させるために、トランジスタM132のゲートソース電圧Vgs132をトランジスタM131の閾値電圧よりも低くし、且つ、トランジスタM134のゲートソース電圧Vgs134をトランジスタM133の閥値電圧よりも低くする。
更に、図8に示す回路方式では、2つの直列に接続されたトランジスタの飽和動作条件(Vgs132>Vt131,Vgs134>Vt133)を満足させることが必要であり、これを実現する手段として多閾値プロセスを用いることが提案されているが、これは言うまでも無く製造コストを上げることとなる。
本発明は、このような課題に鑑みてなされたものであり、電源電圧が低い場合でも正確な基準電流のカレントミラー動作を可能とし、これによって正確な出力電流を得ることができる電流発生回路を提供することを目的としている。
これら請求項1及び2の構成によれば、第2の差動増幅器が、第1のトランジスタのドレインと第3のトランジスタのドレイン、つまり双方のトランジスタの電流出力端子を同電位とする制御を行うので、従来回路で生じていた第3のトランジスタのドレイン電圧による電流変動を抑え、正確な電流出力を可能とする。
この構成によれば、複数の抵抗器の間に複数の電流出力端子が設けられているので、広範囲で高精度の電圧出力を得ることが可能となる。
図1は、本発明の実施の形態に係る電流発生回路の構成を示す回路図である。
図1に示す電流発生回路において、M141〜M143はPチャネルトランジスタである。R141は抵抗器である。op141,op142は差動増幅器であり、C141は差動増幅器op141の位相補償用キャパシタである。
図3中、gm1,gd1はトランジスタM141の等価回路であり、gm2,gd2はトランジスタM142の等価回路であり、gm3,gd3はトランジスタM143の等価回路である。R1は抵抗器R141である。Ioutは出力電流である。
また、基準電圧をV、節点Aの電位をVa、節点Bの電位をVb、出力端の電圧をVoとする。
A:(−A1・gm1−gd2)・Va−{(A2+1)・gm2−gd2−gd1}・Vb+A2・gm2・Vo+A1・gm1・V=0 …(1)
図3における節点Bにおいてキルヒホッフの法則を用いると数式2が表せる。
B:(gd2+1/R1)・Va+{A2+1)・gm2−gd2}Vb−A2・gm2・Vo=0 …(2)
C:A1・gm3・(Va−V)−gd3・Vo=Iout …(3)
A1>>1,A2>>1,gm1>>gd1,gm2>>gd2であるから、数式(1)及び(2)は数式(4-1)と(4−2)のように近似できる。
A:(−A1・gm1・gd2)・Va−(A2・gm2・gd1)・Vb+A2・gm2・Vo+A1・gm1・V=0 …(4−1)
B:(gd2+1/R1)・Va+A2・gm2・Vb−A2・gm2・Vo=0
…(4−2)
Va=A1・gm1/(A1・gm1・1/R1)・V+gd1/(A1・gm1−1/R1)・Vo …(5)
数式(3)と数式(5)から数式(6)が得られる。
A1・gm3・1/(A1・gm1−1/R1)・V/R1+(A1・gm3・gd1−A1・gd3・gm1+1/R1・gd3)・1/{A1・gm3・(A1・gm1−1/R1)1}=Iout …(6)
k・{A1・gm1・1/(A1・gm1・1/R1)・V/R1+gd1・/(A1・gm1−1/R1)・Vo/R1}=Iout …(7)
ここで基準電流IrefはVa/R1となり数式(5)から数式(8)のように表される。
A1・gm1・1/(A1・gm1−1/R1)・V/R1+gd1・/(A1・gm1−1/R1)・Vo/R1=Iref …(8)
数式(7)と数式(8)から分かるように出力電流Iout=Iref・kとなり、正確な電流比となっていることが分かる。
k・V/R1=Iout …(9)
V/R1=Iref …(10)
数式(9),(10)から分かるように、基準電圧Vと抵抗器R1により、正確な出力電流k・V/R1を得ることができる。
更に、数式(7),(8)の第2項に注目すると、トランジスタM141,M143の出力インピーダンス1/gd1、1/gd3(=k*gd1)は、差動増幅器op141のゲインによりA倍に増幅されていることが分かる。これは言い換えると、短チャネル効果による出力電流Ioutの変動を抑制することと同等であり、電流精度を得るために、不必要に素子面積を増大させる必要がなくなる。
また、差動増幅器op142の位相余裕を確保する必要がある場合、差動増幅器op142の出力端子と電源Vdd間あるいは、節点A間等にキャパシタを挿入することで容易に実現することができる。
但し、上記実施の形態はPチャネルトランジスタの電流出力回路に限定されるものではなく、図4に示す本実施の形態の第1応用例に示すように、Nチャネルトランジスタの電流出力回路に適用することもできる。
この構成の電流発生回路において、トランジスタM143のドレイン端子(電流出力端子)に任意の点に端子を設けた抵抗器R2を接続することで、電圧出力V・k・R2[n]/R1を得ることが可能である。この際、出力電圧は電源電圧−ΔV143まで可能であり、従来の電流ミラー回路を用いた場合よりも広い出力電圧範囲を確保することが可能となる。ここで抵抗器R2[n]はアース側のR182[1]からR182[n]の抵抗端子までの総抵抗値であり、ΔV143はトランジスタM143の飽和電圧である。
Mo141,Mo142,M171,M172,M173 Nチャネルトランジスタ
op111,op121,op13Lop141,op142,op143,op171,op172 差動増幅器
R111,R121,R131,R141,R171,R181,R182 抵抗器
R182[1]〜R182[n] 抵抗端子
C111,C121,C131,C141,C171 キャパシタンス
Claims (3)
- 入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電流発生回路において、
前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第1の差動増幅器と、この第1の差動増幅器の出力端子にゲートが接続された第1のトランジスタと、電源とアース間に前記第1のトランジスタと共に直列接続され、前記第1の差動増幅器の正極入力端子にドレインが接続された第2のトランジスタと、この第2のトランジスタのドレインと電源線間に接続された抵抗器とを備え、
前記電流ミラー回路は、前記第1の差動増幅器の出力端子及び前記第1のトランジスタのゲートに、ゲートが接続された第3のトランジスタと、この第3のトランジスタのドレインに正極入力端子が接続され、前記第1及び第2のトランジスタの接続部分に負極入力端子が接続され、前記第2のトランジスタのゲートに出力端子が接続された第2の差動増幅器とを備え、
前記第3のトランジスタのドレインを前記出力端子に接続して電流を出力することを特徴とする電流発生回路。 - 前記第1〜第3のトランジスタは、P及びNチャネルの何れかのチャネル構造を有する
ことを特徴とする請求項1に記載の電流発生回路。 - 入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電流発生回路において、
前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第1の差動増幅器と、この第1の差動増幅器の出力端子にゲートが接続された第1のトランジスタと、電源とアース間に前記第1のトランジスタと共に直列接続され、前記第1の差動増幅器の正極入力端子にドレインが接続された第2のトランジスタと、この第2のトランジスタのドレインと電源線間に接続された抵抗器とを備え、
前記電流ミラー回路は、前記第1の差動増幅器の出力端子及び前記第1のトランジスタのゲートに、ゲートが接続された第3のトランジスタと、この第3のトランジスタのドレインに正極入力端子が接続され、前記第1及び第2のトランジスタの接続部分に負極入力端子が接続され、前記第2のトランジスタのゲートに出力端子が接続された第2の差動増幅器とを備え、
前記第3のトランジスタのドレインと前記電源線との間に複数の抵抗器を接続し、各抵抗器の接続点を前記出力端子として用い、これら出力端子から電流を取り出すことを特徴とする電流発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292718A JP4699856B2 (ja) | 2005-10-05 | 2005-10-05 | 電流発生回路及び電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292718A JP4699856B2 (ja) | 2005-10-05 | 2005-10-05 | 電流発生回路及び電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007102563A true JP2007102563A (ja) | 2007-04-19 |
JP4699856B2 JP4699856B2 (ja) | 2011-06-15 |
Family
ID=38029434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292718A Expired - Fee Related JP4699856B2 (ja) | 2005-10-05 | 2005-10-05 | 電流発生回路及び電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4699856B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100197A (ja) * | 2007-10-16 | 2009-05-07 | Renesas Technology Corp | Rf電力増幅装置およびrf電力増幅器の電源電圧を制御する電源供給回路 |
WO2009076304A1 (en) * | 2007-12-12 | 2009-06-18 | Sandisk Corporation | Current mirror device and method |
JP2009189006A (ja) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | 光受信回路 |
JP2010279098A (ja) * | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 電流制御回路 |
JP2015012377A (ja) * | 2013-06-27 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN104750157A (zh) * | 2013-12-27 | 2015-07-01 | 慧荣科技股份有限公司 | 带隙参考电压产生电路 |
JP2016126550A (ja) * | 2015-01-05 | 2016-07-11 | アルプス電気株式会社 | 定電流回路及びこれを有するセンサ装置 |
CN111124033A (zh) * | 2019-12-27 | 2020-05-08 | 芯原微电子(上海)股份有限公司 | 差分对结构动态栅电容补偿电路 |
CN114675705A (zh) * | 2022-04-12 | 2022-06-28 | 中科芯集成电路有限公司 | 一种低温漂迟滞比较器 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5597619A (en) * | 1979-01-19 | 1980-07-25 | Yokogawa Hokushin Electric Corp | Reference signal generating circuit |
JPS55100710A (en) * | 1979-01-29 | 1980-07-31 | Nec Corp | Power circuit |
JPH05333954A (ja) * | 1992-06-04 | 1993-12-17 | Yokogawa Electric Corp | 電流源回路 |
JPH0661859A (ja) * | 1992-08-10 | 1994-03-04 | Hitachi Ltd | 半導体集積回路装置及びa/d変換回路 |
JPH07122946A (ja) * | 1993-09-23 | 1995-05-12 | At & T Global Inf Solutions Internatl Inc | 直列感知抵抗なしの電圧−電流変換器 |
JPH0949858A (ja) * | 1995-08-07 | 1997-02-18 | Nippon Motorola Ltd | 電流検出制御回路及びパターンレイアウト方法 |
JPH09307369A (ja) * | 1996-05-15 | 1997-11-28 | Denso Corp | カレントミラー回路及び定電流駆動回路 |
JPH11234060A (ja) * | 1998-02-18 | 1999-08-27 | Fujitsu Ltd | カレントミラー回路および該カレントミラー回路を有する半導体集積回路 |
JPH11272346A (ja) * | 1997-12-18 | 1999-10-08 | Lucent Technol Inc | 電流ソース |
JPH11298271A (ja) * | 1998-04-10 | 1999-10-29 | Yokogawa Electric Corp | 可変利得増幅器 |
JP2000112548A (ja) * | 1998-10-07 | 2000-04-21 | Ricoh Co Ltd | 基準電圧発生回路 |
JP2001185964A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | カレントミラー回路および演算増幅器 |
JP2002290239A (ja) * | 2001-03-26 | 2002-10-04 | Nec Corp | カレントミラー回路及びアナログデジタル変換回路 |
JP2003058263A (ja) * | 2001-08-10 | 2003-02-28 | Sharp Corp | 半導体集積回路及びそれを用いた基準電圧発生回路 |
JP2003338550A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体基準電圧発生回路 |
JP2005234890A (ja) * | 2004-02-19 | 2005-09-02 | Sanyo Electric Co Ltd | 定電流回路 |
JP2006202043A (ja) * | 2005-01-20 | 2006-08-03 | Rohm Co Ltd | 定電流回路、それを用いた電源装置および発光装置 |
-
2005
- 2005-10-05 JP JP2005292718A patent/JP4699856B2/ja not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5597619A (en) * | 1979-01-19 | 1980-07-25 | Yokogawa Hokushin Electric Corp | Reference signal generating circuit |
JPS55100710A (en) * | 1979-01-29 | 1980-07-31 | Nec Corp | Power circuit |
JPH05333954A (ja) * | 1992-06-04 | 1993-12-17 | Yokogawa Electric Corp | 電流源回路 |
JPH0661859A (ja) * | 1992-08-10 | 1994-03-04 | Hitachi Ltd | 半導体集積回路装置及びa/d変換回路 |
JPH07122946A (ja) * | 1993-09-23 | 1995-05-12 | At & T Global Inf Solutions Internatl Inc | 直列感知抵抗なしの電圧−電流変換器 |
JPH0949858A (ja) * | 1995-08-07 | 1997-02-18 | Nippon Motorola Ltd | 電流検出制御回路及びパターンレイアウト方法 |
JPH09307369A (ja) * | 1996-05-15 | 1997-11-28 | Denso Corp | カレントミラー回路及び定電流駆動回路 |
JPH11272346A (ja) * | 1997-12-18 | 1999-10-08 | Lucent Technol Inc | 電流ソース |
JPH11234060A (ja) * | 1998-02-18 | 1999-08-27 | Fujitsu Ltd | カレントミラー回路および該カレントミラー回路を有する半導体集積回路 |
JPH11298271A (ja) * | 1998-04-10 | 1999-10-29 | Yokogawa Electric Corp | 可変利得増幅器 |
JP2000112548A (ja) * | 1998-10-07 | 2000-04-21 | Ricoh Co Ltd | 基準電圧発生回路 |
JP2001185964A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | カレントミラー回路および演算増幅器 |
JP2002290239A (ja) * | 2001-03-26 | 2002-10-04 | Nec Corp | カレントミラー回路及びアナログデジタル変換回路 |
JP2003058263A (ja) * | 2001-08-10 | 2003-02-28 | Sharp Corp | 半導体集積回路及びそれを用いた基準電圧発生回路 |
JP2003338550A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体基準電圧発生回路 |
JP2005234890A (ja) * | 2004-02-19 | 2005-09-02 | Sanyo Electric Co Ltd | 定電流回路 |
JP2006202043A (ja) * | 2005-01-20 | 2006-08-03 | Rohm Co Ltd | 定電流回路、それを用いた電源装置および発光装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100197A (ja) * | 2007-10-16 | 2009-05-07 | Renesas Technology Corp | Rf電力増幅装置およびrf電力増幅器の電源電圧を制御する電源供給回路 |
WO2009076304A1 (en) * | 2007-12-12 | 2009-06-18 | Sandisk Corporation | Current mirror device and method |
CN101884020B (zh) * | 2007-12-12 | 2013-11-27 | 桑迪士克科技股份有限公司 | 电流镜器件和方法 |
US8786359B2 (en) | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
JP2009189006A (ja) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | 光受信回路 |
JP2010279098A (ja) * | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 電流制御回路 |
JP2015012377A (ja) * | 2013-06-27 | 2015-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9543947B2 (en) | 2013-06-27 | 2017-01-10 | Renesas Electronics Corporation | Semiconductor device |
US10082919B2 (en) | 2013-06-27 | 2018-09-25 | Renesas Electronics Corporation | Semiconductor device |
CN104750157A (zh) * | 2013-12-27 | 2015-07-01 | 慧荣科技股份有限公司 | 带隙参考电压产生电路 |
JP2016126550A (ja) * | 2015-01-05 | 2016-07-11 | アルプス電気株式会社 | 定電流回路及びこれを有するセンサ装置 |
CN111124033A (zh) * | 2019-12-27 | 2020-05-08 | 芯原微电子(上海)股份有限公司 | 差分对结构动态栅电容补偿电路 |
CN111124033B (zh) * | 2019-12-27 | 2021-07-13 | 芯原微电子(上海)股份有限公司 | 差分对结构动态栅电容补偿电路 |
CN114675705A (zh) * | 2022-04-12 | 2022-06-28 | 中科芯集成电路有限公司 | 一种低温漂迟滞比较器 |
Also Published As
Publication number | Publication date |
---|---|
JP4699856B2 (ja) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699856B2 (ja) | 電流発生回路及び電圧発生回路 | |
US7576610B2 (en) | Operational amplifier of class AB | |
JP4991785B2 (ja) | 半導体集積回路装置 | |
US9813026B2 (en) | Amplifier arrangement | |
JP2015061294A (ja) | カスコード増幅器 | |
JP2006253910A (ja) | 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法 | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
US7317358B2 (en) | Differential amplifier circuit | |
WO2007043389A1 (ja) | 四端子二重絶縁ゲート電界トランジスタを用いたcmos増幅器、それを用いた多入力cmos増幅器、高利得多入力cmos増幅器、高利得高安定多入力cmos増幅器および多入力cmos差動増幅器 | |
US7532069B2 (en) | Differential amplifying circuit | |
JP2000165159A (ja) | カレントミラー回路および電流源回路 | |
US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
EP1435693B1 (en) | Amplification circuit | |
US7453104B2 (en) | Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit | |
WO2017030091A1 (ja) | 半導体装置、オペアンプ及び電子機器 | |
KR100945723B1 (ko) | 폴디드 캐스코드 전류원 | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
JP2003524980A (ja) | 差動対を含み差動対のトランスコンダクタンスを再生する再生手段を有する電子回路 | |
US11742812B2 (en) | Output pole-compensated operational amplifier | |
JPH09219629A (ja) | 演算増幅器 | |
JP4686758B2 (ja) | 絶縁ゲート電界効果トランジスタを用いた多入力cmos増幅器と、それを用いた高利得多入力cmos増幅器、高安定多入力cmos増幅器、高利得高安定多入力cmos増幅器、多入力cmos差動増幅器 | |
JP5203809B2 (ja) | 電流ミラー回路 | |
US7233202B2 (en) | Amplifier with increased bandwidth and method thereof | |
JPH1115545A (ja) | 半導体装置 | |
JP3846996B2 (ja) | アナログ/ディジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4699856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |