CN114675705A - 一种低温漂迟滞比较器 - Google Patents

一种低温漂迟滞比较器 Download PDF

Info

Publication number
CN114675705A
CN114675705A CN202210379523.6A CN202210379523A CN114675705A CN 114675705 A CN114675705 A CN 114675705A CN 202210379523 A CN202210379523 A CN 202210379523A CN 114675705 A CN114675705 A CN 114675705A
Authority
CN
China
Prior art keywords
pmos
tube
drain
gate
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210379523.6A
Other languages
English (en)
Inventor
黄东
邢向明
冯奕
唐茂洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Key System and Integrated Circuit Co Ltd
Original Assignee
China Key System and Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Key System and Integrated Circuit Co Ltd filed Critical China Key System and Integrated Circuit Co Ltd
Priority to CN202210379523.6A priority Critical patent/CN114675705A/zh
Publication of CN114675705A publication Critical patent/CN114675705A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种低温漂迟滞比较器，属于模拟电路领域。所述低温漂迟滞比较器包括补偿电流产生模块和内部迟滞比较模块；所述补偿电流产生模块产生受工艺影响的补偿电流，将该模块产生的补偿电流提供给所述内部迟滞比较模块，所述内部迟滞比较模块能在实现迟滞传输特性的基础上，通过模块之间配合实现一种受工艺和温度影响低的低温漂迟滞比较器，针对宽温度范围的应用场景也能保证迟滞比较器的精确度。

Description

一种低温漂迟滞比较器
技术领域
本发明涉及模拟电路技术领域，特别涉及一种低温漂迟滞比较器。
背景技术
使用一般比较器会出现在阈值点附近，由于噪声的影响会出现输出电平误触发现象。为应对噪声问题，使用迟滞比较器特有的传输特性，输出电压翻转时，此时输入电压对应有不同的正转折点电压和负转折点电压，通过迟滞比较器输出输入的双稳态特性，可以很好解决一般比较器出现输出电平误触发问题。
传统的迟滞比较器受工艺参数和温度影响较大，尤其在应用场景温度变化较大，工艺制程中工艺参数的影响较大时，常常会出现输入的正转折点电压或负转折点电压电平移位的现象，影响迟滞比较器的精确度。
发明内容
本发明的目的在于提供一种低温漂迟滞比较器，以解决传统迟滞比较器中受工艺和温度影响而精确度降低的问题。
为解决上述技术问题，本发明提供了一种低温漂迟滞比较器，包括补偿电流产生模块和内部迟滞比较模块，
所述补偿电流产生模块产生电流提供给所述内部迟滞比较模块；
所述内部迟滞比较模块实现输出电压的迟滞输出特性，降低受温度的影响。
可选的，所述补偿电流产生模块包括NMOS管MN1～MN4、PMOS管MP5～MP10、输入端电压V1和V2、运算放大器AMP1和AMP2；
运算放大器AMP1的正输入端连接输入端电压V1，负输入端连接NMOS管MN1的漏端，输出端连接PMOS管MP5的栅端；NMOS管MN1的漏端连接PMOS管MP5的漏端，栅端连接输入端电压V2；PMOS管MP5的源端连接PMOS管MP7的漏端；PMOS管MP7的栅端接自身漏端；PMOS管MP8的栅端连接PMOS管MP7的栅端，漏端连接NMOS管MN3的漏端；NMOS管MN3的栅端与NMOS管MN4的栅端连接；
运算放大器AMP2的正输入端连接相同的输入端电压V1，负输入端连接NMOS管MN2的漏端，输出端连接PMOS管MP6的栅端；NMOS管MN2的漏端连接PMOS管MP6的漏端，栅端连接相同的输入端电压V2；PMOS管MP6的源端连接PMOS管MP10的漏端；PMOS管MP10的栅端接自身漏端；PMOS管MP9的栅端连接PMOS管MP10的栅端，漏端连接NMOS管MN4的漏端；NMOS管MN4的栅端连接自身漏端。
可选的，所述NMOS管MN1～MN4的源端均接地；所述PMOS管MP7～MP10的源端均连接电源电压VDD。
可选的，所述内部迟滞比较模块包括NMOS管MN11～MN16、PMOS管MP17～MP22；
NMOS管MN11的漏端和栅端均接入所述补偿电流产生模块输出的补偿电流I1；NMOS管MN12的栅端连接NMOS管MN11的栅端，漏端连接NMOS管MN15的源端和NMOS管MN16的源端；NMOS管MN13的漏端连接PMOS管MP17的漏端，栅端接其自身漏端；NMOS管MN14的漏端接PMOS管MP22的漏端，栅端接NMOS管MN13的栅端；NMOS管MN15的栅端连接参考电压VREF，漏端连接PMOS管MP20的漏端；NMOS管MN16的栅端连接输入电压VIN，漏端连接PMOS管MP19的漏端；
PMOS管MP17的栅端连接PMOS管MP18的漏端；PMOS管MP18的栅端接自身漏端；PMOS管MP19的漏端连接PMOS管MP21的漏端，栅端接PMOS管MP18的栅端；PMOS管MP20的漏端连接PMOS管MP18的漏端，栅端接PMOS管MP21的栅端；PMOS管MP21的漏端接自身栅端；PMOS管MP22的栅端接PMOS管MP21的漏端。
可选的，所述NMOS管MN11～MN14的源端均接地；所述PMOS管MP17～MP22的源端均接电源电压VDD。
在本发明提供的低温漂迟滞比较器，能够实现降低工艺和温度对迟滞比较器精度的影响，针对宽温度范围的应用场景也能保证迟滞比较器的精确度。
附图说明
图1是本发明提供的一种低温漂迟滞比较器中的补偿电流产生模块电路原理图；
图2是本发明提供的一种低温漂迟滞比较器中的内部迟滞比较模块电路原理图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种低温漂迟滞比较器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种低温漂迟滞比较器，包括补偿电流产生模块和内部迟滞比较模块；所述补偿电流产生模块产生的电流受工艺参数迁移率和栅氧层厚度影响较大，这些工艺参数受温度变化影响较大，即补偿电流产生模块的输出电流的精度受温度影响。所述补偿电流产生模块产生的电流提供给内部迟滞比较模块，所述内部迟滞比较模块可以实现输出电压的迟滞输出特性，所述补偿电流产生模块的电流经过所述内部迟滞比较模块能够实现降低输出电压受温度的影响，从而实现一种低温漂的迟滞比较器。
如图1所示为所述补偿电流产生模块的结构示意图，其整体电路具有比较好的对称性，包括NMOS管MN1～MN4、PMOS管MP5～MP10、输入端电压V1和V2、输出补偿电流I1、运算放大器AMP1和AMP2。输入电压V1与运算放大器AMP1的正输入端相连接，运算放大器AMP1的负输入端与NMOS管MN1的漏端相连接，运算放大器AMP1的输出端与PMOS管MP5的栅端相连接，输入电压V2与NMOS管MN1的栅端相连接。相对称的，相同的输入电压V1与运算放大器AMP2的正输入端相连接，运算放大器AMP2的负输入端与NMOS管MN2的漏端相连接，运算放大器AMP2的输出端与PMOS管MP6的栅端相连接，相同的输入电压V2与NMOS管MN2的栅端相连接。通过运算放大器AMP1和AMP2的箝位功能，使得NMOS管MN1的漏端电压和MN2的漏端电压大小都等于V。NMOS管MN1和MN2的个数分别为M1和M2(M1>0，M2>0)，通过控制输入电压V1的大小，使得NMOS管MN1的漏端电压和MN2的漏端电压足够小，保证NMOS管MN1和MN2工作在线性区，根据MOS晶体管线性区的电流公式，流过NMOS管MN1的电流IMN1为：
Figure BDA0003592147820000041
上式中，μn为电子迁移率，COX为单位面积栅氧化层电容，
Figure BDA0003592147820000042
为NMOS管MN1的宽长比，VTH为阈值电压，VGS1＝V2，VDS1＝V1，同样，流过NMOS管MN2的电流为：
Figure BDA0003592147820000043
上式中，VGS2＝V2，VDS2＝V1，在相同工艺制程中，影响NMOS管MN1和MN2电流大小的迁移率、单位面积栅氧层电容和阈值电压可以认为大小基本相同。
所述补偿电流产生模块中的NMOS管MN1和MN2，通过运算放大器AMP1、AMP2和输入电压V1的控制使得NMOS管MN1和MN2能够工作在线性区。晶体管MP7、MP8、MN3、MN4、MP9和MP10并联MOS管的个数分别为M7、M8、M3、M4、M9和M10(M7>0、M8>0、M3>0、M4>0、M9>0、M10>0)。根据晶体管电流镜像原则，流过NMOS管MN1的电流IMN1镜像到PMOS管MP8的镜像电流为
Figure BDA0003592147820000044
流过NMOS管MN2的电流IMN2镜像到NMOS管MN3的镜像电流为
Figure BDA0003592147820000045
根据基尔霍夫电流定律和上述式子，可得所述补偿电流产生模块的输出电流
Figure BDA0003592147820000046
Figure BDA0003592147820000047
补偿电流产生模块的输出电流受工艺参数的影响，得到的输出电流I1受温度影响较大。
所述内部迟滞比较模块将所述补偿电流产生模块的输出电流I1进行镜像，作为内部迟滞比较模块的尾电流IMN12，即图2中流经NMOS管MN12的电流，其中NMOS管MN11和MN12的并联管个数分别为M11和M12(M11>0，M12>0)。通过所述补偿电流产生模块的输出电流，使内部迟滞比较模块的输入信号的正向转折点VIN+和负向转折点VIN-受温度影响小，减少温度对输入信号和参考信号之间关系的影响，提高低温漂迟滞比较器的精度。
所述补偿电流产生模块的电流经过镜像，作为内部迟滞比较模块的尾电流
Figure BDA0003592147820000048
根据迟滞比较器的大信号工作特性，当NMOS管MN16栅端的输入电压VIN远远小于NMOS管MN15栅端的输入参考电压VREF时，NMOS管MN16关断，尾电流IMN12全都流经PMOS管MP18和NMOS管MN15串联支路，此时输出电压VOUT输出为低电压，当VIN电压逐渐增大，当补偿电流产生模块提供的尾电流流过PMOS管MP19和NMOS管MN16串联支路，使得IMP19＝IMN16，输出电压VOUT发生翻转，此时输入电压(即NMOS管MN16栅端的输入电压VIN)定义为正向转折点VIN+。内部迟滞比较模块中PMOS管MP18和MP21并联管个数相同，即M18＝M21(M18>0，M21>0)，PMOS管MP19和MP20并联管个数相同，即M19＝M20(M19>0，M20>0)，使PMOS管MP18与MP19镜像比例为1：m。当输入达到正向转折点电压时，此时存在IMP15＝IMN18，MP18：MP19＝1：m，IMP19＝IMN16，IMP15+IMN16＝IMP12，内部迟滞比较模块差分输入对称管脚MN15和MN16宽长比尺寸相同，整理得正向转折点电压：
Figure BDA0003592147820000051
根据迟滞比较器的大信号工作特性，当输入VIN远远大于参考电压VREF时，NMOS管MN16打开，尾电流IMN12基本全都流经PMOS管MP21和NMOS管MN16串联支路，此时输出电压VOUT输出为高电压，当VIN电压逐渐减小，当补偿电流产生模块提供的尾电流流过PMOS管MP20和NMOS管MN15串联支路，使得IMP20＝IMN15，VOUT电压发生翻转，此时输入电压定义为反向转折点VIN-。PMOS管MP21与MP20镜像比例为1：m。当输入达到反向转折点电压时，此时存在IMP21＝IMN16，MP21：MP20＝1：m，IMP20＝IMN15，IMP15+IMN16＝IMP12，内部迟滞比较模块差分输入对称管脚MN15和MN16宽长比尺寸相同，整理得反向转折点电压
Figure BDA0003592147820000052
所述内部迟滞比较模块产生的转折点电压受工艺制程的迁移率、栅氧层厚度和补偿电流产生模块镜像后电流的影响。内部迟滞比较模块输入输出关系称为双稳态特性，通过正向转折点与反向转折点的差值判断传输特性是否良好，正向与反向转折点差值
Figure BDA0003592147820000053
Figure BDA0003592147820000054
可以看出式中与工艺制程相关的参数被影响补偿电流产生模块电流的工艺参数相互抵消，电压V1和电压V2是通过基准模块和分压模块产生的低温漂电压，得到结果是不随温度和工艺影响的物理量，所以，通过补偿电流产生模块和内部迟滞比较模块能够实现良好的低温漂迟滞比较器的传输特性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种低温漂迟滞比较器，其特征在于，包括补偿电流产生模块和内部迟滞比较模块，
所述补偿电流产生模块产生电流提供给所述内部迟滞比较模块；
所述内部迟滞比较模块实现输出电压的迟滞输出特性，降低受温度的影响。
2.如权利要求1所述的低温漂迟滞比较器，其特征在于，所述补偿电流产生模块包括NMOS管MN1～MN4、PMOS管MP5～MP10、输入端电压V1和V2、运算放大器AMP1和AMP2；
运算放大器AMP1的正输入端连接输入端电压V1，负输入端连接NMOS管MN1的漏端，输出端连接PMOS管MP5的栅端；NMOS管MN1的漏端连接PMOS管MP5的漏端，栅端连接输入端电压V2；PMOS管MP5的源端连接PMOS管MP7的漏端；PMOS管MP7的栅端接自身漏端；PMOS管MP8的栅端连接PMOS管MP7的栅端，漏端连接NMOS管MN3的漏端；NMOS管MN3的栅端与NMOS管MN4的栅端连接；
运算放大器AMP2的正输入端连接相同的输入端电压V1，负输入端连接NMOS管MN2的漏端，输出端连接PMOS管MP6的栅端；NMOS管MN2的漏端连接PMOS管MP6的漏端，栅端连接相同的输入端电压V2；PMOS管MP6的源端连接PMOS管MP10的漏端；PMOS管MP10的栅端接自身漏端；PMOS管MP9的栅端连接PMOS管MP10的栅端，漏端连接NMOS管MN4的漏端；NMOS管MN4的栅端连接自身漏端。
3.如权利要求2所述的低温漂迟滞比较器，其特征在于，所述NMOS管MN1～MN4的源端均接地；所述PMOS管MP7～MP10的源端均连接电源电压VDD。
4.如权利要求2所述的低温漂迟滞比较器，其特征在于，所述内部迟滞比较模块包括NMOS管MN11～MN16、PMOS管MP17～MP22；
NMOS管MN11的漏端和栅端均接入所述补偿电流产生模块输出的补偿电流I1；NMOS管MN12的栅端连接NMOS管MN11的栅端，漏端连接NMOS管MN15的源端和NMOS管MN16的源端；NMOS管MN13的漏端连接PMOS管MP17的漏端，栅端接其自身漏端；NMOS管MN14的漏端接PMOS管MP22的漏端，栅端接NMOS管MN13的栅端；NMOS管MN15的栅端连接参考电压VREF，漏端连接PMOS管MP20的漏端；NMOS管MN16的栅端连接输入电压VIN，漏端连接PMOS管MP19的漏端；
PMOS管MP17的栅端连接PMOS管MP18的漏端；PMOS管MP18的栅端接自身漏端；PMOS管MP19的漏端连接PMOS管MP21的漏端，栅端接PMOS管MP18的栅端；PMOS管MP20的漏端连接PMOS管MP18的漏端，栅端接PMOS管MP21的栅端；PMOS管MP21的漏端接自身栅端；PMOS管MP22的栅端接PMOS管MP21的漏端。
5.如权利要求4所述的低温漂迟滞比较器，其特征在于，所述NMOS管MN11～MN14的源端均接地；所述PMOS管MP17～MP22的源端均接电源电压VDD。
CN202210379523.6A 2022-04-12 2022-04-12 一种低温漂迟滞比较器 Pending CN114675705A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210379523.6A CN114675705A (zh) 2022-04-12 2022-04-12 一种低温漂迟滞比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210379523.6A CN114675705A (zh) 2022-04-12 2022-04-12 一种低温漂迟滞比较器

Publications (1)

Publication Number Publication Date
CN114675705A true CN114675705A (zh) 2022-06-28

Family

ID=82078645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210379523.6A Pending CN114675705A (zh) 2022-04-12 2022-04-12 一种低温漂迟滞比较器

Country Status (1)

Country Link
CN (1) CN114675705A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102563A (ja) * 2005-10-05 2007-04-19 Asahi Kasei Microsystems Kk 電流発生回路
CN101013884A (zh) * 2006-11-24 2007-08-08 华中科技大学 单边迟滞比较器
CN107612526A (zh) * 2016-07-11 2018-01-19 史树元 一种频率稳定的低功耗振荡器电路
US20180173258A1 (en) * 2016-12-19 2018-06-21 Qorvo Us, Inc. Voltage regulator with fast transient response
CN110362143A (zh) * 2019-07-25 2019-10-22 成都市易冲半导体有限公司 一种迟滞电压比较器
CN111464152A (zh) * 2020-05-15 2020-07-28 福建江夏学院 一种实现片内时钟低温漂低功耗的电路及方法
CN114237340A (zh) * 2021-12-27 2022-03-25 江苏润石科技有限公司 分段温度补偿基准电压源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102563A (ja) * 2005-10-05 2007-04-19 Asahi Kasei Microsystems Kk 電流発生回路
CN101013884A (zh) * 2006-11-24 2007-08-08 华中科技大学 单边迟滞比较器
CN107612526A (zh) * 2016-07-11 2018-01-19 史树元 一种频率稳定的低功耗振荡器电路
US20180173258A1 (en) * 2016-12-19 2018-06-21 Qorvo Us, Inc. Voltage regulator with fast transient response
CN110362143A (zh) * 2019-07-25 2019-10-22 成都市易冲半导体有限公司 一种迟滞电压比较器
CN111464152A (zh) * 2020-05-15 2020-07-28 福建江夏学院 一种实现片内时钟低温漂低功耗的电路及方法
CN114237340A (zh) * 2021-12-27 2022-03-25 江苏润石科技有限公司 分段温度补偿基准电压源

Similar Documents

Publication Publication Date Title
US4583037A (en) High swing CMOS cascode current mirror
CN109947169B (zh) 一种具有预稳压结构的高电源抑制比带隙基准电路
JP3519361B2 (ja) バンドギャップレファレンス回路
CN108717158B (zh) 一种适用于死区时间控制的负压检测电路
CN108536210B (zh) 一种平滑温度补偿带隙基准源电路
CN108445956A (zh) 一种高电源抑制比低温漂带隙基准电压源
CN113703510A (zh) 一种低功耗的带隙基准电路
CN116700418A (zh) 一种钳位电压精确可调电路
CN111240386A (zh) 一种自补偿的电流舵电荷泵电路
CN113253788B (zh) 基准电压电路
CN111897391B (zh) 电流镜电路、偏置电路结构、集成电路、电子设备
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN111026226B (zh) 一种电压调节器
CN110166029B (zh) 一种迟滞比较器电路
CN110247645B (zh) 一种电压比较器
CN100571025C (zh) 差分级电压偏置微调电路
CN114675705A (zh) 一种低温漂迟滞比较器
CN114356016B (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN113377152B (zh) 一种快速响应无外接电容型线性稳压器
CN108181968B (zh) 一种基准电压产生电路
CN110703840A (zh) 低噪声带隙基准输出电压建立电路
CN112947660B (zh) 一种电源电压的预处理电路及预处理方法
CN110109500B (zh) 一种可自激补偿的带隙基准电压源
CN112928998B (zh) 一种双极型晶体管放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination