JP2016512402A - 切り替え可能な信号ルーティング回路 - Google Patents

Abstract

少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号をルーティングする為の切り替え可能な信号ルーティング回路が提供される。ポートは、可変抵抗器を介して共通ノードに接続され、切り替え可能な信号ルーティング回路は、活性ポートの数に依存して、可変抵抗器の抵抗値を設定するように構成される。

Description

本発明の実施形態は、少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号をルーティングする為の切り替え可能な信号ルーティング回路に関する。更なる実施形態は、切り替え可能な信号ルーティング回路を操作する為の方法に関する。幾つかの実施形態は、組み合わされたＲＦ可変スプリッタ＋スイッチ（ＲＦ＝無線周波数）に関する。

１個の入力ポートの信号をＮ個の出力ポートに同時に送信するように設計された、以下の追加要件（又は制約）を備えた分配ネットワークを有することが望ましいであろう。
１．分配ネットワークは、理想的にはＤＣから無限周波数（ＤＣ＝直流）までの広帯域であるべきである。
２．分配ネットワークにおけるＮ個の出力ポートのそれぞれは、伝送又は非伝送ポートとして個別に選択可能であるべきである。
３．最低要件として、伝送するように選択された分配ネットワークの入力ポート及びＭ個（１≦Ｍ≦Ｎ）全ての出力ポートは、インピーダンス整合されるべきである。
４．追加要件として、Ｍ個の伝送ポートだけでなく残りのポートも、インピーダンス整合されるべきである。即ち、分配ネットワークのＮ＋１個の全てのポートは、どのポートが伝送しているかとは無関係に、インピーダンス整合されるべきである。
５．分配ネットワークの挿入損失は、低減（又は最小化さえ）されるべきである。
６．分配ネットワークの温度依存性は、低減（又は最小化さえ）されるべきである。
７．分配ネットワークの線形性は、増加（又は最大化さえ）されるべきである。
８．製造プロセス変動及び製造後調整要件に対する分配ネットワークの感度は、低減（又は最小化さえ）されるべきである。

上記で列挙された要件の幾つか（しかし全てでない）を維持する可能な１つの構造は、単極Ｎ投（ＳＰＮＴ）スイッチであり、これに関連して、Ｎは、整数倍であり、「倍数」を表す。ＳＰＮＴスイッチの詳細な説明は、（非特許文献１）に見い出すことができる。ＳＰＮＴスイッチの主な欠点は、同時に１個の出力ポートだけが、利用可能なＮ個の出力ポートの間で選択され得るということである。

従って、Ｎ個の出力ポートのそれぞれが、伝送又は非伝送ポートとして個別に選択可能であるべきであると述べる少なくとも要件２は、満たされない。

上記で列挙された要件の幾つか（しかし再び全てでない）を満たす他の１つの回路が、図１に図式化されたＮ出力スプリッタ１０である。それは、Ｒ_１〜Ｒ_Ｎ＋１として図１に示されているＮ＋１個の等価抵抗器と、Ｐ_１〜Ｐ_Ｎ＋１として図１に示されているＮ＋１個のポートからなる。Ｎ＋１個の等価Ｒ_１〜Ｒ_Ｎ＋１抵抗器は、Ｎ＋１個のポートＰ_１〜Ｐ_Ｎ＋１を共通ノード１２に接続する。それによって、等価抵抗器Ｒ_１〜Ｒ_Ｎ＋１は、固定又は定抵抗値を含む。

Ｎ＋１個のポートＰ_１〜Ｐ_Ｎ＋１の全てを同時に整合させる為の（即ち、伝送するように選択された入力ポート、及びＭ個の出力ポートの全てが、インピーダンス整合されるべきであることを述べる要件３と、Ｍ個の伝送ポートだけでなく残りのポートもまた、インピーダンス整合されるべきであることを述べる要件４とを満たす為の）条件は、

であり、式中、Ｒ_０は、名目上５０Ωに等しい基準インピーダンスである。

式（１）に記載されている条件下で、図１におけるネットワークの散乱パラメータは、全てのポートが完全に均等であるため、

である。

式（３）は、構造のインピーダンス整合を確認し、それ以上の解説を必要としない。式（２）は、スプリッタ１０が、そのＮ個の出力ポートＰ_２〜Ｐ_Ｎ＋１のそれぞれに入力電力を伝送し、線形ユニットにおける減衰が出力ポートＰ_２〜Ｐ_Ｎ＋１自体の数Ｎの逆数と等しいことを述べる。また、式（２）から、入力電力Ｐ_ＩＮ（入力ポートＰ_１に存在する）と出力ポートＰ_２〜Ｐ_Ｎ＋１に全体的に伝送される出力電力Ｐ_ＯＵＴとの間の比率が、

ということになる。

換言すれば、利用可能な入力電力Ｐ_ＩＮの１／Ｎだけが、出力ポートＰ_２〜Ｐ_Ｎ＋１間で共有され、利用可能な入力電力Ｐ_ＩＮの残りの（Ｎ−１）／Ｎは、構造１０の内部で消散される。それは、分配ネットワークの挿入損失が低減（又は最小化さえ）されるべきであることを述べる要件５と異なる可能性がある。他方で、非消散的なＮウェイ電力分割器構造を実現する唯一の方法は、抵抗器の代わりに反応素子を用いることによる。かかる可能性の１つは、（非特許文献２）に説明されているように、いわゆるウィルキンソン電力分割器に基づいている。残念なことに、反応素子は、本来的に周波数依存性である。従って、非消散的な分配ネットワークは、比較的わずかなオクターブの相対帯域幅で実現できるだけである。

図２は、Ｎウェイ電力スプリッタの抵抗値及び伝送係数を表に列挙する。換言すれば、図２は、固定等価抵抗器の抵抗値（Ｒ_０＝５０Ωと仮定する）と、１〜１６の出力ポート数を有する電力スプリッタ用の入力−出力伝送係数と、を表に列挙する（１出力電力スプリッタは、直接入力−出力接続からなるささいな構造である）。

図１に示されている構造によって満たされない追加要件は、Ｎ個の出力ポートＰ_２〜Ｐ_Ｎ＋１のそれぞれが、伝送又は非伝送ポートとして個別に選択可能であるべきであることを述べる要件２である。

ロベルト・ソレンティーノ（Ｒｏｂｅｒｔｏ Ｓｏｒｒｅｎｔｉｎｏ）、ジョバンニ・ビアンキ（Ｇｉｏｖａｎｎｉ Ｂｉａｎｃｈｉ）著、「マイクロ波及びＲＦ工学（Ｍｉｃｒｏｗａｖｅ ａｎｄ ＲＦ Ｅｎｇｉｎｅｅｒｉｎｇ）」、第１０章、ｐ．３６３〜３８９ ジョバンニ・ビアンキ（Ｇｉｏｖａｎｎｉ Ｂｉａｎｃｈｉ）著、「マイクロ波及びＲＦ工学（Ｍｉｃｒｏｗａｖｅ ａｎｄ ＲＦ Ｅｎｇｉｎｅｅｒｉｎｇ）」、第７章、ｐ．２０５〜２０９ ジョバンニ・ビアンキ（Ｇｉｏｖａｎｎｉ Ｂｉａｎｃｈｉ）著、「マイクロ波及びＲＦ工学（Ｍｉｃｒｏｗａｖｅ ａｎｄ ＲＦ Ｅｎｇｉｎｅｅｒｉｎｇ）」、第１０章、ｐ．３８９〜４００

従って、本発明の目的は、上記の欠点を低減又は回避さえすることである。

この目的は、請求項１に記載の切り替え可能な信号ルーティング回路、請求項１５に記載の切り替え可能な信号ルーティング回路を操作する為の方法、及び請求項１７に記載のコンピュータプログラムによって解決される。

少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号をルーティングする為の切り替え可能な信号ルーティング回路が提供される。ポートは、可変抵抗器を介して共通ノードに接続され、切り替え可能な信号ルーティング回路は、活性ポートの数に依存して、可変抵抗器の抵抗値を設定するように構成される。

更に、少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号をルーティングする為の切り替え可能な信号ルーティング回路を操作する為の方法が提供される。ポートは、可変抵抗器によって共通ノードに接続される。方法は、活性ポートの数に依存して、可変抵抗器の抵抗値を設定することを含む。

本発明の実施形態は、添付の図面を参照しながら本明細書で説明される。

受動Ｎウェイスプリッタのブロック図を示す。 Ｎウェイ電力スプリッタの抵抗値及び伝送係数を表に列挙する。 受動の切り替え可能な電力スプリッタのブロック図を示す。 直列素子を備えた吸収ＳＰＳＴのブロック図を示す。 分路素子を備えた吸収ＳＰＳＴのブロック図を示す。 本発明の実施形態に従った切り替え可能な信号ルーティング回路のブロック図を示す。 可変抵抗器のブロック図を示す。 図６ａに示されている可変抵抗器のＰＩＮダイオードベースの実装形態を示す。 図６ａに示されている可変抵抗器のＦＥＴベースの実装形態を示す。 可変抵抗器のブロック図を示す。 本発明の実施形態に従った、図７ａに示されている可変抵抗器の実装形態のブロック図を示す。 本発明の更なる実施形態に従った、図７ａに示されている可変抵抗器の実装形態のブロック図を示す。 本発明の更なる実施形態に従った、図７ａに示されている可変抵抗器の実装形態のブロック図を示す。 本発明の更なる実施形態に従った、図７ａに示されている可変抵抗器の実装形態のブロック図を示す。 図７ｂに示されている可変抵抗器及び図に７ｃ示されている可変抵抗器が提供できる異なる抵抗値を表に列挙する。 同じ数の異なる抵抗値を提供する為に、図７ｂに示されている可変抵抗器を必要とする抵抗器ユニットの数、及び図に７ｃ示されている可変抵抗器を必要とする抵抗器ユニットの数を表において比較する。

等しい又は均等な機能を備えた等しい又は均等な要素は、以下の説明において等しい又は均等な参照数字によって表示される。

本発明の実施形態を説明する前に、出力部に追加のＳＰＳＴスイッチを導入することによって、（Ｎ個の出力ポートのそれぞれが、伝送又は非伝送ポートとして個別に選択可能であるべきであることを述べる）要件２を満たす受動の切り替え可能な電力スプリッタを提示する。

図３は、受動の切り替え可能な電力スプリッタ２０のブロック図を示す。図３に示されている構造が、Ｐ_２〜Ｐ_Ｎ＋１で表示されているＮ個の出力ポートにおけるＮ単極単投（ＳＰＳＴ）スイッチ２２_２〜２２_Ｎ＋１を追加した、図１に示されている構造に基づいていることに留意されたい。その結果、ＳＰＳＴスイッチは、Ｎ＝１を備えたＳＰＮＴスイッチの特別で単純化された事例である。

換言すれば、受動の切り替え可能な電力スプリッタ２０は、Ｎ＋１個の等価抵抗器Ｒ_１〜Ｒ_Ｎ＋１を含む受動スプリッタ２１と、等価抵抗器Ｒ_２〜Ｒ_Ｎ＋１と出力ポートＰ_２〜Ｐ_Ｎ＋１との間に接続されたＮ単極単投（ＳＰＳＴ）スイッチ２２_２〜２２_Ｎ＋１と、を含む。

図３で用いられるＳＰＳＴスイッチ２２_２〜２２_Ｎ＋１は、それぞれのポートが伝送（即ち活性）若しくは非伝送（即ち不活性）かどうかに依存せず、又は換言すれば設定状態に依存せず、それらのスイッチが、それらのポートの両方に理想的に完全なインピーダンス整合を提供するという点で吸収性である。このように、図３に示されている受動スプリッタ２０は、通常の場合（その全てのポートが、インピーダンス整合されている）におけるように機能し、一方で出力ポートＰ_２〜Ｐ_Ｎ＋１の全ては、伝送するか又は伝送しないように個別に選択することができる。

図４ａ及び４ｂは、非伝送状態においてインピーダンス整合を備えた吸収ＳＰＳＴスイッチ用の２つの代替構造を示す。より正確には、図４ａは、直列素子を備えた吸収ＳＰＳＴスイッチ（Ｒ_０を備えたＳＷ_Ａ及びＲ_０を備えたＳＷ_Ｃ）の実現を示し、図４ｂは、分路素子を備えた吸収ＳＰＳＴスイッチ（Ｒ_０を備えたＳＷ_Ｄ及びＲ_０を備えたＳＷ_Ｈ）の実現を示す。

図４ａに示されている吸収ＳＰＳＴスイッチ２２は、入力ポートＰ_ｋ’、出力ポートＰ_ｋ、基準端子２４、第１のスイッチＳＷ_Ａ、第２のスイッチＳＷ_Ｂ、第３のスイッチＳＷ_Ｃ、第１の基準インピーダンスＲ_０、及び第２の基準インピーダンスＲ_０を含む。

第１のスイッチＳＷ_Ａ及び第２のスイッチＳＷ_Ｂは、入力ポートＰ_ｋ’と出力ポートＰ_ｋとの間で直列に接続される。第１のスイッチＳＷ_Ａと第２のスイッチＳＷ_Ｂとの間の共通ノード２３が、第３のスイッチＳＷ_Ｃを介して基準端子２４に接続される。基準端子２４は、基準電位、例えば接地電位を供給するように構成することができる。従って、基準端子２４は、接地端子とすることができる。

換言すれば、第１のスイッチＳＷ_Ａ、第２のスイッチＳＷ_Ｂ、及び第３のスイッチＳＷ_Ｃは、入力ポートＰ_ｋ’、出力ポートＰ_ｋ、及び基準端子２４間のスター結線を形成する。

第１の基準インピーダンスＲ_０は、第１のスイッチＳＷ_Ａと並列に接続され、第２の基準インピーダンスＲ_０は、第２のスイッチＳＷ_Ｂと並列に接続される。

図４ｂに示されている吸収ＳＰＳＴスイッチ２２は、入力ポートＰ_ｋ’、出力ポートＰ_ｋ、基準端子２４、第４のスイッチＳＷ_Ｄ、第５のスイッチＳＷ_Ｅ、第６のスイッチＳＷ_Ｆ、第７のスイッチＳＷ_Ｇ、第８のスイッチＳＷ_Ｈ、第１の基準インピーダンスＲ_０、及び第２の基準インピーダンスＲ_０を含む。

第５のスイッチＳＷ_Ｅ及び第７のスイッチＳＷ_Ｇは、入力ポートＰ_ｋ’と出力ポートＰ_ｋとの間に直列に接続される。第５のスイッチＳＷ_Ｅと第７のスイッチＳＷ_Ｇとの間の共通ノード２３が、第６のスイッチＳＷ_Ｆを介して基準端子２４（の１つ）に接続される。換言すれば、第５のスイッチＳＷ_Ｅ、第６のスイッチＳＷ_Ｆ、及び第７のスイッチＳＷ_Ｇは、入力ポートＰ_ｋ’、出力ポートＰ_ｋ、及び基準端子２４（の１つ）間のスター結線を形成する。

第４のスイッチＳＷ_Ｄ及び第１の基準インピーダンスＲ_０は、入力ポートＰ_ｋ’と基準端子２４（の１つ）との間に直列に接続される。第８のスイッチＳＷ_Ｈ及び第２の基準インピーダンスＲ_０は、出力ポートＰ_ｋと基準端子２４（の１つ）との間に直列に接続される。

基準端子２４が、接地電位を供給する接地端子とされ得ることに留意されたい。

既に言及したように、図４ａに示されている吸収ＳＰＳＴスイッチ２２又は図４ｂに示されている吸収ＳＰＳＴスイッチ２２のいずれかは、図２に示されている受動の切り替え可能な電力スプリッタ２０を得る為に、図１に示されている受動Ｎウェイスプリッタ１０の出力部のそれぞれに追加することができる。

それによって、各ＳＰＳＴスイッチ２２は、非常に高い（理想的には無限大）又は非常に低い（理想的にはゼロ）インピーダンス値を仮定することが可能な直列及び分路スイッチング装置を有する。スイッチＳＷ_Ａ、ＳＷ_Ｂ、ＳＷ_Ｅ、及びＳＷ_Ｇが短絡された場合に、ＳＰＳＴスイッチ２２は、その２個のＲＦポートＰ_ｋ’及びＰ_ｋを互いに接続する。スイッチＳＷ_Ｃ、ＳＷ_Ｄ、ＳＷ_Ｆ、及びＳＷ_Ｈが短絡された場合に、ＳＰＳＴスイッチ２２は、その２個のＲＦポートＰ_ｋ’及びＰ_ｋを互いに分離する。伝送にしろ非伝送にしろ、ＳＰＳＴスイッチ２２は、整合されたポートＰ_ｋ’及びＰ_ｋを受動スプリッタ２１及び外部出力ポートＰ_２〜Ｐ_Ｎ＋１に常に提示する。

図３に示されている構造の主な不都合は、その挿入損失であり、それは、利用可能な出力ポートＰ_２〜Ｐ_Ｎ＋１の数Ｎに依存し、実際に選択された又は活性出力ポートＰ_１〜Ｐ_Ｍ＋１の数Ｍ（Ｍ≦Ｎ）には依存しない。伝送係数が、出力ポートＰ_２〜Ｐ_Ｎ＋１の数Ｎに反比例するため、最低可能挿入損失は、利用可能な出力ポート未満が選択された場合、即ちＭ＜Ｎの場合でも実現されない。次の例は、これを明確にし得る。

その結果、ネットワークが、Ｒ_０＝５０Ωを備えた４個（Ｎ＝４）の出力ポートを含むことが仮定される。式（１）及び（３）から、図２に示されている表の第４の行の値が得られる。即ち、等価抵抗器Ｒ_１〜Ｒ_５のそれぞれの為の３０Ωの抵抗Ｒ_ｋ、及び−１２．０４ｄＢの入力−出力伝送係数（２０・ｌｏｇ_１０（｜ｓ_ｋ１｜））が得られる。

４個の出力ポートのうちの２個だけが、伝送するように選択された場合、いずれにしても−１２．０４ｄＢの入力−出力の伝送係数（２０・ｌｏｇ_１０（｜ｓ_ｋ１｜））が得られ、一方で図２に示されている表の第２の行は、２個の出力ポートを含む受動スプリッタ用の伝送係数が、単に−６．０２ｄＢであるはずであることを述べる。

従って、図３に示されている構造は、活性出力ポートの数が低減された場合に、より低い挿入損失値を実現する為にスプリッタによって提供される機会を利用しない。全ては、分配ネットワークの挿入損失が低減（又は最小化さえ）されるべきであることを述べる要件５と著しく異なる。

続いて、上記の欠点を低減又は回避さえする本発明の実施形態を説明する。

次の説明において、本発明の実施形態のより詳細な説明を提供する為に、複数の詳細が述べられる。しかしながら、本発明の実施形態が、これらの特定の詳細なしに実施され得ることが当業者には明らかであろう。他の例において、本発明の実施形態を曖昧にするのを避ける為に、周知の構造及び装置が、詳細にではなく、ブロック図の形式で示されている。更に、以下で説明される異なる実施形態の特徴は、特に別段の言及がなければ、互いに組み合わされても良い。

図５は、本発明の実施形態に従った切り替え可能な信号ルーティング回路１００のブロック図を示す。切り替え可能な信号ルーティング回路１００は、少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号をルーティングするように構成され、ポートＰ_１〜Ｐ_Ｎ＋１は、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１を介して共通ノード１０２に接続される。切り替え可能な信号ルーティング回路１００は、活性ポートＰ_１〜Ｐ_Ｌの数Ｌに依存して、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の抵抗値を設定するように構成される。

本発明の概念によれば、切り替え可能な信号ルーティング回路１００は、図１の場合におけるように、固定等価抵抗器ではなく、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１を含む。換言すれば、図１に示されている受動Ｎウェイスプリッタの固定等価抵抗器Ｒ_１〜Ｒ_Ｎ＋１は、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１によって取り替えられる。更に、切り替え可能な信号ルーティング回路１００は、活性ポートＰ_１〜Ｐ_Ｌの数Ｌに依存して、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の抵抗値を設定するように構成される。

それによって、Ｎは、２以上の自然数（Ｎ≧２）とすることができ、Ｌは、２以上の自然数に、且つＮ＋１以下とすることができる（２≦Ｌ≦Ｎ＋１）。

例えば、切り替え可能な信号ルーティング回路１００は、３、４、５、１０、２０、３０、４０、５０、１００個、又は更に多くのポートＰ_１〜Ｐ_Ｎ＋１を含むことができる。

切り替え可能な信号ルーティング回路１００が、複数の入力／出力ポートＰ_１〜Ｐ_Ｎ＋１を含むことができ、複数の入力／出力ポートＰ_１〜Ｐ_Ｎ＋１の少なくとも１個が、入力ポートとして用いられ、複数の入力／出力ポートＰ_１〜Ｐ_Ｎ＋１の少なくとももう１個が、出力ポートとして用いられることに留意されたい。

例えば、切り替え可能な信号ルーティング回路１００は、１個の入力ポートＰ_１及び複数の出力ポートＰ_２〜Ｐ_Ｎ＋１を含むことができる。その場合に、切り替え可能な信号ルーティング回路１００は、信号スプリッタと呼ぶことができる。

更に、切り替え可能な信号ルーティング回路は、複数の入力ポートＰ_２〜Ｐ_Ｎ＋１及び１個の出力ポートＰ_１を含むことができる。その場合に、切り替え可能な信号ルーティング回路１００は、信号結合器と呼ぶことができる。

当然、切り替え可能な信号ルーティング回路１００はまた、複数の入力ポート及び複数の出力ポートを同時に含むことができる。又は換言すれば、切り替え可能な信号ルーティング回路１００はまた、２個以上の入力ポート（例えば２、３、５、１０、２０、３０、５０個、又は更に多くの入力ポート）及び２個以上の出力ポート（例えば２、３、５、１０、２０、３０、５０個、又は更に多くの出力ポート）を同時に含むことができる。

幾つかの実施形態において、切り替え可能な信号ルーティング回路１００は、活性ポートＰ_１〜Ｐ_Ｌの数Ｌを示す制御情報を受信するように、且つ制御情報に応じて可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の抵抗値を自動的に設定するように構成することができる。

それによって、切り替え可能な信号ルーティング回路１００は、全ての可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の抵抗値を設定するように構成することができる。更に、切り替え可能な信号ルーティング回路１００は、活性ポートＰ_１〜Ｐ_Ｌに接続された可変抵抗器Ｒ_１〜Ｒ_Ｌの抵抗値だけを設定するように構成することができる。

更に、切り替え可能な信号ルーティング回路１００は、各可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１、又は活性ポートＰ_１〜Ｐ_Ｌに接続された各可変抵抗器Ｒ_１〜Ｒ_Ｌの抵抗値を個別に設定するように構成することができる。

更に、切り替え可能な信号ルーティング回路１００は、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の抵抗値、又は活性ポートＰ_１〜Ｐ_Ｌに接続された抵抗器Ｒ_１〜Ｒ_Ｌの抵抗値を同じ値に設定するように構成することができる。

例えば、切り替え可能な信号ルーティング回路１００は、式

に基づいて、±１０％（又は５％、３％、若しくは１％）の許容誤差内で、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１のそれぞれにおける抵抗値Ｒを設定するように構成することができ、式中、Ｍ＝Ｌ−１であり、Ｌは、活性ポートの数であり、Ｒ_０は、例えば５０Ω（又は６０Ω、７０Ω、若しくは１１０Ω）の抵抗を有する基準インピーダンスである。

更に、切り替え可能な信号ルーティング回路１００は、終端抵抗器で不活性ポートＰ_Ｌ＋１〜Ｐ_Ｎ＋１を終端するように構成することができる。

終端抵抗器は、不活性ポートＰ_Ｌ＋１〜Ｐ_Ｎ＋１において基準インピーダンスを提供しても良い。例えば、終端抵抗器は、５０Ω（又は６０Ω、７０Ω、若しくは１１０Ω）の基準インピーダンスＲ_０を有しても良い。

更に、切り替え可能な信号ルーティング回路１００は、不活性ポートＰ_Ｌ＋１〜Ｐ_Ｎ＋１を共通ノード１０２から切断するように構成することができる。

切り替え可能な信号ルーティング回路１００（Ｎ＋１ポートネットワーク）は、少なくとも１個の入力ポートに存在する１つの入力信号をＭ個の選択可能な出力ポートに分配するか、又はＭ個の選択可能な入力ポートに接続されたＭ個のソースを共通出力ポートに組み合わせる為に用いることができる。第１の場合に、ネットワーク１００のポートＰ_１は、入力ポートとすることができ、残りのＮ個のポートＰ_２〜Ｐ_Ｎ＋１は、出力ポートとすることができる。第２の場合に、ネットワーク１００のポートＰ_１は、出力ポートとすることができ、残りのＮ個のポートＰ_２〜Ｐ_Ｎ＋１は、入力ポートとすることができる。

再構成可能な分配ネットワーク１００は、純粋に受動的に、且つ理想的に又はほとんどは線形にすることができる。このことから、実際上、ネットワーク１００はまた、相補的であるということになる。従って、ソース分配器（若しくはスプリッタ）又はソース結合器としての使用事例は、完全に均等である。従って、使用事例をソース分配器と呼ぶ以下の考察は、ソース結合器としての使用事例にもまた当てはまり得る。

換言すれば、下記において、切り替え可能な信号ルーティング回路１００が、１個の入力ポートＰ_１及び複数の出力ポートＰ_２〜Ｐ_Ｎ＋１を含むと仮定される。それによって、選択された出力ポート又は活性出力ポートの数は、Ｍで表示され、Ｍは、活性ポートの数Ｌ（即ち、活性入力及び出力ポート）マイナス１（Ｍ＝Ｌ−１）と等しい。

既に示したように、本発明の背後にある基本概念は、図１に示されている受動スプリッタ１０の固定抵抗器Ｒ_ｋ（１≦ｋ≦Ｎ＋１）を可変制御抵抗器と取り替えることである。より正確には、入力ポートＰ_１及び選択された出力ポートＰ_２〜Ｐ_{Ｌ＝Ｍ＋１}に接続されるＬ＝Ｍ＋１個の抵抗器は、値Ｒ_０・（Ｍ−１）／（Ｍ＋１）を仮定し、Ｍ（１≦Ｍ≦Ｎ）は、選択された（又は活性）出力ポートの数である。選択されていない出力ポートＰ_Ｌ＋１〜Ｐ_Ｎ＋１に接続される残りのＮ−Ｍ個の抵抗器Ｒ_Ｌ＋１〜Ｒ_Ｎ＋１は、理想的には開回路である。

無線周波数（ＲＦ）における電流（電圧）制御型抵抗器の古典的な実装形態は、（非特許文献３）に説明されているようなＰＩＮ（正−真性−負）ダイオード又は電界効果トランジスタ（ＦＥＴ）を用いる。

図６ａ〜６ｃは、結果としての構造の概要を示す。それによって、図６ａは、可変抵抗器Ｒ_ｋ（１≦ｋ≦Ｎ＋１）のブロック図を示し、図６ｂは、図６ａに示されている可変抵抗器Ｒ_ｋのＰＩＮダイオードベースの（電流制御型）実装形態を示し、図６ｃは、図６ａに示されている可変抵抗器Ｒ_ｋのＦＥＴベースの（電圧制御型）実装形態を示す。

以下の問題は、図６ａ〜６ｃに示されている可変抵抗実装形態の主な欠点である。

９．結果としてのＲＦ抵抗は、制御量（電流又は電圧）の値に対する決定的な依存性を有する可能性がある。
１０．結果としてのＲＦ抵抗はまた、温度とともに変化する。
１１．所与の制御量及び温度に対する結果としてのＲＦ抵抗は、一点ごとに変化している。
１２．結果としてのネットワークは、特に可変抵抗が中間状態（その最低可能インピーダンスにも最高可能インピーダンスにも近くない）に設定される場合に、本来的に非線形的である。

問題９〜１１は、要件６（分配ネットワークの温度依存性は、低減（又は最小化さえ）されるべきであることを述べる）及び要件８（製造プロセス変動及び製造後調整要件に対する分配ネットワークの感度は、低減（又は最小化さえ）されるべきであることを述べる）と著しく異なる。それによって、特に、問題１０は、要件６と著しく異なる。

更に、問題１２は、要件７（分配ネットワークの線形性は、増加（又は最大化さえ）されるべきであることを述べる）の達成を妨げる傾向がある。

これらの検討は、図７ａ〜７ｃの方式を用いた「デジタル」制御型可変抵抗器の実装形態を提案する。図７ａ〜７ｃのスイッチング素子は、図４ａ又は４ｂにそれぞれ示されているタイプの回路解決策と共に、ＰＩＮダイオード又はＦＥＴのいずれかを用いて実現することができる。図７ｂ及び７ｃの場合における特性は、半導体デバイス（ＰＩＮダイオード又はＦＥＴ）が、その中間抵抗においてではなく、極限状態、即ち理想的には開又は短絡回路においてのみ用いられることである。その解決策は、問題９を取り除き、問題１０、１１及び１２を強く緩和する。実際に、ＰＩＮ（ＦＥＴ）は、最小又は最大抵抗値状態用の所与の限界を超えるか又はそれより下の駆動電流（電圧）を必要とする。更に、一点ごとの非線形性、温度依存性、及びパラメータ変動は、中間インピーダンス領域におけるよりも、極限において典型的にははるかに小さい。

図７ａは、本発明の実施形態に従った、可変抵抗器のブロック図を示す。図７ａに示されている可変抵抗器Ｒ_ｋは、図５に示されている切り替え可能な信号ルーティング回路１００の可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１を実現する為に使用されても良く、ｋは、１以上の自然数であり、且つＮ＋１（１≦ｋ≦Ｎ＋１）以下である。

図７ｂは、本発明の実施形態に従った、図７ａに示されている可変抵抗器Ｒ_ｋの実装形態のブロック図を示す。

図７ｂに示されている可変抵抗器Ｒ_ｋは、共通ノード１０２と複数のポートＰ_１〜Ｐ_Ｎ＋１のうちの１個との間で接続することができる。従って、切り替え可能な信号ルーティング回路１００は、複数のポートＰ_１〜Ｐ_Ｎ＋１と共通ノード１０２との間に接続された複数の可変抵抗器Ｒ_ｋを含んでも良い。

可変抵抗器Ｒ_ｋのそれぞれは、それぞれのポートが不活性状態にある場合に、それを共通ノード１０２から切断する為に、スイッチＳＷ_０を含むことができる。切り替え可能な抵抗器Ｒ_ｋの一部として図７ｂに示されているが、スイッチＳＷ_０はまた、可変抵抗器Ｒ_ｋの外部に実現されても良いことに留意されたい。その場合に、スイッチＳＷ_０は、ポートが不活性状態にある場合に、それを共通ノード１０２から切断する為に（且つポート活性状態にある場合に、それを共通ノードに接続する為に）、共通ノード１０２とそれぞれのポートとの間で可変抵抗器Ｒ_ｋと直列に接続されても良い。

更に、各可変抵抗器Ｒ_ｋは、直列に接続された複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１を含むことができ、切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、活性及び不活性間で切り替え可能である。

抵抗器ユニットは、その抵抗が有効な場合に、その活性状態にあり得、切り替え可能な抵抗器ユニットは、その抵抗が無効である、例えば迂回される場合に、その不活性状態にあり得ることに留意されたい。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、異なる抵抗値を含んでも良く、切り替え可能な信号ルーティング回路１００は、１つ又は複数のそれぞれの抵抗器ユニット１０４_１〜１０４_Ｎ−１を選択的に活性化することによって、それぞれの可変抵抗器Ｒ_ｋの抵抗値を設定するように構成することができる。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のそれぞれは、抵抗器素子及びスイッチの並列接続を含んでも良い。

図７ｂに示されているように、複数の可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の各可変抵抗器Ｒ_ｋは、Ｎ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１を含むことができ、Ｎ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のｊ番目の切り替え可能な抵抗器ユニットの抵抗値Ｒ_ｊは、式

によって、±１０％（又は５％、３％、若しくは１％）の許容誤差内で与えられる。式中、ｊは、切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のインデックスであり、Ｎは、切り替え可能な信号ルーティング回路１００のポートＰ_１〜Ｐ_Ｎ＋１の数マイナス１であり、Ｒ_０は、５０Ω（又は６０Ω、７０Ω、若しくは１１０Ω）などの基準インピーダンスである。

それによって、切り替え可能な信号ルーティング回路１００は、インデックスｊ＝Ｍ＝Ｌ−１を有する切り替え可能な抵抗器ユニット１０４_ｊを活性化するように、且つ他の切り替え可能な抵抗器ユニットを不活性化するように構成することができる。

換言すれば、図７ｂの解決策は、Ｎ個の抵抗器を迂回するＮ＋１個のスイッチング素子ＳＷ_１〜ＳＷ_Ｎを含む。ＳＷ_０で表示された０番目のスイッチング素子は、抵抗自体に対応する出力ポートが伝送していない場合に、抵抗器共通ノード１０２にロードする為に、可変抵抗構造（それは、それぞれの出力ポートが不活性である場合にそれぞれの出力ポートにおいて、又はそれぞれの不活性出力ポートに接続された可変抵抗器の端子において、いずれにしてもＲ_０で終端される）を阻止する為に用いることができる。残りのＮ個のスイッチング素子は、１個を除いて全て常に短絡され、その１個は、Ｍ（１≦Ｍ≦Ｎ）個の出力ポートが伝送するように選択された場合に、ＳＷ_Ｊ＝Ｍである。１個の単一の出力ポート（Ｍ＝１）が選択される特殊な場合、そのポートに対する、且つ入力に対する抵抗器の全てのスイッチング素子は短絡され、他の全ては開放される。

スイッチＳＷ_０の肯定的な副作用は、選択されていない出力部が、（少なくとも理想的には）今やスプリッタから分離されるということである。従って、対応する出力ＳＰＳＴスイッチ２２は、スプリッタ側でもはや吸収性である必要がない。即ち、図４ａ又は４ｂにおけるＳＷ_Ａ又はＳＷ_Ｄは、関連するＲ_０と一緒に除去することができる。これは、構造を単純化し、一方で同時に挿入損失及びリターンロスを改善する。

図７ｂの抵抗分布が一意ではないことに留意されたい。ＳＷ_１用のＲ_０・１／３、ＳＷ_２用のＲ_０・（２／４−１／３）、ＳＷ_３用のＲ_０・（３／５−２／４−１／３）など、異なるスイッチ作動戦略を備えた他の実行可能な実装形態が可能である。この場合に、ＳＷ_１からＳＷ_ＭまでのＭ個全てのスイッチング素子は開であり、一方でＳＷ_Ｍ＋１からＳＷ_Ｎまでの残りのＮ−Ｍ個のスイッチング素子は短絡される。

図７ｃは、本発明の更なる実施形態に従った、図７ａに示されている可変抵抗器Ｒ_ｋの実装形態のブロック図を示す。

各可変抵抗器Ｒ_ｋは、直列に接続された複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１を含むことができ、切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、活性及び不活性間で切り替え可能である。

抵抗器ユニットは、その抵抗が有効な場合に、その活性状態にあり得、切り替え可能な抵抗器ユニットは、その抵抗が無効である、例えば迂回される場合に、不活性状態にあり得ることに留意されたい。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、異なる抵抗値を含んでも良く、切り替え可能な信号ルーティング回路１００は、１つ又は複数のそれぞれの抵抗器ユニット１０４_１〜１０４_Ｎ−１を選択的に活性化することによって、それぞれの可変抵抗器Ｒ_ｋの抵抗値を設定するように構成することができる。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のそれぞれは、抵抗器素子及びスイッチの並列接続を含んでも良い。

図７ｃに示されているように、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の各抵抗器Ｒ_ｋは、Ｑ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｑを含むことができ、Ｑ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｑのｉ番目の切り替え可能な抵抗器ユニットの抵抗値Ｒ_ｉは、式
Ｒ_１＝２^ｌ−１Ｒ_ｘ（１≦ｌ≦Ｑ） （７）
によって、±１０％（又は５％、７％、若しくは１０％）の許容誤差内で与えられる。式中、ｉは、切り替え可能な抵抗器ユニットのインデックスであり、Ｑ＝ｌｏｇ_２Ｎであり、Ｎは、切り替え可能な信号ルーティング回路１００のポートＰ_１〜Ｐ_Ｎ＋１の数マイナス１であり、Ｒ_ｘは、所与のインピーダンスである。

換言すれば、異なる数の選択された出力ポート用に必要とされる様々な抵抗値は、７ｃに示されている２進構造で近似することができる。これは、実現される抵抗値におけるより低い精度という犠牲においてではあるものの、少なくとも理想的な場合には構造を単純化する。

実際上、スイッチング素子の一貫してより低い数

は、はるかに低いＲＦ寄生を与え、それは、恐らく精度の不足を過補償する。

図７ｄは、本発明の更なる実施形態に従った、図７ａに示されている可変抵抗器Ｒ_ｋの実装形態のブロック図を示す。

更に、各可変抵抗器Ｒ_ｋは、並列に接続された複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１を含むことができ、切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、活性及び不活性間で切り替え可能である。

抵抗器ユニットは、その抵抗が有効な場合に、その活性状態にあり得、切り替え可能な抵抗器ユニットは、その抵抗が無効である、例えば迂回される場合に、その不活性状態にあり得ることに留意されたい。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、異なる抵抗値を含んでも良く、切り替え可能な信号ルーティング回路１００は、１つ又は複数のそれぞれの抵抗器ユニット１０４_１〜１０４_Ｎ−１を選択的に活性化することによって、それぞれの可変抵抗器Ｒ_ｋの抵抗値を設定するように構成することができる。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のそれぞれは、抵抗器素子及びスイッチの直列接続を含んでも良い。

図７ｄに示されているように、複数の可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の各可変抵抗器Ｒ_ｋは、Ｎ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１を含むことができ、Ｎ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のｊ番目の切り替え可能な抵抗器ユニットの抵抗値Ｒ_ｊは、式

によって、±１０％（又は５％、３％、若しくは１％）の許容誤差内で与えられる。式中、ｊは、切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のインデックスであり、Ｎは、切り替え可能な信号ルーティング回路１００のポートＰ_１〜Ｐ_Ｎ＋１の数マイナス１であり、Ｒ_０は、５０Ω（又は６０Ω、７０Ω、若しくは１１０Ω）などの基準インピーダンスである。

それによって、切り替え可能な信号ルーティング回路１００は、インデックスｊ＝Ｍ＝Ｌ−１を有する切り替え可能な抵抗器ユニット１０４_ｊを活性化するように、且つ他の切り替え可能な抵抗器ユニットを不活性化するように構成することができる。

図７ｅは、本発明の更なる実施形態に従った、図７ａに示されている可変抵抗器Ｒ_ｋの実装形態のブロック図を示す。

各可変抵抗器Ｒ_ｋは、並列に接続された複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１を含むことができ、切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、活性及び不活性間で切り替え可能である。

抵抗器ユニットは、その抵抗が有効な場合に、その活性状態にあり得、切り替え可能な抵抗器ユニットは、その抵抗が無効である、例えば迂回される場合に、その不活性状態にあり得ることに留意されたい。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１は、異なる抵抗値を含んでも良く、切り替え可能な信号ルーティング回路１００は、１つ又は複数のそれぞれの抵抗器ユニット１０４_１〜１０４_Ｎ−１を選択的に活性化することによって、それぞれの可変抵抗器Ｒ_ｋの抵抗値を設定するように構成することができる。

複数の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｎ−１のそれぞれは、抵抗器素子及びスイッチの直列接続を含んでも良い。

図７ｅに示されているように、可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１の各抵抗器Ｒ_ｋは、Ｑ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｑを含むことができ、Ｑ個の切り替え可能な抵抗器ユニット１０４_１〜１０４_Ｑのｉ番目の切り替え可能な抵抗器ユニットの抵抗値Ｒ_ｉは、式
Ｒ_１＝２^ｌ−１Ｒ_ｘ（１≦ｌ≦Ｑ） （７）
によって、±１０％（又は５％、７％、若しくは１０％）の許容誤差内で与えられる。式中、ｉは、切り替え可能な抵抗器ユニットのインデックスであり、Ｑ＝ｌｏｇ_２Ｎであり、Ｎは、切り替え可能な信号ルーティング回路１００のポートＰ_１〜Ｐ_Ｎ＋１の数マイナス１であり、Ｒ_ｘは、所与のインピーダンスである。

要約すると、図７ｂの回路実装形態は、１つの分路抵抗器を備えた１つのＦＥＴをそれぞれ含むＮ＋１個の直列セルを用いる（明白な例外は、ＳＷ_０であり、それは、分路抵抗器を有しないが、しかしそのセルは、分路に無限抵抗を備えた１つのＦＥＴと見なすことができる）。完全に（少なくとも原理によって）均等な実装形態が、図７ｄに示されている。図７ｄにおけるネットワークは、単にスイッチングＦＥＴの異なる作動戦略を用いて、図７ｂにおけるネットワークとまさに同じ抵抗値を［０、Ｒ_０／３、．．．Ｒ_０・（Ｎ−１）／（Ｎ＋１）、∞］実現することができる。

同様に、図７ｃの回路はまた、図７ｅの回路として実現することができる。即ち、後者はまた、２^Ｑの異なる抵抗値（もちろん、その上に開及び短絡回路）を実現する。計算戦略は、様々な状態において異なる抵抗値を備えているだけで、図７ｃにおけるネットワークの場合と同一である（図７ｃ及び同様に７ｄのネットワークが、様々な状態において必要とされる抵抗を正確には実現しないことを思い出されたい。両方とも、近似値を提供し、２つのネットワークの値は、同じではないが、しかし結果としての反射係数（９）は、２つのネットワークに対して同一にすることが可能である）。

図８は、図７ｂに示されている可変抵抗器Ｒ_ｋ及び図７ｃに示されている可変抵抗器Ｒ_ｋが提供できる抵抗値を表に列挙する。それによって、図７ｂに示されている構造は、図８に示されている表の第１の行に列挙された抵抗値を実現し、図５ｃに示されている構造は、図８に示されている表の第２の行に列挙された抵抗値を実現する。

図９は、同じ数の異なる抵抗値を提供する為に、図７ｂに示されている可変抵抗器Ｒ_ｋを必要とする抵抗器ユニット１０４_１〜１０４_Ｎの数Ｎ、及び図７ｃに示されている可変抵抗器Ｒ_ｋを必要とする抵抗器ユニット１０４_１〜１０４_Ｑの数Ｑを表において比較する。

換言すれば、図９は、第１及び第２の列において、正確で（図７ｂ）２進的な（図７ｃ）実現の為に必要とされるスイッチング素子の数をそれぞれ表に列挙する。

下記において、図に７ｃに示されている２進デジタル可変抵抗器Ｒ_ｋで実現されるコンポーネント値（又は抵抗値）が説明される。任意の抵抗器の抵抗Ｒ_ｋ＝Ｒ^（Ｍ）は、２^Ｑの可能な値、即ち０、Ｒ_ｘ、２・Ｒ_ｘ、３・Ｒ_ｘ、．．．（２^Ｑ−１）・Ｒ_ｘ間の値を仮定する。入力ポートＰ_１において提示される抵抗は、

である。

結果としての反射係数は、

である。

可能な設計法は、反射係数（８）の振幅を最小化する為に、２進ステップ可変抵抗器Ｒ_ｋの２^Ｑの利用可能な状態間で、ビット抵抗Ｒ_ｘ及びＮを選択することを含んでも良い。その点で、１つの可能な自由度は、検討すべき値、即ち異なる数の選択されたポート間の最悪ケース又は値間若しくは異なる組み合わせ間の平均である。

例えば、Ｎ＝４の場合に、最良の最悪ケースリターンロス用の最適ビット抵抗は、Ｒ_ｘ≒１２．１Ωであり、それは、Ｍ＝２に対して約２２．６７ｄＢの最悪ケースリターンロスを与える。

２の整数乗の数の出力部の特別な（しかし頻繁な）場合に（Ｎ＝２^{Ｎ＿ＩＮＴＥＧＥＲ}であり、_{Ｎ＿ＩＮＴＥＧＥＲ}は、整数であり、例えばＮ＝２、４、８、．．．である）、利用可能な状態の数は、必要とされる数ほど大きくはない。その場合に、設計手順は、柔軟性及びより良いインピーダンス整合を獲得する為に、より多くの段階が２進ステップ可変抵抗器において導入されない限りは、Ｒ_ｘの選択へと制限される。

要約すると、上記の切り替え可能な信号ルーティング回路１００（線形Ｎ＋１ポートネットワーク）は、限定するわけではないが、共通入力ポートに存在する信号をＭ個の選択可能な出力ポートに分割すること、又はＭ個の選択可能な入力ポートに存在する信号を共通出力ポートに組み合わせることができる。それによって、切り替え可能な信号ルーティング回路１００は、以下の要件（又は制約）の（少なくとも幾つか）を満たす。
１．切り替え可能な信号ルーティング回路は、広帯域である（理想的にはＤＣから無限周波数まで）。回路の低周波数限界は、ＤＣ（０Ｈｚ）とすることができる。高周波数限界は、（理想的なＦＥＴの場合に）理想的には無限とすることができる。最高使用可能周波数用の実際的値は、幾つかの要因、即ちポート数（本明細書の表示ではＮ＋１、Ｎが高ければ、それだけ最高周波数は低い）、理想的な場合に対する許容可能な性能劣化、ＦＥＴ技術（即ち、実際のＦＥＴは、理想的に制御されたスイッチとしては動作せず、むしろそれらは、オン及びオフ状態の両方で、抵抗において有限の寄生リアクタンスを示す）、組み立て技術の種類（それはまた、寄生リアクタンスを追加する）の組み合わせに起因する。典型的な数は、Ｎ＝４、ガリウムヒ素モノリシックマイクロ波集積回路（Ｇａ−Ａ ＭＭＩＣ）技術、最高周波数における挿入損失に関して１〜２ｄＢの劣化［ｓ_２１＝０．２５、即ち−１２ｄＢを提供する式（２）の理想的な場合に比較して］、最高周波数＝１０ＧＨｚとすることができる。
２．Ｎ個の出力ポートＰ_２〜Ｐ_Ｎ＋１のそれぞれは、伝送又は非伝送出力ポートとして個別に選択することができる。
３．伝送するように選択された入力ポートＰ_１及びＭ個の出力ポートＰ_２〜Ｐ_Ｍ＋１の全ては、インピーダンス整合することができる。
４．Ｍ個の伝送ポートＰ_２〜Ｐ_Ｍ＋１だけではなく、残りの出力ポートＰ_Ｍ＋２〜Ｐ_Ｎ＋１もまた、インピーダンス整合することができる。即ち、装置１００のＮ＋１個のポートの全ては、どのポートが伝送しているかと無関係に、インピーダンス整合することができる。
５．切り替え可能な信号ルーティング回路１００の挿入損失は、低減（又は最小化さえ）される。
６．切り替え可能な信号ルーティング回路１００の温度依存性は、低減（又は最小化さえ）される。
７．切り替え可能な信号ルーティング回路１００の線形性は、増加（又は最大化さえ）される。
８．製造プロセス変動及び製造後調整要件に対する切り替え可能な信号ルーティング回路の感度は、低減（又は最小化さえ）される。

更なる実施形態は、少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号をルーティングする為の切り替え可能な信号ルーティング回路を操作する為の方法を提供し、ポートは、可変抵抗器によって共通ノードに接続される。方法は、活性ポートの数に依存して、可変抵抗器の抵抗値を設定することを含む。

それによって、方法は、活性ポートの数を変更することと、活性ポートの数の変更に応じて、可変抵抗器の抵抗値を自動的に設定することとを含んでも良い。

更なる実施形態は、可変最小挿入損失電力結合器構造（切り替え可能な信号ルーティング回路）、即ち固定抵抗器Ｒ_１〜Ｒ_Ｎ＋１が可変制御抵抗器と取り替えられた図１又は図２を提供する。可変抵抗器Ｒ_１〜Ｒ_Ｎ＋１は、図７ｂ又は７ｃに示されているように実現することができる。

幾つかの態様が、機器との関連で説明されたが、これらの態様がまた、対応する方法の説明を表し、ブロック又は装置が、方法ステップ又は方法ステップの特徴に対応することが明らかである。同様に、方法ステップとの関連で説明される態様はまた、対応する機器の対応するブロック、アイテム又は特徴の説明を表す。方法ステップの幾つか又は全ては、例えばマイクロプロセッサ、プログラム可能なコンピュータ、又は電子回路のようなハードウェア機器によって（又はそれを用いて）実行されても良い。幾つかの実施形態において、最も重要な方法ステップのどれか１つ又はより多くが、かかる機器によって実行されても良い。

或る実装形態要件に依存して、本発明の実施形態は、ハードウェア又はソフトウェアで実行することができる。実装形態は、電子的に読み取り可能な制御信号をそれ自体に記憶したデジタル記憶媒体、例えばフロッピー（登録商標）ディスク、ＤＶＤ、ブルーレイ、ＣＤ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＦＬＡＳＨメモリを用いて実行でき、それらの記憶媒体は、それぞれの方法が実行されるように、プログラム可能なコンピュータシステムと協働する（又は協働することができる）。従って、デジタル記憶媒体は、コンピュータ読み取り可能であっても良い。

本発明による幾つかの実施形態は、電子的に読み取り可能な制御信号を有するデータキャリアを含み、これらの制御信号は、本明細書で説明される方法の１つが実行されるように、プログラム可能なコンピュータシステムと協働することができる。

一般に、本発明の実施形態は、プログラムコードを備えたコンピュータプログラムプロダクトとして実行することができ、プログラムコードは、コンピュータプログラムプロダクトがコンピュータ上で実行される場合に、方法の１つを実行するように動作する。プログラムコードは、例えば、機械読み取り可能キャリア上に記憶されても良い。

他の実施形態は、本明細書で説明される方法の１つの実行の為の、機械読み取り可能キャリア上に記憶されたコンピュータプログラムを含む。

従って、換言すれば、本発明の方法の実施形態は、コンピュータプログラムがコンピュータ上で実行される場合に、本明細書で説明される方法の１つを実行する為のプログラムコードを有するコンピュータプログラムである。

従って、本発明の方法の更なる実施形態は、本明細書で説明される方法の１つを実行する為のコンピュータプログラムをそれ自体に記録して含むデータキャリア（又はデジタル記憶媒体若しくはコンピュータ読み取り可能媒体）である。データキャリア、デジタル記憶媒体、又は記録媒体は、典型的には、有形及び／又は無形である。

従って、本発明の方法の更なる実施形態は、本明細書で説明される方法の１つを実行する為のコンピュータプログラムを表すデータストリーム又は信号シーケンスである。例えば、データストリーム又は信号シーケンスは、データ通信接続を介して、例えばインターネットを介して転送されるように構成されても良い。

更なる実施形態は、本明細書で説明される方法の１つを実行するように構成又は適合された処理手段、例えばコンピュータ又はプログラム可能な論理装置を含む。

更なる実施形態は、本明細書で説明される方法の１つの実行の為のコンピュータプログラムをそれ自体にインストールしたコンピュータを含む。

本発明による更なる実施形態は、本明細書で説明される方法の１つを実行する為のコンピュータプログラムを受信機に転送（例えば、電子的又は光学的に）するように構成された機器又はシステムを含む。受信機は、例えば、コンピュータ、携帯装置、メモリ装置などであっても良い。機器又はシステムは、例えば、コンピュータプログラムを受信機に転送する為のファイルサーバを含んでも良い。

幾つかの実施形態において、プログラム可能な論理装置（例えばフィールドプログラマブルゲートアレイ）が、本明細書で説明される方法における機能の幾つか又は全てを実行する為に用いられても良い。幾つかの実施形態において、フィールドプログラマブルゲートアレイは、本明細書で説明される方法の１つを実行する為に、マイクロプロセッサと協働しても良い。一般に、方法は、任意のハードウェア機器によって実行されるのが好ましい。

上記の実施形態は、単に本発明の原理の為の実例である。本明細書で説明される配置及び詳細の修正形態及び変形形態が、当業者には明らかであることが理解される。従って、本明細書の実施形態の記載及び説明によって提示される特定の詳細によってではなく、以下の特許請求の範囲によってのみ限定されることが意図されている。

Claims (19)

1. 少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号を伝送する為の切り替え可能な信号ルーティング回路（１００）であって、前記ポート（Ｐ_１〜Ｐ_Ｎ＋１）が、可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）を介して共通ノード（１０２）に接続され、前記切り替え可能な信号ルーティング回路（１０２）が、活性ポート（Ｐ_１〜Ｐ_Ｌ）数（Ｌ）に依存して、前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）の抵抗値を設定するように構成される、切り替え可能な信号ルーティング回路（１００）。
2. 前記切り替え可能な信号ルーティング回路（１００）が、前記活性ポート（Ｐ_１〜Ｐ_Ｌ）数（Ｌ）を示す制御情報を受信するように、且つ前記制御情報に応じて前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）の前記抵抗値を自動的に設定するように構成される、請求項１に記載の切り替え可能な信号ルーティング回路（１００）。
3. 前記切り替え可能な信号ルーティング回路（１００）が、終端抵抗器で不活性ポート（Ｐ_Ｌ＋１〜Ｐ_Ｎ＋１）を終端するように構成される、請求項１又は２に記載の切り替え可能な信号ルーティング回路（１００）。
4. 前記切り替え可能な信号ルーティング回路（１００）が、不活性ポート（Ｐ_Ｌ＋１〜Ｐ_Ｎ＋１）を前記共通ノード（１０２）から切断するように構成される、請求項１〜３のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
5. 前記切り替え可能な信号ルーティング回路（１００）が、前記不活性ポート（Ｐ_Ｌ＋１〜Ｐ_Ｎ＋１）を前記共通ノードから切断する為に、前記共通ノード（１０２）と前記ポート（Ｐ_１〜Ｐ_Ｎ＋１）との間で前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）と直列に接続されたスイッチ（ＳＷ_０）を含む、請求項４に記載の切り替え可能な信号ルーティング回路（１００）。
6. 前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）のそれぞれが、直列に接続された複数の切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）を含み、前記切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）が、活性及び不活性間で切り替え可能である、請求項１〜５のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
7. 前記複数の切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）のそれぞれが、抵抗器素子及びスイッチの並列接続を含む、請求項６に記載の切り替え可能な信号ルーティング回路（１００）。
8. 前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）のそれぞれが、並列に接続された複数の切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）を含み、前記切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）が、活性及び不活性間で切り替え可能である、請求項１〜５のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
9. 前記複数の切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）のそれぞれが、抵抗器素子及びスイッチの直列接続を含む、請求項８に記載の切り替え可能な信号ルーティング回路（１００）。
10. 前記複数の切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）が、異なる抵抗値を含み、前記切り替え可能な信号ルーティング回路（１００）が、１つ又は複数のそれぞれの抵抗器ユニット（１０４_１〜１０４_Ｎ；１０４_１〜１０４_Ｑ）を選択的に活性化することによって、前記複数の可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）の前記それぞれの可変抵抗器の前記抵抗値を設定するように構成される、請求項６〜１０のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
11. 前記切り替え可能な信号ルーティング回路（１００）が、式
    

    

    に基づいて、±１０％の許容誤差内で、前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）のそれぞれにおける前記抵抗値を設定するように構成され、前記式中、Ｍ＝Ｌ−１であり、Ｌが、前記活性ポート（Ｐ_１〜Ｐ_Ｌ）数であり、Ｒ_０が、基準インピーダンスである、請求項１〜１０のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
12. 前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）のそれぞれが、Ｎ個の切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ）を含み、前記Ｎ個の切り替え可能な抵抗器ユニット（１０４_１〜１０４_Ｎ）のｊ番目の切り替え可能な抵抗器ユニットの抵抗値Ｒ_ｊが、式
    

    

    によって、±１０％の許容誤差内で与えられ、前記式中、ｊが、前記切り替え可能な抵抗器ユニットのインデックスであり、Ｎが、前記切り替え可能な信号ルーティング回路（１００）のポート（Ｐ_１〜Ｐ_Ｎ＋１）数マイナス１であり、Ｒ_０が、基準インピーダンスである、請求項６〜１０のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
13. 前記切り替え可能な信号ルーティング回路（１００）が、前記インデックスｊ＝Ｌ−１を有する前記切り替え可能な抵抗器ユニットを活性化するように、且つ他の切り替え可能な抵抗器ユニットを不活性化するように構成され、Ｌが、前記活性ポート数である、請求項１２に記載の切り替え可能な信号ルーティング回路（１００）。
14. 前記可変抵抗器（Ｒ_１〜Ｒ_Ｎ＋１）のそれぞれが、Ｑ個の切り替え可能な抵抗器ユニット（１００_１〜１００_Ｑ）を含み、前記Ｑ個の切り替え可能な抵抗器ユニット（１００_１〜１００_Ｑ）のｉ番目の切り替え可能な抵抗器ユニット（１００_ｉ）の抵抗値Ｒ_ｉが、式
    Ｒ_ｉ＝２^ｌ−１Ｒ_ｘ（１≦ｌ≦Ｑ） （７）
    によって、±１０％の許容誤差内で与えられ、前記式中、ｉが、前記切り替え可能な抵抗器ユニット（１００_ｉ）のインデックスであり、Ｑ＝ｌｏｇ_２Ｎであり、Ｎが、前記切り替え可能な信号ルーティング回路（１００）のポート（Ｐ_１〜Ｐ_Ｎ＋１）数マイナス１であり、Ｒ_ｘが、所与のインピーダンスである、請求項６〜１０のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
15. 前記切り替え可能な信号ルーティング回路（１００）が、１個の入力ポート（Ｐ_１）及び複数の出力ポート（Ｐ_２〜Ｐ_Ｎ＋１）を含む、請求項１〜１４のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
16. 前記切り替え可能な信号ルーティング回路（１００）が、複数の入力ポート（Ｐ_２〜Ｐ_Ｎ＋１）及び１個の出力ポート（Ｐ_１）を含む、請求項１〜１５のいずれか一項に記載の切り替え可能な信号ルーティング回路（１００）。
17. 少なくとも１個の入力ポートと少なくとも１個の出力ポートとの間で信号をルーティングする為の切り替え可能な信号ルーティング回路を操作する為の方法であって、前記ポートが、可変抵抗器によって共通ノードに接続され、前記方法が、活性ポート数に依存して、前記可変抵抗器の抵抗値を設定することを含む、方法。
18. 前記活性ポート数を変更することと、
    前記活性ポート数の前記変更に応じて、前記可変抵抗器の前記抵抗値を自動的に設定することと、
    を含む、請求項１７に記載の方法。
19. コンピュータ又はマイクロプロセッサ上で実行される場合に、請求項１７又は１８に記載の方法を実行する為のプログラムコードを有するコンピュータプログラム。
    

Images