JP2000036776A - ディジタル加入者線通信システム用のアナログ受信等化器 - Google Patents

Abstract

(57)【要約】 【課題】 非同期ディジタル加入者線通信の特に高周波
での線路減衰を補償して信号損失を回避する。 【解決手段】 等化器５７では、２つの演算増幅段１１
０，１１２が縦続形式で接続されている。演算増幅段１
１０，１１２はそれぞれ、演算増幅器１１１，１１３を
含む。演算増幅器１１１，１１３はそれぞれ、入力ＲＣ
回路網及び帰還ＲＣ回路網を有する。例えば、演算増幅
段１１０は、可変抵抗器Ｒｓ１とコンデンサＣｓ１との
並列ＲＣ回路網とこれに直列の抵抗器Ｒｉ１とからなる
入力ＲＣ回路網と、可変抵抗器Ｒｆ１及びコンデンサＣ
ｆ１からなる帰還並列ＲＣ回路網とを含む。演算増幅段
１１２も類似した構成を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気通信システム
の分野、特に、加入者線モデムでの信号処理及びインタ
フェース回路に関する。

【０００２】遠隔にあるコンピュータ間でのディジタル
情報の高速交換は、業務、教育及び個人コンピュータ用
途を含む多くのコンテキストの現代の計算にいまやほと
んど欠かせない部分である。高速データ通信の現在及び
将来の応用がこの分野におけるシステム及びサービスの
需要を持続させると予想される。例えば、ビデオ・オン
・デマンド（ＶＯＤ）は、ディジタル情報交換の領域で
技術の発展をある期間にわたって推進してきた一領域で
ある。かなり最近、国際インターネット（以下、単に
「インターネット」）の用途及び人気の急速な増大が、
特に現存する基本施設を使用してかなり高いビット速度
を達成するに当たって、遠隔にあるコンピュータ間の情
報の進歩した通信を目指すシステムの研究及び準備開発
に更に動機を与えてきた。

【０００３】上掲のかつ引き続き発展する状況から起こ
る技術の一型式は、ディジタル加入者線（ＤＳＬ）とこ
の分野では呼ばれる。ＤＳＬは、一般に、従来の電話会
社の銅配線を介した比較的高い帯域幅を与える公衆網技
術を指す。ＤＳＬは、更に、特定の期待されるデータ転
送速度とデータを通信する媒体の型式及び長さと通信さ
れるデータをコード化しかつデコードする方式とに従っ
て技術のいくつかの異なるカテゴリーに分離されてい
る。

【０００４】各場合に、ＤＳＬシステムは、一対の通信
モデムとして考えることもでき、その対をなす１つがホ
ーム又はオフィス・コンピュータのような顧客サイトに
あり、この対をなす他の１つは網コントローラ・サイ
ト、典型的には電話会社電話局にある。電話会社システ
ム内で、このモデムは、しばしば主線網と呼ばれる網の
ある型式のものと通信するように接続され、この主線網
はルータ又はディジタル加入者線アクセス・マルチプレ
クサ（ＤＳＬＡＭ）のような機器を介して他の通信経路
と通信する。これらの装置を通して、主線網は、専用情
報源及びインターネットと更に通信することもできる。
結果として、インターネット情報のような主線網を経由
してアクセス可能な情報を電話局ＤＳＬモデムとそれ自
身の互換性ＤＳＬモデムを有する顧客サイトとの間に通
信することもできる。

【０００５】この全体システム内で、ＤＳＬモデム間の
データ速度が現行音声モデム速度より遥かに高いことが
また予期される。試験中の又は計画中の現行ＤＳＬシス
テムは、実に、５００Ｋｂｐｓ程度から１８Ｍｂｐｓ又
はこれを上回るまでの速度の範囲に及んでいる。ある種
のＤＳＬ技術によれば、データ通信速度は非対称であ
り、いわゆるダウンストリーム通信、すなわち、電話局
から顧客サイトへの通信では顧客サイトから電話局への
アップストリーム通信よりかなり高いデータ速度が使用
される。ほとんどのＤＳＬ技術はまた、ツイストペア線
の全帯域幅を使用することはなく、（「普通の電話サー
ビス」であるＰＯＴＳと通常呼ばれる）従来の音声通信
用の比較的低い帯域幅を予約し、その結果、音声及びデ
ータ通信を同じ線路を通じて同時に実施することもでき
る。

【０００６】更に背景として、現在開発中のＤＳＬ技術
の例には、高ビット速度ディジタル加入者線（ＨＤＳ
Ｌ）と単一回線ディジタル加入者線（ＳＤＳＬ）と極高
データ速度ディジタル加入者線（ＶＤＳＬ）がある。Ｈ
ＤＳＬは、対称データ転送速度を有し、アップストリー
ム方向及びダウンストリーム方向の両方に同じ速度で通
信する。現在認められている速度は１．５４４Ｍｂｐｓ
程度の帯域幅であるが、２本の銅ツイストペアを必要と
する。しかしながら、ＨＤＳＬの動作有効距離はある程
度に限定されている、すなわち、現在、約３．６５８ｋ
ｍ（１２，０００フィート）以下の距離に限定されてお
り、これを超えると信号中継器が必要とされる。ＳＤＳ
Ｌは、ＨＤＳＬに匹敵する対称データ転送速度を与える
が、これを単一の銅ツイストペアで達成する。ここで、
単一の銅ツイストペアはＳＤＳＬシステムの有効距離を
約３．０４８ｋｍ（１０，０００フィート）に限定す
る。最後に、ＶＤＳＬは、１３Ｍｂｐｓから５２Ｍｂｐ
ｓ程度のダウンストリーム及び１．５Ｍｂｐｓから２．
３Ｍｂｐｓ程度のアップストリームのような遥かに高い
データ転送速度を有するが、３０５ｍから１．３７２ｋ
ｍ（１，０００フィートから４，５００フィート）の最
大有効距離にわたるに過ぎない。

【０００７】開発下の現在最も宣伝されているＤＳＬ技
術は、非対称ディジタル加入者線すなわちＡＤＳＬと呼
ばれ、ＡＮＳＩ規格Ｔ１Ｅ１．４１３に相当する。ＡＤ
ＳＬ技術は、離散マルチトーン（ＤＭＴ）変調に従う通
信を包含し、周波数領域多重化（ＦＤＭ）も含む。無搬
送波振幅／位相変調（ＣＡＰ）のような他の変調技術も
また技術的に知られている。いずれにしても、技術の現
在の状態によると、ＡＤＳＬは１．５Ｍｂｐｓから６Ｍ
ｂｐｓ程度のダウンストリーム（電話局から遠隔ＤＳＬ
モデムへ）速度及び１６ｋｂｐｓから６４０ｋｂｐｓの
範囲のアップストリーム速度で単一の銅ツイストペアを
通じてデータを通信することが予想される。ＡＤＳＬ技
術の特定の例は、２５ｋＨｚから１，１０４ｋＨｚのダ
ウンストリーム（電話局から遠隔へ）信号帯域幅及び２
５ｋＨｚから１３８ｋＨｚのアップストリーム（遠隔か
ら電話局へ）信号帯域幅を利用する。この実現では、そ
の送信帯域幅がその受信トラフィックの帯域幅内にある
ので、エコー消去が遠隔ＤＳＬモデムで特に必要であ
る。いずれにしても、ＡＤＳＬ技術がこれらの高帯域幅
を現存するツイストペア基本施設を通じて達成可能とす
るという理由で、電話会社はＡＤＳＬ技術を使用してイ
ンターネット・アクセスを行うことを構想しているのみ
ならず、このアプローチを使用して遠隔ＬＡＮアクセス
・サービス及びＶＯＤサービスを行うことを考慮してい
る。

【０００８】もちろん、性能考慮及び従来のツイストペ
ア基本施設によってＤＳＬ通信を搬送することができる
距離に加えて、モデム・ハードウェアの費用がまた通信
技術の選択に当たって重要な因子である。したがって、
低データ速度技術が、現存するツイストペア網を通じて
１Ｍｂｐｓを超えるダウンストリーム・データ速度でか
つ５６ｋモデム、Ｖ．３４モデム及びＩＳＤＮモデムの
ような従来の非ＤＳＬモデムに匹敵する費用で、高速デ
ータ通信を行うことが予想される。

【０００９】ＤＳＬ通信の性質が理由で、電話局及び遠
隔加入者の両方にとって、アナログ信号及びディジタル
信号の両方をハンドルするいわゆる混合信号回路がＤＳ
Ｌモデムを実施するに当たって必要とされる。従来のＤ
ＳＬモデム設計は、「アナログ前置」と呼ばれる機能を
含む。この機能では、ディジタル／アナログ変換及びア
ナログ／ディジタル変換、電力増幅、及び（低域通過、
帯域通過及び高域通過フィルタ動作を含む）ある量のフ
ィルタ動作のような動作を遂行する。数１０ｋＨｚから
ＭＨｚまでの周波数の範囲に及ぶＤＳＬ技術に係わる周
波数が理由で、また、加入者ループの長さ及び品質の広
い変動に順応するために必要とされる大きなダイナミッ
ク・レンジが理由で、従来のＤＳＬモデムに係わるフィ
ルタ動作は非常に複雑である。結果として、典型的なア
ナログ前置回路は、これまで、製造上の変動（manufact
uring variation）を除去するために狭い許容差構成要
素を使用する離散アナログ回路によって実現されてき
た。これらの従来のモデム内の複雑なフィルタ特性が、
特にＤＳＬ規格の急峻な帯域除去要件を持つフィルタを
用意するに当たって、そのフィルタ特性がディジタル／
アナログ変換器内のプロセス変動に従わなければならな
いことを考慮するとき、これらのアナログ・フィルタを
集積回路に有効に集積化することを妨げる。特に、この
アナログ前置回路の混合信号集積回路への集積化はプロ
セス変動を補償するためにアナログ・フィルタ帯域幅の
かなりのトリミングを必要とすることが予想される。

【００１０】更に背景として、信号のかなりの減衰が、
従来のツイストペア電話線にわたって、特にＤＳＬ通信
に使用される周波数で、しばしば起こり得ることが技術
上知られている。また、よく知られているように、この
減衰は、線番号を下げるに従って、線長さを増すに従っ
て、信号周波数を高めるに従ってひどくなり、この減衰
の厳しさは、ある場合には、−１００ｄＢの程度までに
及ぶ。しかしながら、従来のアナログ／ディジタル（Ａ
Ｄ）変換器は、典型的には、周波数にわたって実質的に
平坦である量子化雑音フロア（quantization noise flo
or）を有する。結果として、高周波信号が受信ＡＤ変換
器の量子化雑音フロアの下へ減衰される場合に信号損失
が起こるおそれがある。

【００１１】

【発明が解決しようとする課題】したがって、本発明の
目的は、ＤＳＬモデム・システムにアナログ前置機能を
備える集積回路を提供することにある。

【００１２】本発明の更なる目的は、アナログ前置機能
で遂行されるアナログ・フィルタ動作の複雑性を最小限
にするこのような集積回路を提供することにある。

【００１３】本発明の更なる目的は、有限インパルス応
答（ＦＩＲ）ディジタル・フィルタ動作を利用して遅延
歪みを最小限にするこのような集積回路を提供すること
にある。

【００１４】本発明の更なる目的は、フィルタ帯域幅ト
リミングを最小限にするこのような集積回路を提供する
ことにある。

【００１５】本発明の更なる目的は、エコー消去を実施
するＤＳＬモデムに充分に適しているこのような集積回
路を提供することにある。

【００１６】本発明の更なる目的は、ディジタル・フィ
ルタ係数がプログラム可能であるこのような集積回路を
提供することにある。

【００１７】本発明の他の目的及び利点は、以下の説明
をその図面とともに参照するならば当業者に明らかにな
る。

【００１８】

【課題を解決するための手段】本発明は、ディジタル加
入者線（ＤＳＬ）モデム用アナログ前置集積回路に実施
することもでき、この集積回路内で高電圧インタフェー
ス機能以外のアナログ入力／出力信号処理機能が集積化
される。アナログ前置集積回路は、遠隔又は電話局ＤＳ
Ｌモデムのどちらにも有効である。本発明のアナログ前
置回路では、好適には、有限インパルス応答型のディジ
タル・フィルタをディジタル／アナログ変換に先立ち発
信信号に適用するかアナログ／ディジタル変換後に受信
信号に適用することによって、アナログ・フィルタ動作
の複雑性を減少させる。これらのフィルタの係数は、比
較的少数の非零数字で以て事前設定されるかもし望むな
らばプログラムされる。このディジタル・フィルタ動作
は、アナログ・フィルタが比較的簡単であることを許し
かつアナログ前置集積回路へのその集積化を可能とす
る。

【００１９】

【発明の実施の形態】図１は電気通信システムを示し、
これに本発明を実現することができる。このシステムに
ついて説明する。図１のシステムは、本発明の、予想さ
れたディジタル加入者線（ＤＳＬ）応用及び特に非対称
ＤＳＬ（ＡＤＳＬ）技術を使用する同応用を示す。本発
明が他のシステム応用にもまた利点をもたらすことが、
もちろん、予想される。しかしながら、特にフィルタ性
能及びビット速度に関して、モデムＤＳＬ規格によって
提示された厳格な要件が与えられるならば、本発明はＤ
ＳＬ技術と関連した用途に特に充分に適していると予想
される。

【００２０】図１は、ＤＳＬサービスの典型的なシステ
ム導入を示し、これらのサービスでは、多数の遠隔加入
者が電話システム電話局とインタフェースする。この例
では、ホーム又はオフィス環境内の利用者がパーソナル
・コンピュータ若しくはワークステーション又はこれに
代えてビデオ・オン・デマンド（ＶＯＤ）・コンテキス
トの娯楽装置のような遠隔コンピュータ・システムＲを
操作する。遠隔コンピュータ・システムＲの各々は、通
信データの遠隔発信源及び遠隔宛先として働き、通信デ
ータは文、図形、動画、音声などである。各遠隔システ
ムＲは遠隔ＤＳＬモデム１５と関連し、このモデムを介
して遠隔システムＲは従来のツイストペア電話施設ＴＷ
Ｐを通じて電話局ＤＳＬモデム８と通信する。ＰＯＴＳ
音声通信がツイストペア線施設ＴＷＰを通じて代替的に
又は追加的に通信されるように、１つ以上の電話（不図
示）を各ツイストペア線施設ＴＷＰへ接続してよい。

【００２１】図１に示されたように、ツイストペア線施
設ＴＷＰの各々は電話局ＤＳＬモデム８によって受けら
れる。このモデムは市内又は長距離電話サービス提供業
者の電話局にあると予想される。この例では、電話局Ｄ
ＳＬモデム８は、多数のツイストペア線施設ＴＷＰ（こ
の例では、これらのうちの２本だけが示されている）を
受ける能力を有する。電話局ＤＳＬモデム８は、ツイス
トペア線施設ＴＷＰ間、それゆえ、遠隔システムＲとホ
スト・コンピュータ（図１には不図示）との間のデータ
の通信を行う。ホスト・コンピュータは、データの発信
源又は宛先若しくはインターネット又は専用「ダイヤル
呼出し」内容提供業者又は提供網のような網への中継ゲ
ートウェイとして働く。もちろん、電話局は、遠隔シス
テムＲ（又は、関連した電話）によって発せられた呼の
ような呼のツイストペア線施設ＴＷＰを通じての経路選
択用開閉装置を、典型的には、また含むことになる。上
述したように、電話局モデム８は、おそらく、主線網に
接続される。主線網は、ルータ又はディジタル加入者線
アクセス・マルチプレクサ（ＤＳＬＡＭ）のような機器
を介して他の通信経路と通信する。ＰＯＴＳサービスが
ＡＤＳＬデータ・トラフィックをオーバレイする応用で
は、このような機器は、ＰＯＴＳトラフィックをデータ
・トラフィックから分離し、ＰＯＴＳトラフィックを従
来の電話網（ＰＳＴＮ）へ経路選択して転送し、データ
を広域網（ＷＡＮ）へ経路選択して転送するためにある
型式の「スプリッタ」をまた含むことがある。

【００２２】図１の特定例では、ＤＳＬ技術は、非対称
型のもの（すなわち、ＡＤＳＬ）であり、２５ｋＨｚか
ら１，１０４ｋＨｚの信号帯域幅で電話局ＤＳＬモデム
８から遠隔ＤＳＬモデム１５へ（すなわち、ダウンスト
リーム）走行するトラフィックと、２５ｋＨｚから１３
８ｋＨｚの信号帯域幅で遠隔ＤＳＬモデム１５から電話
局ＤＳＬモデム８へ（すなわち、アップストリーム）走
行するトラフィックを有する。もちろん、本明細書を参
照するならば当業者には明らかであるように、本発明
は、フィルタ及び他の機能の特定のものを適当に調節す
ることで以て、他のＡＤＳＬ構成及び他のＤＳＬ構成に
利点をもたらすように実施することもできる。

【００２３】図１の例では、遠隔ＤＳＬモデム１５は、
各々、複数の機能として構成される。これらの機能は、
本発明のこの模範的実施形態では個々の集積回路にほぼ
相当する。もちろん、いうまでもなく、これら種々の機
能間の特定集積回路又は「チップ」境界は実施間で変動
することがあり、図１に示した模範的実現は単に例とし
て挙げてある。この例では、遠隔ＤＳＬモデム１５の各
々はホスト・インタフェース７を含み、これがディジタ
ル・トランシーバ機能１３をその関連した遠隔システム
Ｒとインタフェースさせる。ホスト・インタフェース７
はこのようなインタフェース機能用の従来の構造のもの
であり、かつ、もちろん、ＤＳＬモデム１５が接続され
るバスの種類（例えば、直列バス、ＰＣＩバス、ＩＳＡ
バス）に依存することになる。ホスト・インタフェース
７の例は、テキサス・インスツルメンツ社から市販され
ているＴＮＥＴＤ２１００ディジタル直列バス・インタ
フェース回路である。

【００２４】本発明のこの実施形態によると、遠隔ＤＳ
Ｌモデム１５のディジタル・トランシーバ機能１３は、
データ・ペイロードの送信及び受信の両方に必要なディ
ジタル処理動作を実行するプログラム可能装置である。
これらの動作は、以下に詳細に説明するが、ホスト・コ
ンピュータからのディジタル・データを（例えば、パケ
ット又はフレームに）書式化する機能、データを送信用
の適当なサブチャネルにコード化する機能、コード化デ
ータを時間領域信号に変換するために逆フーリエ変換
（ＩＦＦＴ）を遂行するような機能を含む。受信側で、
ディジタル・トランシーバ機能１３は、これらの機能の
逆ばかりでなく、エコー消去処理をまた遂行する。特
に、上述したデータ速度で、ディジタル・トランシーバ
機能１３のディジタル・データ処理容量及び処理能力
は、好適には、高レベルのものである。ディジタル・ト
ランシーバ機能１３として使用されるのに適したアーキ
テクチャの例は、テキサス・インスツルメンツ社から市
販されているＴＭＳ３２０Ｃ６ｘのようなディジタル信
号プロセッサである。

【００２５】図２は、本発明の好適な実施形態によるデ
ィジタル・トランシーバ機能１３を通る信号フロー及び
この機能によって遂行されるディジタル機能を示す。こ
れについて説明する。図２に示したように、ディジタル
・トランシーバ機能１３は送信側ＤＴｘ及び受信側ＤＲ
ｘを含み、これらを通して信号が遠隔システムＲからツ
イストペア線施設ＴＷＰへ送信されかつツイストペア線
施設ＴＷＰから遠隔システムＲに受信される。上述した
ように、ディジタル・トランシーバ機能１３は、好適に
は、本発明のこの実施形態によるプログラム可能プロセ
ッサであり、かつ、図２のブロック線図はディジタル・
トランシーバ機能１３内の特定ハードウェア構成要素よ
りはむしろ機能１３によって遂行される機能に相当す
る。図２に示されたディジタル・トランシーバ機能１３
の動作の全ては、ディジタル領域で遂行される。

【００２６】送信側ＤＴｘ上で、ディジタル・トランシ
ーバ機能１３によってＰＣインタフェース７から受信さ
れた信号は、まず、フレーミング及びコード化プロセス
２０Ｒに供給される。本発明のこの実施形態では、これ
らの受信信号は、ツイストペア線施設ＴＷＰを通じて通
信されるためにディジタル語の形を呈する。フレーミン
グ及びコード化プロセス２０Ｒは、一般的な意味で、こ
れらのデータ語を物理層フレーム内のパケットに構成
し、このフレームで以て多数のＤＭＴ副搬送波すなわち
サブチャネルを変調する。この構成は、データの前に同
期用のデータヘッダ・フィールドを含み及びデータ・フ
ィールドに続いて誤り検出を可能にするために巡回冗長
コード（ＣＲＣ）を含むように各パケットを書式化する
ことによって、また、モデム同期を維持するため、種々
のサブチャネルの信号対雑音比を検査するため、不良サ
ブチャネルを使用しないことを保証するために、「ダミ
ー」データを挿入することによって、遂行される。次い
で、パケット化データのコード化がプロセス２０Ｒにお
いて遂行される。例えば、ＤＭＴアプローチに従って、
ディジタル・データが振幅−位相配置（constellatio
n）のある点に相当するようにコード化される。ＤＭＴ
データのコード化についての議論は、次の文献に見るこ
ともできる。すなわち、シオッフィ，「マルチキャリア
入門」，ＩＥＥＥの標準委員会Ｔ１に服する個人講義
（１９９１年）（Cioffi，“A Multicarrier Prime
r”，Tutorial submitted to Standards Committee T1
of IEEE (1991)）、ショウ他，「ＨＤＳＬに応用される
離散マルチトーン・トランシーンバ・システム」，ジャ
ーナル・オン・セレクテッド・エリアズ・イン・コミュ
ニケーションズ，第9巻，第6号（ＩＥＥＥ，１９９１年
８月），８９５〜９０８頁（Chow，et al．，”A Disc
rete Multitone Transceiver system for HDSL Applica
tions”、Journal on Selected Areas in Communicatio
ns，Vol．9，No．6（IEEE，Aug．1991），pp．895‐90
8）、及び、ビンガム，「データ伝送用マルチキャリア
変調：時節到来のアイデア」，ＩＥＥＥ通信誌（１９９
０年５月），５〜１４頁（Bingham，“Multicarrier Mo
dulation for Data Transmission: An IdeaWhose Time
has Come”，IEEE Communications Magazine（May，199
0），pp．5‐14））、これらの全ては列挙することによ
ってそれらの内容が本明細書に組み入れられている。技
術上知られているように、ＤＭＴは、（特定サブチャネ
ル又は副搬送波に対するビット・ローディングに依存す
る）各可能なディジタル値を振幅と位相との組合せと関
連させる。例えば、もし副搬送波が４のビット・ローデ
ィングに割り当てられているならば、その搬送波の配置
は１６の可能な振幅−位相組合せを含み、これらの組合
せの各々が１６の可能なディジタル値の１つと関連させ
られる。もし副搬送波が８のビット・ローディングに割
り当てられているならば、２５６の振幅−位相組合せが
その配置内に存在し、これらの組合せの各々が８ビット
によって表された２５６の可能なディジタル値の１つと
関連させられる。コード化を容易にするために、小さい
配置は、好適には、最大（８ビット）配置の副集合であ
る。しかしながら、低密集度（less‐populated）配置
の副搬送波は高密集度配置の副搬送波より少ない電力を
有し、それとして、副搬送波の利得拡大縮小が低密集度
配置の副搬送波を増幅するのが好適である。なお更に、
ディジタル・トランシーバ機能１３がパイプライン・デ
ィジタル・プロセッサ（ＤＳＰ）を介して実施される場
合の動作の効率向上のために副搬送波を群としてコード
化するのが好適である。この群化は、各副搬送波が語境
界内に閉じ込められるように、多数の副搬送波を１６ビ
ット語単位に閉じ込める。ある副搬送波は、それらのビ
ット・ローディングをこの群化を維持する必要に従って
１つビット又は数ビットだけ減少させられる。副搬送波
群化の事前記憶マクロ（prestored macro）を発生する
初期化プロセスの部分として副搬送波を事前群化する
（pre‐group）ことがまた、好適であって、ディジタル
信号プロセッサ・コード内での条件付き呼出し動作及び
条件付き分岐動作の必要を除去する。

【００２７】この例では、副搬送波及びデータのアンパ
ッキングに従うデータの順序付けが、プロセス２０Ｒ
で、好適には、ルックアップ・テーブルの使用を通し
て、各副搬送波内の配置点内へのデータのマッピングと
一緒に、また遂行される。種々の副搬送波の振幅拡大縮
小がプロセス２０Ｒでまた実施される。プロセス２０Ｒ
の出力は（配置によってコード化された）振幅値及び位
相値の列であり、その列内の順序は関連した副搬送波の
周波数に相当するので、プロセス２０Ｒで行われる群化
及びコード化は、インタフェース７から受信されたデー
タ語の各々を有効に周波数領域に変換する。次いで、も
し適当ならば、クリッピング制御を、ディジタル・トラ
ンシーバ機能１３の状態レジスタ内のあふれフラグを単
に監視することによって、加えることができる。あふれ
を検出すると、ある種のビット（動作及び維持ビット
（ＯＡＭビットと呼ばれる））が設定されかつパイロッ
ト・トーンが付加されて、送信機がクリップされたフレ
ームを次の２つのフレームにわたって修繕中であること
を表示する。この例では、これら２つのフレームは、受
信モデム８によって組み合わせられかつデコードされる
ことになる。

【００２８】次いで、コード化副搬送波に相当する時間
領域信号を発生するために、ＩＦＦＴプロセス２２Ｒが
フレーミング及びコード化プロセス２０Ｒから受信され
たコード化データに遂行される。この例では、ＩＦＦＴ
プロセス２２Ｒは、この通信用に（比較的低周波数アッ
プストリーム信号に対して）３２トーンを発生する。Ｉ
ＦＦＴプロセス２２Ｒに続いて、プロセス２４Ｒが列の
フレーム間部分に循環プレフィックスを保護時間として
付加し、これが電話局ＤＳＬモデム８内の時間領域等化
器フィルタに適当なインパルス応答をすることを許す。
循環プレフィックスを付けたコード化時間領域ディジタ
ル・データが、アナログ前置機能（ＡＦＥ）インタフェ
ース・プロセス２６Ｒを経由して、ビットストリームの
形でアナログ前置機能１１に供給される。

【００２９】受信側ＤＲｘで、ディジタル・トランシー
バ機能１３は、アナログ前置機能インタフェース・プロ
セス３０Ｒを経由して、アナログ前置機能１１からディ
ジタル・データ・ビットストリームを受信する。自動利
得制御（ＡＧＣ）プロセス２３Ｒが、従来の方法で、ア
ナログ前置機能１１内に適正利得制御を維持する。この
模範的実施に従って、時間領域等化器（ＴＥＱ）プロセ
ス３１Ｒがディジタル・トランシーバ機能１３内に備わ
る。これは、存在するかもしれない、かつ、以下に更に
詳細に述べるように、特に、ツイストペア線施設ＴＷＰ
を通じるアップストリームとダウンストリームとを分離
するアナログ前置機能１１内のアナログ・フィルタによ
って導入されるシンボル間干渉（ＩＳＩ）を除去するた
めである。本発明の実施形態に従う時間領域等化器プロ
セス３１Ｒは、ディジタル信号プロセッサ（ＤＳＰ）に
よって遂行されるソフトウェア・ルーチンを介して実施
される従来の有限インパルス応答（ＦＩＲ）フィルタで
ある。時間領域等化器（ＴＥＱ）プロセス３１Ｒの係数
はツイストペア線施設ＴＷＰの応答に依存するので、こ
れらの係数は初期化中に決定される。

【００３０】時間領域等化器プロセス３１Ｒのシンボル
間干渉フィルタ動作に続いて、ディジタル・トランシー
バ機能１３は、循環プレフィックスを除去するためにプ
ロセス３２Ｒをビットストリームに適用する。高速フー
リエ変換（ＦＦＴ）プロセス３３Ｒが、遠隔ＤＳＬモデ
ム１５によって受信された高周波数ダウンストリーム送
信に使用された１２８トーンを明細に変換するために２
５６点ＦＦＴを遂行する。クリッピング制御プロセス３
４Ｒが、上述したように、あふれに因り送信中に分離さ
れたあらゆる語を回復し、かつ、結果の周波数領域列が
周波数等化器及び位相補償プロセス３５Ｒに供給され
る。周波数領域等化器（ＥＥＱ）及び位相補償プロセス
３５Ｒが受信信号の信号スペクトルを平坦化しかつ位相
歪みを補償する。デコーディング及びフレーミング解除
プロセス４０Ｒが送信順序の逆を遂行し、これにはビッ
ト・デマッピング及び利得拡大縮小と、トーン再順序付
け及びパッキング・プロセスと、フレーミング解除及び
フロー制御とがあり、ディジタル語を生じ、これがホス
ト・インタフェース７を経由して遠隔システムＲに供給
される。

【００３１】図１に戻って参照しかつ図２に示したよう
に、ディジタル・トランジーバ機能１３は、本発明の好
適な実施形態によるアナログ前置機能１１に双方向に接
続されている。本発明のこの模範的実施形態では、各ア
ナログ前置機能１１は、混合信号（すなわち、ディジタ
ル動作及びアナログ動作の両方を伴う）集積回路であ
り、この回路は、高電圧を伴うもの以外のＤＳＬ通信に
必要な全てのループ・インタフェース構成要素を用意す
る。この関係で、遠隔ＤＳＬモデム１５の各々内のアナ
ログ前置機能１１は、以下に更に詳細に述べる方法で、
送信インタフェース機能及び受信インタフェース機能の
両方を遂行する。

【００３２】遠隔ＤＳＬモデム１５の各々内のアナログ
前置機能１１は線路駆動器１７と双方向にインタフェー
スし、線路駆動器１７はツイストペア線施設ＴＷＰ上の
ＡＤＳＬ信号を駆動しかつ受信する高速線路駆動器及び
受信機である。本発明の好適な実施形態に従って使用さ
れるのに適した線路駆動器集積回路の例は、テキサス・
インスツルメンツ社から市販されているＴＨＳ６００２
線路駆動器である。遠隔ＤＳＬモデム１５内の線路駆動
器１７は４線式−２線式「ハイブリッド」集積回路１９
に接続され、回路１９は、全二重様式で、線路駆動器１
７からの専用送信線路及び専用受信線路をツイストペア
線施設ＴＷＰの２線構成に変換する。

【００３３】電話局では、電話局ＤＳＬモデム８がホス
ト・インタフェース９を含む。このインタフェースがモ
デム８をホスト・コンピュータ（不図示）に接続する。
ホスト・インタフェース９は、上述したように、テキサ
ス・インスツルメンツ社から市販されているＴＮＥＴＤ
２１００ディジタル直列バス・インタフェース回路のよ
うな従来の回路によって実施することもできる。上述し
たように、ホスト・コンピュータは、データ・トラフィ
ックからＰＯＳＴを分離するスプリッタと電話局ＤＳＬ
モデム８をインタフェースさせ、それゆえ、提供される
サービスに適当であるように従来の電話網（ＰＳＴＮ）
及び広域網（ＷＡＮ）とインタフェースすることにな
る。電話局ＤＳＬモデム８はディジタル・トランシーバ
機能１０を含み、この機能は、図１に示したように、多
数のアナログ前置機能（ＡＦＥ）１２に接続する。

【００３４】ディジタル・トランシーバ機能１０は遠隔
ＤＳＬモデム１５内のディジタル・トランシーバ機能１
３に類似して構成されかつ類似した処理を遂行するが、
以下に更に詳細に説明するように、受信トラフィック及
び送信トラフィックの周波数が両機能間で相違すること
から起こる機能上のある種の差がある。上のように、デ
ィジタル・トランシーバ機能１０は、好適には、テキサ
ス・インスツルメンツ社から市販されているＴＭＳ３２
０Ｃ６ｘのような高性能ディジタル信号プロセッサとし
て、実施される。

【００３５】図３は、電話局ＤＳＬモデム８内のディジ
タル・トランシーバ機能１０の信号フロー及び機能を示
す。図３に使用されているのと同じ参照符号（ただし、
添え字Ｃ付き）は、遠隔ＤＳＬモデム１５内のディジタ
ル・トランシーバ機能１３に関して上述したのと同等の
機能を指示する。

【００３６】要約すると、送信側ＤＴｘで、ディジタル
・トランシーバ機能１０によってホスト・インタフェー
ス９から受信された信号がまずフレーミング及びコード
化プロセス２０Ｃに供給され、このプロセスが、フレー
ム書式でデータをコード化し、このデータで、本発明の
実施形態では、ＤＭＴ副搬送波すなわちサブチャネルを
変調し、これに、以下に説明するように、拡大縮小及び
クリッピング制御が続く。ＩＦＦＴプロセス２２Ｃがコ
ード化データをコード化副搬送波に相当する時間領域信
号に変換し、プロセス２４Ｃがその列のフレーム間部分
に循環プレフィックスを付加する。循環プレフィックス
を付けたこのコード化時間領域ディジタル・データが、
次いで、アナログ前置機能インタフェース・プロセス２
６Ｃを経由して、ビットストリームの形でアナログ前置
機能１２に供給される。

【００３７】受信側ＤＲｘで、ディジタル・トランシー
バ機能１０は、アナログ前置機能データ・インタフェー
ス機能３０Ｃを経由して、アナログ前置機能１２からデ
ィジタル・ビットストリームを受信する。ディジタル・
トランシーバ機能１３について上述したように、ＡＧＣ
プロセス２３Ｃがディジタル・トランシーバ機能１０に
含まれている。時間領域等化器（ＴＥＱ）プロセス３１
Ｃが、有限インパルス応答（ＦＩＲ）フィルタを使用し
て、シンボル間干渉（ＩＳＩ）を除去し、その後、プロ
セス３２Ｃがビットストリームから循環プレフィックス
を取り除く。上述したように、ＦＦＴプロセス３３Ｃが
時間領域信号をディジタル周波数領域表現に変換し、ク
リッピング制御プロセス３４Ｃがあふれに因り分離され
た語を回復する。周波数領域等化器及び位相補償プロセ
ス３５Ｃが受信列の信号スペクトルを平坦化し、位相歪
みを補償する。最後に、デコーディング及びフレーミン
グ解除プロセス４０Ｃが送信順序の逆を遂行し、これに
はビット・デマッピング及び利得拡大縮小とトーン再順
序付け及びパッキング・プロセスとフレーミング解除及
びフロー制御とがあり、ディジタル語を生じ、これがホ
スト・インタフェース９を経由してホスト・システムに
供給される。

【００３８】図１に示したように、電話局ＤＳＬモデム
８はまた、好適には、互いの間でマスタ／スレーブ様式
に配置された多数のアナログ前置機能１２を含む。これ
らの各々が、ツイストペア線施設ＴＷＰの１つと通信
し、それゆえ、図示のように、ＤＳＬセッションに遠隔
ＤＳＬモデム１５の１つと通信する。

【００３９】電話局ＤＳＬモデム８内のアナログ前置機
能１２によって遂行される動作の多くが遠隔ＤＳＬモデ
ム１５内のアナログ前置機能１１によって遂行される動
作に類似しているが、ＡＤＳＬ技術における、特に各位
置での受信トラフィックの周波数の相違（上述したよう
に、電話局ＤＳＬモデム８の受信トラフィックは遠隔Ｄ
ＳＬモデム１５の受信トラフィックよりも実質的に低い
周波数にある）が原因で、これらの両者間にある種の差
が起こる。遠隔ＤＳＬモデム１５内のアナログ前置機能
１１に関して以下に更に詳細に説明するように、ツイス
トペア線施設ＴＷＰにわたっての周波数依存減衰が遠隔
ＤＳＬモデム１５で受信された高周波数トラフィックに
特に影響する。この減衰は、本発明の好適な実施形態に
従って、遠隔ＤＳＬモデム１５のアナログ前置機能１１
内に含まれている等化器機能によって計算に入れられ
る。更に、電話局ＤＳＬモデム８の送信トラフィック
は、典型的には、その受信トラフィックよりもかなり高
い周波数にあるので、アナログ・エコー消去がモデム８
内のアナログ前置機能１２には要求されないと予想され
る。もちろん、エコー消去機能を望むならば、それをア
ナログ前置機能１２内に備えてよい。いずれにしても、
これらの機能上の差がアナログ前置機能１１，１２のハ
ードウェアに反映される。

【００４０】電話局ＤＳＬモデム８内のアナログ前置機
能１２の各々は、関連した線路駆動器１４と通信する。
この駆動器は、遠隔ＤＳＬモデム１５に関して上に説明
したのと同じ線路駆動器であってよい。線路駆動器１４
の各々は、そのモデムを関連したツイストペア線施設Ｔ
ＷＰとインタフェースさせるために、関連した４線式−
２線式ハイブリッド１６に双方向に結合されている。

【００４１】図１に示した模範的システムは、ＤＳＬ通
信に、特にアップストリーム帯域幅とダウンストリーム
帯域幅が互いに異なる場合のＡＤＳＬ通信に充分に適し
ており、この技術の厳格な要件についての考慮を含む。
特に、例えば、Ｔ１Ｅ１．４１３規格に唱っているよう
に、ＤＳＬ通信によって提示されたアナログ信号処理制
約が高性能フィルタ動作を要求し、これがアナログ前置
機能の離散実現をこれまで必要としてきた。説明とし
て、ＡＤＳＬ通信の帯域幅は極めて広く、模範的実施形
態では、ダウンストリーム（電話局から遠隔へ）信号帯
域幅は２５ｋＨｚから１，１０４ｋＨｚであり、アップ
ストリーム（遠隔から電話局へ）信号は２５ｋＨｚから
１３８ｋＨｚである。更に、加入者ループが長さ及び品
質上非常に広く変動し、このために、ＡＤＳＬアナログ
前置機能は、可能な限り潜在ループ集団のうちの多くに
順応するように非常に大きなダイナミック・レンジ（例
えば、１００ｄＢから１０２ｄＢの程度）を持つ必要に
迫られる。ＤＳＬデータ通信を１００Ｖを超えるリング
信号を用いるＰＯＴＳ通信でオーバレイすることは、Ｄ
ＳＬ受信機がこれらの高電圧を許容する能力を有する広
域通過フィルタを含まなければならないことを要求し、
それによって、アナログ処理を更に複雑にする。

【００４２】本発明の好適な実施形態に従って、上述し
たように、アナログ前置機能１１，１２は、高電圧に晒
されない全てのアナログ・ループ機能を実行する集積回
路によって、（広範多岐な構成要素トリミングの必要の
ために集積化には適していない）複雑なアナログ・フィ
ルタ動作の必要を除去するが、これらの要件を満たすよ
うな方法で実現される。

【００４３】図４は、本発明の好適な実施形態による電
話局ＤＳＬモデム８内のアナログ前置機能１２の構造を
示す。これについて詳細に説明する。上述のように、こ
の構造は、アナログ前置機能１２を単一集積回路に集積
化することを可能とし、図１のシステムによって実施さ
れる電気通信に、少い費用、改善したシステム信頼性及
び構成要素整合を含む重要な利点をもたらす。アナログ
前置機能１２の集積回路は、ディジタル処理及びアナロ
グ処理の両方を実施することを考慮するいわゆる「混合
信号」型のものである。もちろん、集積化規模の追加
も、アナログ前置機能１２を、利用可能な製造技術に適
当であるようにディジタル・トランシーバ機能１０又は
線路駆動器１４のどちらか又は両方と共に本明細書に説
明するように集積化することによって、やはりまた達成
することができる。

【００４４】アナログ前置機能１２は、上に説明したデ
ィジタル・トランシーバ機能１０に類似して、送信側及
び受信側を含む。本発明のこの実施形態では、送信側及
び受信側は、インタフェース及び制御機能４２Ｃを共用
し、このインタフェースを介してアナログ前置機能１２
がディジタル・トランシーバ機能１０と通信する。イン
タフェース及び制御機能４２Ｃは並列ディジタル・イン
タフェースを含み、このインタフェースを介して、電話
局ＤＳＬモデム８によって送信されるディジタル語がア
ナログ前置機能１２によって受信され、これを介して、
ツイストペア線施設ＴＷＰから受信されかつアナログ前
置機能１２によって処理されたデータがディジタル語と
してディジタル・トランシーバ機能１０へ通信される。
本発明の好適な実施形態に従って、この並列インタフェ
ースは、１６ビット並列インタフェースであり、このイ
ンタフェースからのデータの読出し及びこのインタフェ
ースへのデータの書込みを制御するためにエッジ・トリ
ガ形の読出しストローブ入力及び書込みストローブ入力
を有する。更に、インタフェース及び制御機能４２Ｃ
は、制御語を記憶するために多数のレジスタを含み、こ
れらの制御語は、（下に説明するように）種々のプログ
ラム可能増幅器用利得値、種々のフィルタ・ブロック及
び機能をバイパスする又は動作可能（enable）とするス
イッチ制御、及びアナログ前置機能１２の場合、（以下
でまた更に詳細に説明する）受信端での入力インピーダ
ンス整合用スイッチ制御のような、アナログ前置機能１
２内の種々の機能の状態を設定する。

【００４５】インタフェース及び制御機能４２Ｃはま
た、制御情報をディジタル・トランシーバ機能１０から
受信し及びこれへ供給する適当な信号インタフェースを
含む。本発明のこの実施形態では、直列ポートＳＰが、
以下に述べるように、クロック信号の周波数を設定する
のに使用されるような制御情報を受信するために設けら
れている。ＪＴＡＧ規格に従うような従来の走査試験が
また、好適には、インタフェース及び制御機能４２Ｃを
経由して実施される。

【００４６】クロック回路６６Ｃがアナログ前置機能１
２の送信側及び受信側によって共用され、これらの同期
動作のために相当するクロック制御を行う。本発明の好
適な実施形態に従って、クロック回路６６Ｃは、外部電
圧制御水晶発振器（ＶＣＸＯ）６５Ｘに基づいて内部
（及び、もし望むならば、外部）クロック信号を発生す
る。アナログ前置機能１２で、ディジタル／アナログ
（ＤＡ）変換器６３Ｃが備わり、これは、（特にこの機
能内の直列ポートＳＰに供給される更新信号を介して）
インタフェース及び制御機能４２Ｃによって発生された
制御信号に応答して、アナログ信号を発生し、この信号
が電圧制御水晶発振器６５Ｘに供給され、それゆえこれ
を制御する。ＤＡ変換器６３Ｃは、好適な実施形態で
は、１２ビット直列ＤＡ変換器であり、これは高周波数
（例えば、３５．３２８ＭＨｚ）ＶＣＸＯ６５Ｘに適し
た精細解像度を生じる。

【００４７】基準電圧源６８Ｃ、好適には、バンドギャ
ップ基準電圧のような安定基準電圧回路がまたアナログ
前置機能１２の送信側及び受信側によって共用され、デ
ィジタル／アナログ変換動作及びアナログ／ディジタル
変換動作にばかりでなく、アナログ前置機能１２の他の
構成要素にもまた使用される必要基準電圧レべルを確立
するために従来の回路によって実現されることがある。
アナログ前置機能１２の動作に使用され、電源分配及び
調整、汎用ポート通信などのような標準集積回路機能を
含む他の回路も、もちろん、このアナログ前置機能に含
むこともできるが、この説明の簡明目的のために示して
ない。アナログ前置機能１２はまた、図４に示したよう
に、オーバサンプリング・レジスタ４４Ｃを含み、この
レジスタは、以下に説明するディジタル・フィルタ動作
を実現するに当たってアナログ前置機能１２の送信側及
び受信側の両方に使用されてよいような１つ以上のレジ
スタ段を含む。

【００４８】アナログ前置機能１２の送信側を参照する
と、ディジタル・フィルタ４６Ｃがオーバサンプリング
・レジスタ４４Ｃからディジタル・データ語を受け取
り、アナログ／ディジタル変換に先立ち、これらのディ
ジタル・データ語にディジタル・フィルタ動作を実施す
る。図５は、本発明の好適な実施形態の模範的実施に対
して、オーバサンプリング・レジスタ４４Ｃと組み合わ
せられたディジタル・フィルタ４６Ｃを通るデータ・フ
ローを示す。これについて詳細に説明する。

【００４９】図５に示したように、アナログ前置機能１
２によって実行されるディジタル・フィルタ動作プロセ
スは多数のオプションを含む。これらのオプションは、
ディジタル・トランシーバ機能１０によって供給される
ディジタル・データの周波数及び特性に依存してスイッ
チＳ１からスイッチＳ４によって選択可能である。オー
バサンプリングされたディジタル／アナログ変換ダウン
ストリームを供給するために、補間フィルタ・プロセス
７０がサンプリング・レートを２倍に高める。この模範
的実現では、単に、オーバサンプリング・レジスタ４４
Ｃの１つを、次のように、交互式にロードすることによ
って、サンプリング・レートを２，２０８ｋＨｚから
４，４１６ｋＨｚに高める。すなわち、各入力サンプル
値間で零値化サンプルをロードしておいて、オーバサン
プリング・レジスタ４４Ｃに実際の入力サンプルをロー
ドする速度の２倍の速度でレジスタ４４Ｃの出力をサン
プリングする。補間フィルタ・プロセス７０を遂行する
のではなくむしろ零値化サンプルを挿入することは、各
ロードした入力サンプル値を単に２回サンプルすること
によって、そうでなければ、オーバサンプリングから起
こるかもしれないｃｏｓ[πｆ／ｆ_c]減衰を除去すると
いう利点をもたらす。これに代えて、ｃｏｓ[πｆ／
ｆ_c]減衰を補償する計算能力が利用可能であるならば、
ディジタル・トランシーバ機能１０内のＩＦＦＴプロセ
ス２２Ｃによってこれを補償できることが予想される。

【００５０】補間フィルタ・プロセス７０をバイパスし
ようと否とにかかわらず、次いで、ディジタル低域通過
フィルタ７１が着信ディジタル・サンプル入力値に適用
される。ディジタル低域通過フィルタ７１は、プロセス
７０の零挿入オーバサンプリングによって招いた利得損
失を補償するために備わる。更に、補間フィルタ・プロ
セス７０が零値化サンプルの挿入によって遂行される場
合には、ｃｏｓ[πｆ／ｆ_c]減衰は遂行されない。ディ
ジタル低域通過フィルタ７１は、ＤＳＬ通信に対して実
施されると予想される所望の電力スペクトル密度（ｐｓ
ｑ）ロール・オフ仕様を達成するために、おそらく必要
となる。補間フィルタ・プロセス７０に係わる利得損失
に関して、ディジタル低域通過フィルタ７１は、好適に
は、もし補間フィルタ・プロセス７０をバイパスしない
ならば６ｄＢの利得を与えるが、もしスイッチＳ１を閉
じかつスイッチＳ３を開くことによってフィルタ・プロ
セス７０をバイパスするならば、０ｄＢ利得を与える。

【００５１】本発明の好適な実施形態によると、ディジ
タル低域通過フィルタ７１は、３２タップ有限インパル
ス応答（ＦＩＲ）低域通過フィルタであり、（零群遅延
歪みに対して）対称係数タップ加重を有する。好適な実
施では、ｂ（すなわち、フィード・フォワード）係数ｂ
₀〜ｂ₃₂は、次のとおりである。

【００５２】

【数１】

【００５３】ディジタル低域通過フィルタ７１は、現行
ＴＩＥ１．４１３規格に従って、１，１０４ｋＨｚから
２，２０８ｋＨｚ帯域で適当な帯域内電力スペクトル密
度を与える。

【００５４】次に、ディジタル高域通過フィルタ７２が
図４のディジタル・フィルタ４６Ｃの部分としてアナロ
グ前置機能１２によって遂行されることがある。ディジ
タル高域通過フィルタ７２は、好適には、一次高域通過
フィルタであって、例えば、無限インパルス応答（ＩＩ
Ｒ）フィルタとして従来のディジタル・フィルタ設計技
術を介して実施された１０．７ｋＨｚの−３ｄＢ折れ点
周波数を有する。模範的な実施では、フィルタ７２から
生じる合計リップルは２５ｋＨｚから１，１０４ｋＨｚ
の帯域幅にわたって約０．５５ｄＢであり、群遅延は２
５ｋＨｚにおける１．７μｓから１，１０４ｋＨｚにお
ける１．７ｎｓと変動する。フィルタ７２は、電話局の
ＰＯＴＳスプリッタと組み合わせて使用されるとき、Ｔ
１Ｅ１．４１３規格のＰＯＴＳ帯域干渉仕様を満足す
る。

【００５５】補間フィルタ・プロセス７４は、これを介
して１つ以上のオーバサンプリング・レジスタ４４Ｃ
が、やはり各実際の入力サンプル間に零値化サンプルを
挿入することによって、サンプリング・レートを２倍に
高めるもう１つのプロセスである。補間フィルタ・プロ
セス７４の場合、オーバサンプリング・レジスタ４４Ｃ
の適当な１つが４，４１６ｋＨｚでロードされ、その出
力を８，８３２ｋＨｚでサンプリングして、プロセス７
０について上に示したのと類似の伝達関数を生じるが、
異なる周波数ｆ_cで以てである。補間フィルタ・プロセ
ス７０，７４の結果として、遂行するディジタル／アナ
ログ変換をオーバサンプリング・レートですなわち信号
帯域幅の８倍で実行することになり、以下に説明するよ
うに、ダウンストリーム・アナログ・フィルタ動作の複
雑性を緩和する。

【００５６】次いで、ディジタル低域通過フィルタ・プ
ロセス７６が補間フィルタ・プロセス７４のオーバサン
プリングされた出力に適用されて、ディジタル・データ
に帯域幅制限を施し、ダウンストリーム・アナログ・フ
ィルタ動作の複雑性をまた緩和する。本発明の好適な実
施形態に従って、ディジタル低域通過フィルタ・プロセ
ス７６が対称タップ加重での有限インパルス応答を介し
て実現され、これがアナログ前置機能１２を通しての総
合遅延歪みを最小限にする。ディジタル低域通過フィル
タ・プロセス７６の特に有利な実現は、７タップ及び１
４非零ビットを使用し、これが乗算をアナログ前置機能
１２内の少数のけた送り回路及び加算回路で以て簡単に
実施できるようにする。この例では、タップ加重は、次
のように設定される。

【００５７】

【数２】

【００５８】本発明の好適な実施形態に従って、特にＴ
１Ｅ１．４１３規格のような知られた規格を実施するた
めに、これら２のべきのタップ重み係数が、好適には、
アナログ前置機能１２内にハード配線される。これに代
えて、電気通信規格が時の経つに連れて変わり得る速度
を特に考慮して、アナログ前置機能１２はレジスタ又は
他のアドレス可能な場所を備えてよく、これらにタップ
の数及びタップ重み係数をプログラム可能にしてもよ
い。ディジタル低域通過フィルタ・プロセス７６の出力
は、好適には、値（２−１／６４）を乗じられ、その結
果、その利得はいかなる周波数でも６ｄＢを超えること
はない。次いで、ディジタル低域通過フィルタ・プロセ
ス７６の結果が、図４に示したように、ＤＡ変換器４８
Ｃに供給される。

【００５９】ディジタル高域通過フィルタ７２が使用さ
れるならば、このフィルタとディジタル低域通過フィル
タ・プロセス７６との結果として、ダウンストリーム・
アナログ・フィルタ動作の複雑性を現行ＤＳＬ規格によ
って要求するものから極めて減少させる。アナログ信号
に対する阻止帯域要件はディジタル低域通過フィルタ７
２、補間フィルタ・プロセス７４によっては修正されな
いが、この実施形態では、その過渡帯域特性が大いに緩
和されて、１．５ＭＨｚで追加の減衰は要求されないよ
うになり、３ＭＨｚで−４ｄＢの減衰が必要であるに過
ぎないようになる。そのフィルタ動作の量は、以下に説
明するように、簡単なアナログ・フィルタ動作で以て比
較的容易に実施される。

【００６０】スイッチＳ１からスイッチＳ４の状態は、
ディジタル・トランシーバ機能１０によって供給される
ディジタル出力の周波数に依存して、本発明のこの実施
形態では、ディジタル・トランシーバ機能１０からの制
御信号によって決定されることになる。例えば、もしデ
ィジタル・トランシーバ機能１０の出力が２，２０８ｋ
Ｈｚであるならば、スイッチＳ３及びスイッチＳ４が閉
じかつスイッチＳ１及びスイッチＳ２が開くことにな
り、その結果、両補間フィルタ・プロセス７０，７４か
つまたディジタル高域通過フィルタ７２がディジタル・
データに適用されることになる。これに代わり、もしデ
ィジタル・トランシーバ機能１０の出力が既に４，４１
６ｋＨにあるならば、スイッチＳ１が閉じ、スイッチＳ
３が開き、スイッチＳ２，Ｓ４が高域通過フィルタ７１
が必要であるかどうかに依存して開き又は閉じることに
なる。これは、アナログ前置機能１２の実施にかなりの
程度の柔軟性を与える。

【００６１】図４をまた参照すると、フィルタされたデ
ィジタル・データがＤＡ変換器４８Ｃに供給される。図
６は、本発明の好適な実施形態によるＤＡ変換器４８Ｃ
の構造の例を示す。本発明の好適な実施形態によるＤＡ
変換器４８Ｃは、１４ビット電流ステアリング・アーキ
テクチャＤＡ変換器であって、８，８３２ｋＨｚの変換
速度に対して、４Ｘオーバサンプリングで動作する。本
発明の好適な実施形態に従って、ＤＡ変換器４８Ｃは、
２つの時間インタリーブ７ビット・ファイン・サブＤＡ
変換器を含むＬＳＢサブＤＡ変換器アレー８０と組み合
わせられた、７ビット粗ＭＳＢサブＤＡ変換器アレー７
８によって実現される。粗ＭＳＢサブＤＡ変換器アレー
７８は１２８ＰＭＯＳカスコード電流源からなり、これ
と組み合わされてＬＳＢサブＤＡ変換器アレー８０内の
２つのファイン・サブＤＡ変換器が２つの追加の校正さ
れたＰＭＯＳ電流源のカスコードを形成する。これらの
サブＤＡ変換器の全てが共通重心レイアウト・トポロジ
ーを利用する。

【００６２】現在モデム製造技術に従って、プロセス制
御がＬＳＢ・ＤＡ変換器の必要な線形性を保証するに充
分であると予想されるが、ＭＳＢ・ＤＡ変換器について
はそうではない。ＭＳＢサブＤＡ変換器アレー７８及び
ＬＳＢサブＤＡ変換器アレー８０の電流源が校正回路８
５及び校正論理８４を経由して連続的に校正される。こ
の校正は４ｋＨｚと２５ｋＨｚとの間の周波数スペクト
ルの不使用部分、例えば、４．１９０ｋＨｚにある速度
で実施されるが、それは、その校正周波数でのスプリア
ス・トーンによって起こされる不安定性を回避する一
方、各電流源内の校正されたＰＭＯＳゲートからの電荷
漏れに因る推定誤りを補償するためである。この校正技
術は、Ｄ・Ｗ・Ｊ・グローネベルド他，「モノリシック
高解像度ＤＡ変換器の自己校正技術」，固体回路誌，巻
ＳＣ−２４（ＩＥＥＥ，１９８９年１２月），１５１７
〜１５２２頁（D.W.J. Groeneveld et al.，“A Self‐
Calibration Technique for Monolithic High Resolu
tion D/A Converters”，J.Solid State Circ.，Vol.S
C-24（IEEE，Dec．1989），pp.1517‐1522）に説明され
ている。この校正は、好適には、ＤＡ変換器４８Ｃの全
１４ビット解像度まで線形になされるが、７ビット解像
度まで線形であるにはアレー８０内の７ビット・サブＤ
Ａ変換器が必要とされるに過ぎない。

【００６３】ＤＡ変換器４８Ｃは電流出力スイッチ８２
を含み、これらのスイッチはアレー７８，８０の電流源
を増幅器８８（ＤＡ変換器出力）へ又は校正回路８５へ
のどちらかへ切り換える。ＬＳＢサブＤＡ変換器アレー
８０内の２つのファイン・サブＤＡ変換器が２つの追加
の校正されたＰＭＯＳのカスコードを形成し、１つのサ
ブＤＡ変換器カスコードが校正回路８５内へ切り換えら
れる一方、他のサブＤＡ変換器がＤＡ変換器出力上の増
幅器８８に接続されるように、時間インタリーブされ
る。更に、ＭＳＢサブＤＡ変換器アレー７８用予備ＭＳ
Ｂ電流源及びＬＳＢサブＤＡ変換器アレー８０内の両サ
ブＤＡ変換器が電流出力スイッチ８２によって「保持」
状態へ切り換えられ、この場合、電流は増幅器８８へも
校正回路８５へも切り換えられない。

【００６４】２進−温度計デコーダ８５がアレー７８内
の粗サブＤＡ変換器に対する温度計デコーディングを行
う。アレー８０内の７ビット・ファイン・サブＤＡ変換
器が、チップ領域削減の目的のために、５−２セグメン
ト化デコードに対して、５ビット温度計と２ビット２進
デコーディングとの組合せを利用する。

【００６５】アレー７８，８０からの出力電流は、バイ
アス及び基準電流回路８６内で発生された基準電流の整
数倍である。基準電流回路８６は、抵抗器に接続された
出力を有する単位利得帰還結線状態にある増幅器を使用
して、精確基準バンドギャップ電圧を基準電流に変換す
る。この基準増幅器の回りに帰還ループを完成するよう
に作られた接続が基準抵抗器上の１６タップでディジタ
ル的に選択可能である。基準電流回路８６内のディジタ
ル的にトリムされる抵抗器は、１％の間隔で選択可能な
±８％幅（range）を有する。更に、この基準抵抗器
は、抵抗性帰還を経由してＤＡ変換器出力電流を出力電
圧に変換するために、プロセス裕度の関係上、好適に
は、増幅器８８内の帰還抵抗器と整合させられる。この
整合はＤＡ変換器４８Ｃの出力電圧を増幅器８８内及び
基準電流回路８６内に存在する抵抗器の比であるように
させ、その結果、ＤＡ変換器４８Ｃの出力電圧のこれら
の抵抗器の絶対値への依存性を一次まで除去する。残り
の誤り機構は、増幅器８８のオフセット電圧及び基準電
流と校正電流との間の固有オフセット電流を含む。これ
らの残留オフセット誤りは全目盛ＤＡ変換器利得誤りの
一因となり、ＤＡ変換器４８Ｃの利得をその所望値の１
％以内にトリムするために基準抵抗器上の±８％トリム
幅を必要とする。

【００６６】ＤＡ変換器４８Ｃのこの構造が理由で、そ
の出力波形は階段（零次保持型）のものである。それゆ
え、ＤＡ変換器４８Ｃの出力の電力スペルトル密度（ｐ
ｓｄ）は、次のような周波数応答によって有効に変調さ
れる。

【００６７】

【数３】

【００６８】この場合、上述したように、サンプリング
周波数ｆ_cは、８，８３２ｋＨｚである。この変調は、
１，１０４ｋＨｚ通過帯域を目立つほど歪ませない。も
し望むならば、この歪みをＩＦＦＴプロセス２２Ｃ中に
ディジタル・トランシーバ機能１０で事前補償する。い
ずれにしても、ＡＤ変換器４８Ｃの出力に行われた電力
スペクトル密度変調は、そうでなければダウンストリー
ム・アナログ・フィルタ動作を必要とする阻止帯域除去
のいくらかを行い、それゆえ、このようなアナログ・フ
ィルタの複雑性を減少させる。

【００６９】図４に示したように、ＤＡ変換器４８Ｃの
アナログ出力がアナログ低域通過フィルタ５０Ｃに供給
される。本発明の好適な実施形態によるアナログ低域通
過フィルタ５０Ｃは、三次チェヴィシェフ連続時間フィ
ルタであって、従来の技術に従って実施され、伴うリッ
プルは好適には公称１．３２５ＭＨｚ通過帯域で±０．
５ｄＢ未満である。この比較的簡単なアナログ・フィル
タは、上に論じたフィルタ・プロセス７２，７６内のフ
ィルタ４６Ｃによって先に行われたディジタル・フィル
タ動作の程度だけ動作可能とされる。

【００７０】効力のある（operative）ＤＳＬ規格の特
定電力スペクトル密度仕様に依存して、アナログ低域通
過フィルタ５０Ｃは、推定されるプロセス変動にわたっ
てこれらの仕様を満たすようにトリム可能であってもな
くてもよい。起こるかもしれない折れ点周波数の変動に
かかわらず、アナログ低域通過フィルタ５０Ｃはトリム
されないのが、もちろん、アナログ前置機能１２の集積
化を実施する理由から、好適である。しかしながら、現
行Ｔ１Ｅ１．４１３「事案（Issue）ＩＩ」規格が与え
られると、アナログ前置機能１２がその総合電力スペク
トル密度要件を満たすためには、１トリミング・ビット
（ヒューズ）の追加が必要になると予想される。

【００７１】更に、公称よりも４０％低い折れ点周波数
で、アナログ低域通過フィルタ５０Ｃによって生じる最
悪ケース群遅延が約２８５ｎｓから約６５５ｎｓと周波
数に従って変動することが観察されている。この僅かな
群遅延は、上に論じたディジタル・フィルタ４６Ｃの実
施によって動作可能とされたアナログ低域通過フィルタ
５０Ｃの低複雑性から直接生じる。ディジタル・フィル
タ４６Ｃによって生じた最悪ケース群遅延と組み合わさ
れて、アナログ前置機能１２の送信側を通しての総合最
悪ケース群遅延は約１．７８μｓであり、これはＤＳＬ
通信にとって適当である。

【００７２】アナログ低域通過フィルタ５０Ｃの出力
は、プログラム可能減衰器５２Ｃに供給され、この減衰
器は従来の技術に従って構成される。プログラム可能減
衰器５２Ｃは、アナログ前置機能１２に（例えば、イン
タフェース及び制御機能４２Ｃに）書き込まれた制御語
を介して１ｄＢステップで選択可能な、０ｄＢから−２
４ｄＢを与える。プログラム可能減衰器５２Ｃに供給さ
れる入力中雑音（inputrefered noise）は、ＤＡ変換器
４８Ｃからの出力信号の信号対雑音比を劣化させないよ
うに、好適には、−１３８ｄＢｍ／Ｈｚの程度である。
このような雑音要件は、現行技術の能力内にあると信じ
られる。プログラム可能減衰器５２Ｃの出力は、線路駆
動器１４への線路ＴＸＰ，ＴＸＭ上に供給され、送信さ
れ、ディジタル・トランシーバ機能１０によって実施さ
れる方法でコード化されるデータに相当するアナログ信
号に相当し、Ｔ１Ｅ１．４１３のような適用可能ＤＳＬ
規格によって指定された周波数特性を有する。

【００７３】ＰＯＴＳトラフィックをツイストペア線施
設ＴＷＰを通じて輸送しようとする場合、アナログ前置
機能１２とツイストペア線施設ＴＷＰとの間の外部高域
通過フィルタを使用するのがＰＯＴＳ遷移を取り除くの
に好適である。

【００７４】アナログ前置機能１２の受信側を参照する
と、線路ＲＸＰ，ＲＸＭが線路駆動器１４からプログラ
ム可能利得増幅器５４Ｃに受けられる。プログラム可能
利得増幅器５４Ｃは、好適には、着信信号を、制御語を
介して１ｄＢステップずつ選択可能な０ｄＢから３ｄＢ
へ、微細な方法で、増幅する。本発明の好適な実施形態
に従って、プログラム可能利得増幅器５４Ｃの入力イン
ピーダンスは、図７及び図８に関して説明するように、
増幅器５４Ｃの選択された利得にかかわらず、線路ＲＸ
Ｐ，ＲＸＭ上で線路駆動器１４に対して定入力インピー
ダンスを生じるようにインピーダンス整合回路５６によ
って調節される。

【００７５】図７は、従来の様式で実施されたプログラ
ム可能利得増幅器５４Ｃを示す。この例では、入力線路
ＲＸＰは、（アナログ前置機能１２を構成する集積回路
のような）集積回路（図７の境界Ｂは集積回路のチップ
境界を示す）のボンディング・パッドＢＰに接続された
外部高域通過結合コンデンサ８９を経由してこの集積回
路に容量的に結合されている。プログラム可能利得増幅
器５４Ｃはその利得をスイッチＳ１２，Ｓ２３，Ｓ３Ｘ
の動作を通してプログラム可能に設定され、これらのス
イッチは演算増幅器９０の反転入力と抵抗器Ｒ１，Ｒ
２，Ｒ３，ＲＸ間の接続点との間に接続され、これらの
スイッチは増幅器９０の出力と外部結合コンデンサ８９
との間に直列に接続されている。抵抗器Ｒ１，Ｒ２，Ｒ
３，ＲＸの値は、典型的には、増幅器５４Ｃに望まれた
プログラム可能利得レベルの範囲及び解像度に依存して
これらの抵抗器の間で変動する。増幅器９０の非反転入
力が接地へバイアスされ、増幅器９０の出力がアナログ
低域通過フィルタ５８Ｃ（図４）に転送される。これに
代えて、増幅器９０が差動増幅器として実施されてよ
く、特に、この場合、上述したように、２本の線路がア
ナログ信号を通信するために使用される（当業者はシン
グル・エンド入力に関して本明細書で説明されている増
幅回路の異なるバージョンを容易に実施することができ
ると予想される）。スイッチＳ１２，Ｓ２３，Ｓ３Ｘの
状態が、増幅器９０に見られたように、帰還抵抗と入力
抵抗との間の比を設定することによって、プログラム可
能利得増幅器５４Ｃの利得を決定する。技術上根本的で
あるように、演算増幅器の反転利得は、その帰還抵抗と
入力抵抗との間の比に比例する。例えば、もしスイッチ
Ｓ２３を閉じかつ全ての他のスイッチＳ１２，Ｓ３Ｘを
開くならば、プログラム可能利得増幅器５４Ｃの利得
は、（ＲＸ＋Ｒ３）／（Ｒ１＋Ｒ２）に比例することに
なる。スイッチＳ１２，Ｓ２３，Ｓ３Ｘの他の組合せ
は、帰還抵抗の入力抵抗に対する異なる比を選択し、そ
れゆえ、異なる利得を選択することになる。しかしなが
ら、プログラム可能増幅器５４Ｃの利得の変化は、その
高周波数挙動を変化させることになる。特に、容量Ｃ₈₉
を持つ外部コンデンサ８９によって確立された高域通過
フィルタは、１／Ｒ_inＣ₈₉によって決定される極を有す
ることになる。ここで、Ｒ_inは入力抵抗である。それゆ
え、高周波数動作でのこれらの変化は、その回路全体の
周波数応答を変化させることになる。

【００７６】図８は、本発明の好適な実施形態に従っ
て、インピーダンス整合回路５６と組み合わされたプロ
グラム可能利得増幅器５４Ｃの実施を示す。これについ
て説明する。プログラム可能利得増幅器５４Ｃの構造及
び動作は、図７に関して上に説明したのと変わらない。
図８に示した本発明の好適な実施形態では、インピーダ
ンス整合回路５６は、ボンディング・パッドＢＰとプロ
グラム可能利得増幅器５４Ｃの入力上の第１の入力抵抗
器Ｒ１との間で、外部結合コンデンサ８９に接続され
る。本発明のこの実施形態におけるインピーダンス整合
回路５６は、プログラム可能利得増幅器５４Ｃの入力と
接地との間に直列に接続された多数の抵抗器を含む。ス
イッチＳ３Ｘ’，Ｓ２３’，Ｓ１２’が抵抗器ＲＩＸ，
ＲＩ３，ＲＩ２，ＲＩ１のそれぞれの中間接続点と接地
との間に接続されており、その結果、スイッチＳ３
Ｘ’，Ｓ２３’，Ｓ１２’の各々は、閉じると、インピ
ーダンス整合回路５６内の抵抗器ＲＩ３，ＲＩ２，ＲＩ
１の１つ以上を短絡する。本発明の好適な実施形態に従
って、スイッチＳ３Ｘ’，Ｓ２３’，Ｓ１２’はそれぞ
れ、スイッチＳ３Ｘ，Ｓ２３，Ｓ１２とタンデムに制御
される。例えば、スイッチＳ２３を閉じかつスイッチＳ
３Ｘ，Ｓ１２を開くと、スイッチＳ２３’が閉じかつス
イッチＳ３’，Ｓ１２’が全て開くことになる。

【００７７】抵抗器ＲＩＸ，ＲＩ３，ＲＩ２，ＲＩ１の
値は、ボンディング・パッドＢＰに生じる入力抵抗を利
用可能な利得にわたって実質的に一定に維持するような
方法で抵抗器Ｒ１，Ｒ２，Ｒ３，ＲＸの値に相当するよ
うに選択される。これは、プログラム可能利得増幅器５
４Ｃとインピーダンス整合回路５６の組合せの周波数応
答が、次に比例することになるという理由による。

【００７８】

【数４】

【００７９】ここで、Ｒ₅₆は、スイッチＳ３Ｘ’，Ｓ２
３’，Ｓ１２’の所与の選択に対するインピーダンス整
合回路５６を通しての抵抗に相当する。

【００８０】図８の構成で、ボンディング・パッドＢＰ
に生じる入力抵抗は、増幅器９０への入力抵抗として選
択された抵抗器Ｒ１，Ｒ２，Ｒ３と、これらに並列なか
つインピーダンス整合回路５６を通してボンディング・
パッドＢＰと接地との間に直列接続されている抵抗器Ｒ
ＩＸ，ＲＩ３，ＲＩ２，ＲＩ１の相当するものとの合計
に等しい。例えば、もしスイッチＳ２３及びスイッチＳ
２３’を閉じるとともに、プログラム可能利得増幅器５
４Ｃ及びインピーダンス整合回路５６内の全ての他のス
イッチを開くと、プログラム可能利得増幅器５４Ｃによ
って生じる入力抵抗は、抵抗器Ｒ１，Ｒ２とこれらに並
列な抵抗器ＲＩＸ，ＲＩ３との合成抵抗すなわち次に相
当する。

【００８１】

【数５】

【００８２】同様に、もしスイッチＳ１２及びスイッチ
Ｓ１２’を閉じ、他の全てのスイッチを開くならば、プ
ログラム可能利得増幅器５４Ｃ及びインピーダンス整合
回路５６が生じる入力抵抗は、次に相当する。

【００８３】

【数６】

【００８４】スイッチＳ３Ｘ’，Ｓ２３’，Ｓ１２’の
利用可能なあらゆる選択を通じて入力抵抗の変動を最小
限にするような方法で、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒｘ
及び抵抗器ＲＩＸ，ＲＩ３，ＲＩ２，ＲＩ１の値を容易
に設定することができる。例えば、抵抗器Ｒ１，Ｒ２，
Ｒ３，Ｒｘ及び抵抗器ＲＩＸ，ＲＩ３，ＲＩ２，ＲＩ１
の次のような値は、比較的一定の入力インピーンスを与
える。

【００８５】

【表１】

【００８６】もちろん、当業者は、特定の実現に従っ
て、これらと異なる抵抗値を用いたプログラム可能増幅
器５４Ｃとインピーダンス整合回路５６との組合せを同
様に容易に実現することができると予想される。

【００８７】インピーダンス整合回路５６の実施のゆえ
に、プログラム可能利得増幅器５４Ｃの利得は、本発明
の好適な実施形態によるアナログ前置機能１２が内部に
実現される電話局ＤＳＬモデム８と現在通信している加
入者ループの特性に基づいてプログラム可能に選択する
ことができる。この選択は、線路駆動器１４及びシステ
ムの残りに対して生じる入力インピーダンスを変更しな
いで行える。したがって、受信信号に対するアナログ前
置機能１２の応答がインピーダンス整合回路５６の実施
によって大いに改善される。

【００８８】図４に戻って参照すると、プログラム可能
利得増幅器５４Ｃの出力はアナログ低域通過フィルタ５
８Ｃに供給され、これにプログラム可能利得増幅器６０
Ｃによる増幅及びＡＤ変換器６２ＣによるＡＤ変換が続
く。このシステムでは、アナログ前置機能１２の受信側
で、アナログ低域通過フィルタ５８Ｃが、主として、低
周波数信号帯域（直流から１３８ｋＨｚまで）の折り返
し崩壊を回避するために設けられている。アナログ低域
通過フィルタ５０Ｃに関して上に説明したのと同じよう
に、アナログ低域通過フィルタ５８Ｃは、従来の方法で
能動ＲＣ回路網として実現された三次チェヴィシェフ・
フィルタのような比較的簡単なアナログ・フィルタとし
て実施されてよく、６．０ｄＢ通過帯域幅利得及び約１
５５ｋＨｚの折れ点周波数を有する。アナログ前置機能
１２が単一集積回路に集積化されるならば、ポリシリコ
ン抵抗器及びポリシリコン−ポリシリコン・コンデンサ
が、これらの構成要素のプロセス変動に対する感度にか
かわらず、アナログ低域通過フィルタ５８Ｃ内に使用さ
れる。アナログ低域通過フィルタ５８Ｃを調節するため
にアナログ前置機能１２の製造中のトリミングを使用す
ることもできる。しかしながら、以下に説明するように
アナログ低域通過フィルタ５８Ｃのダウンストリームに
ディジタル・フィルタ６４Ｃが存在するならば、折れ点
周波数の±１３％変動の精度までのみのこのようなトリ
ミングが必要であるに過ぎない。本発明の好適な実施形
態に従って、このようなトリミングは、例えば、演算増
幅器の帰還ループ内の多数の並列コンデンサによって可
能とされ、これらのコンデンサは、技術上知られたよう
に、選択的に回路内へ又は回路の外へ切り換えられ、こ
のような切り換えの制御はこのような切り換えスイッチ
の入力上のヒューズの状態によって制御される論理機能
で以て実施される。

【００８９】この模範的実施では、これらの周波数で受
信信号内へ折り返されることがある信号の源は、アナロ
グ前置機能１２自体の送信側によって発生される源であ
る。上述したように、アナログ前置機能１２の送信側は
２５ｋＨｚから１，１０４ｋＨｚの帯域にまたがり、ハ
イブリッド性能に依存して−５２ｄＢｍ／Ｈｚと−４０
ｓＢｍ／Ｈｚとの間で変動する電力スペクトル密度を有
する信号を発生している。電話局ＤＳＬモデム８内のハ
イブリッド１６を通しての逆流損失（リターン・ロス）
が低いが、そこではループ減衰が高いとき最悪ケース状
況が起こり、その結果、アナログ前置機能１２の送信側
からのエコー電力がツイストペア線施設ＴＷＰを通じて
の遠隔ＤＳＬモデム１５からの受信信号電力に対して高
くなる。この状況で、アナログ前置機能１２は、好適に
は、次のように制御される。すなわち、（線路駆動器１
４内の粗プログラム可能利得増幅器と組み合わせられ
た）プログラム可能利得増幅器５４Ｃの利得がアナログ
低域通過フィルタ５８Ｃへの入力に−２．４４ｄＢｍか
ら−１．４４ｄＢｍの範囲の信号電力を生じるように設
定される。ハイブリッド１６を通しての逆流損失が周波
数依存性であると想定すると、この利得は３０ｋＨｚか
ら１，１０４ｋＨｚまでの送信信号帯域では−６１．７
５ｄＢｍ／Ｈｚに相当し、１，１０４ｋＨｚを過ぎると
−２４ｄＢ／オクターブだけずれ込む（roll‐off）。
以下に挙げるように、ＡＤ変換器６２Ｃはこの実施形態
では４，４１６ｋＨｚのレートでサンプリングするの
で、ＡＤ変換器６２Ｃでの折り返し帯域幅の低端は２，
２０８ｋＨｚであるようになる。上の利得組合せは、
２，２０８ｋＨｚで−８５．７５ｄＢｍ／Ｈｚの電力ス
ペクトル密度を生じる。本発明の好適な実施形態による
アナログ低域通過フィルタ５８Ｃによって２，２０８ｋ
Ｈｚで行われる減衰は少なくとも−６５ｄＢであり、プ
ログラム可能利得増幅器６０Ｃによって与えられる５．
５ｄＢ利得を考慮しても、ＡＤ変換器６２Ｃの入力にお
ける２，２０８ｋＨｚより上での電力スペクトル密度は
多くて−１４５．２５ｄＢｍ／Ｈｚであり、このレベル
は本発明のこの実施形態によるＡＤ変換器６２Ｃの量子
化雑音より少なくとも−９ｄＢ下であるので、折り返し
歪みを実質的に除去する。本発明のこの実施形態による
アナログ低域通過フィルタ５８Ｃによって生じる群遅延
は、その通過帯域にわたって２．３μｓから５．２５μ
ｓまで変動すると推定され、全体で約３μｓの歪みを生
じる。

【００９０】受信アップストリーム信号がハイブリッド
１６からのエコーより遥かに小さいこの最悪ケースで信
号レベルを−１４４ｄＢｍにもたらすために必要とされ
る利得は、この信号がフィルタ５８Ｃの通過帯域幅内に
全面的にあるから、もし顕著なアップストリーム信号が
短ループに因り存在するか、もしエコー電力がハイブリ
ッド１６を通しての逆流損失が原因で減少するならば、
アナログ低域通過フィルタ５８Ｃを飽和させるほどに大
きい（例えば、９ｄＢの程度）と予想される。プログラ
ム可能利得増幅器５４Ｃは、この状況でその利得をダウ
ン方向に調節されることになる。

【００９１】上述したように、アナログ低域通過フィル
タ５８Ｃの出力は第２のプログラム可能利得増幅器６０
Ｃに供給され、増幅器６０Ｃは、この例では、１ｄＢス
テップで約２．５ｄＢから約５．５ｄＢの範囲で増減す
る利得を与え、ピーク対ピーク約４Ｖの揺れをする出力
電圧を供給する。第２のプログラム可能利得増幅器６０
Ｃの出力は、ＡＤ変換器６２Ｃに供給される。

【００９２】本発明のこの実施形態のＡＤ変換器６２Ｃ
は、４，４１６ｋＨｚの固定サンプリング・レート、１
４ビット解像度で以て、受信アナログ信号をディジタル
語に変換する。従来のＡＤ変換器実施を本発明のこの実
施形態によるＡＤ変換器６２Ｃに使用してよい。線形性
は、好適には、製造中にトリミングすることによって、
最大限にされる。基準電圧回路６８Ｃが、好適には、バ
ンドギャップ電圧のような安定基準電圧をＡＤ変換器６
２Ｃに供給して、温度変化にかかわず高精度変換を行う
ようにする。

【００９３】ＡＤ変換器６２Ｃの出力がディジタル・フ
ィルタ６４Ｃに供給される。図９は、オーバサンプリン
グ・レジスタ４４Ｃと組み合わされたディジタル・フィ
ルタ６４Ｃを通る信号フローを示す。これについて説明
する。図９に示したように、サンプリング・レートを低
め、それゆえダウンストリーム有限インパルス応答ディ
ジタル低域通過フィルタ９４の複雑性を減少させるため
に、まず、デシメーション（decimation）・フィルタ・
プロセス９２がＡＤ変換器６２Ｃからのディジタル出力
に適用される。本発明のこの実施形態では、上述したよ
うに、ＡＤ変換器６２Ｃのサンプリング・レートは、
４，４１６ｋＨｚである。デシメーション・フィルタ・
プロセス９２は、０．２５の同じ値を有する全て４つの
タップで以て４タップ有限インパルス応答を実施する。
デシメーション・フィルタ・プロセス９２の結果の変調
は、次のとおりである。

【００９４】

【数７】

【００９５】デシメーション・フィルタ・プロセス９２
によって行われるサンプリング・レート低減は、１，１
０４ｋＨｚより上のＡＤ変換器６２Ｃの出力スペクトル
の部分を直流から１，１０４ｋＨｚまでの帯域内へ折り
返す。次いで、この低減されたサンプリング・レートの
ディジタル・ストリームがディジタル低域通過フィルタ
９４に供給される。

【００９６】本発明のこの実施形態では、ディジタル低
域通過フィルタ９４が有限インパルス応答ディジタル・
フィルタであって、このフィルタがデシメーション・フ
ィルタ・プロセス９２の出力スペクトルの２倍のサンプ
リング・レート、すなわち、この例では２，２０８ｋＨ
ｚで動作する。デシメーション・フィルタ・プロセス９
２によって行われるデシメーションは、ディジタル低域
通過フィルタ９４の複雑性を減少させ、（５３非零タッ
プ加重ビットを有する２５タップ・フィルタではなく）
対称タップ加重を有する１３タップ有限インパルス応答
フィルタとしてのフィルタ９４の実施を可能とし、それ
ゆえ、フィルタ９４の複雑性を極めて減少させ、かつ、
デシメーション・フィルタ・プロセス９２に必要とされ
るチップ領域を考慮しても、アナログ前置機能１２の集
積回路内でのフィルタ９４の実現を容易にする。

【００９７】ディジタル低域通過フィルタ９４によって
実現された伝達関数は、好適には、通過帯域リプルと阻
止帯域除去との間のトレードオフとして決定される一
方、なお低複雑性を維持する。この関係で、上に論じた
ようにディジタル・トランシーバ機能１０によってその
受信側で実施される処理は、信号サンプリング・レート
を２７６ｋＨｚの程度にデシメートし、少なくとも４１
４ｋＨｚまでのエコー成分を消去し、このことがディジ
タル低域通過フィルタによってフィルタされる周波数を
約４１４ｋＨｚで開始するように定める。本発明の好適
な実施形態に従って、ディジタル低域通過フィルタ９４
は、約４１４ｋＨｚの折れ点周波数を有し、−３２ｄＢ
の程度での阻止帯域除去を行う。もちろん、もし最悪ケ
ースよりエコー電力スペクトル密度が低い、又は最悪ケ
ースより信号電力スペクトル密度が高いならば、又は、
もしディジタル・トランシーバ機能１０によって実施さ
れるエコー消去がより高い周波数へ拡がるならば、ディ
ジタル低域通過フィルタ９４に対する阻止帯域除去要件
が緩和される。

【００９８】本発明の好適な実施形態に従って、ディジ
タル低域通過フィルタ９４は１３タップ有限インパルス
応答フィルタを実施するが、１３タップ有限インパルス
応答フィルタは、少数の非零ビットを伴うタップ重み係
数を選択することに因って、レジスタ及び加算器の集団
として（すなわち、専用乗算器なしで）簡単に実現する
こともできる。ディジタル低域通過フィルタ９４の複雑
性は、代わりに、そのタップ重み係数内の非零ビットの
数によって決定され、この数は、この模範的な実施形態
では、次のようなタップ重み係数の選択がされるなら
ば、２７に過ぎない。

【００９９】

【数８】

【０１００】本発明の好適な実施形態に従って、これら
のタップ重み係数は、特定の規格（例えば、Ｔ１Ｅ１．
４１３）に対してディジタル・フィルタ６４Ｃ内にハー
ド配線することもできる。これに代えて、特にＤＳＬ規
格が流動的になると推定される場合、ディジタル・フィ
ルタ６４Ｃは、タップの数及びそれらのタップ重み係数
をプログラム可能に選択できるような方法で実施するこ
ともできる。ただし、このようなプログラム可能性に必
要とされる回路の複雑性が必然的に増すことになる。

【０１０１】有限インパルス応答ディジタル低域通過フ
ィルタ・プロセス９４の出力は、補間フィルタ・プロセ
ス９６に供給されるか、図９に示したようにスイッチＳ
５，Ｓ６の操作を介してバイパスされる。本発明のこの
実施形態では、補間フィルタ・プロセス９６はオーバサ
ンプリング・レジスタ４４Ｃによって実施され、このレ
ジスタは低域通過フィルタ・プロセス９４がこれをロー
ドする周波数（例えば、２，２０８ｋＨｚ）の２倍の周
波数（例えば、４，４１６ｋＨｚ）で補間フィルタ・プ
ロセス９６の出力をサンプリングする。補間フィルタ・
プロセス９６を利用するかどうかは、ディジタル・トラ
ンシーバ機能１０の所望入力サンプリグ・レートに依存
する。

【０１０２】本発明の好適な実施形態に従って、電話局
ＤＳＬモデム８内のアナログ前置機能１２は、アナログ
・フィルタ５０Ｃ，５８Ｃの複雑性を減少させたことに
因って、単一集積回路内で実現することもでき、このよ
うに減少した複雑性はディジタル・フィルタ４６Ｃ，６
４Ｃを具備することによって可能とされる。なお更に、
本発明の好適な実施形態に従って、アナログ前置機能１
２内のディジタル領域でのディジタル・フィルタ４６
Ｃ，６４Ｃが遂行するディジタル・フィルタ動作は、ア
ナログ前置機能１２を単一集積回路に実現することを容
易にするために、比較的少数の非零ビットしか伴わない
タップ重み係数を使用して、有限インパルス応答フィル
タによって実現することができる。これらの機能を集積
化する能力は、製造中に要求される構成要素のトリミン
グをかなり減少させるとともに、ＤＳＬモデム内のアナ
ログ前置機能の費用を極めて少くし、また総合システム
性能を改善する。

【０１０３】図１０は、遠隔ＤＳＬモデム１５内のアナ
ログ前置機能１１の構造及び動作を示す。これについて
詳細に説明する。電話局ＤＳＬモデム８内のアナログ前
置機能１２の場合にそうであったように、アナログ前置
機能１１は、その機能のみに限定されるか、これに代え
て、ディジタル・トランシーバ機能１３、線路駆動器１
７などのようなある種の他の機能とともに集積化される
かのどちらかで、単一集積回路に集積化することもでき
る。次の説明から明らかになるように、アナログ前置機
能１１及びアナログ前置機能１２は、これら両者を共通
集積回路上に実施してよい。ただし、所与の集積回路に
ついて、それが遠隔アナログ前置機能１１として又は電
話局アナログ前置機能１２として働くことになるかどう
か決定するためにメタライゼーション選択又はヒューズ
・プログラミングを使用するという程度まで、アナログ
前置機能１１は、上に説明したアナログ前置機能１２と
極めて類似している。

【０１０４】アナログ前置機能１２の場合のように、本
発明の実施形態に従うアナログ前置機能１１は、高域通
過フィルタ、送信機電力分配器、４線−２線ハイブリッ
ド及び受信機粗プログラム可能利得増幅器のような高電
圧に晒されない全てのループ・インタフェース構成要素
に供給することを意図している。このような素子は、ア
ナログ前置機能１１の外部にある（例えば、線路駆動器
１７及びハイブリッド１９内で実施されている）。

【０１０５】アナログ前置機能１２の場合におけるよう
に、アナログ前置機能１１は送信側及び受信側を含む。
更に、第２の送信側であるエコー消去送信側５３がアナ
ログ前置機能１１に備わり、この送信側は図１０に示し
た信号送信側と同等であり、時間領域エコー消去を行う
ことを目的としている。この関係で、エコー消去送信側
５３は、アナログ前置機能１１によって線路ＴＸＰ，Ｔ
ＸＭ上に発生された信号に相当するアナログ信号で以て
線路ＥＣＰ，ＥＣＭを駆動する。線路ＥＣＰ，ＥＣＭ
は、アナログ前置機能１１の外部の（例えば、線路駆動
器１７にある）線路受信機へ達し、低周波数アップスト
リーム送信信号の拡大縮小複写を供給し、この複写はア
ナログ前置機能１１の送信側によって発生されたあらゆ
るエコー信号を消去するために使用することができる。

【０１０６】本発明のこの実施形態では、送信側（主送
信側及びエコー消去送信側５３の両方）及び受信側がイ
ンタフェース及び制御機能４２Ｒを共用し、この機能を
介してアナログ前置機能１１はディジタル・トランシー
バ機能１３と通信する。前のように、インタフェース及
び制御機能４２Ｒは並列ディジタル・インタフェースを
含み、このインタフェースを介して、遠隔ＤＳＬモデム
１５によって送信されるディジタル語がアナログ前置機
能１１によって受信され、このインタフェースを介し
て、ツイストペア線施設ＴＷＰによって受信されかつア
ナログ前置機能１１によって処理されたデータがディジ
タル語としてディジタル・トランシーバ機能１３へ通信
される。本発明のこの実施形態に従って、この並列イン
タフェースは１６ビット並列インタフェースであって、
それぞれ、これからのデータの読出し及びこれへのデー
タの書込みを制御するためにエッジ・トリガ読出しスト
ローブ入力及び書込みストローブ入力を有する。更に、
インタフェース及び制御機能４２Ｒは、（以下に説明す
るように）種々のプログラム可能利得増幅器の利得値、
種々のフィルタ・ブロック及び機能をバイパスする又は
動作可能とするスイッチ制御、かつ、アナログ前置機能
１１の場合、（以下にまた更に説明するように）受信等
化器機能の利得を設定するためのスイッチ制御のよう
な、アナログ前置機能１１内の種々の機能の状態を設定
する制御語を記憶する多数の制御レジスタを含む。

【０１０７】インタフェース及び制御機能４２Ｒはま
た、ディジタル・トランジーバ機能１３から及びこれへ
制御情報を受信し及び供給する適当な信号インタフェー
スを含む。本発明のこの実施形態では、直列ポートＰＳ
が、以下に挙げるように、クロック信号の周波数を設定
するために使用されるような制御情報を受信するために
設けられている。ＪＴＡＧ規格のような、従来の走査試
験がまた、好適には、インタフェース及び制御機能４２
Ｒを経由して実施される。

【０１０８】クロック回路６６Ｒがアナログ前置機能１
１の送信側及び受信側によって共用され、これらの機能
の同期動作のために相当するクロック信号を供給する。
本発明の好適な実施形態に従って、クロック回路６６Ｒ
は、外部電圧制御水晶発振器（ＶＣＸＯ）６５Ｘに基づ
いて内部（及び、もし望むならば、外部）クロックを発
生する。アナログ前置機能１２に関連して上に論じたよ
うに、アナログ前置機能１１内の１２ビット直列ＤＡ変
換器６３Ｒがアナログ電圧信号を発生し、この信号が、
インタフェース及び制御機能４２Ｒによって（特に、こ
の機能内の直列ポートＳＰに供給される更新信号を介し
て）受信された制御信号に応答して、外部電圧制御水晶
発振器６５Ｘに供給される。

【０１０９】基準電圧６８Ｒ、好適には、バンドギャッ
プ基準電圧のような安定基準電圧がまたアナログ前置機
能１１の送信側及び受信側によって共用される。電源分
配及び調整、汎用ポート通信などのようなアナログ前置
機能１１内に使用される他の回路が、もちろん、このア
ナログ前置機能に含まれるといってよいが、この説明の
簡明目的のために示してない。図１０に示したように、
アナログ前置機能１１はまた、オーバサンプリング・レ
ジスタ４４Ｒを含み、このレジスタは、以下に更に説明
するディジタル・フィルタ動作を実現するに当たってア
ナログ前置機能１１内に使用されるような、１つ以上の
レジスタ段を含む。

【０１１０】アナログ前置機能１１の信号送信側を参照
すると、ディジタル・フィルタ４６Ｒがオーバサンプリ
ング・レジスタ４４Ｒからディジタル・データ語を受け
取り、ＤＡ変換に先立ちこれらのディジタル・データ語
にディジタル・フィルタ動作を実施する。図１１は、本
発明の好適な実施形態の模範的な実施のために、オーバ
サンプリング・レジスタ４４Ｒと組み合わされたディジ
タル・フィルタ４６Ｒを通るデータ・フローを示す。こ
れについて詳細に説明する。

【０１１１】図１１に示したように、アナログ前置機能
１１によって実行されるディジタル・フィルタ動作プロ
セスは多数のオプションを含み、これらはディジタル・
トランシーバ機能１３によって供給されるディジタル・
データの周波数及び特性に依存してスイッチＳ７からス
イッチＳ１０によって選択可能である。アナログ前置機
能１２におけるように、補間フィルタ９４が単にオーバ
サンプリング・レジスタ４４Ｒの１つをその出力がサン
プルされるレートの２倍のレートでロードすることによ
ってサンプリング・レートを２倍だけ（例えば、２，２
０８ｋＨｚから４，４１６ｋＨｚへ）高める。上述した
ように、この動作は、１＋Ｚ^-1の伝達関数を有するフィ
ルタを実現し、零群遅延歪みを伴う。これらの信号の比
較的低い周波数（最高信号周波数が１３８ｋＨｚであ
る。）が原因で、このフィルタから起こる変調は微々た
るものである。

【０１１２】次に、ディジタル高域通過フィルタ・プロ
セス９６が図１０のディジタル・フィルタ４６Ｒの部分
としてアナログ前置機能１１によって遂行される。アナ
ログ前置機能１２の場合のように、ディジタル高域通過
フィルタ・プロセス９６は、好適には、一次高域通過フ
ィルタであって、例えば、従来の無限インパルス応答
（ＩＩＲ）ディジタル・フィルタ設計技術を介して実施
される１０．７ｋＨｚの−３ｄＢ折れ点周波数を有する
ものである。アナログ前置機能１１内のディジタル高域
通過フィルタ・プロセス９６の特性は、アナログ前置機
能１２内のディジタル高域通過フィルタ７２について上
に説明したものと、好適には、類似している。

【０１１３】次いで、ダウンストリーム・アナログ・フ
ィルタ動作の複雑性を緩和するようにディジタル・デー
タに帯域制限を加えるために、ディジタル低域通過フィ
ルタ・プロセス９８がディジタル信号に（フィルタ・プ
ロセス９４，９６によってフィルタされた程度に）適用
される。アップストリームＤＳＬ通信のアナログ・フィ
ルタ動作を、ディジタル低域通過フィルタ・プロセス９
８の使用を通して、四次アナログ・フィルタから二次ア
ナログ・フィルタへ低め得ることが、本発明に従って、
観察されている。ダウンストリーム・アナログ・フィル
タ動作が雑音の一因になることもまた充分に抑制され
る。本発明の好適な実施形態に従って、ディジタル低域
通過フィルタ・プロセス９８は、約１３８ｋＨｚに折れ
点周波数を有する無限インパルス応答（ＩＩＲ）実施を
介して実現される。ディジタル低域通過フィルタ・プロ
セス９８の特に利点に富む実現は、最少（±０．５ｄ
Ｂ）通過帯域リップルを伴う楕円応答を近似する三次無
限インパルス応答である。好適な模範的実現は、次のよ
うな時間領域フィルタ式を利用する。

【０１１４】

【数９】

【０１１５】ここで、係数は次のように定義される。

【０１１６】

【数１０】

【０１１７】この特定実施は、比較的少数の非零ビット
を有しかつそれゆえ乗算器なしで実施することもできる
係数を維持することによって回路の複雑性を減少させる
ために、理想ディジタル楕円フィルタから僅かな程度だ
け偏差する。この偏差は、折れ点周波数に０．２５の垂
下を生じるに過ぎず、これはこの応用に許容可能であ
る。本発明のこの実施形態でディジタル低域通過フィル
タ・プロセス９８の無限インパルス応答実施を考慮して
も、群遅延は僅か（２５ｋＨｚで）約２．２１μｓから
（１３８ｋＨｚで）３．７６μｓへ変動する。

【０１１８】本発明の好適な実施形態に従って、特にＴ
１Ｅ１．４１３規格のような知られた規格を実施するた
めに、これらのタップ重み係数は、好適には、アナログ
前置機能１１内にハード配線される。これに代えて、特
に電気通信規格が時が経つに連れて変わり得る速度を考
慮して、アナログ前置機能１１は、レジスタ又は他のア
ドレス可能場所を備えてよく、これらにタップの数及び
それらタップのタップ重み係数をプログラム可能にして
もよい。次いで、ディジタル低域通過フィルタ・プロセ
ス９８の結果が、図１０に示したように、ＤＡ変換器４
８Ｒに供給される。本発明の好適な実施形態に従って、
ＤＡ変換器４８Ｒの構造は、図６に関してＤＡ変換器４
８Ｃについて上に説明したものと実質的に類似してお
り、この図に留意されたい。

【０１１９】図１０に示したように、ＤＡ変換器４８Ｒ
のアナログ出力がアナログ低域通過フィルタ５０Ｒに供
給される。本発明の好適な実施形態に従うアナログ低域
通過フィルタ５０Ｒは、従来の技術によって実施され
た、公称１６６ｋＨｚ通過帯域を有する二次チェヴィシ
ェフ連続時間フィルタである。上に論じたフィルタ・プ
ロセス９６，９８内のフィルタ４６Ｒによって先に行わ
れたディジタル・フィルタ動作の程度だけ動作可能とさ
れる。起こるかもしれない折れ点周波数の変動にかかわ
らず、アナログ低域通過フィルタ５０Ｒはトリムされな
いのが、アナログ前置機能１１の集積化を実現する理由
から、好適である。現代の製造技術における典型的プロ
セス変動を想定すると、１６６ｋＨｚの公称折れ点周波
数の回りで通過帯域折れ点周波数の４０％変動を生じる
ことになるが、これは最悪ケースにおける１３８ｋＨｚ
信号帯域にわたるリップル仕様を満足すると予想され
る。

【０１２０】更に、公称より４０％低い折れ点周波数
で、アナログ低域通過フィルタ５０Ｒによって生じる最
悪ケース群遅延が約１．１４μｓから約１．８２μｓま
で周波数に従って変動することが観察されている。この
僅かの群遅延は、上に論じたディジタル・フィルタ４６
Ｒの実施によって可能とされたアナログ低域通過フィル
タ５０Ｒの低複雑性の直接生じ、ＤＳＬ通信に適してい
る。

【０１２１】アナログ低域通過フィルタ５０Ｒの出力は
プログラム可能減衰器５２Ｒへ供給され、この減衰器は
従来の技術によって構成される。アナログ前置機能１２
について上に説明したのと同じように、プログラム可能
減衰器５２Ｒは、アナログ前置機能１１に書き込まれた
制御語を介して１ｄＢステップで選択可能な０ｄＢから
−２４ｄＢの減衰を施す。前のように、プログラム可能
減衰器５２Ｒに供給される入力中雑音は、ＤＡ変換器４
８Ｒからの出力信号の信号対雑音比を劣化させないよう
に、好適には、−１３８ｄＢｍ／Ｈｚの程度である。プ
ログラム可能減衰器５２Ｒの出力は、線路駆動器１７へ
の線路ＴＸＰ，ＴＸＭ上に供給され、送信され、ディジ
タル・トランシーバ機能１３によって実施された方法で
コード化されるデータに相当するアナログ信号に相当
し、Ｔ１Ｅ１．４１３のような適用可能な規格によって
指定された周波数特性を有する。

【０１２２】図１１の受信側を参照すると、電話局ＤＳ
Ｌモデム８からのツイストペア線施設ＴＷＰを通じて受
信された通信信号に応答して線路駆動器１７によって駆
動される線路ＲＸＰ，ＲＸＭは、等化器５７に達してい
る。本発明の好適な実施形態に従って、等化器５７は、
ツイストペア線施設ＴＷＰにわたっての減衰、特にダウ
ンストリーム・データをＡＤＳＬ技術で通信する高周波
数での減衰を補償するために備わっている。

【０１２３】特に、上述したように、ダウンストリーム
通信をＡＤＳＬ技術で実施するに当たっての帯域幅は、
２５ｋＨｚから１．１０４ＭＨｚにある。この帯域幅に
またがる信号がツイストペア線施設ＴＷＰのような従来
のツイストペア電話線に供給されると、かなりの減衰が
しばしば起こるおそれがある。この減衰は、線番号を下
げるに従って、線長さを増すに従って、信号周波数を高
めるに従ってひどくなる。図１２は、線の種々の長さ及
び番号に対する減衰をプロットしたものを曲線１００，
１０２，１０４，１０６，１０８によって示す。曲線１
００，１０２，１０６は２４番ＡＷＧツイストペア線の
３０５ｍ，２７４３ｍ及び５４８６ｍに対する線路減衰
を示し、曲線１０４，１０８は２６番ＡＷＧツイストペ
ア線の２７４３ｍ及び５４８６ｍに対する線路減衰を示
す。図１２から明らかなように、線路減衰はいくつかの
場合に極めて厳しいことがあり得る。例えば、１ＭＨｚ
信号は、５４８６ｍの２４番ＡＷＧツイストペアに供給
されるとき、−１００ｄＢの程度まで減衰させられるこ
とになる。しかしながら、このような信号の受信端で
は、従来のＡＤ変換器が、実質的に周波数にわたって平
坦な量子化雑音フロアを有する。結果として、従来のツ
イストペア線施設を通じて通信された高周波数信号が伝
送線路によって受信ＡＤ変換器の量子化雑音フロアの下
へ落ちる程度に減衰されるおそれがあり、この場合その
帯域幅の高周波数部分が喪失する。

【０１２４】図１２は、線路減衰を２つの複素極によっ
て近似できることを示す。本発明の好適な実施形態に従
って、周波数領域等化器５７がアナログ前置機能１１内
に備わり、２つの零点（dominant zero）を有する特性
に従って高周波数で信号をブーストする。アナログ前置
機能１１の受信側に対する雑音条件が現行ＡＤＳＬ規格
に従って極めて厳格である（例えば、５ｎＶ／(Ｈｚ)
^1/2程度）ことを特に考慮して、等化器５７の周波数特
性は、線路条件、ループ長さ及び品質の広い変動を補償
するために、好適には、制御可能である。切り換えコン
デンサ段の使用が本発明の好適な実施形態に従うこのよ
うな等化に対して考えられたが、これを現代の技術に従
って実現するには、過大なコンデンサ及び非現実的に低
い雑音かつ高整定（settling）速度演算増幅器を伴うこ
とが観察された。したがって、ＡＤＳＬ通信の低歪みレ
ベル要件が与えられるならば、（ｇｍ−Ｃによる実現及
びＭＯＳＦＥＴ−Ｃによる実現に比較して）好適なＲＣ
−演算増幅器による実現を用いて、等化器５７を連続時
間実施するのが好適であることが、本発明に関連して、
発見された。更に、等化器５７によるこのような線路減
衰の補償を、ＡＤ変換器６２Ｒによって遂行されるＡＤ
変換に先立ち、アナログ領域内に含むことが特に必要で
ある。

【０１２５】図１３は本発明の第１の実施形態に従う等
化器５７の構造を示し、この構造では２つの演算増幅段
１１０，１１２が縦続形式で接続されている。段１１
０，１１２はそれぞれ、演算増幅器１１１，１１３を含
み、これらの増幅器の各々が入力ＲＣ回路網及び帰還Ｒ
Ｃ回路網を有する。例えば、段１１０は、可変抵抗器Ｒ
ｓ１とコンデンサＣｓ１との並列ＲＣ回路網とこれに直
列の抵抗器Ｒｉ１とからなる入力ＲＣ回路網と、可変抵
抗器Ｒｆ１及びコンデンサＣｆ１からなる帰還並列ＲＣ
回路網とを含む。段１１２も類似した構成を有する。そ
の結果、等化器５７の周波数応答は、次のように表され
る。

【０１２６】

【数１１】

【０１２７】ここで、Ｇ₁₁₁，Ｇ₁₁₃はそれぞれ、帰還抵
抗の入力抵抗に対する比によって定められる増幅器１１
１，１１３の利得である。例えば、利得Ｇ₁₁₁は、比Ｒ
ｆ１／（Ｒｉ１＋Ｒｓ１）である。段１１０，１１２の
特性伝達関数周波数ω_111x，ω_112xは、（例として、段
１１０について）次のように定められる。

【０１２８】

【数１２】

【０１２９】それゆえ、この伝達関数は、各段から１つ
ずつ、２つの零点を生じ、これらの各々を特定段に対し
て積Ｒｓ・Ｃｓによって容易に制御することができる。
この伝達関数の２つの極を帯域応答を減衰させる適当な
周波数に取ることができる。

【０１３０】本発明のこの実施形態における等化器５７
は２つの段を含むが、３段以上の使用を通して伝達関数
をより精密に制御することもできる。このような場合、
伝達関数中の積項の数は、もちろん、等化器５７内に使
用される段の数に相当する。

【０１３１】上述したように、等化器５７の零点の位置
は、好適には、周波数に関して利得レベルを選択するこ
とによって、ループ条件の期待される範囲にわたって線
路減衰を補償するように最適化される。例えば、５ｄＢ
増分ずつ５ｄＢから２５ｄＢの範囲で増加しながら、周
波数に従って変動する（すなわち、高い周波数における
ほどますますブーストする）ブースト傾斜を選択するこ
とができると予想される。したがって、図１３を参照す
ると、可変抵抗器Ｒｓ１，Ｒｆ１，Ｒｓ２，Ｒｆ２の各
々を並列抵抗の組を介して実施し、段１１０，１１２の
各々に対する利得を設定するためにこれらの可変抵抗器
の各々をスイッチの開閉を通して動作可能又は動作禁止
することが好適である。これに代えて、もちろん、それ
らの零点を設計に従って固定抵抗値によって設定しても
よい。更に、これらの代わりに、図１０を参照すると、
線路ＲＸＰ，ＲＸＭが等化器５７をバイパスしてアナロ
グ低域通過フィルタ５８Ｒへ直接達するように、スイッ
チ（不図示）をアナログ前置機能１１に挿入してもよ
い。本発明の好適な実施形態では、上述した例の種々の
設定に対する模範的ＲＣの値は、次の表に掲げるとおり
である。

【０１３２】

【表２】

【０１３３】この例は、抵抗器Ｒｉ１，Ｒｉ２は５００
Ωであると想定する。図１４は、上の設定に対する等化
器５７の周波数にわたって周波数応答を示す。これから
明らかなように、等化器５７によって行われた高周波ブ
ーストがツイストペア線施設ＴＷＰにわたる線路減衰を
補償する。本発明の好適な実施形態に従って、等化器５
７は、実施するのが比較的簡単であり、最小限の群遅延
歪み（例えば、１．９６μｓの程度）しか伴わない。

【０１３４】図１０に戻って参照すると、等化器５７の
出力がアナログ低域通過フィルタ５８Ｒに供給される。
本発明のこの実施形態によるアナログ低域通過フィルタ
５８Ｒは、公称１．３２５ＭＨｚ通過帯域を有する四次
楕円連続時間フィルタである。上に説明したように、プ
ロセス変動に因って折れ点周波数に生じる影響にかかわ
らず、アナログ低域通過フィルタ５８Ｒはトリムしなく
てよい。アナログ低域通過フィルタ５８Ｒを通しての最
悪ケース群遅延は約２．１μｓであると予想される。こ
れに代えて、増幅段１１０，１１２で抵抗器又はコンデ
ンサのどちらかをトリムすることによって改善したプロ
セス制御を行うこともできる。

【０１３５】本発明の代替実施形態に従って、アナログ
低域通過フィルタ５８Ｒがはしご形フィルタによって実
施され、このはしご形フィルタは多数の演算増幅段を有
し、これら多数の段のうちの第１の段がまた等化器５７
の第２の段として働く。図１５はこのような構成を示
す。これについて以下に更に詳細に説明する。

【０１３６】図１５に示すように、段１１０’，１１
２’の各々ばかりでなく、アナログ低域通過フィルタ５
８Ｒ内の残りの段が差動形式で実現され、線路ＲＸＰ，
ＲＸＭを受ける。反転入力及び非反転入力の各々と関連
した抵抗器Ｒｓ及び抵抗器Ｒｆは、段１１０’，１１
２’の両方内の可変抵抗器であり、上に説明したように
選択可能等化器利得を与える。しかしながら、アナログ
低域通過フィルタ５８Ｒの安定性の目的のために、段１
１２’の抵抗器Ｒｓ及び抵抗器Ｒｆの値を調節しないの
が好適であり、それであるから、そのフィルタの特性が
等化器５７の利得の選択とともに変動することがない。
上の表を参照すると、第２の段１１２’内の抵抗値を変
動させることなく、利得の広い範囲を得ることができ
る。図１５から明らかなように、アナログ低域通過フィ
ルタ５８Ｒは能動フィルタに関する従来の形式で実施さ
れ、フィルタ５８Ｒ内の各演算増幅段からの負帰還が段
１１２’を含む先行段の各々に供給される。

【０１３７】本発明の代替実施形態に従って、段１１
２’が等化器５７内の第２の段及びアナログ低域通過フ
ィルタ５８Ｒ内の第１の段の両方としてまた働く。適正
次数のフィルタを得るために段１１２’はアナログ低域
通過フィルタ５８Ｒ内になくてはならないので、この重
複使用から、単に単一演算増幅段１１０’を追加するこ
とによって等化器５７は動作可能とされる。その結果、
本発明のこの実施形態は、アナログ前置機能１１を集積
回路により効率的に実施するという追加の利点をもたら
す。チャネルの総合雑音及び総合歪みもまた、単一段の
追加によって最小限にされ、アナログ前置機能１１の性
能をなお更に改善する。

【０１３８】図１０に戻って参照すると、アナログ低域
通過フィルタ５８Ｒの出力がプログラム可能利得増幅器
６０Ｒに供給され、この増幅器は、この例では、２５ｋ
Ｈｚから１，１０４ｋＨｚの信号帯域幅にわたって０．
２５ｄＢステップずつ約２．５ｄＢから約１１．５ｄＢ
の範囲で増減する周波数依存利得を与え、ピーク対ピー
ク約４Ｖの最大出力信号電圧揺れを生じる。第２のプロ
グラム可能利得増幅器６０Ｒの出力がＡＤ変換器６２Ｒ
に供給される。

【０１３９】本発明のこの実施形態におけるＡＤ変換器
６２Ｒは、受信アナログ信号を４，４１６ｋＨｚの固定
サンプリング・レート、１４ビット解像度で以てディジ
タル語に変換する。従来のＡＤ変換器実施を本発明のこ
の実施形態によるＡＤ変換器６２Ｒに使用してよい。線
形性は、好適には、製造中のトリミングによって最大限
にされる。温度にかかわらず高度に精確な変換を行うた
めに、基準電圧回路６８Ｒが、好適には、バンドギャッ
プ電圧のような安定基準電圧をＡＤ変換器６２Ｒに供給
する。

【０１４０】ＡＤ変換器６２Ｒの出力がディジタル・フ
ィルタ６４Ｒに供給される。図１６は、オーバサンプリ
ング・レジスタ４４Ｒと組み合わされたディジタル・フ
ィルタ６４Ｒを通る信号フローを示す。これについて詳
細に説明する。図１６に示すように、ディジタル低域通
過フィルタ・プロセスは、まず、ＡＤ変換器６２Ｒの出
力サンプリング・レート、この例では４，４１６ｋＨｚ
で２極２零点四次面（2‐pole, 2‐zero biquadratic s
ection）サンプリングを遂行する。ディジタル低域通過
フィルタ１２０が等化器５７及びアナログ低域通過フィ
ルタ５８Ｒによって発生された１，１０４ｋＨｚより上
の雑音を減衰するために主として備わり、それであるか
ら、これらの周波数からの折り返しはサンプリング・レ
ートが２，２０８ｋＨｚへデシメートされるときは起こ
らない。本発明の好適な実施形態に従うディジタル低域
通過フィルタ１２０の伝達関数は、次のようである。

【０１４１】

【数１３】

【０１４２】ディジタル低域通過フィルタ１２０の模範
的実施に従って、このようなフィルタの１，３１２ｋＨ
ｚより上の阻止帯域除去は、約８．８ｄＢである。

【０１４３】次いで、もし望むならば（例えば、もしス
イッチＳ１１，Ｓ１２によって動作可能とされるなら
ば）、デシメーション・フィルタ・プロセス１２２をデ
ィジタル低域通過フィルタ１２０からのフィルタされた
データに適用する。デシメーション・フィルタ・プロセ
ス１２２は、ディジタル・トランシーバ機能１３によっ
て望まれるならば、サンプリグ・レートを下げるために
備わる。この例では、デシメーション・フィルタ・プロ
セス１２２は、単に２サンプル移動平均回路であって、
次の伝達関数を有する。

【０１４４】

【数１４】

【０１４５】ここで、ｆ_cは４，４１６ｋＨｚの入力サ
ンプリング・レートである。デシメーション・フィルタ
・プロセス１２２はその通過帯域に僅かな垂下を起こす
が、このような垂下は許容可能であるか、ディジタル・
トランシーバ機能１３内のＦＦＴプロセス２２Ｒによっ
て補償することもできる。

【０１４６】アナログ前置機能１１の受信側での総合群
遅延は、等化器５７に対して選択された設定に依存して
０．９２μｓの程度から２．２８μｓの程度までの範囲
で変化すると推定される。この群遅延は、受信信号内に
最小限の歪みしか伴わないように充分に小さい。

【０１４７】本発明に従うアナログ前置機能１１は、上
に説明したアナログ前置機能１２と類似しており、それ
ゆえ、単一集積回路に実現され、複雑性を減少したアナ
ログ・フィルタ５０Ｒ，５８Ｒで以て可能とされること
によって、ＤＳＬ型の高性能モデムの実施に重要な利点
をもたらす。複雑性のこのような減少は、ディジタル・
フィルタ４６Ｒ，６４Ｒが具備されることによって可能
とされる。なお更に、本発明の好適な実施形態に従っ
て、アナログ前置機能１１は、等化器５７の使用を通し
て、線路減衰条件の広い範囲を選択可能に補償する能力
を与える。上述したように、本発明の特定実施形態に従
って、等化器は単一演算増幅段のみで以て実現すること
ができ、それゆえ、チップ領域費用及び追加プロセスに
因る追加雑音を減少させる。上述したように、これらの
機能をそのように集積化する能力は、本発明によって可
能とされ、製造中に必要とされる構成要素トリミングの
かなりの減少とともに、ＤＳＬモデム内のアナログ前置
機能の費用を極めて少くし、また総合システム性能を改
善する。

【０１４８】本発明をその好適な実施形態に従って説明
したが、これらの実施形態に対する修正実施形態及び代
替実施形態は本発明の利点及び利益を亨受すのるもので
あって、このような修正実施形態及び代替実施形態は本
明細書及びその添付図面を参照したならば当業者に明ら
かであると、もちろん、予想される。このような修正実
施形態及び代替実施形態は、前掲の特許請求の範囲に示
された本発明の範囲に包含されると予想される。

【０１４９】以上の説明に関して更に次の項を開示す
る。

【０１５０】（１）第１の段と第２の段とを含む受信等
化器回路であって、前記第１の段が、入力及び出力を有
する第１の演算増幅器と、前記受信等化器回路の入力と
前記第１の演算増幅器の入力との間に結合された、第１
の複数の入力インピーダンス値の１つから選択されたイ
ンピーダンスを有する第１の入力インピーダンス回路網
と、前記第１の演算増幅器の出力及び入力の間に結合さ
れた、第１の複数の帰還インピーダンス値の１つから選
択されたインピーダンスを有する第１の帰還インピーダ
ンス回路網とを備え、前記第２の段が、入力及び出力を
有する第２の演算増幅器と、前記第１の演算増幅器の出
力と前記第２の演算増幅器の入力との間に結合された第
２の入力インピーダンス回路網と、前記第２の演算増幅
器の出力及び入力の間に結合された第２の帰還インピー
ダンス回路網とを備える、受信等化器回路。

【０１５１】（２）前記第２の入力インピーダンス回路
網が、第２の複数の入力インピーダンス値の１つから選
択されたインピーダンスを有し、前記第２の帰還インピ
ーダンス回路網が、第２複数の帰還インピーダンス値の
１つから選択されたインピーダンスを有する、第１項記
載の受信等化器回路。 （３）前記第２の入力インピーダンス回路網及び前記第
２の帰還インピーダンス回路網がそれぞれ、コンデンサ
と、該コンデンサと並列に接続された可変抵抗と、を備
える、第２項記載の受信等化器回路。 （４）前記第１の入力インピーダンス回路網及び前記第
１の帰還インピーダンス回路網がそれぞれ、コンデンサ
と、該コンデンサと並列に接続された可変抵抗と、を備
える、第３項記載の受信等化器回路。 （５）前記第１の入力インピーダンス回路網及び前記第
１の帰還インピーダンス回路網がそれぞれ、コンデンサ
と、該コンデンサと並列に接続された可変抵抗と、を備
える、第１項記載の受信等化器回路。 （６）前記可変抵抗がそれぞれ、互いに並列に接続され
た複数の抵抗器を備え、前記複数の抵抗器がそれぞれ、
選択的に動作可能及び動作禁止される、第５項記載の受
信等化器回路。

【０１５２】（７）前記第１の演算増幅器が、非反転入
力及び反転入力と、非反転出力及び反転出力とを有し、
前記受信等化器回路の第１の入力が、前記第１の入力イ
ンピーダンス回路網を通して前記第１の演算増幅器の前
記反転入力に結合され、前記第１の帰還インピーダンス
回路網が、前記第１の演算増幅器の前記非反転出力及び
前記反転入力の間に結合され、前記受信等化器回路が、
該受信等化器回路の第２の入力と前記第１の演算増幅器
の前記非反転入力との間に結合された、第３の複数の入
力インピーダンス値の１つから選択されたインピーダン
スを有する第３の入力インピーダンス回路網と、前記第
１の演算増幅器の前記反転出力及び前記非反転入力の間
に結合された、第３の複数の入力インピーダンス値の１
つから選択されたインピーダンスを有する第３の帰還イ
ンピーダンス回路網とを更に含む、第１項記載の受信等
化器回路。

【０１５３】（８）前記第２の演算増幅器が、非反転入
力及び反転入力と、非反転出力及び反転出力とを有し、
前記第１の演算増幅器の前記反転出力が、前記第２の入
力インピーダンス回路網を通して前記第２の演算増幅器
の前記反転入力に結合され、前記第２の帰還インピーダ
ンス回路網が、前記第２の演算増幅器の前記非反転出力
及び前記反転入力の間に結合され、前記受信等化器回路
が、該受信等化器回路の第２の入力と前記第１の演算増
幅器の前記非反転入力との間に結合された第４の入力イ
ンピーダンス回路網と、前記第１の演算増幅器の前記反
転出力及び前記非反転入力の間に結合された第４の帰還
インピーダンス回路網とを更に含む、第７項記載の受信
等化器回路。

【０１５４】（９）前記第４の入力インピーダンス回路
網が、第４の複数の入力インピーダンス値の１つから選
択されたインピーダンスを有し、前記第２の帰還インピ
ーダンス回路網が、第２の複数の帰還インピーダンス値
の１つから選択されたインピーダンスを有する、第８項
記載の受信等化器回路。 （１０）複数の演算増幅段を有し、前記第１の演算増幅
器の出力に結合された入力を有する、はしご形フィルタ
を更に含み、前記第２の段が、前記はしご形フィルタの
前記複数の演算増幅段の第１の演算増幅段として働く、
第１項記載の受信等化器回路。

【０１５５】（１１）単一の集積回路に集積化されたモ
デム用アナログ前置回路であって、ディジタル信号の通
信用のディジタル・インタフェースと、該ディジタル・
インタフェースに結合された、該ディジタル・インタフ
ェースから受信されたディジタル信号をアナログ信号に
変換するディジタル／アナログ変換器と、前記アナログ
信号を第１の送信周波数帯域内へフィルタする送信フィ
ルタと、周波数応答に従って前記受信された信号を増幅
する受信等化器であって、入力及び出力を有する第１の
演算増幅器と、第１の複数の入力インピーダンス値の１
つから選択されたインピーダンスを有し、前記第１の演
算増幅器の前記入力に第１の受信周波数で受信アナログ
信号を供給する第１の入力インピーダンス回路網と、前
記第１の演算増幅器の前記出力及び前記入力の間に結合
された、第１の複数の帰還インピーダンス値の１つから
選択されたインピーダンスを有する第１の帰還インピー
ダンス回路網と、を備える第１の段と、入力及び出力を
有する第２の演算増幅器と、前記第１の演算増幅器の前
記出力と前記第２の演算増幅器の前記入力との間に結合
された第２の入力インピーダンス回路網と、前記第２の
演算増幅器の前記出力及び前記入力の間に結合された第
２の帰還インピーダンス回路網と、を備える第２の段
と、を備える、受信等化器と、受信アナログ・フィルタ
に結合された、前記フィルタされたアナログ信号をディ
ジタル信号に変換するアナログ／ディジタル変換器と、
該アナログ／ディジタル変換器に結合された、前記ディ
ジタル・インタフェースに結合された出力を有し、前記
変換されたディジタル信号にディジタル・フィルタ機能
を適用する受信ディジタル・フィルタと、を含むアナロ
グ前置回路。

【０１５６】（１２）前記受信等化器の出力に結合され
た、前記受信等化器によって増幅されたアナログ信号を
フィルタする受信アナログ・フィルタを更に含む、第１
１項記載のアナログ前置回路。 （１３）前記受信アナログ・フィルタが、複数の演算増
幅段を備え、前記受信等化器の前記第２の段が、前記受
信アナログ・フィルタの前記複数の演算増幅段の第１の
演算増幅段に相当する、第１２項記載のアナログ前置回
路。 （１４）前記第１の入力インピーダンス回路網と前記第
１の帰還インピーダンス回路網がそれぞれ、コンデンサ
と、該コンデンサと並列に接続された可変抵抗と、を備
える、第１１項記載のアナログ前置回路。 （１５）前記可変抵抗がそれぞれ、互いに並列に接続さ
れた複数の抵抗器を備え、前記複数の抵抗器がそれぞ
れ、選択的に動作可能及び動作禁止される、第１４項記
載のアナログ前置回路。

【０１５７】（１６）前記第２の入力インピーダンス回
路網が、第２の複数の入力インピーダンス値の１つから
選択されたインピーダンスを有し、前記第２の帰還イン
ピーダンス回路網が、第２の複数の帰還インピーダンス
値の１つから選択されたインピーダンスを有する、第１
１項記載のアナログ前置回路。 （１７）前記アナログ信号が、第１の差動入力及び第２
の差動入力に受信され、前記第１の演算増幅器が、非反
転入力及び反転入力と、非反転出力及び反転出力とを有
し、前記第１の差動入力が、前記第１の入力インピーダ
ンス回路網を通して前記第１の演算増幅器の前記反転入
力に結合され、前記第１の帰還インピーダンス回路網
が、前記第１の演算増幅器の前記非反転出力及び前記反
転入力の間に結合され、前記アナログ前置回路が、前記
第２の差動入力と前記第１の演算増幅器の前記非反転入
力との間に結合された、第３の複数の入力インピーダン
ス値の１つから選択されたインピーダンスを有する第３
の入力インピーダンス回路網と、前記第１の演算増幅器
の前記反転出力及び前記非反転入力の間に結合された、
第３の複数の入力インピーダンス値の１つから選択され
たインピーダンスを有する第３の帰還インピーダンス回
路網と、を更に含む、第１１項記載のアナログ前置回
路。

【０１５８】（１８）前記第２の演算増幅器が、非反転
入力及び反転入力と、非反転出力及び反転出力とを有
し、前記第１の演算増幅器の前記反転出力が、前記第２
の入力インピーダンス回路網を通して前記第２の演算増
幅器の前記反転入力に結合され、前記第２の帰還インピ
ーダンス回路網が、前記第２の演算増幅器の前記非反転
出力及び前記反転入力の間に結合され、前記アナログ前
置回路が、前記受信等化器の第２の入力と前記第１の演
算増幅器の前記非反転入力との間に結合された第４の入
力インピーダンス回路網と、前記第１の演算増幅器の前
記反転出力及び前記非反転入力の間に結合された第４の
帰還インピーダンス回路網と、を更に含む、第１７項記
載のアナログ前置回路。 （１９）前記第１の受信周波数帯域が、前記第１の送信
周波数帯域内の周波数より高い周波数を含む、第１１項
記載のアナログ前置回路。

【０１５９】（２０）ディジタル加入者線モデムであっ
て、ホスト・インタフェースと、該ホスト・インタフェ
ースに結合されたディジタル・トランシーバ機能と、電
話施設を通じてアナログ信号を駆動し受信するアナログ
線路駆動器と、単一の集積回路に集積化されたアナログ
前置回路とを含み、該アナログ前置回路が、ディジタル
信号の通信用のディジタル・インタフェースと、該ディ
ジタル・インタフェースに結合された、該ディジタル・
インタフェースから受信された信号をアナログ信号に変
換するディジタル／アナログ変換器と、前記アナログ信
号を第１の送信周波数帯域内へフィルタする送信フィル
タと、周波数応答に従って前記受信された信号を増幅す
る受信等化器であって、第１の段であって、入力及び出
力を有する第１の演算増幅器と、前記第１の演算増幅器
の前記入力に、第１の受信周波数帯域で、受信アナログ
信号を供給する、第１の複数の入力インピーダンス値の
１つから選択されたインピーダンスを有する第１の入力
インピーダンス回路網と、前記第１の演算増幅器の前記
出力及び前記入力の間に結合された、第１の複数の帰還
インピーダンス値の１つから選択されたインピーダンス
を有する第１の帰還インピーダンス回路網と、を備える
第１の段と、第２の段であって、入力及び出力を有する
第２の演算増幅器と、前記第１の演算増幅器の出力と前
記第２の演算増幅器の入力との間に結合された第２の入
力インピーダンス回路網と、前記第２の演算増幅器の前
記出力及び前記入力との間に結合された第２の帰還イン
ピーダンス回路網と、を備える第２段と、前記受信アナ
ログ・フィルタに結合された、前記フィルタされたアナ
ログ信号をディジタル信号に変換するアナログ／ディジ
タル変換器と、該アナログ／ディジタル変換器に結合さ
れた、前記変換されたディジタル信号にディジタル・フ
ィルタ機能を適用する、前記ディジタル・インタフェー
スに結合された出力を有する受信ディジタル・フィルタ
と、を含む受信等化器と、を備える、ディジタル加入者
線モデム。

【０１６０】（２１）前記ディジタル・トランシーバ機
能が、プログラム可能ディジタル信号プロセッサを備え
る、第２０項記載のモデム。 （２２）前記第１の受信周波数帯域が、前記第１の送信
周波数帯域内の周波数より高い周波数を含む、第２０項
記載のモデム。 （２３）前記受信等化器の出力に結合された、該受信等
化器によって増幅されたアナログ信号をフィルタする受
信アナログ・フィルタを更に含む、第２０項記載のモデ
ム。 （２４）前記受信アナログ・フィルタが、複数の演算増
幅段を備え、前記受信等化器の前記第２の段が、前記受
信アナログ・フィルタの前記複数の演算増幅段の第１の
演算増幅段に相当する、第２３項記載のモデム。 （２５）前記第１の入力インピーダンス回路網と前記第
１の帰還インピーダンス回路網とがそれぞれ、コンデン
サと、該コンデンサと並列に接続された可変抵抗と、を
備える、第２０項記載のモデム。

【０１６１】（２６）前記可変抵抗がそれぞれ、互いに
並列に接続された複数の抵抗器を備え、前記複数の抵抗
器がそれぞれ、選択的に動作可能及び動作禁止される、
第２５項記載のモデム。 （２７）前記第２の入力インピーダンス回路網が、第２
の複数の入力インピーダンス値の１つから選択されたイ
ンピーダンスを有し、前記第２の帰還インピーダンス回
路網が、第２の複数の帰還インピーダンス値の１つから
選択されたインピーダンスを有する、第２０項記載のモ
デム。 （２８）前記アナログ信号が、第１の差動入力及び第２
の差動入力に受信され、前記第１の演算増幅器が、非反
転入力及び反転入力と、非反転出力及び反転出力とを有
し、前記第１の差動入力が、前記第１の入力インピーダ
ンス回路網を通して前記第１の演算増幅器の前記反転入
力に結合され、前記第１の帰還インピーダンス回路網
が、前記第１の演算増幅器の前記非反転出力及び前記反
転入力の間に結合され、前記モデムが、前記第２の差動
入力と前記第１の演算増幅器の前記非反転入力との間に
結合された、第３の複数の入力インピーダンス値の１つ
から選択されたインピーダンスを有する第３の入力イン
ピーダンス回路網と、前記第１の演算増幅器の前記反転
出力及び前記非反転入力の間に結合された、第３の複数
の入力インピーダンス値の１つから選択されたインピー
ダンスを有する第３の帰還インピーダンス回路網と、を
更に含む、第２０項記載のモデム。

【０１６２】（２９）前記第２の演算増幅器が、非反転
入力及び反転入力と、非反転出力及び反転出力とを有
し、前記第１の演算増幅器の前記反転出力が、前記第２
の入力インピーダンス回路網を通して前記第２の演算増
幅器の前記反転入力に結合され、前記第２の帰還インピ
ーダンス回路網が、前記第２の演算増幅器の前記非反転
出力及び前記反転入力の間に結合され、前記モデムが、
前記受信等化器の第２の入力と前記第１の演算増幅器の
前記非反転入力との間に結合された第４の入力インピー
ダンス回路網と、前記第１の演算増幅器の前記反転出力
及び前記非反転入力の間に結合された第４の帰還インピ
ーダンス回路網と、を更に含む、第２０項記載のモデ
ム。 （３０）前記第１の受信周波数帯域が、前記第１の送信
周波数帯域内の周波数より高い周波数を含む、第２０項
記載のモデム。

【０１６３】（３１）非同期ディジタル加入者線（ＡＤ
ＳＬ）通信に使用されるディジタル加入者線（ＤＳＬ）
モデム８，１５が開示されている。各モデムは、ディジ
タル・トランシーバ機能１０，１３及びアナログ前置機
能１２，１１を含む。ここで、アナログ前記機能１２，
１１は単一の集積回路に集積化される。開示された実施
形態に従って、アナログ前置機能１２，１１はそれぞ
れ、送信側及び受信側を含む。送信側は、オーバサンプ
リング・レジスタ４４Ｃ，４４Ｒとディジタル・フィル
タ４６Ｃ，４６Ｒとを含み、これらは、送信するディジ
タル・データのサンプリング・レートを高めるように働
く。その結果、アナログ／ディジタル変換器４６Ｃ，４
６Ｒがオーバサンプリングされた方法で動作する結果、
ダウンストリーム・アナログ低域通過フィルタ５０Ｃ，
５０Ｒが比較的簡単な低次数フィルタで実現される。受
信側では、受信側アナログ・フィルタ５８Ｃ，５８Ｒの
複雑性を減少するために、ディジタル・フィルタ機能６
４Ｃ，６４Ｒがアナログ／ディジタル変換器６２Ｃ，６
２Ｒのダウンストリームに含まれる。遠隔ＤＳＬモデム
１５はまた、高周波数ダウンストリーム伝送への線路減
衰の影響を克服するために、周波数が高くなるほど信号
振幅をブーストする等化器機能５７を含む。

【図面の簡単な説明】

【図１】電話システム内の遠隔利用者場所での及び電話
局でのＤＳＬモデムの位置を示す、ＤＳＬモデム・シス
テムのブロック電気回路図である。

【図２】本発明の好適な実施形態に従う図１の電話シス
テムの遠隔ＤＳＬモデム内のディジタル・トランシーバ
機能の信号フローを示すブロック図である。

【図３】本発明の好適な実施形態に従う図１の電話シス
テムの電話局ＤＳＬモデム内のディジタル・トランシー
バ機能のブロック電気回路図である。

【図４】本発明の好適な実施形態に従う図１の電話シス
テムの電話局ＤＳＬモデム内のアナログ前置機能のブロ
ック電気回路図である。

【図５】 本発明の好適な実施形態に従う図４のアナロ
グ前置機能の送信側によって遂行されるディジタル・フ
ィルタ動作を示す系統図である。

【図６】 本発明の好適な実施形態に従う図４のアナロ
グ前置機能の送信側内のディジタル・アナログ変換器の
ブロック電気回路図である。

【図７】 従来のプログラム可能利得増幅器のブロック
電気回路図である。

【図８】 本発明の好適な実施形態に従う図４のアナロ
グ前置機能の受信側に使用された、インピーダンス整合
回路と組み合わせられたプログラム可能利得増幅器のブ
ロック電気回路図である。

【図９】 本発明の好適な実施形態に従う図４のアナロ
グ前置機能の受信側によって遂行されるディジタル・フ
ィルタ動作を示す系統図である。

【図１０】 本発明の好適な実施形態に従う図１の電話
システムの遠隔ＤＳＬモデム内のアナログ前置機能のブ
ロック電気回路図である。

【図１１】 本発明の好適な実施形態に従う図１０のア
ナログ前置機能の送信側によって遂行されるディジタル
・フィルタ動作を示す系統図である。

【図１２】 種々の折り対線施設線番号及び長さの場合
の周波数に対してプロットした線路減衰曲線図である。

【図１３】 本発明の第１の好適な実施形態に従う図１
０のアナログ前置機能の受信側に使用された等化器の概
略ブロック電気回路図である。

【図１４】 種々の設定における図１３の等化器につい
てプロットした伝達関数曲線図である。

【図１５】 本発明の第２の好適な実施形態に従う図１
０のアナログ前置機能の受信側に使用された等化器の概
略ブロック電気回路図である。

【図１６】 本発明の好適な実施形態に従う図１０のア
ナログ前置機能の受信側によって遂行されるディジタル
・フィルタ動作を示す系統図である。

【符号の説明】

７，９ ホスト・インタフェース ８ 電話局ＤＳＬモデム １０，１３ ディジタル・トランシーバ機能 １１，１２ アナログ前置機能 １４，１７ 線路駆動器 １５ 遠隔ＤＳＬモデム １６，１９ ４線式−２線式ハイブリッド回路 ２０Ｃ，２０Ｒ フレーミング及びコード化プロセス ２２Ｃ，２２Ｒ ＩＦＦＴプロセス ２６Ｃ，２６Ｒ，３０Ｃ，３０Ｒ アナログ前置機能イ
ンタフェース・プロセス ３１Ｃ，３１Ｒ 時間領域等化器プロセス ３３Ｃ，３３Ｒ ＦＦＴプロセス ３５Ｃ，３５Ｒ 周波数領域等化器及び位相補償プロセ
ス ４０Ｃ，４０Ｒ デコーディング及びフレーミング解除
プロセス ４２Ｃ，４２Ｒ イタフェース及び制御機能 ４４Ｃ，４４Ｒ オーバサンプリング・レジスタ ４６Ｃ，４６Ｒ，６４Ｃ，６４Ｒ ディジタル・フィル
タ ４８Ｃ，４８Ｒ，６３Ｃ，６３Ｒ ＤＡ変換器 ５０Ｃ，５０Ｒ，５８Ｃ，５８Ｒ アナログ低域通過フ
ィルタ ５２Ｃ，５２Ｒ プログラム可能減衰器 ５３ エコー消去送信側 ５４Ｃ，６０Ｃ，６０Ｒ プログラム可能利得増幅器 ５６ インピーダンス整合回路 ６２Ｃ，６２Ｒ ＡＤ変換器 ６６Ｃ，６６Ｒ クロック回路 ６８Ｃ，６８Ｒ 基準電圧回路 ７０，７４，９４，９６ 補間フィルタ・プロセス ７１，７２ ディジタル高域通過フィルタ ７６ ディジタル低域通過プロセス ７８ ＭＳＢサブＤＡ変換器アレー ８０ ＬＳＢサブＤＡ変換器アレー ８４ 校正論理 ８５ 校正回路 ８５ ２進−温度計デコーダ ８６ バイアス及び基準電流回路 ８９ 外部高域通過結合コンデンサ ９２ デシメーション・フィルタ・プロセス ９４ 有限インパルス応答ディジタル低域通過フィルタ
・プロセス ９６，９８ ディジタル低域通過フィルタ・プロセス １１１，１１１’ 第１の演算増幅段 １１２，１１２’ 第２の演算増幅段 １２０ ディジタル低域通過フィルタ １２２ デシメーション・フィルタ・プロセス ＢＰ ボンディング・パッド Ｒ 遠隔システム ＴＷＰ ツイストペア線施設

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１の段と第２の段とを含む受信等化器
   回路であって、 前記第１の段が、 入力及び出力を有する第１の演算増幅器と、 前記受信等化器回路の入力と前記第１の演算増幅器の入
   力との間に結合された、第１の複数の入力インピーダン
   ス値の１つから選択されたインピーダンスを有する第１
   の入力インピーダンス回路網と、 前記第１の演算増幅器の出力及び入力の間に結合され
   た、第１の複数の帰還インピーダンス値の１つから選択
   されたインピーダンスを有する第１の帰還インピーダン
   ス回路網とを備え、 前記第２の段が、 入力及び出力を有する第２の演算増幅器と、 前記第１の演算増幅器の出力と前記第２の演算増幅器の
   入力との間に結合された第２の入力インピーダンス回路
   網と、 前記第２の演算増幅器の出力及び入力の間に結合された
   第２の帰還インピーダンス回路網とを備える、 受信等化器回路。