KR101921072B1 - 스위치드 인덕터 구조를 포함하는 스위치 회로 - Google Patents

스위치드 인덕터 구조를 포함하는 스위치 회로 Download PDF

Info

Publication number
KR101921072B1
KR101921072B1 KR1020170115811A KR20170115811A KR101921072B1 KR 101921072 B1 KR101921072 B1 KR 101921072B1 KR 1020170115811 A KR1020170115811 A KR 1020170115811A KR 20170115811 A KR20170115811 A KR 20170115811A KR 101921072 B1 KR101921072 B1 KR 101921072B1
Authority
KR
South Korea
Prior art keywords
port
inductor
turned
switching element
switching
Prior art date
Application number
KR1020170115811A
Other languages
English (en)
Inventor
홍성철
이원호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020170115811A priority Critical patent/KR101921072B1/ko
Application granted granted Critical
Publication of KR101921072B1 publication Critical patent/KR101921072B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
    • H03K17/731—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents with inductive load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)

Abstract

스위치 회로는 제1 스위칭 소자, 제2 스위칭 소자 및 스위치드 인덕터 구조를 포함한다. 제1 스위칭 소자는 제1 포트와 제2 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온되어 제1 포트와 제2 포트를 전기적으로 연결한다. 제2 스위칭 소자는 제1 포트와 제3 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 제1 포트와 제3 포트를 전기적으로 연결하며, 제1 스위칭 소자와 상보적으로 턴 온된다. 스위치드 인덕터 구조는 제1 포트와 연결된 제1 단 및 제2 단을 구비하는 제1 인덕터를 포함하고, 제1 및 제2 제어 신호들에 기초하여 제1 및 제2 스위칭 소자들 중 턴 오프된 스위칭 소자와 제1 인덕터를 병렬 연결하고 턴 온된 스위칭 소자와 제1 인덕터의 제2 단의 연결을 차단한다.

Description

스위치드 인덕터 구조를 포함하는 스위치 회로{SWITCH CIRCUIT INCLUDING SWITCHED INDUCTOR STRUCTURE}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 빔포밍(beam-forming)에 적용하기 위한, 스위치드 인덕터 구조를 포함하는 스위치 회로에 관한 것이다.
최근 연구되고 있는 5G 이동통신 시스템은, 4G 이동통신 시스템인 LTE(long term evolution)에 비해 약 수십 배에서 수백 배의 네트워크 용량을 필요로 한다. 이 때, 넓은 대역폭을 확보하기 위해 밀리미터파 통신을 기반으로 한 통신 기술이 연구되고 있다. 밀리미터파 대역에서는 기존의 4G 이동통신 시스템의 주파수 대역보다 송수신 신호가 약해지기 때문에, 이러한 문제를 극복하기 위해 빔포밍(beam-forming) 등의 기술이 이용될 수 있다.
무선통신에서 빔포밍은 스마트 안테나(smart antenna)의 한 방식으로, 안테나의 빔이 해당 단말에게만 국한하여 비추도록 하는 기술이다. 빔포밍 기술을 채용한 시스템은 여러 채널의 위상 배열 안테나로 구성되어 상대적으로 넓은 칩 면적을 차지하며, 따라서 칩 면적을 줄이기 위해서는 각 부품의 크기를 줄일 필요가 있다.
한편, 종래의 스위치 회로는 입출력 포트들 사이에 직렬 연결된(series-connected) 스위칭 소자들을 포함하는 구조, 또는 직렬-병렬 연결된(series-shunt) 스위칭 소자들을 포함하는 구조로 구현되었으며, 오프된 스위칭 소자로 누설되는 신호를 제거하기 위해, 각 스위칭 소자마다 인덕터를 병렬로 연결하거나, 입출력 포트들 각각에 인덕터, 커패시터 등을 포함하는 매칭 네트워크를 연결하였다. 이 때, 인덕터가 차지하는 면적이 상대적으로 크기 때문에, 스위치 회로의 크기가 증가하는 문제가 있었다.
본 발명의 일 목적은 스위치드 인덕터 구조를 포함하여 크기 및 면적이 감소될 수 있는 스위치 회로를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스위치 회로는 제1 스위칭 소자, 제2 스위칭 소자 및 스위치드 인덕터 구조를 포함한다. 상기 제1 스위칭 소자는 제1 포트와 제2 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 포트와 상기 제2 포트를 전기적으로 연결한다. 상기 제2 스위칭 소자는 상기 제1 포트와 제3 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 포트와 상기 제3 포트를 전기적으로 연결하며, 상기 제1 스위칭 소자와 상보적으로 턴 온된다. 상기 스위치드 인덕터 구조는 상기 제1 포트와 연결된 제1 단 및 제2 단을 구비하는 제1 인덕터를 포함하고, 상기 제1 및 제2 제어 신호들에 기초하여 상기 제1 및 제2 스위칭 소자들 중 턴 오프된 스위칭 소자와 상기 제1 인덕터를 병렬 연결하고 턴 온된 스위칭 소자와 상기 제1 인덕터의 제2 단의 연결을 차단한다.
일 실시예에서, 상기 제1 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제2 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터는 턴 오프된 상기 제2 스위칭 소자와 병렬 연결되어 상기 제2 스위칭 소자의 오프 커패시턴스를 공진시킬 수 있다. 상기 제2 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제3 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터는 턴 오프된 상기 제1 스위칭 소자와 병렬 연결되어 상기 제1 스위칭 소자의 오프 커패시턴스를 공진시킬 수 있다.
일 실시예에서, 상기 제1 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제2 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터의 제2 단은 상기 제1 스위칭 소자와 직접 연결되지 않을 수 있다. 상기 제2 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제3 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터의 제2 단은 상기 제2 스위칭 소자와 직접 연결되지 않을 수 있다.
일 실시예에서, 상기 스위치드 인덕터 구조는 제1 인덕터 스위칭 소자 및 제2 인덕터 스위칭 소자를 더 포함할 수 있다. 상기 제1 인덕터 스위칭 소자는 상기 제1 인덕터의 제2 단과 상기 제2 포트 사이에 배치되고, 상기 제2 제어 신호를 기초로 턴 온되어 상기 제1 인덕터의 제2 단과 상기 제2 포트를 전기적으로 연결할 수 있다. 상기 제2 인덕터 스위칭 소자는 상기 제1 인덕터의 제2 단과 상기 제3 포트 사이에 배치되고, 상기 제1 제어 신호를 기초로 턴 온되어 상기 제1 인덕터의 제2 단과 상기 제3 포트를 전기적으로 연결하며, 상기 제1 인덕터 스위칭 소자와 상보적으로 턴 온될 수 있다.
일 실시예에서, 상기 스위치 회로는 제3 스위칭 소자 및 제4 스위칭 소자를 더 포함할 수 있다. 상기 제3 스위칭 소자는 상기 제2 포트와 접지 전압 사이에 배치되고, 상기 제2 제어 신호에 기초하여 턴 온될 수 있다. 상기 제4 스위칭 소자는 상기 제3 포트와 상기 접지 전압 사이에 배치되고, 상기 제1 제어 신호에 기초하여 턴 온될 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스위치 회로는 제1 내지 제N(N은 3 이상의 자연수) 스위칭 소자들 및 스위치드 인덕터 구조를 포함할 수 있다. 상기 제1 내지 제N 스위칭 소자들은 제1 포트와 제2 내지 제(N+1) 포트들 중 하나 사이에 각각 배치되고, 제1 내지 제N 제어 신호들 중 하나를 기초로 각각 턴 온(turn on)되어 상기 제1 포트와 상기 제2 내지 제(N+1) 포트들 중 하나를 전기적으로 연결하며, 서로 상보적으로 턴 온된다. 상기 스위치드 인덕터 구조는 상기 제1 포트와 연결된 제1 단 및 제2 단을 구비하는 제1 인덕터를 포함하고, 상기 제1 내지 제N 제어 신호들에 기초하여 상기 제1 내지 제N 스위칭 소자들 중 턴 온된 하나의 스위칭 소자와 상기 제1 인덕터의 제2 단의 연결을 차단하고 턴 오프된 나머지 스위칭 소자들과 상기 제1 인덕터를 병렬 연결한다.
일 실시예에서, 상기 제1 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제2 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터는 턴 오프된 상기 제2 내지 제N 스위칭 소자들과 병렬 연결되어 상기 제2 내지 제N 스위칭 소자들의 오프 커패시턴스를 공진시킬 수 있다.
일 실시예에서, 상기 스위치드 인덕터 구조는 제1 내지 제N 인덕터 스위칭 소자들을 더 포함할 수 있다. 상기 제1 내지 제N 인덕터 스위칭 소자들은 상기 제1 인덕터의 제2 단과 상기 제2 내지 제(N+1) 포트들 중 하나 사이에 각각 배치되고, 상기 제1 내지 제N 제어 신호들의 반전 신호들 중 하나를 기초로 각각 턴 온되어 상기 제1 인덕터의 제2 단과 상기 제2 내지 제(N+1) 포트들 중 하나를 전기적으로 연결할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 스위치 회로는 스위치드 인덕터 구조를 포함하며, 스위치드 인덕터 구조는 제1 및 제2 스위칭 소자들 중 턴 오프된 스위칭 소자와 제1 인덕터를 병렬 연결하고 턴 온된 스위칭 소자와 제1 인덕터의 병렬 연결을 차단한다. 다시 말하면, 하나의 인덕터만을 포함하는 스위치드 인덕터 구조에 의해 제1 및 제2 스위칭 소자들이 하나의 인덕터를 공유할 수 있다. 따라서, 스위치 회로는 우수한 삽입 손실 특성 및 고립도 특성을 가지면서도 종래의 스위치 회로 대비 크기 및 면적이 감소될 수 있다.
또한, 본 발명의 실시예들에 따른 스위치 회로는 SPDT 스위치 구조뿐만 아니라 SPNT 스위치 구조에도 확대 적용될 수 있다.
도 1은 본 발명의 실시예들에 따른 스위치 회로를 나타내는 회로도이다.
도 2는 도 1의 스위치 회로의 레이아웃의 일 예를 나타내는 평면도이다.
도 3 및 4는 도 1의 스위치 회로의 특성을 나타내는 그래프들이다.
도 5는 본 발명의 실시예들에 따른 스위치 회로를 나타내는 회로도이다.
도 6은 본 발명의 실시예들에 따른 스위치 회로를 나타내는 회로도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스위치 회로를 나타내는 회로도이다.
도 1을 참조하면, 스위치 회로(100)는 제1 스위칭 소자(M11), 제2 스위칭 소자(M12) 및 스위치드 인덕터(switched inductor) 구조(110)를 포함한다. 스위치 회로(100)는 제1 포트(PT11), 제2 포트(PT12), 제3 포트(PT13), 제3 스위칭 소자(M13), 제4 스위칭 소자(M14) 및 복수의 저항들(R11, R12, R13, R14, RI11, RI12)을 더 포함할 수 있다.
제1 스위칭 소자(M11)는 제1 포트(PT11)와 제2 포트(PT12) 사이에 배치되고, 제1 제어 신호(VC)를 기초로 턴 온(turn on)되어 제1 포트(PT11)와 제2 포트(PT12)를 전기적으로 연결한다. 다시 말하면, 제1 스위칭 소자(M11) 및 제1 제어 신호(VC)에 기초하여, 제1 포트(PT11)와 제2 포트(PT12)가 선택적으로 단락(short) 또는 개방(open)될 수 있다.
제2 스위칭 소자(M12)는 제1 포트(PT11)와 제3 포트(PT13) 사이에 배치되고, 제2 제어 신호(/VC)를 기초로 턴 온되어 제1 포트(PT11)와 제3 포트(PT13)를 전기적으로 연결한다. 다시 말하면, 제2 스위칭 소자(M12) 및 제2 제어 신호(/VC)에 기초하여, 제1 포트(PT11)와 제3 포트(PT13)가 선택적으로 단락 또는 개방될 수 있다.
제1 스위칭 소자(M11)와 제2 스위칭 소자(M12)는 서로 상보적으로 턴 온된다. 예를 들어, 제1 스위칭 소자(M11)가 턴 온되어 제1 포트(PT11)와 제2 포트(PT12)가 전기적으로 연결된 경우에, 제2 스위칭 소자(M12)는 턴 오프(turn off)되어 제1 포트(PT11)와 제3 포트(PT13)가 전기적으로 연결되지 않을 수 있다. 이와 유사하게, 제1 스위칭 소자(M11)가 턴 오프되어 제1 포트(PT11)와 제2 포트(PT12)가 전기적으로 연결되지 않은 경우에, 제2 스위칭 소자(M12)는 턴 온되어 제1 포트(PT11)와 제3 포트(PT13)가 전기적으로 연결될 수 있다. 다시 말하면, 본 발명의 실시예들에 따른 스위치 회로(100)는, 제2 및 제3 포트들(PT12, PT13) 중 하나를 제1 포트(PT11)와 전기적으로 연결하는 SPDT(single pole double throw) 스위치의 형태로 구현될 수 있다.
일 실시예에서, 제1 스위칭 소자(M11)와 제2 스위칭 소자(M12)는 각각 MOS(metal oxide semiconductor) 트랜지스터로 구현될 수 있다. 예를 들어, 제1 스위칭 소자(M11)는 제1 포트(PT11)와 연결되는 제1 전극, 제2 포트(PT12)와 연결되는 제2 전극, 및 제1 제어 신호(VC)를 수신하는 제어 전극(예를 들어, 게이트 전극)을 구비하는 MOS 트랜지스터를 포함할 수 있다. 이와 유사하게, 제2 스위칭 소자(M12)는 제1 포트(PT11)와 연결되는 제1 전극, 제3 포트(PT13)와 연결되는 제2 전극, 및 제2 제어 신호(/VC)를 수신하는 제어 전극을 구비하는 MOS 트랜지스터를 포함할 수 있다.
일 실시예에서, 제1 스위칭 소자(M11)와 제2 스위칭 소자(M12)는 동일한 타입의 트랜지스터로 구현될 수 있다. 이 경우, 제1 스위칭 소자(M11)와 제2 스위칭 소자(M12)가 서로 상보적으로 턴 온되도록, 제1 제어 신호(VC)와 제2 제어 신호(/VC)는 서로 상보적으로 활성화될 수 있다. 예를 들어, 제2 제어 신호(/VC)는 제1 제어 신호(VC)의 반전 신호일 수 있으며, 도시하지는 않았지만 스위치 회로(100)는 제1 제어 신호(VC)를 반전시키기 위한 인버터를 더 포함할 수 있다.
다른 실시예에서, 제1 스위칭 소자(M11)와 제2 스위칭 소자(M12)는 서로 다른 타입의 트랜지스터로 구현될 수 있다. 이 경우, 도시하지는 않았지만, 하나의 제어 신호(예를 들어, 제1 제어 신호(VC))에 기초하여 제1 스위칭 소자(M11)와 제2 스위칭 소자(M12)가 서로 상보적으로 턴 온될 수 있다.
제3 스위칭 소자(M13)는 제2 포트(PT12)와 접지 전압 사이에 배치되고, 제2 제어 신호(/VC)에 기초하여 턴 온될 수 있다. 제4 스위칭 소자(M14)는 제3 포트(PT13)와 상기 접지 전압 사이에 배치되고, 제1 제어 신호(VC)에 기초하여 턴 온될 수 있다. 제1 및 제2 스위칭 소자들(M11, M12)과 유사하게, 제3 및 제4 스위칭 소자들(M13, M14)은 서로 상보적으로 턴 온될 수 있고, 각각 MOS 트랜지스터로 구현될 수 있다. 제1 내지 제4 스위칭 소자들(M11, M12, M13, M14)을 포함하는 스위치 회로(100)를 직렬-병렬 연결(series-shunt) 구조의 SPDT 스위치라고 부를 수 있다.
스위치드 인덕터 구조(110)는 제1 포트(PT11)와 직접 연결된 제1 단 및 제2 단을 구비하는 제1 인덕터(L11)를 포함한다. 스위치드 인덕터 구조(110)는 제1 인덕터(L11)의 연결 상태를 스위칭한다. 예를 들어, 스위치드 인덕터 구조(110)는 제1 및 제2 제어 신호들(VC, /VC)에 기초하여, 제1 및 제2 스위칭 소자들(M11, M12) 중 턴 오프된 스위칭 소자와 제1 인덕터(L11)를 병렬 연결하고, 제1 및 제2 스위칭 소자들(M11, M12) 중 턴 온된 스위칭 소자와 제1 인덕터(L11)의 상기 제2 단의 연결을 차단한다.
구체적으로, 제1 스위칭 소자(M11)가 턴 온되어 제1 포트(PT11)와 제2 포트(PT12)가 전기적으로 연결된 경우에, 제1 인덕터(L11)는 턴 오프된 제2 스위칭 소자(M12)와 병렬 연결될 수 있고, 이 때 제1 인덕터(L11)의 상기 제2 단은 제1 스위칭 소자(M11)와 직접 연결되지 않을 수 있다. 이와 유사하게, 제2 스위칭 소자(M12)가 턴 온되어 제1 포트(PT11)와 제3 포트(PT13)가 전기적으로 연결된 경우에, 제1 인덕터(L11)는 턴 오프된 제1 스위칭 소자(M11)와 병렬 연결될 수 있고, 이 때 제1 인덕터(L11)의 상기 제2 단은 제2 스위칭 소자(M12)와 직접 연결되지 않을 수 있다.
일 실시예에서, 제1 인덕터(L11)의 연결 상태를 스위칭하기 위해, 스위치드 인덕터 구조(110)는 적어도 하나의 스위칭 소자를 더 포함할 수 있다. 예를 들어, 스위치드 인덕터 구조(110)는 제1 인덕터 스위칭 소자(MI11) 및 제2 인덕터 스위칭 소자(MI12)를 더 포함할 수 있다. 제1 인덕터 스위칭 소자(MI11)는 제1 인덕터(L11)의 상기 제2 단과 제2 포트(PT12) 사이에 배치되고, 제2 제어 신호(/VC)를 기초로 턴 온되어 제1 인덕터(L11)의 상기 제2 단과 제2 포트(PT12)를 전기적으로 연결할 수 있다. 제2 인덕터 스위칭 소자(MI12)는 제1 인덕터(L11)의 상기 제2 단과 제3 포트(PT13) 사이에 배치되고, 제1 제어 신호(VC)를 기초로 턴 온되어 제1 인덕터(L11)의 상기 제2 단과 제3 포트(PT13)를 전기적으로 연결할 수 있다. 제1 및 제2 스위칭 소자들(M11, M12)과 유사하게, 제1 및 제2 인덕터 스위칭 소자들(MI11, MI12)은 서로 상보적으로 턴 온될 수 있고, 각각 MOS 트랜지스터로 구현될 수 있다.
복수의 저항들(R11, R12, R13, R14, RI11, RI12) 각각은 제1 제어 신호(VC) 및 제2 제어 신호(/VC) 중 하나와 스위칭 소자들(M11, M12, M13, M14, MI11, MI12) 중 하나 사이에 연결될 수 있다. 예를 들어, 저항(R11)은 제1 제어 신호(VC)와 제1 스위칭 소자(M11)의 제어 전극 사이에 연결될 수 있고, 저항(R12)은 제2 제어 신호(/VC)와 제2 스위칭 소자(M12)의 제어 전극 사이에 연결될 수 있고, 저항(R13)은 제2 제어 신호(/VC)와 제3 스위칭 소자(M13)의 제어 전극 사이에 연결될 수 있고, 저항(R14)은 제1 제어 신호(VC)와 제4 스위칭 소자(M14)의 제어 전극 사이에 연결될 수 있고, 저항(RI11)은 제2 제어 신호(/VC)와 제1 인덕터 스위칭 소자(MI11)의 제어 전극 사이에 연결될 수 있으며, 저항(RI12)은 제1 제어 신호(VC)와 제2 인덕터 스위칭 소자(MI12)의 제어 전극 사이에 연결될 수 있다.
스위치 회로가 고주파 신호를 전달하는 경우에, 고주파 대역에서는 스위치 회로에 포함되는 스위칭 소자의 기생 성분들이 보이게 되며, 특히 턴 오프된 스위칭 소자의 오프 커패시턴스(off capacitance)가 보이게 된다. 오프 커패시턴스를 통해 전달하고자 하는 고주파 신호가 누설되는 경우에, 스위치 회로의 삽입 손실(insertion loss) 특성 및 고립도(isolation) 특성이 열화될 수 있다. 본 발명의 실시예들에 따른 스위치 회로(100)는 스위치드 인덕터 구조(110)를 이용하여 오프 커패시턴스를 효과적으로 제거할 수 있다.
이하에서는 스위칭 소자들(M11, M12, M13, M14, MI11, MI12)이 모두 동일한 타입의 NMOS(n-type metal oxide semiconductor) 트랜지스터로 구현되는 경우에 기초하여, 본 발명의 실시예들에 따른 스위치 회로(100)의 동작을 상세하게 설명하도록 한다.
먼저, 제1 제어 신호(VC)가 하이 레벨을 가지고 제2 제어 신호(/VC)가 로우 레벨을 가지는 경우에, 제1 스위칭 소자(M11)는 턴 온되어 제1 포트(PT11)와 제2 포트(PT12)를 전기적으로 연결하며, 이와 동시에 제2 스위칭 소자(M12)는 턴 오프되어 제1 포트(PT11)와 제3 포트(PT13)를 전기적으로 연결하지 않는다. 다시 말하면, 제1 포트(PT11)와 제2 포트(PT12) 사이의 제1 경로는 활성화되고, 제1 포트(PT11)와 제3 포트(PT13) 사이의 제2 경로는 비활성화된다.
이와 동시에, 제1 인덕터 스위칭 소자(MI11)는 턴 오프되고 제2 인덕터 스위칭 소자(MI12)는 턴 온된다. 제1 인덕터(L11)는 턴 오프된 제2 스위칭 소자(M12)와 병렬 연결되어 제2 스위칭 소자(M12)의 오프 커패시턴스를 공진시킴으로써, 상기 제2 경로를 통한 신호 누설을 방지할 수 있다. 이 때, 제1 인덕터(L11)의 상기 제2 단은 제1 스위칭 소자(M11)와 직접 연결되지 않고 개방된다. 다시 말하면, 제1 인덕터(L11)는 제1 스위칭 소자(M11)와는 병렬 연결되지 않으며, 따라서 턴 온된 제1 스위칭 소자(M11)의 동작에는 영향을 미치지 않는다.
한편, 제3 스위칭 소자(M13)는 턴 오프되고 제4 스위칭 소자(M14)는 턴 온된다. 직렬-병렬 연결 구조에서는, 턴 온된 병렬(shunt) 스위칭 소자(즉, 제4 스위칭 소자(M14))를 이용하여, 오프 커패시턴스를 통해 누설되는 신호를 접지로 빠지도록 함으로써, 고립도 특성을 개선할 수 있다.
이와 마찬가지로, 제1 제어 신호(VC)가 상기 로우 레벨을 가지고 제2 제어 신호(/VC)가 상기 하이 레벨을 가지는 경우에, 제2 스위칭 소자(M12)는 턴 온되어 제1 포트(PT11)와 제3 포트(PT13)를 전기적으로 연결하며, 이와 동시에 제1 스위칭 소자(M11)는 턴 오프되어 제1 포트(PT11)와 제2 포트(PT12)를 전기적으로 연결하지 않는다. 다시 말하면, 제1 포트(PT11)와 제3 포트(PT13) 사이의 상기 제2 경로는 활성화되고, 제1 포트(PT11)와 제2 포트(PT12) 사이의 상기 제1 경로는 비활성화된다.
이와 동시에, 제1 인덕터 스위칭 소자(MI11)는 턴 온되고 제2 인덕터 스위칭 소자(MI12)는 턴 오프된다. 제1 인덕터(L11)는 턴 오프된 제1 스위칭 소자(M11)와 병렬 연결되어 제1 스위칭 소자(M11)의 오프 커패시턴스를 공진시킴으로써, 상기 제1 경로를 통한 신호 누설을 방지할 수 있다. 이 때, 제1 인덕터(L11)의 상기 제2 단은 제2 스위칭 소자(M12)와 직접 연결되지 않고 개방된다. 다시 말하면, 제1 인덕터(L11)는 제2 스위칭 소자(M12)와는 병렬 연결되지 않으며, 따라서 턴 온된 제2 스위칭 소자(M12)의 동작에는 영향을 미치지 않는다.
한편, 제3 스위칭 소자(M13)는 턴 온되고 제4 스위칭 소자(M14)는 턴 오프되며, 턴 온된 병렬 스위칭 소자(즉, 제3 스위칭 소자(M13))를 이용하여, 오프 커패시턴스를 통해 누설되는 신호를 접지로 빠지도록 함으로써, 고립도 특성을 개선할 수 있다.
본 발명의 실시예들에 따른 스위치 회로(100)는 스위치드 인덕터 구조(110)를 포함하며, 스위치드 인덕터 구조(110)는 제1 및 제2 스위칭 소자들(M11, M12) 중 턴 오프된 스위칭 소자와 제1 인덕터(L11)를 병렬 연결하고 턴 온된 스위칭 소자와 제1 인덕터(L11)의 연결을 병렬 차단한다. 다시 말하면, 스위치드 인덕터 구조(110)에 의해 제1 및 제2 스위칭 소자들(M11, M12)이 하나의 인덕터(L11)를 공유할 수 있다. 따라서, 스위치 회로(100)는 우수한 삽입 손실 특성 및 고립도 특성을 가지면서도 종래의 스위치 회로 대비 크기 및 면적이 감소될 수 있다.
도 2는 도 1의 스위치 회로의 레이아웃의 일 예를 나타내는 평면도이다. 도 2에서, 도시의 편의상 제1 포트(PT11), 제2 포트(PT12), 제3 포트(PT13), 제1 인덕터(L11), 제1 인덕터 스위칭 소자(MI11) 및 제2 인덕터 스위칭 소자(MI12) 만을 도시하였으며, 약 28 GHz의 주파수에서 동작하는 CMOS(complementary metal oxide semiconductor) 공정의 SPDT 스위치를 예시하였다.
도 1 및 2를 참조하면, 종래의 직렬-병렬 연결 구조의 SPDT 스위치에서는, 스위칭 소자들(예를 들어, 도 1의 M11 및 M12) 각각에 인덕터를 병렬로 연결하거나, 포트들(예를 들어, 도 1의 PT11, PT12 및 PT13) 각각에 인덕터, 커패시터 등을 포함하는 매칭 네트워크를 연결하는 방식으로, 삽입 손실 특성 및 고립도 특성을 개선하고자 하였다. 하지만, 일반적으로 인덕터가 차지하는 면적이 다른 소자들에 비해 상대적으로 크기 때문에, 종래의 스위치 회로는 크기 및 면적이 증가하는 문제가 있었다.
본 발명의 실시예들에 따른 스위치 회로(100)는 스위칭 소자들(예를 들어, 도 1의 M11 및 M12)이 하나의 인덕터(L11)를 공유하도록 구현될 수 있다. 다시 말하면, 하나의 인덕터(L11)만을 이용하고, 인덕터 스위칭 소자들(MI11, MI12)을 통하여 인덕터(L11)를 턴 오프된 스위칭 소자에만 병렬 연결되도록 동작하는 스위치드 인덕터 구조(110)를 포함하여 구현될 수 있다. 따라서, 종래의 스위치 회로에 포함되었던 복수의 인덕터들을 하나로 통일하였기 때문에, 본 발명의 실시예들에 따른 스위치 회로(100)의 크기 및 면적을 효과적으로 줄일 수 있다. 도 2에 도시된 레이아웃에서, 스위치 회로(100)는 약 0.01 mm2의 면적을 차지할 수 있다.
도 3 및 4는 도 1의 스위치 회로의 특성을 나타내는 그래프들이다. 도 3 및 4에서, 약 28 GHz의 주파수에서 동작하는 CMOS 공정의 SPDT 스위치를 예시하였다.
도 1, 3 및 4를 참조하면, 본 발명의 실시예들에 따른 스위치 회로(100)는 약 28 GHz의 동작 주파수에서 약 1 dB의 삽입 손실을 가지고, 약 38.8 dB의 고립도를 가지며, 반사계수(reflection coefficient)는 약 20 dB 이하임을 확인할 수 있다.
도 5는 본 발명의 실시예들에 따른 스위치 회로를 나타내는 회로도이다.
도 5를 참조하면, 스위치 회로(100a)는 제1 스위칭 소자(M11), 제2 스위칭 소자(M12) 및 스위치드 인덕터 구조(110)를 포함하며, 제1 포트(PT11), 제2 포트(PT12), 제3 포트(PT13) 및 복수의 저항들(R11, R12, RI11, RI12)을 더 포함할 수 있다.
스위칭 소자들(M13, M14) 및 저항들(R13, R14)이 생략되는 것을 제외하면, 도 5의 스위치 회로(100a)는 도 1의 스위치 회로(100)와 실질적으로 동일할 수 있다. 제1 및 제2 스위칭 소자들(M11, M12)을 포함하는 스위치 회로(100a)를 직렬 연결(series-connected) 구조의 SPDT 스위치라고 부를 수 있다.
종래의 직렬 연결 구조의 SPDT 스위치에서는, 스위칭 소자들(예를 들어, 도 5의 M11 및 M12) 각각에 인덕터를 병렬로 연결하는 방식으로 삽입 손실 특성 및 고립도 특성을 개선하고자 하였다. 이에 비하여, 본 발명의 실시예들에 따른 스위치 회로(100a)는 스위칭 소자들(예를 들어, 도 5의 M11 및 M12)이 하나의 인덕터(L11)를 공유하도록 구현될 수 있다. 다시 말하면, 하나의 인덕터(L11)만을 이용하고, 인덕터 스위칭 소자들(MI11, MI12)을 통하여 인덕터(L11)를 턴 오프된 스위칭 소자에만 병렬 연결되도록 동작하는 스위치드 인덕터 구조(110)를 포함하여 구현될 수 있다. 따라서, 종래의 스위치 회로에 포함되었던 복수의 인덕터들을 하나로 통일하였기 때문에, 본 발명의 실시예들에 따른 스위치 회로(100a)의 크기 및 면적을 효과적으로 줄일 수 있다.
한편, 도 5에서는 제1 포트(PT11)와 제2 포트(PT12) 사이에 하나의 스위칭 소자(M11)가 배치되고 제1 포트(PT11)와 제3 포트(PT13) 사이에 하나의 스위칭 소자(M12)가 배치되는 직렬 연결 구조의 스위치를 도시하였으나, 실시예에 따라서 제1 포트(PT11)와 제2 포트(PT12) 사이에 두 개 이상의 스위칭 소자들이 직렬 연결되고 제1 포트(PT11)와 제3 포트(PT13) 사이에 두 개 이상의 스위칭 소자들이 직렬 연결될 수도 있다.
또한, 도 1 및 5에서는 스위치드 인덕터 구조(110)가 제1 인덕터(L11)와 제1 및 제2 인덕터 스위칭 소자들(MI11, MI12)을 포함하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 스위치드 인덕터 구조는 하나의 인덕터 및 적어도 하나의 인덕터 스위칭 소자를 포함할 수 있고, 적어도 하나의 인덕터 스위칭 소자를 통하여 하나의 인덕터를 턴 오프된 스위칭 소자에만 병렬 연결되도록 동작하는 임의의 구조를 가질 수 있다.
도 6은 본 발명의 실시예들에 따른 스위치 회로를 나타내는 회로도이다.
도 6을 참조하면, 스위치 회로(200)는 제1 내지 제N(N은 3 이상의 자연수) 스위칭 소자들(M21, M22, ..., M2N) 및 스위치드 인덕터 구조(210)를 포함한다. 스위치 회로(200)는 제1 내지 제(N+1) 포트들(PT21, PT22, PT23, ..., PT2(N+1)), 제1 내지 제N 인버터들(INV21, INV22, ..., INV2N) 및 복수의 저항들(R21, R22, ..., R2N, RI21, RI22, ..., RI2N)을 더 포함할 수 있다.
제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N) 각각은, 제1 포트(PT21)와 제2 내지 제(N+1) 포트들(PT22, PT23, ..., PT2(N+1)) 중 하나 사이에 배치되고, 제1 내지 제N 제어 신호들(VC1, VC2, ..., VCN) 중 하나를 기초로 턴 온되어 제1 포트(PT21)와 제2 내지 제(N+1) 포트들(PT22, PT23, ..., PT2(N+1)) 중 하나를 전기적으로 연결한다.
예를 들어, 제1 스위칭 소자(M21)는 제1 포트(PT21)와 제2 포트(PT22) 사이에 배치되고, 제1 제어 신호(VC1)를 기초로 턴 온되어 제1 포트(PT21)와 제2 포트(PT22)를 전기적으로 연결한다. 제2 스위칭 소자(M22)는 제1 포트(PT21)와 제3 포트(PT23) 사이에 배치되고, 제2 제어 신호(VC2)를 기초로 턴 온되어 제1 포트(PT21)와 제3 포트(PT23)를 전기적으로 연결한다. 제N 스위칭 소자(M2N)는 제1 포트(PT21)와 제(N+1) 포트(PT2(N+1)) 사이에 배치되고, 제N 제어 신호(VCN)를 기초로 턴 온되어 제1 포트(PT21)와 제(N+1) 포트(PT2(N+1))를 전기적으로 연결한다.
제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N)은 서로 상보적으로 턴 온된다. 예를 들어, 제1 스위칭 소자(M21)가 턴 온되어 제1 포트(PT21)와 제2 포트(PT22)가 전기적으로 연결된 경우에, 제2 내지 제N 스위칭 소자들(M22, ..., M2N)은 모두 턴 오프되어 제1 포트(PT11)와 제3 내지 제(N+1) 포트들(PT23, ..., PT2(N+1))이 전기적으로 연결되지 않을 수 있다. 제2 내지 제N 스위칭 소자들(M22, ..., M2N) 중 하나가 턴 온된 경우의 동작도 이와 유사할 수 있다. 다시 말하면, 본 발명의 실시예들에 따른 스위치 회로(200)는, 제2 내지 제(N+1) 포트들(PT22, PT23, ..., PT2(N+1)) 중 하나를 제1 포트(PT21)와 전기적으로 연결하는 SPNT(single pole n-tuple throw) 스위치의 형태로 구현될 수 있다.
일 실시예에서, 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N)은 각각 MOS 트랜지스터로 구현될 수 있고, 동일한 타입의 트랜지스터로 구현될 수 있다. 이 경우, 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N)이 서로 상보적으로 턴 온되도록, 제1 내지 제N 제어 신호들(VC1, VC2, ..., VCN)은 서로 상보적으로 활성화될 수 있다. 예를 들어, 제1 제어 신호(VC1)가 활성화된 경우에, 제2 내지 제N 제어 신호들(VC2, ..., VCN)은 모두 비활성화될 수 있다.
스위치드 인덕터 구조(210)는 제1 포트(PT21)와 직접 연결된 제1 단 및 제2 단을 구비하는 제1 인덕터(L21)를 포함한다. 스위치드 인덕터 구조(210)는 제1 인덕터(L21)의 연결 상태를 스위칭한다. 예를 들어, 스위치드 인덕터 구조(210)는 제1 내지 제N 제어 신호들(VC1, VC2, ..., VCN)에 기초하여, 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N) 중 턴 온된 하나의 스위칭 소자와 제1 인덕터(L21)의 상기 제2 단의 연결을 차단하고, 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N) 중 턴 오프된 나머지 스위칭 소자들과 제1 인덕터(L21)를 병렬 연결한다.
구체적으로, 제1 스위칭 소자(M21)가 턴 온되어 제1 포트(PT21)와 제2 포트(PT22)가 전기적으로 연결된 경우에, 제1 인덕터(L21)는 턴 오프된 제2 내지 제N 스위칭 소자들(M22, ..., M2N)과 병렬 연결될 수 있고, 이 때 제1 인덕터(L21)의 상기 제2 단은 제1 스위칭 소자(M21)와 직접 연결되지 않을 수 있다. 제2 내지 제N 스위칭 소자들(M22, ..., M2N) 중 하나가 턴 온된 경우의 동작도 이와 유사할 수 있다.
일 실시예에서, 제1 인덕터(L21)의 연결 상태를 스위칭하기 위해, 스위치드 인덕터 구조(210)는 적어도 하나의 스위칭 소자를 더 포함할 수 있다. 예를 들어, 스위치드 인덕터 구조(210)는 제1 내지 제N 인덕터 스위칭 소자들(MI21, MI22, ..., MI2N)을 더 포함할 수 있다. 제1 내지 제N 인덕터 스위칭 소자들(MI21, MI22, ..., MI2N) 각각은, 제1 인덕터(L21)의 상기 제2 단과 제2 내지 제(N+1) 포트들(PT22, PT23, ..., PT2(N+1)) 중 하나 사이에 배치되고, 제1 내지 제N 제어 신호들(VC1, VC2, ..., VCN)의 반전 신호들(/VC1, /VC2, ..., /VCN) 중 하나를 기초로 턴 온되어 제1 인덕터(L21)의 상기 제2 단과 제2 내지 제(N+1) 포트들(PT22, PT23, ..., PT2(N+1)) 중 하나를 전기적으로 연결할 수 있다. 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N)과 유사하게, 제1 내지 제N 인덕터 스위칭 소자들(MI21, MI22, ..., MI2N)은 서로 상보적으로 턴 온될 수 있고, 동일한 타입의 MOS 트랜지스터로 구현될 수 있다.
예를 들어, 제1 인덕터 스위칭 소자(MI21)는 제1 인덕터(L21)의 상기 제2 단과 제2 포트(PT22) 사이에 배치되고, 제1 제어 신호(VC1)의 반전 신호(/VC1)를 기초로 턴 온되어 제1 인덕터(L21)의 상기 제2 단과 제2 포트(PT22)를 전기적으로 연결할 수 있다. 제2 인덕터 스위칭 소자(MI22)는 제1 인덕터(L21)의 상기 제2 단과 제3 포트(PT23) 사이에 배치되고, 제2 제어 신호(VC2)의 반전 신호(/VC2)를 기초로 턴 온되어 제1 인덕터(L21)의 상기 제2 단과 제3 포트(PT23)를 전기적으로 연결할 수 있다. 제N 인덕터 스위칭 소자(MI2N)는 제1 인덕터(L21)의 상기 제2 단과 제(N+1) 포트(PT2(N+1)) 사이에 배치되고, 제N 제어 신호(VCN)의 반전 신호(/VCN)를 기초로 턴 온되어 제1 인덕터(L21)의 상기 제2 단과 제(N+1) 포트(PT2(N+1))를 전기적으로 연결할 수 있다.
제1 내지 제N 인버터들(INV21, INV22, ..., INV2N)은 제1 내지 제N 제어 신호들(VC1, VC2, ..., VCN)에 기초하여 제1 내지 제N 제어 신호들(VC1, VC2, ..., VCN)의 반전 신호들(/VC1, /VC2, ..., /VCN)을 발생할 수 있다. 예를 들어, 제1 인버터(INV21)는 제1 제어 신호(VC1)를 반전하여 제1 제어 신호(VC1)의 반전 신호(/VC1)를 발생할 수 있고, 제2 인버터(INV22)는 제2 제어 신호(VC2)를 반전하여 제2 제어 신호(VC2)의 반전 신호(/VC2)를 발생할 수 있으며, 제N 인버터(INV2N)는 제N 제어 신호(VCN)를 반전하여 제N 제어 신호(VCN)의 반전 신호(/VCN)를 발생할 수 있다.
복수의 저항들(R21, R22, ..., R2N) 각각은 제1 내지 제N 제어 신호들(VC1, VC2, ..., VCN) 중 하나와 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N) 중 하나 사이에 연결될 수 있고, 복수의 저항들(RI21, RI22, ..., RI2N) 각각은 제1 내지 제N 인버터들(INV21, INV22, ..., INV2N) 중 하나와 제1 내지 제N 인덕터 스위칭 소자들(MI21, MI22, ..., MI2N) 중 하나 사이에 연결될 수 있다. 예를 들어, 저항(R21)은 제1 제어 신호(VC1)와 제1 스위칭 소자(M21)의 제어 전극 사이에 연결될 수 있고, 저항(R22)은 제2 제어 신호(VC2)와 제2 스위칭 소자(M22)의 제어 전극 사이에 연결될 수 있고, 저항(R2N)은 제N 제어 신호(VCN)와 제N 스위칭 소자(M2N)의 제어 전극 사이에 연결될 수 있고, 저항(RI21)은 제1 인버터(INV21)와 제1 인덕터 스위칭 소자(MI21)의 제어 전극 사이에 연결될 수 있고, 저항(RI22)은 제2 인버터(INV22)와 제2 인덕터 스위칭 소자(MI22)의 제어 전극 사이에 연결될 수 있으며, 저항(RI2N)은 제N 인버터(INV2N)와 제N 인덕터 스위칭 소자(MI2N)의 제어 전극 사이에 연결될 수 있다.
이하에서는 스위칭 소자들(M21, M22, ..., M2N, MI21, MI22, ..., MI2N)이 모두 동일한 타입의 NMOS 트랜지스터로 구현되는 경우에 기초하여, 본 발명의 실시예들에 따른 스위치 회로(200)의 동작을 상세하게 설명하도록 한다.
먼저, 제1 제어 신호(VC1)가 하이 레벨을 가지고 제2 내지 제N 제어 신호들(VC2, ..., VCN)이 로우 레벨을 가지는 경우에, 제1 스위칭 소자(M21)는 턴 온되어 제1 포트(PT21)와 제2 포트(PT22)를 전기적으로 연결하며, 이와 동시에 제2 내지 제N 스위칭 소자들(M22, ..., M2N)은 턴 오프되어 제1 포트(PT21)와 제3 내지 제(N+1) 포트들(PT23, ..., PT2(N+1))을 전기적으로 연결하지 않는다. 다시 말하면, 제1 포트(PT21)와 제2 포트(PT22) 사이의 제1 경로는 활성화되고, 제1 포트(PT11)와 제3 내지 제(N+1) 포트들(PT23, ..., PT2(N+1)) 사이의 제2 내지 제N 경로들은 비활성화된다.
이와 동시에, 제1 인덕터 스위칭 소자(MI21)는 턴 오프되고 제2 내지 제N 인덕터 스위칭 소자들(MI22, ..., MI2N)은 턴 온된다. 제1 인덕터(L21)는 턴 오프된 제2 내지 제N 스위칭 소자들(M22, ..., M2N)과 병렬 연결되어 제2 내지 제N 스위칭 소자들(M22, ..., M2N)의 오프 커패시턴스를 공진시킴으로써, 상기 제2 내지 제N 경로들을 통한 신호 누설을 방지할 수 있다. 이 때, 제1 인덕터(L21)의 상기 제2 단은 제1 스위칭 소자(M21)와 직접 연결되지 않고 개방된다. 다시 말하면, 제1 인덕터(L21)는 제1 스위칭 소자(M21)와는 병렬 연결되지 않으며, 따라서 턴 온된 제1 스위칭 소자(M21)의 동작에는 영향을 미치지 않는다.
제2 내지 제N 제어 신호들(VC2, ..., VCN) 중 하나가 상기 하이 레벨을 가지고 나머지 제어 신호들이 상기 로우 레벨을 가지는 경우의 동작도 이와 유사할 수 있다.
본 발명의 실시예들에 따른 스위치 회로(200)는 스위치드 인덕터 구조(210)를 포함하며, 스위치드 인덕터 구조(210)는 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N) 중 턴 오프된 스위칭 소자들과 제1 인덕터(L21)를 병렬 연결하고 턴 온된 하나의 스위칭 소자와 제1 인덕터(L21)의 병렬 연결을 차단한다. 다시 말하면, 스위치드 인덕터 구조(210)에 의해 제1 내지 제N 스위칭 소자들(M21, M22, ..., M2N)이 하나의 인덕터(L21)를 공유할 수 있으며, 본 발명의 실시예들은 SPDT 스위치 뿐만 아니라 SPNT 스위치로 확장 적용될 수 있다. 따라서, 스위치 회로(200)는 우수한 삽입 손실 특성 및 고립도 특성을 가지면서도 종래의 스위치 회로 대비 크기 및 면적이 감소될 수 있다.
한편, 도 6에서는 두 개의 포트들(예를 들어, PT21 및 PT22) 사이에 하나의 스위칭 소자(예를 들어, M21)가 배치되는 직렬 연결 구조의 스위치를 도시하였으나, 실시예에 따라서 다른 직렬 연결 구조 또는 직렬-병렬 연결 구조로 구현될 수도 있다. 또한, 도 6에서는 스위치드 인덕터 구조(210)가 제1 인덕터(L21)와 제1 내지 제N 인덕터 스위칭 소자들(MI21, MI22, ..., MI2N)을 포함하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 스위치드 인덕터 구조는 실시예에 따라 다양하게 변경될 수 있다.
본 발명은 스위치 회로를 포함하는 다양한 통신 장치 및 시스템과 이를 포함하는 다양한 전자 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(personal computer), 노트북(laptop computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(digital camera), 휴대용 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, 사물 인터넷(internet of things; IoT) 기기, 만물 인터넷(internet of everything; IoE) 기기, 가상 현실(virtual reality; VR) 기기, 증강 현실(augmented reality; AR) 기기 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (8)

  1. 제1 포트와 제2 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 포트와 상기 제2 포트를 전기적으로 연결하는 제1 스위칭 소자;
    상기 제1 포트와 제3 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 포트와 상기 제3 포트를 전기적으로 연결하며, 상기 제1 스위칭 소자와 상보적으로 턴 온되는 제2 스위칭 소자; 및
    상기 제1 포트와 직접 연결된 제1 단 및 제2 단을 구비하는 제1 인덕터, 상기 제1 인덕터의 제2 단과 상기 제2 포트 사이에 배치되고 상기 제2 제어 신호를 기초로 턴 온되어 상기 제1 인덕터의 제2 단과 상기 제2 포트를 전기적으로 연결하는 제1 인덕터 스위칭 소자, 및 상기 제1 인덕터의 제2 단과 상기 제3 포트 사이에 배치되고 상기 제1 제어 신호를 기초로 턴 온되어 상기 제1 인덕터의 제2 단과 상기 제3 포트를 전기적으로 연결하며 상기 제1 인덕터 스위칭 소자와 상보적으로 턴 온되는 제2 인덕터 스위칭 소자를 포함하고, 상기 제1 및 제2 제어 신호들에 기초하여 상기 제1 및 제2 스위칭 소자들 중 턴 오프된 스위칭 소자와 상기 제1 인덕터를 병렬 연결하고 턴 온된 스위칭 소자와 상기 제1 인덕터의 제2 단의 연결을 차단하는 스위치드 인덕터 구조를 포함하는 스위치 회로.
  2. 제 1 항에 있어서,
    상기 제2 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제3 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터의 제2 단은 상기 제1 인덕터 스위칭 소자를 통해 상기 제2 포트와 전기적으로 연결되고, 상기 제1 인덕터는 턴 오프된 상기 제1 스위칭 소자와 병렬 연결되어 상기 제1 스위칭 소자의 오프 커패시턴스를 나타내는 제1 오프 커패시터를 공진시키며,
    상기 제1 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제2 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터의 제2 단은 상기 제2 인덕터 스위칭 소자를 통해 상기 제3 포트와 전기적으로 연결되고, 상기 제1 인덕터는 턴 오프된 상기 제2 스위칭 소자와 병렬 연결되어 상기 제2 스위칭 소자의 오프 커패시턴스를 나타내는 제2 오프 커패시터를 공진시키는 것을 특징으로 하는 스위치 회로.
  3. 제 2 항에 있어서,
    상기 제1 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제2 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터의 제2 단은 상기 제1 스위칭 소자와 직접 연결되지 않으며,
    상기 제2 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제3 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터의 제2 단은 상기 제2 스위칭 소자와 직접 연결되지 않는 것을 특징으로 하는 스위치 회로.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제2 포트와 접지 전압 사이에 배치되고, 상기 제2 제어 신호에 기초하여 턴 온되는 제3 스위칭 소자; 및
    상기 제3 포트와 상기 접지 전압 사이에 배치되고, 상기 제1 제어 신호에 기초하여 턴 온되는 제4 스위칭 소자를 더 포함하는 것을 특징으로 하는 스위치 회로.
  6. 제1 포트와 제2 내지 제(N+1)(N은 3 이상의 자연수) 포트들 중 하나 사이에 각각 배치되고, 제1 내지 제N 제어 신호들 중 하나를 기초로 각각 턴 온(turn on)되어 상기 제1 포트와 상기 제2 내지 제(N+1) 포트들 중 하나를 전기적으로 연결하며, 서로 상보적으로 턴 온되는 제1 내지 제N 스위칭 소자들; 및
    상기 제1 포트와 직접 연결된 제1 단 및 제2 단을 구비하는 제1 인덕터, 및 상기 제1 인덕터의 제2 단과 상기 제2 내지 제(N+1) 포트들 중 하나 사이에 각각 배치되고 상기 제1 내지 제N 제어 신호들의 반전 신호들 중 하나를 기초로 각각 턴 온되어 상기 제1 인덕터의 제2 단과 상기 제2 내지 제(N+1) 포트들 중 하나를 전기적으로 연결하는 제1 내지 제N 인덕터 스위칭 소자들을 포함하고, 상기 제1 내지 제N 제어 신호들에 기초하여 상기 제1 내지 제N 스위칭 소자들 중 턴 온된 하나의 스위칭 소자와 상기 제1 인덕터의 제2 단의 연결을 차단하고 턴 오프된 나머지 스위칭 소자들과 상기 제1 인덕터를 병렬 연결하는 스위치드 인덕터 구조를 포함하는 스위치 회로.
  7. 제 6 항에 있어서,
    상기 제1 스위칭 소자가 턴 온되어 상기 제1 포트와 상기 제2 포트가 전기적으로 연결된 경우에, 상기 제1 인덕터는 턴 오프된 상기 제2 내지 제N 스위칭 소자들과 병렬 연결되어 상기 제2 내지 제N 스위칭 소자들의 오프 커패시턴스들을 나타내는 오프 커패시터들을 공진시키는 것을 특징으로 하는 스위치 회로.
  8. 삭제
KR1020170115811A 2017-09-11 2017-09-11 스위치드 인덕터 구조를 포함하는 스위치 회로 KR101921072B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170115811A KR101921072B1 (ko) 2017-09-11 2017-09-11 스위치드 인덕터 구조를 포함하는 스위치 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170115811A KR101921072B1 (ko) 2017-09-11 2017-09-11 스위치드 인덕터 구조를 포함하는 스위치 회로

Publications (1)

Publication Number Publication Date
KR101921072B1 true KR101921072B1 (ko) 2018-11-22

Family

ID=64557704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170115811A KR101921072B1 (ko) 2017-09-11 2017-09-11 스위치드 인덕터 구조를 포함하는 스위치 회로

Country Status (1)

Country Link
KR (1) KR101921072B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301209B1 (ko) * 2009-12-16 2013-08-29 한국전자통신연구원 고주파 대역 스위칭용 씨모오스 스위치 및 스위칭 격리도 강화방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301209B1 (ko) * 2009-12-16 2013-08-29 한국전자통신연구원 고주파 대역 스위칭용 씨모오스 스위치 및 스위칭 격리도 강화방법

Similar Documents

Publication Publication Date Title
CN109088626B (zh) 一种超低功耗偏置的射频开关
US9324512B2 (en) SPST switch, SPDT switch, SPMT switch and communication device using the same
KR100916472B1 (ko) 다중 스택 구조에서 바디 스위칭 및 기판 접합 다이오드제어를 이용한 고출력 상보형 금속 산화막 반도체 안테나스위치 시스템, 방법 및 장치
US5945867A (en) Switch circuit device
US20060119451A1 (en) Switching circuits
CN105322933A (zh) 用于射频开关的系统和方法
US6774701B1 (en) Method and apparatus for electronic switching with low insertion loss and high isolation
JP2011097590A (ja) 単極多投スイッチ
CN105049016B (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
US20200373947A1 (en) Switch circuit, radio frequency front-end circuit, and communication device
US20200169248A1 (en) High power silicon on insulator switch
KR101406401B1 (ko) 선형성 성능이 개선된 콤팩트 저손실 고주파수 스위치
US8909171B2 (en) RF antenna switch circuit, high frequency antenna component, and mobile communication device
JP5492672B2 (ja) 高周波スイッチ回路の設計方法
Lee et al. Novel T/R switch architectures for MIMO applications
EP1440511B1 (en) Compact 180 degree phase shifter
KR101921072B1 (ko) 스위치드 인덕터 구조를 포함하는 스위치 회로
Shu et al. A 54–84 GHz CMOS SPST switch with 35 dB isolation
CN110572143A (zh) 具有高线性度的单刀双掷（spdt）开关和发送-接收电路
Shin et al. Implementation of new SP6T switch achieving high quality and small size at same time
US7254371B2 (en) Multi-port multi-band RF switch
CN115225073A (zh) 一种新型双模式切换开关
KR102045497B1 (ko) 공유 매칭 네트워크를 포함하는 dpdt 스위치 회로
JP6466872B2 (ja) 通信回路
CN217957053U (zh) 双刀多掷射频开关、射频芯片

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant