KR102045497B1 - 공유 매칭 네트워크를 포함하는 dpdt 스위치 회로 - Google Patents

공유 매칭 네트워크를 포함하는 dpdt 스위치 회로 Download PDF

Info

Publication number
KR102045497B1
KR102045497B1 KR1020180059551A KR20180059551A KR102045497B1 KR 102045497 B1 KR102045497 B1 KR 102045497B1 KR 1020180059551 A KR1020180059551 A KR 1020180059551A KR 20180059551 A KR20180059551 A KR 20180059551A KR 102045497 B1 KR102045497 B1 KR 102045497B1
Authority
KR
South Korea
Prior art keywords
output port
input port
turned
switching elements
port
Prior art date
Application number
KR1020180059551A
Other languages
English (en)
Inventor
홍성철
이원호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180059551A priority Critical patent/KR102045497B1/ko
Application granted granted Critical
Publication of KR102045497B1 publication Critical patent/KR102045497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)

Abstract

DPDT 스위치 회로는 제1, 제2, 제3 및 제4 스위칭 소자들, 및 공유 매칭 네트워크를 포함한다. 제1 스위칭 소자는 제1 입력 포트와 제1 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온되어 제1 입력 포트와 제1 출력 포트를 전기적으로 연결한다. 제2 스위칭 소자는 제1 입력 포트와 제2 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 제1 입력 포트와 제2 출력 포트를 전기적으로 연결한다. 제3 스위칭 소자는 제2 입력 포트와 제1 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 제2 입력 포트와 제1 출력 포트를 전기적으로 연결한다. 제4 스위칭 소자는 제2 입력 포트와 제2 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온되어 제2 입력 포트와 제2 출력 포트를 전기적으로 연결한다. 공유 매칭 네트워크는 제1 입력 포트와 제2 입력 포트 사이에 연결되어, 스위칭 소자들 중 적어도 하나의 오프 커패시턴스를 공진시킨다.

Description

공유 매칭 네트워크를 포함하는 DPDT 스위치 회로{DPDT SWITCH CIRCUIT INCLUDING SHARED MATCHING NETWORK}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 빔포밍(beam-forming)에 적용하기 위한, 공유 매칭 네트워크를 포함하는 DPDT(double-pole double-throw) 스위치 회로에 관한 것이다.
최근 연구되고 있는 5G 이동통신 시스템은, 4G 이동통신 시스템인 LTE(long term evolution)에 비해 약 수십 배에서 수백 배의 네트워크 용량을 필요로 한다. 이 때, 넓은 대역폭을 확보하기 위해 밀리미터파 통신을 기반으로 한 통신 기술이 연구되고 있다. 밀리미터파 대역에서는 기존의 4G 이동통신 시스템의 주파수 대역보다 송수신 신호가 약해지기 때문에, 이러한 문제를 극복하기 위해 빔포밍(beam-forming) 등의 기술이 이용될 수 있다.
무선통신에서 빔포밍은 스마트 안테나(smart antenna)의 한 방식으로, 안테나의 빔이 해당 단말에게만 국한하여 비추도록 하는 기술이다. 빔포밍 기술을 채용한 시스템은 여러 채널의 위상 배열 안테나로 구성되어 상대적으로 넓은 칩 면적을 차지하며, 따라서 칩 면적을 줄이기 위해서는 각 부품의 크기를 줄일 필요가 있다.
한편, DPDT 스위치 회로는 입력 2 포트와 출력 2 포트로 구성되어 있다. 입력 포트는 직렬 연결된 스위칭 소자를 통해 출력 포트 모두에 연결되어 있다. 그리고 원하는 출력 포트 쪽 스위칭 소자를 턴-온하여 연결하고 다른 쪽 스위칭 소자를 턴-오프하여 개방한다. 이 때 턴-오프된 스위칭 소자에 의한 오프 커패시턴스를 해결하기 위하여, 종래의 DPDT 스위치 회로는 입출력 포트들 각각에 인덕터, 커패시터 등을 포함하는 매칭 네트워크를 연결하였다. 이 때, 인덕터가 차지하는 면적이 상대적으로 크기 때문에, DPDT 스위치 회로의 크기가 증가하는 문제가 있었다.
본 발명의 일 목적은 공유 매칭 네트워크를 포함하여 크기 및 면적이 감소될 수 있는 DPDT 스위치 회로를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 DPDT 스위치 회로는 제1 스위칭 소자, 제2 스위칭 소자, 제3 스위칭 소자, 제4 스위칭 소자 및 공유 매칭 네트워크(shared matching network)를 포함한다. 상기 제1 스위칭 소자는 제1 입력 포트와 제1 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 입력 포트와 상기 제1 출력 포트를 전기적으로 연결한다. 상기 제2 스위칭 소자는 상기 제1 입력 포트와 제2 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트를 전기적으로 연결한다. 상기 제3 스위칭 소자는 제2 입력 포트와 상기 제1 출력 포트 사이에 배치되고, 상기 제2 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제1 출력 포트를 전기적으로 연결한다. 상기 제4 스위칭 소자는 상기 제2 입력 포트와 상기 제2 출력 포트 사이에 배치되고, 상기 제1 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제2 출력 포트를 전기적으로 연결한다. 상기 공유 매칭 네트워크는 상기 제1 입력 포트와 상기 제2 입력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 오프 커패시턴스를 공진시킨다.
일 실시예에서, 상기 제1 및 제4 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제1 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제2 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제2 및 제3 스위칭 소자들의 상기 오프 커패시턴스를 공진시킬 수 있다. 상기 제2 및 제3 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제1 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제1 및 제4 스위칭 소자들의 상기 오프 커패시턴스를 공진시킬 수 있다.
일 실시예에서, 상기 공유 매칭 네트워크는 상기 제1 입력 포트와 직접적으로 연결되는 제1 단 및 상기 제2 입력 포트와 직접적으로 연결되는 제2 단을 구비하는 인덕터를 포함할 수 있다.
일 실시예에서, 상기 공유 매칭 네트워크에 포함되는 상기 인덕터의 인덕턴스를 나타내는 L은 하기의 [수학식 1]을 만족할 수 있다.
[수학식 1]
Figure 112018051386624-pat00001
상기의 [수학식 1]에서, ω는 상기 제1 및 제2 입력 포트들로 입력되는 신호의 각주파수, Coff는 상기 제1, 제2, 제3 및 제4 스위칭 소자들 각각의 상기 오프 커패시턴스를 나타냄.
일 실시예에서, 상기 DPDT 스위치 회로는 상기 제1 출력 포트와 상기 제2 출력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 상기 오프 커패시턴스를 공진시키는 제2 공유 매칭 네트워크를 더 포함할 수 있다.
일 실시예에서, 상기 제1, 제2, 제3 및 제4 스위칭 소자들은 동일한 타입의 트랜지스터로 구현될 수 있다. 상기 제1 및 제4 스위칭 소자들과 상기 제2 및 제3 스위칭 소자들이 상보적으로 턴 온되도록, 상기 제1 제어 신호와 상기 제2 제어 신호는 상보적으로 활성화될 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 DPDT 스위치 회로는 제1 스위칭 소자, 제2 스위칭 소자, 제3 스위칭 소자, 제4 스위칭 소자 및 공유 매칭 네트워크(shared matching network)를 포함한다. 상기 제1 스위칭 소자는 제1 입력 포트와 제1 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 입력 포트와 상기 제1 출력 포트를 전기적으로 연결한다. 상기 제2 스위칭 소자는 상기 제1 입력 포트와 제2 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트를 전기적으로 연결한다. 상기 제3 스위칭 소자는 제2 입력 포트와 상기 제1 출력 포트 사이에 배치되고, 상기 제2 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제1 출력 포트를 전기적으로 연결한다. 상기 제4 스위칭 소자는 상기 제2 입력 포트와 상기 제2 출력 포트 사이에 배치되고, 상기 제1 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제2 출력 포트를 전기적으로 연결한다. 상기 공유 매칭 네트워크는 상기 제1 출력 포트와 상기 제2 출력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 오프 커패시턴스를 공진시킨다.
일 실시예에서, 상기 제1 및 제4 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제1 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제2 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제2 및 제3 스위칭 소자들의 상기 오프 커패시턴스를 공진시킬 수 있다. 상기 제2 및 제3 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제1 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제1 및 제4 스위칭 소자들의 상기 오프 커패시턴스를 공진시킬 수 있다.
상기와 같은 본 발명의 실시예들에 따른 DPDT 스위치 회로는 하나의 공유 매칭 네트워크를 포함하며, 하나의 공유 매칭 네트워크를 이용하여 DPDT 스위치 회로의 동작 상태에 따라 턴 오프된 스위칭 소자들의 오프 커패시턴스를 효과적으로 공진시킬 수 있다. 따라서, 본 발명의 실시예들에 따른 DPDT 스위치 회로는 우수한 삽입 손실 특성 및 고립도 특성을 가지면서도 종래의 DPDT 스위치 회로 대비 크기 및 면적이 감소될 수 있다.
도 1은 본 발명의 실시예들에 따른 DPDT 스위치 회로를 나타내는 회로도이다.
도 2a 및 2b는 도 1의 DPDT 스위치 회로의 동작을 설명하기 위한 도면들이다.
도 3a 및 3b는 도 1의 DPDT 스위치 회로에 포함되는 공유 매칭 네트워크의 구성을 설명하기 위한 도면들이다.
도 4a 및 4b는 도 1의 DPDT 스위치 회로의 실제 구현 예를 나타내는 도면들이다.
도 5 및 6은 도 1의 DPDT 스위치 회로의 특성을 나타내는 그래프들이다.
도 7 및 8은 본 발명의 실시예들에 따른 DPDT 스위치 회로를 나타내는 회로도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 DPDT 스위치 회로를 나타내는 회로도이다.
도 1을 참조하면, DPDT(double-pole double-throw) 스위치 회로(500)는 제1 스위칭 소자(MA11), 제2 스위칭 소자(MA12), 제3 스위칭 소자(MA21), 제4 스위칭 소자(MA22) 및 공유 매칭 네트워크(shared matching network)(510)를 포함한다. DPDT 스위치 회로(500)는 제1 입력 포트(IT1), 제2 입력 포트(IT2), 제1 출력 포트(OT1) 및 제2 출력 포트(OT2)를 더 포함할 수 있다.
제1 스위칭 소자(MA11)는 제1 입력 포트(IT1)와 제1 출력 포트(OT1) 사이에 배치되고, 제1 제어 신호(VC)를 기초로 턴 온(turn on)되어 제1 입력 포트(IT1)와 제1 출력 포트(OT1)를 전기적으로 연결한다. 다시 말하면, 제1 스위칭 소자(MA11) 및 제1 제어 신호(VC)에 기초하여, 제1 입력 포트(IT1)와 제1 출력 포트(OT1)가 선택적으로 단락(short) 또는 개방(open)될 수 있다.
제2 스위칭 소자(MA12)는 제1 입력 포트(IT1)와 제2 출력 포트(OT2) 사이에 배치되고, 제2 제어 신호(/VC)를 기초로 턴 온되어 제1 입력 포트(IT1)와 제2 출력 포트(OT2)를 전기적으로 연결한다. 다시 말하면, 제2 스위칭 소자(MA12) 및 제2 제어 신호(/VC)에 기초하여, 제1 입력 포트(IT1)와 제2 출력 포트(OT2)가 선택적으로 단락 또는 개방될 수 있다.
제3 스위칭 소자(MA21)는 제2 입력 포트(IT2)와 제1 출력 포트(OT1) 사이에 배치되고, 제2 제어 신호(/VC)를 기초로 턴 온되어 제2 입력 포트(IT2)와 제1 출력 포트(OT1)를 전기적으로 연결한다. 다시 말하면, 제3 스위칭 소자(MA21) 및 제2 제어 신호(/VC)에 기초하여, 제2 입력 포트(IT2)와 제1 출력 포트(OT1)가 선택적으로 단락 또는 개방될 수 있다.
제4 스위칭 소자(MA22)는 제2 입력 포트(IT2)와 제2 출력 포트(OT2) 사이에 배치되고, 제1 제어 신호(VC)를 기초로 턴 온되어 제2 입력 포트(IT2)와 제2 출력 포트(OT2)를 전기적으로 연결한다. 다시 말하면, 제4 스위칭 소자(MA22) 및 제1 제어 신호(VC)에 기초하여, 제2 입력 포트(IT2)와 제2 출력 포트(OT2)가 선택적으로 단락 또는 개방될 수 있다.
제1 및 제4 스위칭 소자들(MA11, MA22)과 제2 및 제3 스위칭 소자들(MA12, MA21)은 서로 상보적으로 턴 온된다. 예를 들어, 제1 및 제4 스위칭 소자들(MA11, MA22)이 턴 온되어 제1 입력 포트(IT1)와 제1 출력 포트(OT1)가 전기적으로 연결되고 제2 입력 포트(IT2)와 제2 출력 포트(OT2)가 전기적으로 연결된 경우에, 제2 및 제3 스위칭 소자들(MA12, MA21)은 턴 오프(turn off)되어 제1 입력 포트(IT1)와 제2 출력 포트(OT2)가 전기적으로 연결되지 않고 제2 입력 포트(IT2)와 제1 출력 포트(OT1)가 전기적으로 연결되지 않을 수 있다. 이와 유사하게, 제2 및 제3 스위칭 소자들(MA12, MA21)이 턴 온되어 제1 입력 포트(IT1)와 제2 출력 포트(OT2)가 전기적으로 연결되고 제2 입력 포트(IT2)와 제1 출력 포트(OT1)가 전기적으로 연결된 경우에, 제1 및 제4 스위칭 소자들(MA11, MA22)은 턴 오프되어 제1 입력 포트(IT1)와 제1 출력 포트(OT1)가 전기적으로 연결되지 않고 제2 입력 포트(IT2)와 제2 출력 포트(OT2)가 전기적으로 연결되지 않을 수 있다.
일 실시예에서, 제1, 제2, 제3 및 제4 스위칭 소자들(MA11, MA12, MA21, MA22)은 동일한 타입의 트랜지스터로 구현될 수 있다. 예를 들어, 제1, 제2, 제3 및 제4 스위칭 소자들(MA11, MA12, MA21, MA22) 각각은 동일한 타입의 FET(field effect transistor)로 구현될 수 있다. 이 경우, 제1 및 제4 스위칭 소자들(MA11, MA22)과 제2 및 제3 스위칭 소자들(MA12, MA21)이 서로 상보적으로 턴 온되도록, 제1 제어 신호(VC)와 제2 제어 신호(/VC)는 서로 상보적으로 활성화될 수 있다. 예를 들어, 제2 제어 신호(/VC)는 제1 제어 신호(VC)의 반전 신호일 수 있다.
다른 실시예에서, 제1 및 제4 스위칭 소자들(MA11, MA22)과 제2 및 제3 스위칭 소자들(MA12, MA21)은 서로 다른 타입의 트랜지스터로 구현될 수 있다. 이 경우, 도시하지는 않았지만, 하나의 제어 신호(예를 들어, 제1 제어 신호(VC))에 기초하여 제1 및 제4 스위칭 소자들(MA11, MA22)과 제2 및 제3 스위칭 소자들(MA12, MA21)이 서로 상보적으로 턴 온될 수 있다.
공유 매칭 네트워크(510)는 제1 입력 포트(IT1)와 제2 입력 포트(IT2) 사이에 연결되어, 제1, 제2, 제3 및 제4 스위칭 소자들(MA11, MA12, MA21, MA22) 중 적어도 하나의 오프 커패시턴스(off capacitance)를 공진시킨다.
스위치 회로가 고주파 신호를 전달하는 경우에, 고주파 대역에서는 스위치 회로에 포함되는 스위칭 소자의 기생 성분들이 보이게 되며, 특히 턴 오프된 스위칭 소자의 오프 커패시턴스가 보이게 된다. 오프 커패시턴스를 통해 전달하고자 하는 고주파 신호가 누설되는 경우에, 스위치 회로의 삽입 손실(insertion loss) 특성 및 고립도(isolation) 특성이 열화될 수 있다. 본 발명의 실시예들에 따른 DPDT 스위치 회로(500)는 하나의 공유 매칭 네트워크(510)를 이용하여 오프 커패시턴스를 효과적으로 제거할 수 있다.
일 실시예에서, 공유 매칭 네트워크(510)는 인덕터(LA)를 포함할 수 있다. 인덕터(LA)는 제1 입력 포트(IT1)와 직접적으로 연결되는 제1 단 및 제2 입력 포트(IT2)와 직접적으로 연결되는 제2 단을 포함할 수 있다.
이하에서는 스위칭 소자들(MA11, MA12, MA21, MA22)이 모두 동일한 타입의 FET로 구현되는 경우에 기초하여, 본 발명의 실시예들에 따른 DPDT 스위치 회로(500)의 동작 및 공유 매칭 네트워크(510)의 구성을 상세하게 설명하도록 한다.
도 2a 및 2b는 도 1의 DPDT 스위치 회로의 동작을 설명하기 위한 도면들이다.
도 2a를 참조하면, 제1 제어 신호(VC) 및 제2 제어 신호(/VC)에 기초하여, 제1 및 제4 스위칭 소자들(MA11, MA22)은 턴 온되고(실선 표시) 제2 및 제3 스위칭 소자들(MA12, MA21)은 턴 오프될 수 있다(점선 표시). 예를 들어, 스위칭 소자들(MA11, MA12, MA21, MA22)이 모두 n-type MOSFET(metal oxide semiconductor field effect transistor)으로 구현된 경우에, 제1 제어 신호(VC)가 하이 레벨을 가지면 제1 및 제4 스위칭 소자들(MA11, MA22)은 턴 온되고, 제2 제어 신호(/VC)가 로우 레벨을 가지면 제2 및 제3 스위칭 소자들(MA12, MA21)은 턴 오프될 수 있다.
도 2a에 도시된 것처럼, 제1 및 제4 스위칭 소자들(MA11, MA22)이 턴 온되어 제1 입력 포트(IT1)와 제1 출력 포트(OT1)가 전기적으로 연결되고 제2 입력 포트(IT2)와 제2 출력 포트(OT2)가 전기적으로 연결된 경우에(즉, straight 연결된 경우에), 공유 매칭 네트워크(510)는 턴 오프된 제2 및 제3 스위칭 소자들(MA12, MA21)의 오프 커패시턴스를 공진시키며, 이에 따라 DPDT 스위치 회로(500)의 임피던스(impedance)가 매칭될 수 있다.
도 2b를 참조하면, 제1 제어 신호(VC) 및 제2 제어 신호(/VC)에 기초하여, 제1 및 제4 스위칭 소자들(MA11, MA22)은 턴 오프되고(점선 표시) 제2 및 제3 스위칭 소자들(MA12, MA21)은 턴 온될 수 있다(실선 표시). 예를 들어, 스위칭 소자들(MA11, MA12, MA21, MA22)이 모두 n-type MOSFET으로 구현된 경우에, 제1 제어 신호(VC)가 로우 레벨을 가지면 제1 및 제4 스위칭 소자들(MA11, MA22)은 턴 오프되고, 제2 제어 신호(/VC)가 하이 레벨을 가지면 제2 및 제3 스위칭 소자들(MA12, MA21)은 턴 온될 수 있다.
도 2b에 도시된 것처럼, 제2 및 제3 스위칭 소자들(MA12, MA21)이 턴 온되어 제1 입력 포트(IT1)와 제2 출력 포트(OT2)가 전기적으로 연결되고 제2 입력 포트(IT2)와 제1 출력 포트(OT1)가 전기적으로 연결된 경우에(즉, cross 연결된 경우에), 공유 매칭 네트워크(510)는 턴 오프된 제1 및 제4 스위칭 소자들(MA11, MA22)의 오프 커패시턴스를 공진시키며, 이에 따라 DPDT 스위치 회로(500)의 임피던스가 매칭될 수 있다.
도 3a 및 3b는 도 1의 DPDT 스위치 회로에 포함되는 공유 매칭 네트워크의 구성을 설명하기 위한 도면들이다. 도 3a 및 3b는 제1 및 제4 스위칭 소자들(MA11, MA22)이 턴 온되고 제2 및 제3 스위칭 소자들(MA12, MA21)이 턴 오프된 도 2a의 경우를 나타낸다.
도 3a를 참조하면, 턴 온된 제1 및 제4 스위칭 소자들(MA11, MA22)은 각각 Ron의 온 저항 성분으로 도시되었고, 턴 오프된 제2 및 제3 스위칭 소자들(MA12, MA21)은 각각 Coff의 오프 커패시턴스 성분으로 도시되었다. 또한, 제1 및 제2 출력 포트들(OT1, OT2) 각각에는 Z0의 부하 임피던스(예를 들어, 저항)가 연결된 것으로 도시하였다.
이 때, DPDT 스위치 회로(500)의 입력단에서 바라본 DPDT 스위치 회로(500)의 임피던스를 나타내는 Zin,matrix는 하기의 [수학식 1]을 만족할 수 있다.
[수학식 1]
Figure 112018051386624-pat00002
상기의 [수학식 1]에서, ω는 제1 및 제2 입력 포트들(IT1, IT2)로 입력되는 신호의 각주파수(angular frequency)를 나타내며, ω=2πf이다(f는 제1 및 제2 입력 포트들(IT1, IT2)로 입력되는 신호의 주파수).
도 3b를 참조하면, 턴 온된 제1 및 제4 스위칭 소자들(MA11, MA22)의 온 저항 성분(Ron)은 매우 작으므로 이를 무시할 수 있다(즉, Ron=0). 이 경우, 도 3a의 회로도는 병렬 연결된 두 개의 Coff를 포함하도록 단순화될 수 있으며, 추가적으로 병렬 연결된 두 개의 Coff는 도 3b에 도시된 것처럼 제2 및 제3 스위칭 소자들(MA12, MA21) 각각의 오프 커패시턴스 성분(Coff)의 두 배(즉, 2Coff)의 값을 가지는 하나의 커패시턴스 성분으로 단순화될 수 있다.
이 때, DPDT 스위치 회로(500)의 어드미턴스(admittance)를 나타내는 Yin,matrix는 하기의 [수학식 2]를 만족할 수 있다.
[수학식 2]
Figure 112018051386624-pat00003
상기의 [수학식 2]에 기초하여, 턴 오프된 제2 및 제3 스위칭 소자들(MA12, MA21)의 전체 오프 커패시턴스 성분인 2Coff를 공진시키기 위한, 공유 매칭 네트워크(510)에 포함되는 인덕터(LA)의 인덕턴스는 하기의 [수학식 3]을 만족할 수 있다.
[수학식 3]
Figure 112018051386624-pat00004
상기의 [수학식 3]을 만족하도록 제2 및 제3 스위칭 소자들(MA12, MA21) 및 공유 매칭 네트워크(510)에 포함되는 인덕터(LA)를 구현하는 경우에, 하나의 공유 매칭 네트워크(510)를 이용하여 DPDT 스위치 회로(500)의 임피던스를 효과적으로 매칭시킬 수 있다.
한편, 도시하지는 않았으나, 스위칭 소자들(MA11, MA12, MA21, MA22)이 모두 동일한 타입의 FET로 구현되므로, 제1 및 제4 스위칭 소자들(MA11, MA22)이 턴 오프되고 제2 및 제3 스위칭 소자들(MA12, MA21)이 턴 온된 도 2b의 경우에도 상술한 것과 유사하게 [수학식 1] 내지 [수학식 3]이 적용될 수 있으며, 따라서 하나의 공유 매칭 네트워크(510)를 이용하여 DPDT 스위치 회로(500)의 임피던스를 효과적으로 매칭시킬 수 있다.
한편, 공유 매칭 네트워크(510)가 인덕터(LA)를 포함하여 구현된 경우에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명은 이에 한정되지 않으며, 상기의 [수학식 2]에 기초하여 다양한 소자들 중 적어도 하나로 구현될 수 있다. 예를 들어, 공유 매칭 네트워크(510)는 상기의 [수학식 2]를 만족하는 네거티브(negative) 커패시턴스를 가지는 소자로 구현될 수도 있고, 상기의 [수학식 2]를 만족하는 임의의 액티브(active) 소자로 구현될 수도 있다.
도 4a 및 4b는 도 1의 DPDT 스위치 회로의 실제 구현 예를 나타내는 도면들이다.
도 4a를 참조하면, DPDT 스위치 회로의 제1 입력 포트(IT1), 제1 출력 포트(OT1), 스위칭 소자들(MA11, MA12, MA21, MA22) 및 인덕터(LA)의 구조는 도 1을 참조하여 상술한 것과 실질적으로 동일하며, 다만 CMOS(complementary metal oxide semiconductor) 전송 게이트(TG), 인버터(INV) 및 저항들(RA11, RA12, RA21, RA22)의 구성이 추가되었다. 또한, 구현의 편의상 도 1의 제2 입력 포트(IT2) 및 제2 출력 포트(OT2) 각각에는 Z0의 부하 임피던스를 연결하여 구현하였다.
CMOS 전송 게이트(TG)는 전원 전압(VDD)을 수신하는 게이트 전극을 구비하는 p-type MOSFET 및 접지 전압(예를 들어, GND)을 수신하는 게이트 전극을 구비하는 n-type MOSFET을 포함하며, 제1 제어 신호(VC)를 수신하여 출력한다. CMOS 전송 게이트(TG)에서 출력된 제1 제어 신호(VC)는 저항들(RA11, RA22)을 거쳐 스위칭 소자들(MA11, MA22)의 게이트 전극에 인가된다. 인버터(INV)는 CMOS 전송 게이트(TG)에서 출력된 제1 제어 신호(VC)를 반전하여 제2 제어 신호(/VC)를 발생하며, 인버터(INV)에서 출력된 제2 제어 신호(/VC)는 저항들(RA12, RA21)을 거쳐 스위칭 소자들(MA12, MA21)의 게이트 전극에 인가된다. 스위칭 소자들(MA11, MA12, MA21, MA22) 각각은 n-type MOSFET으로 구현된다.
도 4b를 참조하면, 도 4a의 DPDT 스위치 회로의 레이아웃의 일 예를 나타낸다. 종래의 DPDT 스위치 회로에서는, 포트들(예를 들어, 도 1의 IT1, IT2, OT1 및 OT2) 각각에 인덕터, 커패시터, 분산 소자(distributed element) 등을 포함하는 매칭 네트워크를 연결하는 방식으로, 삽입 손실 특성 및 고립도 특성을 개선하고자 하였다. 하지만, 일반적으로 인덕터가 차지하는 면적이 다른 소자들에 비해 상대적으로 크기 때문에, 종래의 DPDT 스위치 회로는 크기 및 면적이 증가하는 문제가 있었다.
본 발명의 실시예들에 따른 DPDT 스위치 회로(500)는 하나의 공유 매칭 네트워크(도 1의 510)를 포함하여 구현될 수 있다. 따라서, 종래의 DPDT 스위치 회로에 포함되었던 복수의 인덕터들을 하나로 통합하였기 때문에, 본 발명의 실시예들에 따른 DPDT 스위치 회로(500)의 크기 및 면적을 효과적으로 줄일 수 있다.
일 실시예에서, 도 4a 및 4b의 DPDT 스위치 회로는 약 28 GHz의 주파수에서 동작하는 CMOS(complementary metal oxide semiconductor) 공정의 DPDT 스위치 회로일 수 있다. 예를 들어, 스위칭 소자들(MA11, MA12, MA21, MA22)의 크기는 각각 약 50μm일 수 있고, 인덕터(LA)의 인덕턴스는 약 0.6 nH일 수 있으며, 81*267μm2의 면적을 차지할 수 있다.
도 5 및 6은 도 1의 DPDT 스위치 회로의 특성을 나타내는 그래프들이다. 상술한 것처럼, 도 5 및 6에서 약 28 GHz의 주파수에서 동작하는 CMOS 공정의 DPDT 스위치 회로의 특성을 예시하였다.
도 1, 5 및 6을 참조하면, 본 발명의 실시예들에 따른 DPDT 스위치 회로(500)는 약 28 GHz의 동작 주파수에서 약 1.3 dB의 삽입 손실을 가지고, 고립도는 최소 약 20 dB를 가지며, 반사계수(reflection coefficient)는 약 20 dB 이하임을 확인할 수 있다.
도 7 및 8은 본 발명의 실시예들에 따른 DPDT 스위치 회로를 나타내는 회로도들이다.
도 7을 참조하면, DPDT 스위치 회로(600)는 제1 스위칭 소자(MA11), 제2 스위칭 소자(MA12), 제3 스위칭 소자(MA21), 제4 스위칭 소자(MA22) 및 공유 매칭 네트워크(610)를 포함하며, 제1 입력 포트(IT1), 제2 입력 포트(IT2), 제1 출력 포트(OT1) 및 제2 출력 포트(OT2)를 더 포함할 수 있다.
공유 매칭 네트워크(610)의 구조가 변경되는 것을 제외하면, 도 7의 DPDT 스위치 회로(600)는 도 1의 DPDT 스위치 회로(500)와 실질적으로 동일할 수 있다.
공유 매칭 네트워크(610)는 제1 출력 포트(OT1)와 제2 출력 포트(OT2) 사이에 연결되어, 제1, 제2, 제3 및 제4 스위칭 소자들(MA11, MA12, MA21, MA22) 중 적어도 하나의 오프 커패시턴스를 공진시킨다.
일 실시예에서, 공유 매칭 네트워크(610)는 인덕터(LB)를 포함할 수 있다. 인덕터(LB)는 제1 출력 포트(OT1)와 직접적으로 연결되는 제1 단 및 제2 출력 포트(OT2)와 직접적으로 연결되는 제2 단을 포함할 수 있다.
DPDT 스위치 회로(600)의 동작은 도 2a 및 2b를 참조하여 상술한 것과 실질적으로 동일하며, 공유 매칭 네트워크(610)에 포함되는 인덕터(LB)의 인덕턴스는 도 3a 및 3b를 참조하여 상술한 인덕터(LA)의 인덕턴스와 실질적으로 동일할 수 있다.
도 8을 참조하면, DPDT 스위치 회로(700)는 제1 스위칭 소자(MA11), 제2 스위칭 소자(MA12), 제3 스위칭 소자(MA21), 제4 스위칭 소자(MA22) 및 제1 공유 매칭 네트워크(710)를 포함하며, 제2 공유 매칭 네트워크(720), 제1 입력 포트(IT1), 제2 입력 포트(IT2), 제1 출력 포트(OT1) 및 제2 출력 포트(OT2)를 더 포함할 수 있다.
제2 공유 매칭 네트워크(720)를 더 포함하는 것을 제외하면, 도 8의 DPDT 스위치 회로(700)는 도 1의 DPDT 스위치 회로(500)와 실질적으로 동일할 수 있다. 제1 공유 매칭 네트워크(710)는 도 1의 공유 매칭 네트워크(510)와 실질적으로 동일하고, 제2 공유 매칭 네트워크(720)는 도 7의 공유 매칭 네트워크(610)와 실질적으로 동일할 수 있다. DPDT 스위치 회로(700)의 동작은 도 2a 및 2b를 참조하여 상술한 것과 실질적으로 동일할 수 있다. 제1 공유 매칭 네트워크(710)에 포함되는 인덕터(LA')의 인덕턴스 및 제2 공유 매칭 네트워크(720)에 포함되는 인덕터(LB')의 인덕턴스는 각각 도 3a 및 3b를 참조하여 상술한 인덕터(LA)의 인덕턴스와 실질적으로 동일할 수도 있고 이와 다를 수도 있다.
한편, 도 1 내지 8을 참조하여 두 개의 포트들(예를 들어, 제1 입력 포트(IT1) 및 제1 출력 포트(OT1)) 사이에 하나의 스위칭 소자(예를 들어, 제1 스위칭 소자(MA11))가 배치되는 구조의 DPDT 스위치 회로를 도시하였으나, 실시예에 따라서 DPDT 스위치 회로는 다양한 구조로 구현될 수 있다. 또한, 공유 매칭 네트워크(예를 들어, 공유 매칭 네트워크(510))가 하나의 인덕터(예를 들어, 인덕터(LA))를 포함하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 공유 매칭 네트워크는 실시예에 따라 다양하게 변경될 수 있다.
본 발명은 DPDT 스위치 회로를 포함하는 다양한 통신 장치 및 시스템과 이를 포함하는 다양한 전자 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(personal computer), 노트북(laptop computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(digital camera), 휴대용 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, 사물 인터넷(internet of things; IoT) 기기, 만물 인터넷(internet of everything; IoE) 기기, 가상 현실(virtual reality; VR) 기기, 증강 현실(augmented reality; AR) 기기 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (8)

  1. 제1 입력 포트와 제1 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제1 스위칭 소자;
    상기 제1 입력 포트와 제2 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제2 스위칭 소자;
    제2 입력 포트와 상기 제1 출력 포트 사이에 배치되고, 상기 제2 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제3 스위칭 소자;
    상기 제2 입력 포트와 상기 제2 출력 포트 사이에 배치되고, 상기 제1 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제4 스위칭 소자; 및
    상기 제1 입력 포트와 상기 제2 입력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 오프 커패시턴스를 공진시키는 공유 매칭 네트워크(shared matching network)를 포함하고,
    상기 공유 매칭 네트워크는,
    상기 제1 입력 포트와 직접적으로 연결되는 제1 단 및 상기 제2 입력 포트와 직접적으로 연결되는 제2 단을 구비하는 인덕터를 포함하며,
    상기 공유 매칭 네트워크에 포함되는 상기 인덕터의 인덕턴스를 나타내는 L은 하기의 [수학식 1]을 만족하는 DPDT(double-pole double-throw) 스위치 회로.
    [수학식 1]
    Figure 112019050813449-pat00017

    상기의 [수학식 1]에서, ω는 상기 제1 및 제2 입력 포트들로 입력되는 신호의 각주파수, Coff는 상기 제1, 제2, 제3 및 제4 스위칭 소자들 각각의 상기 오프 커패시턴스를 나타냄.
  2. 제 1 항에 있어서,
    상기 제1 및 제4 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제1 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제2 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제2 및 제3 스위칭 소자들의 상기 오프 커패시턴스를 공진시키며,
    상기 제2 및 제3 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제1 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제1 및 제4 스위칭 소자들의 상기 오프 커패시턴스를 공진시키는 것을 특징으로 하는 DPDT 스위치 회로.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제1 출력 포트와 상기 제2 출력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 상기 오프 커패시턴스를 공진시키는 제2 공유 매칭 네트워크를 더 포함하는 것을 특징으로 하는 DPDT 스위치 회로.
  6. 제 1 항에 있어서,
    상기 제1, 제2, 제3 및 제4 스위칭 소자들은 동일한 타입의 트랜지스터로 구현되며,
    상기 제1 및 제4 스위칭 소자들과 상기 제2 및 제3 스위칭 소자들이 상보적으로 턴 온되도록, 상기 제1 제어 신호와 상기 제2 제어 신호는 상보적으로 활성화되는 것을 특징으로 하는 DPDT 스위치 회로.
  7. 제1 입력 포트와 제1 출력 포트 사이에 배치되고, 제1 제어 신호를 기초로 턴 온(turn on)되어 상기 제1 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제1 스위칭 소자;
    상기 제1 입력 포트와 제2 출력 포트 사이에 배치되고, 제2 제어 신호를 기초로 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제2 스위칭 소자;
    제2 입력 포트와 상기 제1 출력 포트 사이에 배치되고, 상기 제2 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제1 출력 포트를 전기적으로 연결하는 제3 스위칭 소자;
    상기 제2 입력 포트와 상기 제2 출력 포트 사이에 배치되고, 상기 제1 제어 신호를 기초로 턴 온되어 상기 제2 입력 포트와 상기 제2 출력 포트를 전기적으로 연결하는 제4 스위칭 소자; 및
    상기 제1 출력 포트와 상기 제2 출력 포트 사이에 연결되어, 상기 제1, 제2, 제3 및 제4 스위칭 소자들 중 적어도 하나의 오프 커패시턴스를 공진시키는 공유 매칭 네트워크(shared matching network)를 포함하고,
    상기 공유 매칭 네트워크는,
    상기 제1 출력 포트와 직접적으로 연결되는 제1 단 및 상기 제2 출력 포트와 직접적으로 연결되는 제2 단을 구비하는 인덕터를 포함하며,
    상기 공유 매칭 네트워크에 포함되는 상기 인덕터의 인덕턴스를 나타내는 L은 하기의 [수학식 1]을 만족하는 DPDT(double-pole double-throw) 스위치 회로.
    [수학식 1]
    Figure 112019050813449-pat00018

    상기의 [수학식 1]에서, ω는 상기 제1 및 제2 출력 포트들로 출력되는 신호의 각주파수, Coff는 상기 제1, 제2, 제3 및 제4 스위칭 소자들 각각의 상기 오프 커패시턴스를 나타냄.
  8. 제 7 항에 있어서,
    상기 제1 및 제4 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제1 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제2 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제2 및 제3 스위칭 소자들의 상기 오프 커패시턴스를 공진시키며,
    상기 제2 및 제3 스위칭 소자들이 턴 온되어 상기 제1 입력 포트와 상기 제2 출력 포트가 전기적으로 연결되고 상기 제2 입력 포트와 상기 제1 출력 포트가 전기적으로 연결된 경우에, 상기 공유 매칭 네트워크는 턴 오프된 상기 제1 및 제4 스위칭 소자들의 상기 오프 커패시턴스를 공진시키는 것을 특징으로 하는 DPDT 스위치 회로.

KR1020180059551A 2018-05-25 2018-05-25 공유 매칭 네트워크를 포함하는 dpdt 스위치 회로 KR102045497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180059551A KR102045497B1 (ko) 2018-05-25 2018-05-25 공유 매칭 네트워크를 포함하는 dpdt 스위치 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180059551A KR102045497B1 (ko) 2018-05-25 2018-05-25 공유 매칭 네트워크를 포함하는 dpdt 스위치 회로

Publications (1)

Publication Number Publication Date
KR102045497B1 true KR102045497B1 (ko) 2019-11-18

Family

ID=68727885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180059551A KR102045497B1 (ko) 2018-05-25 2018-05-25 공유 매칭 네트워크를 포함하는 dpdt 스위치 회로

Country Status (1)

Country Link
KR (1) KR102045497B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107203A (ja) * 1995-10-09 1997-04-22 Sanyo Electric Co Ltd スイッチング素子及び半導体装置
KR20060113419A (ko) * 2005-04-28 2006-11-02 산요덴키가부시키가이샤 화합물 반도체 스위치 회로 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107203A (ja) * 1995-10-09 1997-04-22 Sanyo Electric Co Ltd スイッチング素子及び半導体装置
KR20060113419A (ko) * 2005-04-28 2006-11-02 산요덴키가부시키가이샤 화합물 반도체 스위치 회로 장치

Similar Documents

Publication Publication Date Title
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
US9324512B2 (en) SPST switch, SPDT switch, SPMT switch and communication device using the same
US6882829B2 (en) Integrated circuit incorporating RF antenna switch and power amplifier
US6653697B2 (en) High frequency switch circuit and communications terminal using the same
CN107743686B (zh) 具有旁路拓扑的射频开关
CN109088626B (zh) 一种超低功耗偏置的射频开关
US8547157B1 (en) Radio frequency switching device with fast transient response time
US20060119451A1 (en) Switching circuits
US20070030101A1 (en) Switch circuit
US9503151B2 (en) Implicit switch for switching between receive and transmit modes of antennas
JP2848502B2 (ja) マイクロ波半導体スイッチ
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
US8390395B2 (en) High power RF switch with active device size tapering
CN103368601A (zh) 无线通信收发机前端
CN109150122A (zh) 一种可重构的分布式放大器电路
KR102045497B1 (ko) 공유 매칭 네트워크를 포함하는 dpdt 스위치 회로
CN116032227B (zh) 一种双极化高功率收发多功能芯片
US10720892B1 (en) Active wilkinson combiner
CN108233912B (zh) 双刀双掷射频开关
US11527996B2 (en) Frequency mixing device
US20210399748A1 (en) Switch device, system and corresponding methods
US8039880B2 (en) High performance microwave switching devices and circuits
KR101921072B1 (ko) 스위치드 인덕터 구조를 포함하는 스위치 회로
JP6466872B2 (ja) 通信回路
JP2006174425A (ja) 高周波スイッチ回路及び半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant